JP5407334B2 - Switching element substrate and manufacturing method thereof, electro-optical device, projector - Google Patents
Switching element substrate and manufacturing method thereof, electro-optical device, projector Download PDFInfo
- Publication number
- JP5407334B2 JP5407334B2 JP2009000256A JP2009000256A JP5407334B2 JP 5407334 B2 JP5407334 B2 JP 5407334B2 JP 2009000256 A JP2009000256 A JP 2009000256A JP 2009000256 A JP2009000256 A JP 2009000256A JP 5407334 B2 JP5407334 B2 JP 5407334B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- beam portion
- interlayer insulating
- insulating film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、スイッチング素子基板およびその製造方法、電気光学装置、プロジェクターに関する。 The present invention relates to a switching element substrate, a manufacturing method thereof, an electro-optical device, and a projector.
近年、中空構造を利用した微小電気機械システム、いわゆるＭＥＭＳ（Micro Electro Mechanical Systems）が様々な分野で研究、開発され、一部は商品化されている。その製造方法は、主にシリコンの深掘りエッチングなどを用いて厚膜の構造体を形成する「バルクマイクロマシニング」と、半導体プロセスを利用して薄膜の堆積と加工を繰り返して構造体を形成する「表面マイクロマシニング」に大別される。いずれも犠牲層と呼ばれる材料を中空にしたい箇所に充填しておき、構造体の形成後にこれを除去して中空構造を形成するのが特徴である。 In recent years, microelectromechanical systems utilizing hollow structures, so-called MEMS (Micro Electro Mechanical Systems), have been researched and developed in various fields, and some have been commercialized. The manufacturing method consists of “bulk micromachining” in which a thick film structure is formed mainly by using deep etching of silicon and the like, and a thin film is deposited and processed using a semiconductor process to form the structure. Broadly divided into “surface micromachining”. All of them are characterized in that a material called a sacrificial layer is filled in a portion to be hollowed out and removed after the structure is formed to form a hollow structure.
構造体を構成する材料には、機械的特性、電気的特性、化学的特性等を考慮して単結晶シリコン、多結晶シリコン、金属薄膜などが多く用いられる。構造体は基板に対して平行に配置されるのが一般的である。この構造体に損傷を与えることなく中空構造を形成する必要があるため、犠牲層は構造体とのエッチング選択比が高い材料である必要があり、これに応じたエッチャントが用いられる。例えばシリコン構造体の場合、犠牲層としてはシリコン酸化膜を用い、これを除去するエッチャントとしてフッ化水素酸水溶液を用いるのが一般的である。 As a material constituting the structure, single crystal silicon, polycrystalline silicon, a metal thin film, or the like is often used in consideration of mechanical characteristics, electrical characteristics, chemical characteristics, and the like. The structure is generally arranged in parallel to the substrate. Since it is necessary to form a hollow structure without damaging the structure, the sacrificial layer needs to be a material having a high etching selection ratio with the structure, and an etchant corresponding to this is used. For example, in the case of a silicon structure, a silicon oxide film is generally used as a sacrificial layer, and an aqueous hydrofluoric acid solution is used as an etchant for removing the silicon oxide film.
下記の特許文献１には、ＭＥＭＳ技術を利用したマイクロ接点開閉器、いわゆるＭＥＭＳスイッチが開示されている。このＭＥＭＳスイッチは、図１６に示すように、ガラス基板等のベース１０１上に支持部１０２が立設され、支持部１０２から側方に延在する梁部１０３が設けられ、梁部１０３の一端が支持部１０２に支持されている。梁部１０３の他端には可動接点１０４が設けられている。また、梁部１０３の下方にあたるベース１０１上には絶縁膜１０５に被覆された固定電極１０６が設けられるとともに、可動接点１０４の下方にあたるベース１０１上には固定接点１０７が設けられている。この構成において、固定電極１０６に所定の電圧を印加したときに発生する静電引力によって梁部１０３が弾性変形すると、可動接点１０４と固定接点１０７とが接触してＭＥＭＳスイッチ１１０が導通状態となる。
The following Patent Document 1 discloses a micro-contact switch using MEMS technology, a so-called MEMS switch. As shown in FIG. 16, this MEMS switch has a
ところで、プロジェクター等に用いられる液晶ライトバルブにおいては、プロジェクターの高輝度化に伴って強度が高い光が照射されるようになっている。これにより、液晶ライトバルブのスイッチング素子基板を構成する薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）が光によって誤動作する等の問題が生じている。よって、通常はＴＦＴの形成領域を遮光する遮光層を設けている。そこで、ＴＦＴに代えて上記のＭＥＭＳスイッチを用いる構成が考えられる。この構成では、ＭＥＭＳスイッチが機械的な接点であることから、光による誤動作が生じないため、遮光層を不要にすることができる。これにより、液晶ライトバルブの画素の開口率の向上が期待できる。しかしながら、図１６に示したように、従来のＭＥＭＳスイッチは基板面に平行な方向にある程度の占有面積を要するため、ＭＥＭＳスイッチ自身が光を遮断してしまい、実際にはそれ程開口率が向上しない、という問題があった。 By the way, in a liquid crystal light valve used for a projector or the like, light having high intensity is irradiated as the brightness of the projector increases. As a result, there is a problem that a thin film transistor (hereinafter abbreviated as TFT) constituting a switching element substrate of a liquid crystal light valve malfunctions due to light. Therefore, a light shielding layer is usually provided to shield the TFT formation region. Therefore, a configuration using the above MEMS switch instead of the TFT is conceivable. In this configuration, since the MEMS switch is a mechanical contact, malfunction due to light does not occur, and thus a light shielding layer can be eliminated. Thereby, the improvement of the aperture ratio of the pixel of the liquid crystal light valve can be expected. However, as shown in FIG. 16, since the conventional MEMS switch requires a certain occupation area in a direction parallel to the substrate surface, the MEMS switch itself blocks light, and the aperture ratio is not improved so much in practice. There was a problem.
本発明は、上記の課題を解決するためになされたものであって、開口率の向上が図れ、例えばプロジェクターのライトバルブ等に用いて好適なスイッチング素子基板およびその製造方法を提供することを目的とする。また、このスイッチング素子基板を用いることで明るい画像が得られる電気光学装置、およびプロジェクターを提供することを目的とする。 The present invention has been made in order to solve the above-described problems, and has an object to provide a switching element substrate suitable for use in, for example, a light valve of a projector and a method for manufacturing the same, which can improve the aperture ratio. And It is another object of the present invention to provide an electro-optical device and a projector that can obtain a bright image by using the switching element substrate.
上記の目的を達成するために、本発明のスイッチング素子基板は、互いに層間絶縁膜を介して設けられたソース電極、ドレイン電極およびゲート電極と、前記層間絶縁膜に、少なくとも前記ドレイン電極および前記ゲート電極の各々の一部が露出するように形成された溝と、前記ソース電極と電気的に接続されると共に、前記溝内において、前記ゲート電極に印加された電圧に応じて前記ドレイン電極と接するように弾性変形する梁部と、を備えたことを特徴とする。 In order to achieve the above object, a switching element substrate according to the present invention includes a source electrode, a drain electrode and a gate electrode provided via an interlayer insulating film, and at least the drain electrode and the gate on the interlayer insulating film. A groove formed so that a part of each of the electrodes is exposed and electrically connected to the source electrode and in contact with the drain electrode in the groove according to a voltage applied to the gate electrode And a beam portion that is elastically deformed .
梁部を静電力によって弾性変形させ、電気的な接点を開閉する方式のスイッチング素子では、ある程度の長さや幅を有する梁部が必要である。また、梁部を支持する支持部や接点を形成する領域も必要である。ところが、従来のこの種のスイッチング素子は、これらの構成要素を基板に平行な方向に並べて配置していたため、全体として占有面積が大きいものとなっていた。これに対して、本発明のスイッチング素子基板では、梁部の延在方向が基板本体の表面に対して略垂直な方向を向いているので、基板本体の表面に射影したスイッチング素子の占有面積、すなわちスイッチング素子の遮光面積を従来に比べて縮小できる。換言すると、本発明のスイッチング素子基板は、ソース電極、ゲート電極、ドレイン電極が基板本体の厚さ（高さ）方向に順次積層されている構造である。これにより、十分な静電力を得るために必要な梁部の面積を基板本体の厚さ（高さ）方向で稼げるため、スイッチング動作に支障を来すことがない。 In a switching element in which a beam part is elastically deformed by an electrostatic force and an electrical contact is opened and closed, the beam part having a certain length and width is required. Further, a support portion for supporting the beam portion and a region for forming a contact point are also necessary. However, this type of conventional switching element has a large occupation area as a whole because these components are arranged in a direction parallel to the substrate. On the other hand, in the switching element substrate of the present invention, since the extending direction of the beam portion is oriented in a direction substantially perpendicular to the surface of the substrate body, the area occupied by the switching element projected on the surface of the substrate body, That is, the light shielding area of the switching element can be reduced as compared with the conventional case. In other words, the switching element substrate of the present invention has a structure in which a source electrode, a gate electrode, and a drain electrode are sequentially stacked in the thickness (height) direction of the substrate body. Thereby, since the area of the beam part required in order to obtain sufficient electrostatic force can be earned in the thickness (height) direction of the board body, the switching operation is not hindered.
本発明において、前記ドレイン電極の一部が、前記基板本体の厚さ方向において前記ゲート電極と重なる位置にあることが望ましい。
本発明において、梁部の延在方向を基板本体の表面に対して略垂直な方向に向けた構成としただけでも十分な効果が得られるが、ドレイン電極の一部が、基板本体の厚さ方向においてゲート電極と重なる位置にある構成とすれば、スイッチング素子の占有面積をより縮小できる。
In the present invention, it is desirable that a part of the drain electrode is in a position overlapping the gate electrode in the thickness direction of the substrate body.
In the present invention, a sufficient effect can be obtained even if the extending direction of the beam portion is oriented in a direction substantially perpendicular to the surface of the substrate body. However, a part of the drain electrode has a thickness of the substrate body. If the configuration overlaps the gate electrode in the direction, the area occupied by the switching element can be further reduced.
本発明において、前記基板本体上に複数のデータ線と複数の走査線とが互いに交差するように設けられ、隣り合う前記データ線と隣り合う前記走査線とによって区画された領域毎に前記スイッチング素子が設けられた構成とすることが望ましい。
この構成によれば、本発明に係るスイッチング素子を画素毎に備えたアクティブマトリクス基板を実現することができる。
In the present invention, a plurality of data lines and a plurality of scanning lines are provided on the substrate body so as to intersect with each other, and the switching element is provided for each region partitioned by the adjacent data lines and the adjacent scanning lines. It is desirable to have a configuration in which is provided.
According to this configuration, an active matrix substrate provided with the switching element according to the present invention for each pixel can be realized.
本発明において、前記ソース電極の少なくとも一部が、前記基板本体の厚さ方向において前記データ線と重なる位置にあることが望ましい。
データ線とソース電極とは電気的に接続する必要があり、ソース電極の少なくとも一部が基板本体の厚さ方向においてデータ線と重なる位置にある構成とすれば、スイッチング素子の占有面積をより縮小できる。
In the present invention, it is preferable that at least a part of the source electrode is in a position overlapping the data line in the thickness direction of the substrate body.
The data line and the source electrode need to be electrically connected, and the area occupied by the switching element can be further reduced if at least a part of the source electrode is positioned so as to overlap the data line in the thickness direction of the substrate body. it can.
本発明において、前記梁部の固定端が前記基板本体の表面から離れた位置にあり、前記梁部の自由端が前記基板本体の表面に近い位置にある構成としても良い。
もしくは、前記梁部の固定端が前記基板本体の表面に近い位置にあり、前記梁部の自由端が前記基板本体の表面から離れた位置にある構成としても良い。
前者の構成によれば、梁部の固定端側が基板の上層側に位置するので、製造工程において、例えばソース電極にサイドウォールを形成した後で梁部を形成するなどして、梁部の固定端側の形状を工夫することができる。一方、後者の構成は、後述する「梁部の他端（自由端）に接続部を形成する工程を含む製造方法」を実現するのに好適である。
In the present invention, the fixed end of the beam portion may be located at a position away from the surface of the substrate body, and the free end of the beam portion may be located near the surface of the substrate body.
Or it is good also as a structure which the fixed end of the said beam part exists in the position near the surface of the said board | substrate body, and the free end of the said beam part exists in the position away from the surface of the said board | substrate body.
According to the former configuration, since the fixed end side of the beam portion is located on the upper layer side of the substrate, the beam portion is fixed in the manufacturing process, for example, by forming the beam portion after forming the sidewall on the source electrode. The shape on the end side can be devised. On the other hand, the latter configuration is suitable for realizing a “manufacturing method including a step of forming a connection portion at the other end (free end) of the beam portion” to be described later.
本発明の電気光学装置は、一対の基板の間に電気光学材料層が挟持され、前記一対の基板のうちの一方の基板が、上記本発明のスイッチング素子基板であることを特徴とする。
この構成によれば、上記本発明のスイッチング素子基板を用いたことにより画素開口率が高い電気光学装置を実現することができる。
The electro-optical device of the present invention is characterized in that an electro-optical material layer is sandwiched between a pair of substrates, and one of the pair of substrates is the switching element substrate of the present invention.
According to this configuration, an electro-optical device having a high pixel aperture ratio can be realized by using the switching element substrate of the present invention.
本発明のプロジェクターは、光源と、前記光源から射出された光を変調する光変調手段と、前記光変調手段によって変調された光を投射する投射手段と、を備え、 前記光変調手段が、上記本発明の電気光学装置であることを特徴とする。
この構成によれば、上記本発明の電気光学装置を光変調手段に用いたことにより明るい画像を表示可能なプロジェクターを実現することができる。
The projector according to the present invention includes a light source, a light modulation unit that modulates light emitted from the light source, and a projection unit that projects the light modulated by the light modulation unit. The electro-optical device according to the invention is characterized in that
According to this configuration, a projector capable of displaying a bright image can be realized by using the electro-optical device of the present invention as a light modulation unit.
本発明のスイッチング素子基板の製造方法は、基板本体上における前記基板本体の表面からの高さが異なる位置に、層間絶縁膜を介してソース電極およびドレイン電極およびゲート電極を形成する工程と、前記層間絶縁膜の前記ソース電極と接する位置に溝を形成する工程と、前記溝の内部に導電性材料を埋め込むことにより一端側が前記ソース電極に接続された梁部を形成する工程と、前記梁部の周辺の前記層間絶縁膜を除去する工程と、を備えたことを特徴とする。
この構成によれば、梁部が基板本体の表面に対して略垂直な方向を向いた本発明のスイッチング素子基板を、半導体製造プロセスを用いて製造することができる。
The method for manufacturing a switching element substrate according to the present invention includes a step of forming a source electrode, a drain electrode, and a gate electrode through an interlayer insulating film at a position where the height from the surface of the substrate body is different on the substrate body, Forming a groove at a position in contact with the source electrode of the interlayer insulating film; forming a beam part having one end connected to the source electrode by embedding a conductive material in the groove; and the beam part And a step of removing the interlayer insulating film around the periphery of the substrate.
According to this configuration, the switching element substrate of the present invention in which the beam portion is oriented substantially perpendicular to the surface of the substrate body can be manufactured using a semiconductor manufacturing process.
また、前記梁部を形成する工程において、前記梁部の他端側に前記ドレイン電極に接続された接続部を形成し、前記層間絶縁膜を除去する工程を経た後、前記接続部を選択的に除去することにより前記梁部の他端側を前記ドレイン電極から切り離すことが望ましい。
この構成によれば、梁部の周辺の層間絶縁膜を除去する工程においてスイッチング素子を構成する部材同士、例えば梁部とドレイン電極が固着する現象、いわゆるスティクションと呼ばれる現象を防止でき、製造歩留まりを向上させることができる。詳しくは後述する。
In the step of forming the beam portion, a connection portion connected to the drain electrode is formed on the other end side of the beam portion, and after the step of removing the interlayer insulating film, the connection portion is selectively selected. It is preferable that the other end side of the beam portion is separated from the drain electrode by removing it.
According to this configuration, in the process of removing the interlayer insulating film around the beam portion, the members constituting the switching element, for example, a phenomenon in which the beam portion and the drain electrode are fixed to each other, a phenomenon called so-called stiction can be prevented, and the manufacturing yield can be prevented. Can be improved. Details will be described later.
［第１実施形態］
以下、本発明の第１実施形態について、図１〜図７を参照して説明する。
本実施形態では、本発明の電気光学装置の一例である液晶装置と、その構成要素であるスイッチング素子基板、およびスイッチング素子基板の製造方法について説明する。
図１は、本実施形態の液晶装置を各構成要素とともに対向基板の側から見た平面図である。図２は、図１のＨ−Ｈ’線に沿う断面図である。図３は、液晶装置の表示領域を構成する一つの画素の平面図である。図４は、図３のＢ−Ｂ’ 線に沿う断面図である。図５〜図７はスイッチング素子基板の製造手順を示す工程断面図である。なお、以下の各図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
[First Embodiment]
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
In the present embodiment, a liquid crystal device that is an example of the electro-optical device of the present invention, a switching element substrate that is a component thereof, and a method for manufacturing the switching element substrate will be described.
FIG. 1 is a plan view of the liquid crystal device according to the present embodiment as viewed from the counter substrate side together with the components. 2 is a cross-sectional view taken along the line HH ′ of FIG. FIG. 3 is a plan view of one pixel constituting the display area of the liquid crystal device. 4 is a cross-sectional view taken along line BB ′ of FIG. 5 to 7 are process cross-sectional views illustrating the manufacturing procedure of the switching element substrate. In each of the following drawings, the scale of each layer or each member is made different so that each layer or each member has a size that can be recognized on the drawing.
本実施形態の液晶装置１（電気光学装置）は、図１、図２に示すように、スイッチング素子基板２と対向基板３とがシール材４によって貼り合わされ、このシール材４によって区画された領域内に液晶層５（電気光学材料層）が封入されている。液晶層５は、正の誘電率異方性を有する液晶材料から構成されている。シール材４の形成領域の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）６が形成されている。シール材４の外側の周辺回路領域には、データ線駆動回路７および外部回路実装端子８がスイッチング素子基板２の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路９が形成されている。スイッチング素子基板２の残る一辺には、表示領域Ｒの両側に設けられた走査線駆動回路９の間を接続するための複数の配線１０が設けられている。また、対向基板３の角部においては、スイッチング素子基板２と対向基板３との間で電気的導通をとるための基板間導通材１１が配設されている。また、スイッチング素子基板２の液晶層５側の面には、後述する画素電極１３が形成されている。
As shown in FIG. 1 and FIG. 2, the liquid crystal device 1 (electro-optical device) of the present embodiment is a region in which the
スイッチング素子基板２には、図３に示すように、互いに平行な複数のデータ線１５と互いに平行な複数の走査線１６とが直交するように形成されている。そして、隣り合う２本のデータ線１５と隣り合う２本の走査線１６とによって区画された矩形状の領域が、表示領域の最小単位である一つの画素１７を構成する。そして、各画素１７に、各画素電極１３に所定の画像信号を供給するためのスイッチング素子１８が形成されている。スイッチング素子１８は、ソース電極１９、ゲート電極２０、ドレイン電極２１、梁部２２を備えている。本実施形態の場合、ソース電極１９は、その一部がデータ線１５と平面的に（基板本体の厚さ方向に）重なるように形成されている。ドレイン電極２１は、その一部がゲート電極２０と平面的に（基板本体の厚さ方向に）重なるように形成されている。また、ソース電極１９の一端に梁部２２が固定されている。
As shown in FIG. 3, a plurality of
スイッチング素子基板２は、図４に示すように、ガラス基板等からなる基板本体２４上に以下の電極、絶縁膜等が形成されて構成されている。基板本体２４の表面には、第１層間絶縁膜２５を介してデータ線１５が形成され、データ線１５の上方には第２層間絶縁膜２６を介してソース電極１９が積層されている。ソース電極１９は、第２層間絶縁膜２６を貫通する第１コンタクトプラグ２７によってデータ線１５と電気的に接続される一方、自身の上方は第３層間絶縁膜２８に覆われている。また、梁部２２の上端２２ａは固定端としてソース電極１９に固定される一方、下端２２ｂは自由端として宙に浮いている。梁部２２は全体として基板本体２４の表面に対して略垂直な方向に延在しており、本実施形態の場合、梁部２２の上端２２ａ側は斜め下方に延在する部分２２ｃを有している。
As shown in FIG. 4, the switching
梁部２２の下端２２ｂと対向する位置にあたる基板本体２４の表面にゲート電極２０が形成され、梁部２２の中央部と対向する位置にドレイン電極２１が形成されている。ゲート電極２０の一部は第１層間絶縁膜２５に覆われ、ドレイン電極２１の一部は第２層間絶縁膜２６に覆われている。さらに、第２層間絶縁膜２６の上方には第３層間絶縁膜２８が積層され、第３層間絶縁膜２８上に画素電極１３が形成されている。画素電極１３は、第３層間絶縁膜２８を貫通する第２コンタクトプラグ２９によってドレイン電極２１と電気的に接続されている。図４に示す通り、梁部２２とゲート電極２０およびドレイン電極２１の梁部２２寄りの部分とは、第１〜第３層間絶縁膜２５，２６，２９が除去された空間３０に露出している。梁部２２とゲート電極２０間の間隔は、梁部２２とドレイン電極２１間の間隔よりも大きく設定されており、３倍以上あることが望ましい。なお、ゲート電極２０は、図４の断面図に現れない位置で走査線１６に接触しており、走査線１６と電気的に接続されている。
A
一方、スイッチング素子基板２と対向するように対向基板３が配置され、対向基板３とスイッチング素子基板２とシール材４（図２参照）とによって囲まれた空間に液晶層５が封入されている。対向基板３の液晶層側の面には、図示しない共通電極が形成されるとともに、対向基板３とスイッチング素子基板２の液晶層５側の最表面には配向膜がそれぞれ形成されている。液晶層５を構成する液晶分子の配向状態は、スイッチング素子基板２上の画素電極１３と対向基板３上の共通電極との間に生じる電界によって制御される。
On the other hand, the
次に、上記構成のスイッチング素子１８のスイッチング動作について説明する。
データ線１５を通じてソース電極１９に画像信号が供給されると、その画像信号に見合った電圧がソース電極１９を経て梁部２２に印加される。このとき、走査線１６を通じてゲート電極２０に例えば１５Ｖ程度の走査信号（電圧）が供給されると、ゲート電極２０と梁部２２との間に静電力が発生し、梁部２２の下端２２ｂがゲート電極２０側に引き寄せられる。ところが、梁部２２とドレイン電極２１との間隔の方が梁部２２とゲート電極２０との間隔よりも小さいため、梁部２２がゲート電極２０に接触するよりも先にドレイン電極２１に接触する。また、ゲート電極２０の電位が０Ｖになると、梁部２２がドレイン電極２１から離れた状態となる。このようにして、画像信号が梁部２２からドレイン電極２１を経て画素電極１３に供給され、その画素における液晶層５の配向状態が制御される。このようなスイッチング動作が全ての画素１７で行われ、表示領域全体として所定の画像が形成される。
Next, the switching operation of the switching
When an image signal is supplied to the
以下、上記構成のスイッチング素子基板２の製造方法について説明する。
なお、液晶装置全体の製造工程は周知の方法と同様であるため、説明を省略し、ここでは、本発明の特徴であるスイッチング素子基板の製造工程についてのみ説明する。
Hereinafter, a method for manufacturing the
Since the manufacturing process of the entire liquid crystal device is the same as a known method, the description thereof will be omitted, and only the manufacturing process of the switching element substrate, which is a feature of the present invention, will be described here.
まず、図５（ａ）に示すように、ガラス基板等からなる基板本体２４上に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で１００ｎｍの膜厚で成膜する。そして、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングし、走査線１６（図５（ａ）には図示されない）およびゲート電極２０を形成する（走査線・ゲート電極形成工程）。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBＣｌ３（流量：８０sccm）、Ｃｌ２（流量：１００sccm）を用い、ＲＦパワーを５０Ｗとする。
First, as shown in FIG. 5A, a conductive film such as aluminum or polycrystalline silicon doped with impurities is formed on a
次に、図５（ｂ）に示すように、走査線１６およびゲート電極２０を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、第１層間絶縁膜２５とする（第１層間絶縁膜形成工程）。第１層間絶縁膜２５の成膜条件は、例えばプラズマＣＶＤ法を用い、ＴＥＯＳ（TetraEthyl OrthoSilicate、流量：１０００sccm）、Ｏ２（流量：４５０sccm）、ＲＦパワーを５００Ｗ、温度を３００℃とする。
Next, as shown in FIG. 5B, a silicon oxide film having a thickness of 500 nm is formed on the entire surface of the
次に、走査線・ゲート電極形成工程と同様、膜厚１００ｎｍのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、データ線１５およびドレイン電極２１を形成する（データ線・ドレイン電極形成工程）。次に、第１層間絶縁膜形成工程と同様、データ線１５およびドレイン電極２１を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、第２層間絶縁膜２６とする（第２層間絶縁膜形成工程）。
Next, similarly to the scanning line / gate electrode formation step, the
次に、図５（ｃ）に示すように、フォトリソグラフィー、ドライエッチング法により、第２層間絶縁膜２６を貫通してデータ線１５の上面に達する第１コンタクトホール３１を形成する（第１コンタクトホール形成工程）。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを１０００Ｗとする。その後、第１コンタクトホール３１の内部を埋め込むように基板本体２４の全面にタングステンを成膜した後、エッチングにより第１コンタクトホール３１の内部のみにタングステンを残存させ、第１コンタクトプラグ２７とする（第１コンタクトプラグ形成工程）。
Next, as shown in FIG. 5C, a
次に、走査線・ゲート電極形成工程と同様、膜厚１００ｎｍのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、ソース電極１９を形成する（ソース電極形成工程）。このとき、ソース電極１９は第１コンタクトプラグ２７の上方に位置するようにし、データ線１５とソース電極１９とを電気的に接続する。次に、ソース電極１９を覆うようにシリコン酸化膜を形成し、エッチバックを行うことにより、ソース電極１９の側壁にシリコン酸化膜からなるサイドウォール３２を形成する。ここでのシリコン酸化膜の成膜条件は、例えばプラズマＣＶＤ法を用い、ＴＥＯＳ（流量：１０００sccm）、Ｏ２（流量：４５０sccm）、ＲＦパワーを３００Ｗ、膜厚を１００ｎｍとする。そして、Ｏ２プラズマによるエッチバックを行う。
Next, as in the scanning line / gate electrode forming step, the
次に、図５（ｄ）に示すように、サイドウォール３２に隣接した位置に、第２層間絶縁膜２６を貫通し、第１層間絶縁膜２５の途中までに達するトレンチ３３（溝）をドライエッチング法により形成する（トレンチ形成工程）。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを１０００Ｗとする。
Next, as shown in FIG. 5D, a trench 33 (groove) that penetrates through the second
次に、トレンチ３３の内部を含む基板本体の全面に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で５０ｎｍの膜厚で成膜する。そして、図６（ａ）に示すように、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングしてソース電極１９の上面に掛かる位置からトレンチ３３の底部に至る部分を残存させ、導電膜からなる梁部２２を形成する（梁部形成工程）。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBＣｌ３（流量：８０sccm）、Ｃｌ２（流量：１００sccm）を用い、ＲＦパワーを５０Ｗとする。
Next, a conductive film such as aluminum or polycrystalline silicon doped with impurities is formed on the entire surface of the substrate body including the inside of the
次に、ソース電極１９および梁部２２を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、第３層間絶縁膜２８とする（第３層間絶縁膜形成工程）。
次に、図６（ｂ）に示すように、フォトリソグラフィー、ドライエッチング法により、第３層間絶縁膜２８、第２層間絶縁膜２６を貫通してドレイン電極２１の上面に達する第２コンタクトホール３４を形成する（第２コンタクトホール形成工程）。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを１０００Ｗとする。
Next, a silicon oxide film having a thickness of 500 nm is formed on the entire surface of the
Next, as shown in FIG. 6B, the
次に、第２コンタクトホール３４の内部を埋め込むように基板本体２４の全面にタングステンを成膜した後、エッチングにより第２コンタクトホール３４の内部のみにタングステンを残存させ、第２コンタクトプラグ２９とする（第２コンタクトプラグ形成工程）。
次に、基板本体２４の全面にＩＴＯ（Indium Tin Oxide）を成膜した後、図７（ａ）に示すように、フォトリソグラフィー、エッチング法によりＩＴＯをパターニングし、画素電極１３を形成する（画素電極形成工程）。
Next, after forming a tungsten film on the entire surface of the
Next, after depositing ITO (Indium Tin Oxide) on the entire surface of the
次に、図７（ｂ）に示すように、フォトリソグラフィー、エッチング法により第３層間絶縁膜２８、第２層間絶縁膜２６、第１層間絶縁膜２５をパターニングし、梁部２２の周辺とドレイン電極２１の一部およびゲート電極２０の一部が露出するようにこれら層間絶縁膜２８，２６，２５を局所的に除去する（層間絶縁膜除去工程）。このとき、シリコン酸化膜からなるサイドウォール３２も同時に除去される。ここでのエッチングには、例えばベーパーフッ酸によるウェットエッチングを用いることができる。この工程により、それまで層間絶縁膜２８，２６，２５に埋め込まれていた梁部２２が空間３０に開放されて、梁部２２が弾性変形可能な状態となる。
以上の工程により、本実施形態のスイッチング素子基板２が完成する。
Next, as shown in FIG. 7B, the third
Through the above steps, the switching
本実施形態の液晶装置１においては、梁部２２の延在方向が基板本体２４の表面に対して略垂直な方向を向いているので、基板本体２４の表面に射影したスイッチング素子１８の占有面積、すなわちスイッチング素子１８の遮光面積を従来に比べて縮小できる。特に本実施形態の場合、ソース電極１９の一部がデータ線１５と重なる位置にあり、ドレイン電極２１の一部がゲート電極２０と重なる位置にあるため、スイッチング素子１８の占有面積をより縮小できる。また、十分な静電力を得るために必要な梁部２２や各種電極の面積を基板本体２４の厚さ（高さ）方向で稼げるため、スイッチング動作に支障を来すことがない。したがって、光による誤動作が生じない画素スイッチング素子が得られるとともに、スイッチング素子自身による遮光面積を十分に小さくでき、画素開口率が高い液晶装置を実現できる。
In the liquid crystal device 1 of the present embodiment, since the extending direction of the
プロジェクター用のライトバルブに適用する液晶装置の場合、例えば、１０μｍ角の画素が１０２４×７６８（解像度：ＸＧＡ仕様）個集積されており、各画素に本実施形態のスイッチング素子１８が形成されている。梁部が基板面と平行に延在する従来のスイッチング素子を用いると、スイッチング素子が３μｍ×５μｍ程度の領域を占め、このスイッチング素子自体が透過光の遮蔽物となってしまう。これに対し、本実施形態のスイッチング素子１８を用いると、スイッチング素子１８を３μｍ×１μｍ以下の遮蔽物とすることができ、大幅な開口率向上を実現できる。
In the case of a liquid crystal device applied to a light valve for a projector, for example, 1024 × 768 (resolution: XGA specification) pixels of 10 μm square are integrated, and the switching
［第２実施形態］
以下、本発明の第２実施形態について、図８〜図１４を参照して説明する。
本実施形態も第１実施形態と同様、スイッチング素子基板とその製造方法を中心に説明する。本実施形態のスイッチング素子基板の基本構成は第１実施形態と同様であり、電極の積層順と梁部の固定端が下側、自由端が上側に位置している点が第１実施形態と異なっている。よって、第１実施形態と共通な部分の説明は省略し、第１実施形態と異なる部分についてのみ説明する。
図８は、本実施形態のスイッチング素子基板の一つの画素の平面図である。図９は、図８のＢ−Ｂ’ 線に沿う断面図である。図１０〜図１４はスイッチング素子基板の製造手順を示す工程断面図である。図１０〜図１４においても、第１実施形態で用いた図面中の構成要素と共通の構成要素には同一の符号を付す。
[Second Embodiment]
Hereinafter, a second embodiment of the present invention will be described with reference to FIGS.
As in the first embodiment, the present embodiment will be described focusing on the switching element substrate and the manufacturing method thereof. The basic configuration of the switching element substrate of the present embodiment is the same as that of the first embodiment, and the point that the electrode stacking order and the fixed end of the beam portion are on the lower side and the free end are on the upper side are the same as the first embodiment. Is different. Therefore, description of a part common to 1st Embodiment is abbreviate | omitted, and only a different part from 1st Embodiment is demonstrated.
FIG. 8 is a plan view of one pixel of the switching element substrate of the present embodiment. FIG. 9 is a sectional view taken along line BB ′ of FIG. 10 to 14 are process cross-sectional views illustrating the manufacturing procedure of the switching element substrate. 10 to 14, the same reference numerals are given to the components common to the components in the drawings used in the first embodiment.
本実施形態のスイッチング素子基板４２は、図９に示すように、データ線１５の直上にソース電極１９が形成されている。ソース電極１９の側壁には梁部４３の下端４３ａが固定されており、梁部４３の下端４３ａが固定端となっている。一方、梁部４３の上端４３ｂは空間に開放されており、自由端となっている。また、ソース電極１９の上層にあたる第２層間絶縁膜２６上にはゲート電極２０が形成され、ゲート電極２０と走査線１６とは第２層間絶縁膜２６、第１層間絶縁膜２５を貫通する第１コンタクトプラグ２７によって電気的に接続されている。さらに、ゲート電極２０の上層にあたる第３層間絶縁膜２８上にはドレイン電極２１が形成され、ドレイン電極２１と画素電極１３とは第５層間絶縁膜４５、第４層間絶縁膜４４を貫通する第２コンタクトプラグ４６によって電気的に接続されている。
As shown in FIG. 9, the switching
本実施形態の場合も第１実施形態と同様、図８に示すように、ソース電極１９は、その一部がデータ線１５と平面的に（基板本体２４の厚さ方向に）重なるように形成されている。ドレイン電極２１は、その一部がゲート電極１６と平面的に（基板本体の厚さ方向に）重なるように形成されている。
Also in the present embodiment, as in the first embodiment, as shown in FIG. 8, the
以下、本実施形態のスイッチング素子基板４２の製造方法について説明する。
図１０（ａ）に示すように、基板本体２４上に、走査線１６、第１層間絶縁膜２５、データ線１５を形成した後、アルミニウム、不純物を導入した多結晶シリコン等からなる膜厚１００ｎｍの導電膜を成膜し、フォトリソグラフィー、エッチング法により導電膜をパターニングし、ソース電極１９を形成する（ソース電極形成工程）。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBＣｌ３（流量：８０sccm）、Ｃｌ２（流量：１００sccm）を用い、ＲＦパワーを５０Ｗとする。
Hereinafter, a method for manufacturing the
As shown in FIG. 10A, after the
次に、図１０（ｂ）に示すように、データ線１５およびソース電極１９を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、これを平坦化して第２層間絶縁膜２６とする（第２層間絶縁膜形成工程）。第２層間絶縁膜２６の成膜条件は、例えばプラズマＣＶＤ法を用い、ＴＥＯＳ（流量：１０００sccm）、Ｏ２（流量：４５０sccm）、ＲＦパワーを５００Ｗ、温度を３００℃とする。
次に、フォトリソグラフィー、ドライエッチング法により、第２層間絶縁膜２６、第１層間絶縁膜２５を貫通して走査線１６の上面に達する第１コンタクトホール３１を形成する（第１コンタクトホール形成工程）。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを１０００Ｗとする。
Next, as shown in FIG. 10B, a silicon oxide film having a film thickness of 500 nm is formed on the entire surface of the
Next, a
次に、図１０（ｃ）に示すように、第１コンタクトホール３１の内部を埋め込むように基板本体２４の全面にタングステンを成膜した後、エッチングにより第１コンタクトホール３１の内部のみにタングステンを残存させ、第１コンタクトプラグ２７とする（第１コンタクトプラグ形成工程）。
次に、ソース電極形成工程と同様、膜厚１００ｎｍのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、第１コンタクトプラグ２７の上層にゲート電極２０を形成する（ゲート電極形成工程）。
Next, as shown in FIG. 10C, tungsten is deposited on the entire surface of the
Next, similarly to the source electrode formation step, the
次に、図１１（ａ）に示すように、第１層間絶縁膜形成工程と同様、ゲート電極２０を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、第３層間絶縁膜２８とする（第３層間絶縁膜形成工程）。
さらに、第３層間絶縁膜２８上に、ソース電極形成工程と同様、膜厚１００ｎｍのアルミニウム等の導電膜の成膜、フォトリソグラフィー、ドライエッチング法によるパターニングを経て、ドレイン電極２１を形成する（ドレイン電極形成工程）。次に、第１層間絶縁膜形成工程と同様、ドレイン電極２１を覆うように基板本体２４の全面に膜厚５００ｎｍのシリコン酸化膜を成膜し、第４層間絶縁膜４４とする（第４層間絶縁膜形成工程）。
Next, as shown in FIG. 11A, similarly to the first interlayer insulating film forming step, a silicon oxide film having a thickness of 500 nm is formed on the entire surface of the
Further, a
次に、図１１（ｂ）に示すように、フォトリソグラフィー、ドライエッチング法を用いて、第４層間絶縁膜４４、第３層間絶縁膜２８、第２層間絶縁膜２６の一部を貫通してソース電極１９の側壁に達するトレンチ３３を形成する（トレンチ形成工程）。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを１０００Ｗとする。
Next, as shown in FIG. 11B, a part of the fourth
次に、図１１（ｃ）に示すように、フォトリソグラフィー、ドライエッチング法を用いて第４層間絶縁膜４４をパターニングすることにより、後で形成する梁部４３とドレイン電極２１とを接続する接続部を形成するための接続孔４７、後で形成する画素電極１３とドレイン電極２１とを接続するための第２コンタクトホール３４を同時に形成する。ドライエッチングの条件は、エッチングガスとしてＣ４Ｆ８（流量：１０sccm）、Ｏ２（流量：５sccm）、Ａｒ（流量：１００sccm）を用い、ＲＦパワーを５００Ｗとする。
Next, as shown in FIG. 11C, the fourth
次に、トレンチ３３の内部を含む基板本体２４の全面に、アルミニウム、不純物を導入した多結晶シリコン等の導電膜を、例えばスパッタ法で２０ｎｍの膜厚で成膜する。そして、図１２（ａ）に示すように、導電膜をフォトリソグラフィー、ドライエッチング法によりパターニングし、トレンチ３３の内部と第１接続孔４７の内部、第２コンタクトホール３４の内部にあたる部分を残存させ、導電膜からなる梁部４３、梁部４３と一体に形成されて梁部４３とドレイン電極２１とを接続する接続部４８、後で形成する画素電極１３とドレイン電極２１とを接続するための第２コンタクトプラグ２９を同時に形成する（梁部形成工程）。ドライエッチングの条件は、アルミニウムを用いた場合、エッチングガスとしてBＣｌ３（流量：８０sccm）、Ｃｌ２（流量：１００sccm）を用い、ＲＦパワーを５０Ｗとする。
Next, a conductive film such as aluminum or polycrystalline silicon doped with impurities is formed on the entire surface of the
次に、図１２（ｂ）に示すように、基板本体２４の全面にシリコン酸化膜からなる第５層間絶縁膜４５を形成した後、第５層間絶縁膜４５をフォトリソグラフィー、ドライエッチング法によりパターニングし、第２コンタクトプラグ２９を露出させる第３コンタクトホール４９を形成する。
Next, as shown in FIG. 12B, after a fifth
次に、第３コンタクトホール４９の内部を埋め込むようにスパッタ法により基板本体２４の全面に膜厚２０ｎｍのアルミニウムを成膜した後、エッチバックを行うことにより、図１３（ａ）に示すように、第３コンタクトホール４９の内部のみにアルミニウムを残存させ、第３コンタクトプラグ５０とする。
Next, an aluminum film having a thickness of 20 nm is formed on the entire surface of the
次に、基板本体２４の全面にＩＴＯを成膜した後、図１３（ｂ）に示すように、フォトリソグラフィー、エッチング法により第３コンタクトプラグ５０の上方の部分が残存するようにＩＴＯをパターニングし、画素電極１３を形成する（画素電極形成工程）。このとき、画素電極１３のパターンが接続部４８の上方にかからないように設計しておく。
Next, after depositing ITO on the entire surface of the
次に、図１４（ａ）に示すように、フォトリソグラフィー、エッチング法により第５層間絶縁膜４５、第４層間絶縁膜４４、第３層間絶縁膜２８、第２層間絶縁膜２６、第１層間絶縁膜２５をパターニングし、梁部４３の周辺とドレイン電極２１の一部およびゲート電極２０の一部が露出するように、これらの層間絶縁膜４５，４４，２８，２６，２５を局所的に除去する（層間絶縁膜除去工程）。ここでのエッチングには、例えばベーパーフッ酸によるウェットエッチングを用いることができる。また、ウェットエッチング後に乾燥を行う。以上の工程で、それまで層間絶縁膜４５，４４，２８，２６，２５に埋め込まれていた梁部４３が空間３０に開放される。ただし、この時点では、梁部４３の上端４３ｂは接続部４８によってドレイン電極２１と繋がっている。
Next, as shown in FIG. 14A, the fifth
次に、フォトリソグラフィー、ドライエッチング法を用いて梁部４３とドレイン電極２１とを繋いでいる接続部４８だけを選択的に除去することにより、図１４（ｂ）に示すように、梁部４３の上端４３ｂがドレイン電極２１から切り離され、梁部４３の上端４３ｂが自由端となって梁部４３の全体が弾性変形可能となる。
以上の工程により、本実施形態のスイッチング素子基板４２が完成する。
Next, as shown in FIG. 14B, the
Through the above steps, the switching
本実施形態においても、梁部４３の延在方向が基板本体２４の表面に対して略垂直な方向を向いているので、スイッチング素子３８の遮光面積を従来に比べて縮小でき、画素開口率が高い液晶装置を実現できる、という第１実施形態と同様の効果を得ることができる。
Also in the present embodiment, since the extending direction of the
ところで、一般に梁部を空間に開放するためにフッ酸等を用いて犠牲層（本実施形態ではシリコン酸化膜）を除去する場合、エッチング後の乾燥時に構造体と基板との隙間、あるいは隣接する構造体間の隙間にエッチング液が入り込み、水の表面張力が発生する。ここで、構造体の剛性が低いと、表面張力により互いが吸い寄せられてそのまま固着する現象、いわゆるスティクションが発生する。特に、本発明のような光変調装置等に適用するスイッチング素子の場合、デバイスの感度向上や動作電圧の低減を狙って構造体（梁部）の剛性を低くしたり、犠牲層を薄くしたりする必要がある。そのため、スティクションは大きな不良要因の一つとなり、改善策が必要である。 By the way, in general, when the sacrificial layer (silicon oxide film in this embodiment) is removed using hydrofluoric acid or the like in order to open the beam portion to the space, the gap between the structure and the substrate or adjacent to each other during drying after etching. Etching liquid enters the gaps between the structures, and surface tension of water is generated. Here, when the rigidity of the structure is low, a phenomenon in which the structures are attracted to each other and fixed as they are, that is, so-called stiction occurs. In particular, in the case of a switching element applied to a light modulation device or the like as in the present invention, the rigidity of the structure (beam part) is lowered or the sacrificial layer is thinned for the purpose of improving the sensitivity of the device or reducing the operating voltage. There is a need to. For this reason, stiction is one of the major causes of failure, and improvement measures are necessary.
スティクションの防止策としては、水の表面張力を抑えるという観点から様々な検討がなされている（特開平３−５０２２６８号、特開平１１−２９４９４８号、特表２００３−５１０８０１号、特表２００１−１２９７９８号参照）。しかしながら、これらの対策はいずれも、エッチングあるいは乾燥の方法が特殊であり、より一般的に実施可能な対策が望まれていた。 As a measure for preventing stiction, various studies have been made from the viewpoint of suppressing the surface tension of water (Japanese Patent Laid-Open No. 3-502268, Japanese Patent Laid-Open No. 11-294948, Special Table 2003-510801, Special Table 2001). No. 129798). However, all of these measures have special etching or drying methods, and more generally feasible measures have been desired.
その点、本実施形態の製造方法によれば、梁部４３を空間３０に開放するための層間絶縁膜除去工程において、梁部４３の上端４３ｂがドレイン電極２１と接続部４８で繋がっているため、接続部４８によって梁部４３とドレイン電極２１との間隙が保たれる。これにより、層間絶縁膜除去工程のフッ酸の浸入による梁部４３とドレイン電極２１とのスティクションを確実に抑制することができる。
In that respect, according to the manufacturing method of the present embodiment, the
［プロジェクター］
上記実施形態の液晶装置１をライトバルブ（光変調手段）として用いたプロジェクターについて説明する。
図１５は、プロジェクターの一構成例を示す平面配置図である。図１５に示すように、プロジェクター１１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６、および２枚のダイクロイックミラー１１０８によって赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つの色光に分離され、各色光に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ、１１１０Ｇに入射される。
[projector]
A projector using the liquid crystal device 1 of the above embodiment as a light valve (light modulation means) will be described.
FIG. 15 is a plan layout diagram illustrating a configuration example of the projector. As shown in FIG. 15, a
液晶パネル１１１０Ｒ、１１１０Ｂ、１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動される。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ光およびＢ光が９０度に屈折する一方、Ｇ光が直進する。このようにして、各色の画像が合成された後、投射レンズ１１１４（投射手段）を介してスクリーン等にカラー画像が投射される。
本実施形態によれば、高い画素開口率を有する上記実施形態の液晶装置をライトバルブとして備えたことにより、明るい表示が可能なプロジェクターを実現することができる。
The configurations of the
According to this embodiment, a projector capable of bright display can be realized by providing the liquid crystal device of the above embodiment having a high pixel aperture ratio as a light valve.
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施形態では、データ線とソース電極とを平面的に重なる位置に配置したが、データ線とソース電極とを平面的に重ねずに並べて配置しても良い。また、基板本体の上面側に電極等を積層してスイッチング素子を形成する代わりに、基板本体を掘り込んで凹部を形成し、その凹部内にスイッチング素子を形成する構成としても良い。その他、スイッチング素子基板を構成する各部の形状、寸法、構成材料等については適宜変更が可能である。また、本発明のスイッチング素子基板は、液晶装置に限らず、有機ＥＬ装置等の他の電気光学装置にも適用が可能である。 The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the above-described embodiment, the data line and the source electrode are arranged at a position where they overlap in a plane, but the data line and the source electrode may be arranged side by side without overlapping in a plane. Further, instead of stacking electrodes or the like on the upper surface side of the substrate body and forming the switching element, the substrate body may be dug to form a recess, and the switching element may be formed in the recess. In addition, the shape, dimensions, constituent materials and the like of each part constituting the switching element substrate can be appropriately changed. Further, the switching element substrate of the present invention is not limited to a liquid crystal device, but can be applied to other electro-optical devices such as an organic EL device.
１…液晶装置（電気光学装置）、２，４２…スイッチング素子基板、３…対向基板、５…液晶層（電気光学材料層）、１５…データ線、１６…走査線、１８，３８…スイッチング素子、１９…ソース電極、２０…ゲート電極、２１…ドレイン電極、２２，４３…梁部、２４…基板本体、３３…トレンチ（溝）、４８…接続部。 DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device (electro-optical device), 2, 42 ... Switching element substrate, 3 ... Opposite substrate, 5 ... Liquid crystal layer (electro-optical material layer), 15 ... Data line, 16 ... Scanning line, 18, 38 ... Switching element , 19 ... Source electrode, 20 ... Gate electrode, 21 ... Drain electrode, 22, 43 ... Beam part, 24 ... Substrate body, 33 ... Trench (groove), 48 ... Connection part.
Claims (10)
前記基板本体上に互いに層間絶縁膜を介して設けられたソース電極、ドレイン電極およびゲート電極と、
前記層間絶縁膜に、少なくとも前記ドレイン電極および前記ゲート電極の各々の一部が露出するように形成された溝と、
前記ソース電極と電気的に接続されると共に、前記溝内において、前記ゲート電極に印加された電圧に応じて前記ドレイン電極と接するように弾性変形する梁部と、を備えたことを特徴とするスイッチング素子基板。 A substrate body;
A source electrode, a drain electrode, and a gate electrode provided on the substrate body with an interlayer insulating film therebetween,
A groove formed in the interlayer insulating film so that at least a part of each of the drain electrode and the gate electrode is exposed;
And a beam portion that is electrically connected to the source electrode and elastically deforms in contact with the drain electrode in accordance with a voltage applied to the gate electrode in the groove. Switching element substrate.
前記光源から射出された光を変調する光変調手段と、
前記光変調手段によって変調された光を投射する投射手段と、を備え、
前記光変調手段が、請求項７に記載の電気光学装置であることを特徴とするプロジェクター。 A light source;
A light modulating means for modulating light emitted from the light source;
Projecting means for projecting the light modulated by the light modulating means,
The projector according to claim 7, wherein the light modulation unit is the electro-optical device according to claim 7.
前記層間絶縁膜の前記ソース電極と接する位置に溝を形成する工程と、
前記溝の内部に導電性材料を埋め込むことにより一端側が前記ソース電極に接続された梁部を形成する工程と、
前記梁部の周辺の前記層間絶縁膜を除去する工程と、を備えたことを特徴とするスイッチング素子基板の製造方法。 Forming a source electrode, a drain electrode and a gate electrode through an interlayer insulating film at a position where the height from the surface of the substrate body is different on the substrate body;
Forming a groove at a position in contact with the source electrode of the interlayer insulating film;
Forming a beam portion having one end connected to the source electrode by embedding a conductive material in the groove;
And a step of removing the interlayer insulating film in the vicinity of the beam portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009000256A JP5407334B2 (en) | 2009-01-05 | 2009-01-05 | Switching element substrate and manufacturing method thereof, electro-optical device, projector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009000256A JP5407334B2 (en) | 2009-01-05 | 2009-01-05 | Switching element substrate and manufacturing method thereof, electro-optical device, projector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010157469A JP2010157469A (en) | 2010-07-15 |
| JP5407334B2 true JP5407334B2 (en) | 2014-02-05 |
Family
ID=42575209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009000256A Active JP5407334B2 (en) | 2009-01-05 | 2009-01-05 | Switching element substrate and manufacturing method thereof, electro-optical device, projector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5407334B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8604898B2 (en) | 2009-04-20 | 2013-12-10 | International Business Machines Corporation | Vertical integrated circuit switches, design structure and methods of fabricating same |
| KR102029471B1 (en) * | 2013-01-08 | 2019-10-07 | 삼성전기주식회사 | Electrostatic discharge protection device and chip component with the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3795213B2 (en) * | 1998-01-22 | 2006-07-12 | シャープ株式会社 | Liquid crystal display |
| SE0200868D0 (en) * | 2002-03-20 | 2002-03-20 | Chalmers Technology Licensing | Theoretical model for a nanorelay and same relay |
-
2009
- 2009-01-05 JP JP2009000256A patent/JP5407334B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010157469A (en) | 2010-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112310185B (en) | Organic light emitting display device | |
| JP2013080040A (en) | Electrooptical device, method for manufacturing electrooptical device, and electronic equipment | |
| EP3012684B1 (en) | Liquid crystal display | |
| TWI512582B (en) | Touch panel and touch display panel | |
| JP5856760B2 (en) | Display device and manufacturing method of display device | |
| US10268091B2 (en) | Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus | |
| US10852600B2 (en) | Electrooptical device and electronic apparatus | |
| TWI310540B (en) | Electro-optical device and electronic apparatus | |
| JP4650153B2 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
| US20240049539A1 (en) | Display substrate, method for fabricating the same, and display panel | |
| JP6472619B2 (en) | Method for manufacturing thin film transistor array panel | |
| TW201523103A (en) | Liquid crystal display and manufacturing method thereof | |
| JP5407334B2 (en) | Switching element substrate and manufacturing method thereof, electro-optical device, projector | |
| WO2017031941A1 (en) | Array substrate, manufacturing method thereof and display panel | |
| KR102468370B1 (en) | Method for forming contact hole, method of manufacturing organic light emitting display device using the same, and organic light emitting display device manufactured using the method | |
| JP2011013450A (en) | Liquid crystal display device and method of manufacturing the same | |
| KR100646140B1 (en) | Method of manufacturing substrate for electro-optical device, substrate for electro-optical device, electro-optical device, and electronic apparatus | |
| JP2007240806A (en) | Liquid crystal display device | |
| JP2010224397A (en) | Electrooptical device and driving method therefor, switch and manufacturing method therefor, and electronic apparatus | |
| TW201017302A (en) | Thin film transistor substrate, display panel, display apparatus and manufacturing methods thereof | |
| JP4910706B2 (en) | Manufacturing method of electro-optical device | |
| JP5874394B2 (en) | Semiconductor device, method for manufacturing the same, and reflective liquid crystal display device | |
| JP2003139915A (en) | Microlens and method of manufacturing the same and electro-optic device | |
| JP2017181814A (en) | Display device | |
| US9470940B2 (en) | Semiconductor device and method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111026 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111026 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5407334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |