JP5443937B2 - シリコン構造体の製造方法及びその製造装置並びにその製造プログラム - Google Patents

シリコン構造体の製造方法及びその製造装置並びにその製造プログラム Download PDF

Info

Publication number
JP5443937B2
JP5443937B2 JP2009238802A JP2009238802A JP5443937B2 JP 5443937 B2 JP5443937 B2 JP 5443937B2 JP 2009238802 A JP2009238802 A JP 2009238802A JP 2009238802 A JP2009238802 A JP 2009238802A JP 5443937 B2 JP5443937 B2 JP 5443937B2
Authority
JP
Japan
Prior art keywords
silicon structure
gas
silicon
etching
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009238802A
Other languages
English (en)
Other versions
JP2011086782A (ja
Inventor
彰一 村上
晶保 畑下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPP Technologies Co Ltd
Original Assignee
SPP Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPP Technologies Co Ltd filed Critical SPP Technologies Co Ltd
Priority to JP2009238802A priority Critical patent/JP5443937B2/ja
Priority to PCT/JP2010/065122 priority patent/WO2011045988A1/ja
Publication of JP2011086782A publication Critical patent/JP2011086782A/ja
Application granted granted Critical
Publication of JP5443937B2 publication Critical patent/JP5443937B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Description

本発明は、シリコン構造体の製造方法及びその製造装置並びにその製造プログラムに関するものである。
シリコンを用いたＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）デバイスが適用される技術分野は日進月歩で拡大しており、近年では、その技術がマイクロタービンやセンサーのみならず情報通信分野や医療分野へも適用されている。加えて、シリコンの微細加工技術を利用した構造物も、前述の分野を含む多分野で活用されている。このＭＥＭＳ技術及び微細加工技術を支える主要な要素技術は、シリコンの異方性ドライエッチング（以下、単に異方性エッチングともいう。）及び等方性ドライエッチング（以下、単に等方性エッチングともいう。）である。これらの要素技術の発展がＭＥＭＳ技術及び微細加工技術の発展を支えているといえる。ここ数年来、シリコンの異方性ドライエッチング及び等方性ドライエッチングの技術は飛躍的に進歩した。
しかしながら、特に、下記の特許文献１又は特許文献２に開示されるような異方性ドライエッチングと等方性ドライエッチングとが組み合わされたシリコン構造物（以下、組合せ構造物ともいう。）の形状制御は、依然として多くの問題を抱えている。具体的には、前述の組合せ構造物の異方性エッチングの対象領域に対する高アスペクト比の達成に加えて、その領域の側壁形状をエッチングによる傷が生じないように制御することが極めて困難である。この要素技術の開発に長年携わってきた本願出願人にとっても、異方性エッチングの対象領域が高いアスペクト比を備える場合、その領域における良好な側壁形状を備える、換言すれば、側壁の異状形状の発生を抑制したシリコン構造物を得ることは非常に難しい。
特表２００３−５３３８６９号公報 特表２００２−５００５７４号公報 特開２００４−２９６４７４号公報
異方性ドライエッチングと等方性ドライエッチングとを組合せた上述のシリコン構造物は、エッチングの特徴又は目的が互いに異なる２種類のエッチング技術の組合せによって形成される。近年の各種デバイスの微細化に伴い、このシリコン構造物の形成に当っては、構造全体の形状に加えて、その細部にわたる形状の制御が求められる。特に、等方性エッチング領域を流体の流路として利用する場合、例えば、上述の各種エッチングの境界領域に形成され得る突起状の異状形状は、流体の流れを阻害したり、流路を塞ぐ原因となり得るため、無視できない。
他方、異方性ドライエッチングと等方性ドライエッチングとを組合せたシリコン構造体では、エッチングされた領域の側壁を適切に保護することが重要となる。具体的な例を挙げると、前述のトレンチエッチング又はホールエッチングの側壁のうちの底部近傍の側壁はプラズマに曝されにくいため、従来の方法では極めて弱い保護膜しか形成されない。そうすると、その底部に連続する空間を形成するために実施されるその後のエッチングプロセス（例えば、等方性エッチングプロセス）が、特にその底部近傍の側壁上に形成されている保護膜の一部又は全部を破壊することになる。その結果、図１０に示すような異方性ドライエッチング領域の側壁の垂直性が失われた異状形状が形成されてしまう。このような事象は、特にエッチング対象となる開口が狭く、アスペクト比が高いトレンチエッチング又はホールエッチングを行う場合に顕著である。
特に、図１０のような異状形状になると、例えば、その下方にある空間を水の流路として利用するデバイスにとっては、その異状形状の領域内に入り込んだ水を死水にしてしまうため、好ましくない。また、図１０に示すような異状形状はそもそもプロセス上の形状制御ができないため、量産化する際の製品のバラつきに直接的な影響を及ぼす。このように、上述のような異状形状の発生は、高性能化が要求されるその他の各種デバイスの特性にも少なからず影響を与えることになる。
本発明は、上述の技術課題を解決することにより、異方性エッチングであるトレンチエッチング又はホールエッチングと等方性エッチングと組み合わされたシリコン構造物の形状制御性の向上に大きく貢献するものである。
発明者らは、異方性エッチングと等方性エッチングとを組み合わせたシリコン構造体の高度な形状制御を達成するべく鋭意研究を進めた。まず、発明者らは、異方性エッチング領域の側壁の異状形状の発生を抑制する必要があることを知見した。より具体的には、異方性エッチング領域の側壁、特にその底部の側壁の形状がプラズマ状態の変化に敏感であることを踏まえ、その側壁の強固かつ良質な堆積膜による保護を得るための研究を鋭意行った。その結果、プラズマを形成するガスの高度な圧力制御が、前述の堆積膜の形成に加えて、その後の等方性エッチングへのスムーズな移行を実現することを知見した。
しかしながら、その後の発明者らの注意深い観察により、微細ではあるが、異方性エッチング領域と等方性エッチング領域の境界領域に突起状の異状形状が形成されることが明らかとなった。この突起状の異状形状は、巨視的に見れば無視できる程度であるが、上述のとおり、各種デバイスの微細化に伴う高度な形状制御が求められる時代にあっては、そのような異状形状が致命的な影響を及ぼすことになる。その微細とも言える突起状の異状形状の除去又は消失を目的としてその突起物の性状の調査が進められた結果、発明者らは、特定のプロセス条件を適用することにより、その突起状の異状形状が除去又は消失することを知見した。本発明は、上述の知見に基づいて創出された。
本発明の１つのシリコン構造体の製造方法は、以下の５つの工程を含む。
（１）エッチングガスと有機堆積物形成ガスとを交互に又は混合して導入することにより形成されるプラズマを用いてシリコンに対してトレンチエッチングをする第１工程
（２）第１工程により形成されたシリコン構造体を、前述の有機堆積物形成ガスを導入することにより形成されるプラズマに曝露する第２工程
（３）第２工程により形成されたシリコン構造体のうち、トレンチエッチングをされた部分の底面のシリコンを露出させる第３工程
（４）第３工程により形成されたシリコン構造体を、二フッ化キセノンガスに曝露する第４工程
（５）第４工程により形成されたシリコン構造体を、酸素含有ガスを導入することにより形成されるプラズマに曝露するとともに、５０℃以上５００℃以下で加熱する第５工程
また、本発明のもう１つのシリコン構造体の製造方法は、以下の５つの工程を含む。
（１）エッチングガスと有機堆積物形成ガスとを交互に又は混合して導入することにより形成されるプラズマを用いてシリコンに対してホールエッチングをする第１工程
（２）第１工程により形成されたシリコン構造体を、前述の有機堆積物形成ガスを導入することにより形成されるプラズマに曝露する第２工程
（３）第２工程により形成されたシリコン構造体のうち、ホールエッチングをされた部分の底面のシリコンを露出させる第３工程
（４）第３工程により形成されたシリコン構造体を、二フッ化キセノンガスに曝露する第４工程
（５）第４工程により形成されたシリコン構造体を、酸素含有ガスを導入することにより形成されるプラズマに曝露するとともに５０℃以上５００℃以下で加熱する第５工程
上述の２つのシリコン構造体の製造方法によれば、第２工程において特定の圧力下で有機堆積物形成ガスのプラズマに曝露することにより、異方性エッチングにより形成されたシリコン構造体の側壁を適切に保護することができる。加えて、特定圧力下でのエッチングガスのプラズマによる選択的な有機堆積物の除去を実施することにより、その後の二フッ化キセノンガスによる曝露工程（第４工程）が行われても、前述の側壁の異状形状の発生が抑制され得る。さらに、酸素含有ガスのプラズマ雰囲気下において５０℃以上５００℃以下で加熱する工程（第５工程）により、微細な突起状の異状形状を取り除くことができる。併せて、第５工程により、異方性エッチング領域の側壁に形成される有機堆積物の一部又は全部を取り除くことができる。
また、本発明の１つのシリコン構造体の製造プログラムは、以下の５つのステップを含む。
（１）エッチングガスと有機堆積物形成ガスとを交互に又は混合して導入することにより形成されるプラズマを用いてシリコンに対してトレンチエッチングをする第１ステップ
（２）第１ステップにより形成されたシリコン構造体を、前述の有機堆積物形成ガスを導入することにより形成されるプラズマに曝露する第２ステップ
（３）第２ステップにより形成されたシリコン構造体のうち、トレンチエッチングをされた部分の底面のシリコンを露出させる第３ステップ
（４）第３ステップにより形成されたシリコン構造体を、二フッ化キセノンガスに曝露する第４ステップ
（５）第４ステップにより形成されたシリコン構造体を、酸素含有ガスを導入することにより形成されるプラズマに曝露するとともに、５０℃以上５００℃以下で加熱する第５ステップ
また、本発明のもう１つのシリコン構造体の製造プログラムは、以下の５つのステップを含む。
（１）エッチングガスと有機堆積物形成ガスとを交互に又は混合して導入することにより形成されるプラズマを用いてシリコンに対してホールエッチングをする第１ステップ
（２）第１ステップにより形成されたシリコン構造体を、前述の有機堆積物形成ガスを導入することにより形成されるプラズマに曝露する第２ステップ
（３）第２ステップにより形成されたシリコン構造体のうち、ホールエッチングをされた部分の底面のシリコンを露出させる第３ステップ
（４）第３ステップにより形成されたシリコン構造体を、二フッ化キセノンガスに曝露する第４ステップ
（５）第４ステップにより形成されたシリコン構造体を、酸素含有ガスを導入することにより形成されるプラズマに曝露するとともに、５０℃以上５００℃以下で加熱する第５ステップ
上述の２つのシリコン構造体の製造プログラムによれば、第２ステップにおいて特定の圧力下で有機堆積物形成ガスのプラズマに曝露することにより、異方性エッチングにより形成されたシリコン構造体の側壁を適切に保護することができる。加えて、特定圧力下でのエッチングガスのプラズマによる選択的な有機堆積物の除去を実施することにより、その後の二フッ化キセノンガスによる曝露工程（第４ステップ）が行われても、前述の側壁の異状形状の発生が抑制され得る。さらに、酸素含有ガスのプラズマ雰囲気下において５０℃以上５００℃以下で加熱する工程（第５ステップ）により、微細な突起状の異状形状を取り除くことができる。併せて、第５工程により、異方性エッチング領域の側壁に形成される有機堆積物の一部又は全部を取り除くことができる。
また、本発明の１つのシリコン構造体の製造装置は、上述のシリコン構造体の製造プログラム又はそのシリコン構造体の製造プログラムを記録した記録媒体によって制御される制御部を備えている。
ところで、本発明において、「ホール」とは、基板最表面におけるマスクパターンによる形状が円状の孔のみならず、楕円形や四角形の孔を含む。より具体的には、本発明における「ホール」は、例えば、四角形の孔の場合は、長辺と短辺の関係が、短辺が１に対して長辺が３以下までを意味する。また、本発明において、「トレンチ」とは、「ホール」以外の孔を意味する。
また、本出願において、「高アスペクト比」とは、ホールエッチングではアスペクト比が８又は８を超える場合を意味し、より狭義には、アスペクト比が１０又は１０を超える場合を意味する。一方、トレンチエッチングでは、「高アスペクト比」とは、アスペクト比が１５又は１５を超える場合を意味し、より狭義には、アスペクト比が２０又は２０を超える場合を意味する。加えて、本出願において、「狭い開口」とは、ホールエッチングについては、その開口幅ないし開口径が１μｍ以上２０μｍ以下であり、より狭義には、１μｍ以上１５μｍ以下を意味する。また、トレンチエッチングにおける「狭い開口幅」とは、１μｍ以上１５μｍ以下であり、より狭義には、１μｍ以上１０μｍ以下を意味する。
本発明の製造方法、製造装置又は製造プログラムによれば、異方性エッチングと等方性エッチングとを組み合わせたシリコン構造体の高度な形状制御を実現することができる。
本発明の１つの実施形態におけるシリコン構造体の製造装置の構成を示す上面図である。 本発明の１つの実施形態におけるシリコン構造体の製造工程の一部を担う装置構成を示す断面図である。 本発明の１つの実施形態におけるシリコン構造体の製造工程の一部を担う装置構成を示す断面図である。 本発明の１つの実施形態におけるシリコン構造体の製造工程の一部を担う装置構成を示す断面図である。 本発明の１つの実施形態におけるシリコン構造体の製造方法の一過程を示す断面図である。 本発明の１つの実施形態におけるシリコン構造体の製造方法の一過程を示す断面図である。 本発明の１つの実施形態におけるシリコン構造体の製造方法の一過程を示す断面図である。 本発明の１つの実施形態におけるシリコン構造体の製造方法の一過程を示す断面図である。 本発明の１つの実施形態におけるシリコン構造体の製造方法の一過程を示す断面図である。 本発明の１つの実施形態におけるシリコン構造体の製造方法の一過程を示す断面図である。 本発明の１つの実施形態におけるシリコン構造体の保護膜を示す断面ＳＥＭ写真である。 本発明の１つの実施形態におけるシリコン構造体の製造フローチャートである。 本発明の他の実施形態におけるシリコン構造体の製造方法の一過程を示す断面図である。 本発明の他の実施形態におけるシリコン構造体の製造フローチャートである。 従来例としての、異方性ドライエッチング領域の側壁の異状形状が発生しているシリコン構造体の形状を示す断面ＳＥＭ写真である。
つぎに、本発明の実施形態を、添付する図面に基づいて詳細に述べる。尚、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしもスケール通りに示されていない。また、各図面を見やすくするために、一部の符号が省略され得る。また、特に言及がない限り、以下の各種ガスの流量は、標準状態の流量を示す。
図１は、本実施形態のシリコン構造体１０Ａの製造装置１００の構成を示す上面図である。なお、本図面は概略図であるため、各チャンバーのガス供給機構や排気機構等の周辺装置は省略されている。また、図２乃至図４は、それぞれ、本実施形態のシリコン構造体１０Ａの製造工程の一部を担う装置構成を示す断面図である。加えて、図５Ａ乃至図５Ｆは、本実施形態におけるシリコン構造体１０Ａの製造方法の一過程を示す断面図である。
まず、図１に示す製造装置１００の具体的な構成について説明する。本実施形態の製造装置１００は、ローダー１、第１プロセス用チャンバー２０、第２プロセス用チャンバー３０、第３プロセス用チャンバー４０、及び基板搬送用チャンバー５０から構成されている。ここで、第１プロセス用チャンバー２０は、シリコンの異方性エッチングとともに、有機堆積物の成膜又は除去をするために用いられる。なお、この有機堆積物は、主としてシリコンの異方性エッチングによって形成される領域の側壁上の堆積膜である。また、第２プロセス用チャンバー３０は、二フッ化キセノン（ＸｅＦ２）ガスにより、露出したシリコンの等方性エッチングを行うために用いられる。また、第３プロセス用チャンバー４０は、酸素含有ガスによって形成されるプラズマによるプロセスのため、及びＣＶＤ法によりトレンチ又はホールの開口を塞ぐためのシリコン酸化膜等の絶縁膜を形成するために用いられる。
次に、本実施形態のシリコン構造体１０Ａの製造過程の概要を示す。まず、図５Ａに示すように、予め公知のフォトリソグラフィープロセスによりパターニングされたレジストマスク又は二酸化シリコン（ＳｉＯ２）マスクを備えた本実施形態のシリコン基板Ｗ（以下、単に基板Ｗともいう。）が、ローダー１内の図示されていない公知の支持部上に載置にされる。その後、基板Ｗは、例えば、特開平１０‐１５４７４１に記載されているような基板搬送用チャンバー５０内のアーム機構によって第１プロセス用チャンバー２０に搬送される。さらにその後、シリコン基板Ｗは、基板搬送用チャンバー５０を介して第２プロセス用チャンバー３０内に搬送される。最終的にシリコン構造体１０Ａが形成された後、前述のアーム機構が第２プロセス用チャンバー３０内の基板Ｗをローダー１に搬送する。
なお、本実施形態では、基板Ｗがローダー１内に載置されている間に排気による減圧がなされるが、本実施形態はこれに限定されない。基板搬送用チャンバー５０に基板Ｗが移った後に排気が開始されても良いし、基板Ｗが各プロセス用チャンバー２０，３０に移動した後に各チャンバー２０，３０の排気が開始されてもよい。排気機構は、ローダー１、基板搬送チャンバー５０、及び各チャンバー２０，３０のいずれにも対応できるように設けられる。
次に、図２に示される第１プロセス用チャンバー２０（以下、図２の説明において、便宜上、単にチャンバー２０ともいう。）の構成についてより詳細に説明する。
第１プロセス用チャンバー２０の下部側に設けられたステージ２１は、上述のアーム機構によって搬送された基板Ｗが載置される場所である。また、第１プロセス用チャンバー２０には、必要に応じ、エッチングガス、有機堆積物形成ガス（以下、保護膜形成ガスともいう。）、及び酸素ガスから選ばれる少なくとも一種類のガスが、各ボンベ２２ａ，２２ｂ，２２ｃからそれぞれガス流量調整器２３ａ，２３ｂ，２３ｃを通して供給される。これらのガスは、第１高周波電源２５により高周波電力を印加されたコイル２４によりプラズマ化される。その後、必要に応じて、第２高周波電源２６を用いてステージ２１に高周波電力が印加されることにより、これらの生成されたプラズマは基板Ｗに引き込まれる。このチャンバー２０内を減圧し、かつプロセス後に生成されるガスを排気するため、第１プロセス用チャンバー２０には真空ポンプ２７が排気流量調整器２８を介して接続されている。尚、このチャンバー２０からの排気流量は排気流量調整器２８により変更される。上述のガス流量調整器２３ａ，２３ｂ，２３ｃ、第１高周波電源２５、第２高周波電源２６、及び排気流量調整器２８は、制御部２９により制御される。なお、チャンバー２０内の圧力を計測する公知の圧力計は図示されていない。
次に、第１プロセス用チャンバー２０におけるプロセスを、図５Ｂ乃至図５Ｄを示しながら説明する。まず、第１工程であるシリコンの異方性ドライエッチングについて、本実施形態は、保護膜形成工程とエッチング工程とを順次繰り返す方法を採用する。具体的には、保護膜形成工程では、一単位時間としての処理時間である数秒間に、保護膜形成ガスが４００ｓｃｃｍ、（４００ｍＬ／ｍｉｎ．ともいう。以下の各流量において同じ。）で供給され、チャンバー２０内の圧力は６Ｐａに制御される。コイル２４には、１３．５６ＭＨｚの高周波電力が２２００Ｗ印加されるが、ステージ２１には１３．５６ＭＨｚの高周波電力が印加されない。一方、つづくエッチング工程では、一単位時間としての処理時間である数秒間に、エッチングガスが４００ｓｃｃｍで供給され、チャンバー２０内の圧力は６Ｐａに制御される。コイル２４には、１３．５６ＭＨｚの高周波電力が２２００Ｗ印加され、ステージ２１にも１３．５６ＭＨｚの高周波電力が２０Ｗ印加される。尚、本実施形態では、保護膜形成ガスはＣ４Ｆ８であり、エッチングガスはＳＦ６である。
上述の方法により、図５Ｂに示すように、シリコン構造体１０Ａのうちの異方性ドライエッチング領域が形成され得る。本実施形態では、約３０分間の実施により、マスクの開口幅が約１０μｍであって、その深さが約２００μｍ（アスペクト比は約２０）のトレンチ状にエッチングされた領域が形成された。なお、第１工程では、トレンチ状にエッチングされた領域の側壁１４及び底部１６上に第１保護膜１７（第２工程において形成される保護膜と区別するため、便宜上、第１保護膜という。）が形成されている。
その後に実施される第２工程では、基板Ｗは、前述の保護膜形成ガスのみを第１プロセス用チャンバー２０内に導入することにより形成されるプラズマに曝露される。具体的には、処理時間である１５分間に、保護膜形成ガスが継続して３００ｓｃｃｍで供給され、チャンバー２０内の圧力は１０Ｐａに制御される。コイル２４には、１３．５６ＭＨｚの高周波電力が１５００Ｗ印加される。他方、ステージ２１には１３．５６ＭＨｚの高周波電力が印加されない。
ここで、後述する等方性エッチングに対する異方性エッチング領域の側壁保護を適切に行う観点から、第２工程は、第１工程におけるエッチング工程時の圧力又は保護膜形成工程時の圧力よりも高い圧力下で実施される。従って、その結果、図５Ｃ及び図６に示すように、約１０μｍの開口であって、アスペクト比が約２０である異方性ドライエッチングにより形成されたシリコン構造体の側壁１４上に緻密で良質の第２保護膜１８が形成された。なお、図６の断面ＳＥＭ写真では第１保護膜１７と第２保護膜１８との境界が不鮮明のため、符号が併記されている。
ところで、本実施形態の第２工程では、マスクの開口幅が約１０μｍであって、その深さが約２００μｍ（アスペクト比は約２０）のトレンチ状にエッチングされた領域を形成するために、上述の圧力条件が設定されている。そのため、開口幅が広く（例えば、１００μｍ）、アスペクト比も比較的小さい（例えば、１０以下）トレンチ形状に対する側壁上の第２保護膜の形成には、上述の圧力条件を設定する必要はない。従って、本発明が上述の圧力条件に限定されることはない。但し、開口幅が狭く、高アスペクト比のトレンチ形状又はホール形状と等方性エッチング形状とを備えるシリコン構造体を形成する観点から言えば、上述の圧力条件が好ましい。
上述に加えて、本実施形態の第２工程では、後述する等方性エッチングに対する異方性エッチング領域の側壁保護を適切に行う観点から、第２工程におけるステージ２１へは、３０Ｗ以下の高周波電力が印加されることが好ましい。また、前述の観点から、１０Ｗ以下の高周波電力が印加されることがさらに好ましい。一方、３０Ｗ以上の高周波電力をステージ２１に印加することは、より積極的なプラズマの引き込みを促すため、側壁１４上の保護膜が比較的荒く堆積すると考えられる。これは、その後の等方性エッチングによる保護膜の消耗を促進する可能性がある。加えて、高周波電力を全く印加しない場合であっても、本実施形態の効果の少なくとも一部は奏されるため、無印加とすることも本実施形態の変形例の一態様である。
さらに、その後の第３工程では、第１工程におけるエッチング工程時の圧力（６Ｐａ）又は保護膜形成工程時の圧力（６Ｐａ）と同じ圧力か、あるいはそれよりも低い圧力でそのエッチングガスを導入することにより形成されるプラズマに基板Ｗが曝露される。具体的には、処理時間である４分間に、エッチングガスが４００ｓｃｃｍで供給され、チャンバー２０内の圧力は４Ｐａに制御される。コイル２４には、１３．５６ＭＨｚの高周波電力が２２００Ｗ印加され、ステージ２１にも１３．５６ＭＨｚの高周波電力が３０Ｗ印加される。本工程は、図５Ｄに示すように、前述のトレンチ状にエッチングされた領域の底面上の有機堆積物（保護膜）を除去することにより、その底面のシリコンを露出させる、又は実質的に露出させることを目的とする。その結果、その後の二フッ化キセノン（ＸｅＦ２）ガスによる曝露工程（第４工程）が行われても、異方性ドライエッチング領域の側壁の異状形状の発生が確度高く抑制され得る。
なお、本実施形態の第３工程では、上述のエッチングガスのみが導入されているが、本実施形態はこれに限定されない。例えば、このエッチングガスに加えて、上述の底面上の保護膜の除去を支援するためにアルゴンガスが導入されても良い。但し、ガス及びガス配管数の増加に伴う高コスト化や制御システムの複雑化を防ぐ観点から、エッチングガスのみが導入されることが好ましい。また、本実施形態の第３工程では、第１工程におけるエッチング工程時の圧力（６Ｐａ）又は保護膜形成工程時の圧力（６Ｐａ）と同じ圧力か、あるいはそれよりも低い圧力でエッチングガスが導入されているが、エッチングガスの圧力はこれに限定されない。但し、本実施形態の圧力条件を満足することは、上述の底面上の保護膜の除去をより確度高く実現する観点から、好ましい。
その後の第４工程では、図３に示される第２プロセス用チャンバー３０（以下、図３の説明において、便宜上、単にチャンバー３０ともいう。）が用いられる。
まず、第２プロセス用チャンバー３０の構成についてより詳細に説明する。
第２プロセス用チャンバー３０の下部側に設けられたステージ３１は、既に述べたアーム機構によって搬送された基板Ｗが載置される場所である。図３に示すように、チャンバー３０には、二フッ化キセノンガス（ＸｅＦ２）が貯留された二フッ化キセノンガス貯留用チャンバー３４からバルブ３３を通して供給される。二フッ化キセノンガスは、二フッ化キセノン導入部３２に導入された二フッ化キセノンを昇華させることにより生成される。また、本実施形態では、二フッ化キセノンガス貯留用チャンバー３４内の二フッ化キセノンガスの圧力が所定の圧力に達したときにバルブ３３を通して第２プロセス用チャンバー３０に供給されるように制御されている。
第２プロセス用チャンバー３０内に導入された二フッ化キセノン（ＸｅＦ２）ガスは、拡散板３５によって適度に分散された後、基板Ｗに到達する。このチャンバー３０内を減圧し、かつプロセス後に生成されるガスを排気するため、第２プロセス用チャンバー３０には真空ポンプ３７が排気流量調整器３８を介して接続されている。尚、このチャンバー３０からの排気流量は排気流量調整器３８により変更される。上述のバルブ３３及び排気流量調整器３８は、制御部３９により制御される。なお、チャンバー３０内の圧力を計測する公知の圧力計は図示されていない。また、必要に応じて、制御部３９は、二フッ化キセノンガス貯留用チャンバー３４の温度を制御することにより、二フッ化キセノンガス貯留用チャンバー３４内を一定温度に保つ。
次に、第４工程におけるプロセスを、図５Ｅを示しながら説明する。まず、本実施形態の第４工程では、基板Ｗが二フッ化キセノン（ＸｅＦ２）ガスに曝露される。具体的には、処理時間である３０秒間に、圧力が７９８Ｐａとなるように流量が調整された二フッ化キセノンガスが導入される。本実施形態の第４工程の排気時間を除いた総処理時間は５０分である。この第４工程が実施されることにより、図５Ｅに示すように、断面が円に近い良好な等方性エッチング領域１９が形成される。しかしながら、注意深く断面ＳＥＭ写真を観察すると、異方性エッチング領域と等方性エッチング領域との境界付近に、突起状の異状形状９０が形成されていることが分かった。この突起状の異状形状９０は、巨視的に見れば観察されにくいが、最終的なデバイスの性能に少なからず影響を及ぼす可能性がある。特に、等方性エッチング領域を流体の流路として利用する場合、例えば、上述の突起状の異状形状９０は、流体の流れを阻害したり、流路を塞ぐ原因となり得る。
そこで、この突起状の異状形状９０を取り除くために、その後の第５工程が実施される。第５工程では、図４に示される第３プロセス用チャンバー４０（以下、図４の説明において、便宜上、単にチャンバー４０ともいう。）が用いられる。
まず、第３プロセス用チャンバー４０の構成についてより詳細に説明する。第３プロセス用チャンバー４０は、上述のとおり、酸素含有ガスによって形成されるプラズマによるプロセスのため、及びＣＶＤ法によりトレンチ又はホールの開口を塞ぐためのシリコン酸化膜等の絶縁膜を形成するために用いられる。
次に、図４に示される第３プロセス用チャンバー４０の構成について説明する。基板搬送チャンバー５０によって第３プロセス用チャンバー４０（以下、図４の説明において、便宜上、単にチャンバー４０ともいう。）に搬送された基板Ｗは、チャンバー４０の中央付近に設けられたステージ４１に載置される。基板Ｗ及びチャンバー４０内は、チャンバー４０の外壁に備え付けられたヒーター４４ａ，４４ｂ，４４ｃにより加熱される。第３プロセス用チャンバー４０には、酸素ガスのガスボンベ４２ａがガス流量調整器４３ａを介して接続されており、ヘリウム（Ｈｅ）ガスのガスボンベ４２ｂがガス流量調整器４３ｂを介して接続されている。また、テトラエチルオルソシリケート（以下、ＴＥＯＳとする。）用キャビネット４２ｃが液体流量調整器４３ｃを介して接続されている。また、ＴＥＯＳ用キャビネット４２ｂからチャンバー４０に至るまでの配管は、図示されていないヒーターにより、約１００℃に加熱されている。なお、本実施形態では、ＴＥＯＳが用いられているが、ＴＥＯＳの代わりにシランやジシランが用いられてもよい。また、図示されていないが、本実施形態では、ＴＥＯＳ用キャビネット４２ｃにはＴＥＯＳをチャンバー４０に向けて送り出すためのヘリウムガスが導入されている。さらに、上記以外のキャリアガス（アルゴン（Ａｒ）、窒素（Ｎ２）等）がチャンバー４０に接続されていてもよい。酸素ガスのガスボンベ４２ａ、アルゴンガスのガスボンベ４２ｂ、及びＴＥＯＳキャビネット４２ｃから送り込まれたガスは、最終的には同一の経路を通ってチャンバー４０に到達する。高周波電源４６ａは、シャワーヘッドガス導入部４５に高周波電力を印加することにより、シャワーヘッド導入部４５から吐出した上記ガスをプラズマ化する。生成されたプラズマは、必要に応じて高周波電源４６ｂにより高周波電力が印加されたステージ４１上の基板Ｗに到達する。
加えて、シャワーヘッドガス導入部３５は、リング状のシール材Ｓによってチャンバー４０とは電気的に絶縁されている。また、ステージ４１もリング状のシール材Ｓによってチャンバー４０とは電気的に絶縁されている。また、このチャンバー４０内を減圧し、かつプロセス後に生成されるガスを排気するため、第３プロセス用チャンバー４０には真空ポンプ４７が排気流量調整器４８を介して接続されている。さらに、このチャンバー４０からの排気流量は排気流量調整器４８により変更される。上述のガス流量調整器４３ａ，４３ｂ、液体流量調整器４３ｃ、ヒーター４４ａ，４４ｂ、第１高周波電源４６ａ、第２高周波電源４６ｂ及び排気流量調整器４８は、制御部４９により制御される。
次に、第３プロセス用チャンバー４０におけるプロセスについて説明する。本実施形態では、加熱された基板Ｗが、第３プロセス用チャンバー４０を用いて酸素ガスから形成されるプラズマに曝露される。具体的には、チャンバー４０内の圧力が２００Ｐａとなるまで、４００ｓｃｃｍの酸素ガスがチャンバー４０に供給される。次に、ステージ４１の温度が３００℃になるまでヒーター４４ｂが加熱される。その後、シャワーヘッドガス導入部４５には、１３．５６ＭＨｚの５００Ｗの高周波電力が印加され、ステージ４１には、高周波電力は印加されない。本実施形態では、上記のプラズマ条件による酸化膜形成プロセスが１０分間行われる。なお、本実施形態では、ステージ４１の温度が３００℃に設定されているが、本実施形態はこの温度に限定されない。例えば、ステージ４１の温度が５０℃以上であれば、処理時間は異なるが、本実施形態の効果と同様の効果が奏され得る。また、ステージ４１の温度の上限は特に限定しないが、高コスト及び長時間のプロセスを避ける観点から、ステージ４１の温度は５００℃以下に設定されることが好ましい。同様の観点から、ステージ４１の温度は３５０℃以下に設定されることがさらに好ましい。
上記のプロセスにより、図５Ｆに示すように、異方性エッチング領域と等方性エッチング領域との境界付近に、突起状の異状形状９０が取り除かされる。なお、本実施形態では、酸素ガスのみが導入されているが、本実施形態はこれに限定されない。例えば、酸素ガスに加えてヘリウムガス（Ｈｅ）が同時に又は間欠的に導入されることにより、上述の突起状の異状形状９０を適切に取り除くことができる。
上述の通り、本実施形態の製造方法により、異方性エッチングと等方性エッチングとを組み合わせたプロセスが行われても、異方性エッチング領域の側壁の異状形状の発生を抑制するとともに、異方性エッチング領域と等方性エッチング領域との境界領域の高度な形状制御を実現することができる。特に、開口幅が狭く、高アスペクト比のトレンチ形状又はホール形状と等方性エッチング形状とを備えるシリコン構造体であれば、各種デバイスの微細化の実現に大きく貢献する。従って、本実施形態において突起状の異状形状のない構造が実際に形成されたことは特筆すべきである。
ところで、上述の製造装置１００に備えられている各制御部２９，３９，４９は、コンピュータ６０に接続されている。コンピュータ６０は、上述の各プロセスを実行するためのシリコン構造体１０Ａの製造プログラムにより、上述の各プロセスを監視し、又は統合的に制御する。以下に、具体的な製造フローチャートを示しながら、シリコン構造体１０Ａの製造プログラムを説明する。尚、本実施形態では、上述の製造プログラムがコンピュータ６０内のハードディスクドライブ、又はコンピュータ６０に設けられた光ディスクドライブ等に挿入される光ディスク等の公知の記録媒体に保存されているが、この製造プログラムの保存先はこれに限定されない。例えば、この製造プログラムの一部又は全部は、本実施形態における各プロセスチャンバーに備えられている制御部２９内に保存されていてもよい。また、この製造プログラムは、ローカルエリアネットワークやインターネット回線等の公知の技術を介して上述の各プロセスを監視し、又は制御することもできる。
図７は、本実施形態のシリコン構造体１０Ａの製造フローチャートである。
図７に示すとおり、本実施形態のシリコン構造体１０Ａの製造プログラムが実行されると、まず、ステップＳ１０１において、シリコン基板Ｗがチャンバー２０内に搬送された後、チャンバー２０内のガスが排気される。その後、ステップＳ１０２〜ステップＳ１０４において、チャンバー２０内でシリコン基板Ｗが既述の条件により異方性ドライエッチングされる。
具体的には、まず、ステップＳ１０２において、本実施形態の製造方法の第１工程に基づく異方性ドライエッチングが開始される。エッチング開始から所定時間（例えば、本実施形態ではエッチング開始から３０分）が経過するまで、本実施形態のプログラムは、ステップＳ１０３に示すように、保護膜形成工程とエッチング工程とを順次繰り返す第１工程におけるガス流量、圧力、各高周波電力等を制御する。
その後、本実施形態のプログラムは、ステップＳ１０３に示すように、本実施形態の製造方法の第２工程に基づく保護膜形成ガスのみのプラズマに所定の時間曝露されるように、ガス流量、圧力、各高周波電力等を制御する。
その後、本実施形態のプログラムは、ステップＳ１０４に示すように、本実施形態の製造方法の第３工程に基づくエッチングガスのみのプラズマに所定の時間曝露されるように、ガス流量、圧力、各高周波電力等を制御する。
その後、本実施形態のプログラムは、ステップＳ１０５において、シリコン基板Ｗをチャンバー３０内に搬送した後、チャンバー３０内のガスを排気する。その後、本実施形態のプログラムは、ステップＳ１０６に示すように、本実施形態の製造方法の第４工程に基づく等方性ドライエッチングが開始し、チャンバー３０内のガス流量、圧力、プロセス時間等を制御する。
さらにその後、本実施形態のプログラムは、ステップＳ１０７において、シリコン基板Ｗをチャンバー４０内に搬送した後、チャンバー４０内のガスを排気する。その後、本実施形態のプログラムは、ステップＳ１０８に示すように、本実施形態の製造方法の第５工程に基づく酸素含有ガスによって形成されるプラズマへの曝露プロセスが開始し、チャンバー４０内のガス流量、圧力、プロセス時間等を制御する。
その後、本実施形態のプログラムにより、上述の酸素含有ガスによって形成されるプラズマ処理が停止され（Ｓ１０９）、本実施形態のプログラムが終了する。上述のとおり、シリコン構造体１０Ａの製造プログラムが実行される結果、異方性エッチング領域の側壁の異状形状の発生を抑制するとともに、異方性エッチング領域と等方性エッチング領域との境界領域の高度な形状制御を実現することができる。
＜第２の実施形態＞
本実施形態は、第１の実施形態の製造装置１００を用いて実施される。図８は、本実施形態におけるシリコン構造体１０Ｂの製造方法の最終形状を示す断面図である。従って、第１の実施形態と重複する説明は省略され得る。
本実施形態のシリコン構造体１０Ｂの製造方法では、第１の実施形態の第１乃至第５工程が行われる。その後、第３プロセス用チャンバー４０を用いて、ＣＶＤ法によりトレンチの開口を塞ぐためのシリコン酸化膜等の絶縁膜が形成される（以下、本工程を第６工程ともいう。）。従って、第１の実施形態の第５工程から連続的な処理が実現される。
次に、第３プロセス用チャンバー４０における第６工程について説明する。本実施形態では、チャンバー４０内の圧力が１００Ｐａとなるまで、ＴＥＯＳが３０ｓｃｃｍ、ヘリウムガスが５００ｓｃｃｍ、酸素ガスが７５０ｓｃｃｍ、及び必要に応じて適切な量のキャリアガスがチャンバー４０に供給される。次に、ステージ４１の温度が３００℃になるまでヒーター４４ｂが加熱される。その後、シャワーヘッドガス導入部４５には、５００Ｗの高周波電力が印加され、ステージ４１には、３００Ｗの高周波電力が印加される。本実施形態では、上記のプラズマ条件による酸化膜形成プロセスが約６７分間行われる。
上記のプロセスにより、図８に示すように、基板Ｗに形成された約１０μｍ幅の開口を塞ぐように厚さが約２０μｍのシリコン酸化膜の堆積膜８０が形成された。これにより、異方性エッチング領域及びそれに連続する等方性エッチング領域を閉空間とすることができる。このシリコン構造体１０Ｂは、例えば、圧力センサの一部として、燃料電池用の流路の一部として、又はマイクロミキサーの流路の一部として利用され得る。なお、本実施形態では、堆積膜９０がシリコン酸化膜であったが、堆積膜はこれに限定されない。例えば、シリコン窒化膜やシリコン酸窒化膜のような他の絶縁膜も、前述の閉空間を形成し得る。また、本実施形態では、厚さが約２０μｍのシリコン酸化膜の堆積膜８０が形成されているが、この厚みよりも薄くても（例えば、１６μｍ程度）、約１０μｍ幅の開口を塞ぐことは可能といえる。
ところで、第２の実施形態においても、上述の製造装置１００に備えられている各制御部２９，３９，４９は、コンピュータ６０に接続されている。コンピュータ６０は、上述の各プロセスを実行するためのシリコン構造体１０Ｂの製造プログラムにより、上述の各プロセスを監視し、又は統合的に制御する。以下に、具体的な製造フローチャートを示しながら、シリコン構造体１０Ｂの製造プログラムを説明する。
図９は、本実施形態のシリコン構造体１０Ｂの製造フローチャートである。本実施形態の製造フローチャートのうち、ステップ２０１からステップ２０８は、第１の実施形態の製造フローチャートのステップ１０１からステップ１０８と同じである。従って、第１の実施形態と重複する説明は省略され得る。
本実施形態の製造プログラムでは、ステップ２０８において本実施形態の製造方法の第５工程に基づくプロセスが開始され、実行された後、基板Ｗに形成された約１０μｍ幅の開口を塞ぐように堆積膜８０を形成するための、ＣＶＤ法によるプラズマプロセスが実行される（Ｓ２０９）。その後、本実施形態のプログラムにより、上述のＣＶＤ法による堆積膜形成プロセスが停止され（Ｓ２１０）、本実施形態のプログラムが終了する。これにより、異方性エッチング領域及びそれに連続する等方性エッチング領域を閉空間とすることができる。
＜その他の実施形態＞
ところで、上述の実施形態では、シリコンの異方性ドライエッチングする手段として、エッチングガスと保護膜形成ガスが交互にプラズマ化される技術を用いられているが、異方性ドライエッチング手段はこれに限定されない。例えば、特開２００４−２９６４７４（特許文献３）に記載されているようなエッチングガスと保護膜形成ガスの混合ガスをプラズマ化する方法もシリコンの異方性ドライエッチングとして活用できる。この方法は、上記各々のガスを単に交互にプラズマ化させてエッチングする方法に比べてエッチングレートが遅くなるが、側壁面の凹凸がより小さくなって滑らかになる点では有効である。
また、上述の保護膜形成ガスであるＣ４Ｆ８の代わりにＣ５Ｆ８やＣ４Ｆ６が用いられても良く、上述のエッチングガスであるＳＦ６の代わりにＮＦ３やＦ２、あるいは五フッ化ヨウ素（ＩＦ５）に代表されるフッ化ヨウ素ガスが用いられても良い。
特に、温暖化係数（ＧＷＰ）が六フッ化硫黄（ＳＦ６）と比較して殆ど無視できるほどに小さいガス（実質的に、ＧＷＰが０（ゼロ））である五フッ化ヨウ素（ＩＦ５）をＳＦ６に代替ガスとして採用することは、地球環境の悪化の防止に大きく貢献し得る。本願出願人は、既に、特願２００９−１５７０５４において、ＳＦ６の代替ガスとしてのＩＦ５の有用性を確認し、良好な側壁形状を有するシリコンの異方性ドライエッチングが実現されることを開示している。具体的な異方性ドライエッチングの条件の一例は、以下のとおりである。
まず、保護膜形成工程において、一単位処理時間である２秒間に、保護膜形成ガス（Ｃ４Ｆ８）が２００ｓｃｃｍで供給され、チャンバー２０内の圧力は８Ｐａに制御される。誘導コイル２４には、１３．５６ＭＨｚの高周波電力が２６００Ｗ印加されるが、ステージ２１には電力が印加されない。一方、つづくエッチング工程では、一単位処理時間である９秒間に、エッチングガス（ＩＦ５）が２００ｓｃｃｍで供給され、チャンバー２０内の圧力は１５Ｐａに制御される。誘導コイル２４には１３．５６ＭＨｚの高周波電力が２６００Ｗ印加されるとともに、ステージ２１には１３．５６ＭＨｚの高周波電力が８０Ｗ印加される。この保護膜形成工程及びエッチング工程が、所定の時間（例えば、数十分間）継続して繰り返されることにより、異方性ドライエッチングが完了する。
ところで、上記のエッチングガス及び保護膜形成ガスは、それぞれが単一ガスである必要はない。例えば、エッチングガスはＳＦ６等の他に酸素ガスやアルゴンガスを含んでいても良く、保護膜形成ガスは、Ｃ４Ｆ８等の他に、解離を抑えるためのヘリウムガス（Ｈｅ）等を含んでいても良い。
また、上述の実施形態では、エッチングされる対象がトレンチであったが、これに限定されない。その対象がホールであっても、本発明と実質的に同様の効果が奏される。
具体的には、公知のエッチングマスクによって直径が２０μｍの円状の開口が形成されたシリコン基板を用いて、アスペクト比が高い異方性エッチングと等方性エッチングとを組み合わせたプロセスが行われる場合も、上述の実施形態の製造工程及び製造プログラムが適用され得る。
さらに、プラズマ生成手段としてこれまでの実施形態ではＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）を用いたが、本発明はこれに限定されない。他の高密度プラズマ、例えば、ＣＣＰ（Ｃａｐａｃｉｔｉｖｅ−Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）やＥＣＲ（Ｅｌｅｃｔｒｏｎ−Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ Ｐｌａｓｍａ）を用いても本発明の少なくとも一部の効果を得ることができる。以上、述べたとおり、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
本発明は、産業機器分野、電子機器分野、情報通信分野、及び医療分野等の各種デバイスの一部として広範に適用され得る。
１０Ａ，１０Ｂ シリコン構造体
１２ エッチングマスク
１４ 側壁
１６ 底部
１７ 第１保護膜
１８ 第２保護膜
１９ 等方性エッチング領域
２０ 第１プロセス用チャンバー
２１，３１，４１ ステージ
２２ａ，２２ｂ，２２ｃ，４２ａ，４２ｂ ガスボンベ
２３ａ，２３ｂ，２３ｃ，４３ｂ，４３ｃ ガス流量調整器
２４ コイル
２５，４６ａ 第１高周波電源
２６，４６ｂ 第２高周波電源
２７，３７，４７ 真空ポンプ
２８，３８，４８ 排気流量調整器
２９，３９，４９ 制御部
３０ 第２プロセス用チャンバー
３２ 二フッ化キセノン導入部
３３ バルブ
３４ 二フッ化キセノンガス貯留用チャンバー
３５ 拡散板
４０ 第３プロセス用チャンバー
４２ｃ ＴＥＯＳ用キャビネット
４３ｃ 液体流量調整器
４４ａ，４４ｂ ヒーター
４５ シャワーヘッドガス導入部
５０ 基板搬送用チャンバー
６０ コンピューター
８０ 堆積膜
９０ 突起状の異状形状
１００ シリコン構造体の製造装置

Claims (12)

  1. エッチングガスと有機堆積物形成ガスとを交互に又は混合して導入することにより形成されるプラズマを用いてシリコンに対してトレンチエッチングをする第１工程と、
    前記第１工程により形成されたシリコン構造体を、前記有機堆積物形成ガスを導入することにより形成されるプラズマに曝露する第２工程と、
    前記第２工程により形成されたシリコン構造体のうち、トレンチエッチングをされた部分の底面のシリコンを露出させる第３工程と、
    前記第３工程により形成されたシリコン構造体を、二フッ化キセノンガスに曝露することにより等方性エッチングをする第４工程と、
    前記第４工程により形成されたシリコン構造体を、酸素含有ガスを導入することにより形成されるプラズマに曝露するとともに、５０℃以上５００℃以下で加熱する第５工程と、
    前記第５工程の後に、ＣＶＤ法により、前記シリコン構造体が備える前記トレンチエッチングの領域及びそれに連続する前記等方性エッチング領域の開口を塞ぐ絶縁膜を形成する第６工程と、を含む
    シリコン構造体の製造方法。
  2. エッチングガスと有機堆積物形成ガスとを交互に又は混合して導入することにより形成されるプラズマを用いてシリコンに対してホールエッチングをする第１工程と、
    前記第１工程により形成されたシリコン構造体を、前記有機堆積物形成ガスを導入することにより形成されるプラズマに曝露する第２工程と、
    前記第２工程により形成されたシリコン構造体のうち、ホールエッチングをされた部分の底面のシリコンを露出させる第３工程と、
    前記第３工程により形成されたシリコン構造体を、二フッ化キセノンガスに曝露することにより等方性エッチングをする第４工程と、
    前記第４工程により形成されたシリコン構造体を、酸素含有ガスを導入することにより形成されるプラズマに曝露するとともに、５０℃以上５００℃以下で加熱する第５工程と、
    前記第５工程の後に、ＣＶＤ法により、前記シリコン構造体が備える前記トレンチエッチングの領域及びそれに連続する前記等方性エッチング領域の開口を塞ぐ絶縁膜を形成する第６工程と、を含む
    シリコン構造体の製造方法。
  3. 前記第２工程において、前記プラズマを前記シリコン構造体に引き込むための３０Ｗ以下の高周波電力が印加される
    請求項１又は請求項２に記載のシリコン構造体の製造方法。
  4. 前記第２工程において、前記第１工程における前記エッチングガス圧力又は前記有機堆積物形成ガス圧力よりも高い圧力で、前記有機堆積物形成ガスを導入することにより形成されるプラズマに曝露する
    請求項１又は請求項２に記載のシリコン構造体の製造方法。
  5. 前記第３工程において、前記プラズマを前記第２工程により形成されたシリコン構造体に引き込むための高周波電力が印加しながら、前記エッチングガスを導入することにより形成されるプラズマを用いる
    請求項１又は請求項２に記載のシリコン構造体の製造方法。
  6. 前記第４工程により形成されたシリコン構造体において新たに形成された空間内が流体の流路となる
    請求項１又は請求項２に記載のシリコン構造体の製造方法。
  7. エッチングガスと有機堆積物形成ガスとを交互に又は混合して導入することにより形成されるプラズマを用いてシリコンに対してトレンチエッチングをする第１ステップと、
    前記第１ステップにより形成されたシリコン構造体を、前記有機堆積物形成ガスを導入することにより形成されるプラズマに曝露する第２ステップと、
    前記第２ステップにより形成されたシリコン構造体のうち、トレンチエッチングをされた部分の底面のシリコンを露出させる第３ステップと、
    前記第３ステップにより形成されたシリコン構造体を、二フッ化キセノンガスに曝露することにより等方性エッチングをする第４ステップと、
    前記第４ステップにより形成されたシリコン構造体を、酸素含有ガスを導入することにより形成されるプラズマに曝露するとともに、５０℃以上５００℃以下で加熱する第５ステップと、
    前記第５ステップの後に、ＣＶＤ法により、前記シリコン構造体が備える前記トレンチエッチングの領域及びそれに連続する前記等方性エッチング領域の開口を塞ぐ絶縁膜を形成する第６ステップと、を含む
    シリコン構造体の製造プログラム。
  8. エッチングガスと有機堆積物形成ガスとを交互に又は混合して導入することにより形成されるプラズマを用いてシリコンに対してホールエッチングをする第１ステップと、
    前記第１ステップにより形成されたシリコン構造体を、前記有機堆積物形成ガスを導入することにより形成されるプラズマに曝露する第２ステップと、
    前記第２ステップにより形成されたシリコン構造体のうち、ホールエッチングをされた部分の底面のシリコンを露出させる第３ステップと、
    前記第３ステップにより形成されたシリコン構造体を、二フッ化キセノンガスに曝露することにより等方性エッチングをする第４ステップと、
    前記第４ステップにより形成されたシリコン構造体を、酸素含有ガスを導入することにより形成されるプラズマに曝露するとともに、５０℃以上５００℃以下で加熱する第５ステップと、
    前記第５ステップの後に、ＣＶＤ法により、前記シリコン構造体が備える前記トレンチエッチングの領域及びそれに連続する前記等方性エッチング領域の開口を塞ぐ絶縁膜を形成する第６ステップと、を含む
    シリコン構造体の製造プログラム。
  9. 前記第２ステップにおいて、前記第１ステップにおける前記エッチングガス圧力又は前記有機堆積物形成ガス圧力よりも高い圧力で、前記有機堆積物形成ガスを導入することにより形成されるプラズマに曝露する
    請求項７又は請求項８に記載のシリコン構造体の製造プログラム。
  10. 前記第３ステップにおいて、前記プラズマを前記第２工程により形成されたシリコン構造体に引き込むための高周波電力が印加しながら、前記エッチングガスを導入することにより形成されるプラズマを用いる
    請求項７又は請求項８に記載のシリコン構造体の製造プログラム。
  11. 前記第４ステップにより形成されたシリコン構造体において新たに形成された空間内が流体の流路となる
    請求項７又は請求項８に記載のシリコン構造体の製造プログラム。
  12. 請求項７又は請求項８に記載の製造プログラムにより制御される制御部を備えた
    シリコン構造体の製造装置。
JP2009238802A 2009-10-16 2009-10-16 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム Active JP5443937B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009238802A JP5443937B2 (ja) 2009-10-16 2009-10-16 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
PCT/JP2010/065122 WO2011045988A1 (ja) 2009-10-16 2010-09-03 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009238802A JP5443937B2 (ja) 2009-10-16 2009-10-16 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム

Publications (2)

Publication Number Publication Date
JP2011086782A JP2011086782A (ja) 2011-04-28
JP5443937B2 true JP5443937B2 (ja) 2014-03-19

Family

ID=43876043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009238802A Active JP5443937B2 (ja) 2009-10-16 2009-10-16 シリコン構造体の製造方法及びその製造装置並びにその製造プログラム

Country Status (2)

Country Link
JP (1) JP5443937B2 (ja)
WO (1) WO2011045988A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120729A (ja) * 2012-12-19 2014-06-30 Fuji Electric Co Ltd 半導体基板の製造方法および半導体装置
JP6110530B2 (ja) * 2016-02-10 2017-04-05 Ｓｐｐテクノロジーズ株式会社 プラズマエッチング装置
WO2024057509A1 (ja) * 2022-09-15 2024-03-21 日本碍子株式会社 ＸｅＦ２ドライエッチングシステム及びプロセス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4475548B2 (ja) * 1998-03-20 2010-06-09 サーフィス テクノロジー システムズ ピーエルシー ミクロメカニカルデバイスを製造する方法と装置
JP4578887B2 (ja) * 2004-08-11 2010-11-10 住友精密工業株式会社 エッチング方法及びエッチング装置
DE102004043356A1 (de) * 2004-09-08 2006-03-09 Robert Bosch Gmbh Sensorelement mit getrenchter Kaverne
JP2008177209A (ja) * 2007-01-16 2008-07-31 Taiyo Nippon Sanso Corp プラズマエッチング方法

Also Published As

Publication number Publication date
WO2011045988A1 (ja) 2011-04-21
JP2011086782A (ja) 2011-04-28

Similar Documents

Publication Publication Date Title
US8664012B2 (en) Combined silicon oxide etch and contamination removal process
WO2008062600A1 (en) Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for the silicon structure
JP5682290B2 (ja) 炭素含有薄膜のスリミング方法及び酸化装置
CN105938796B (zh) 基板处理装置以及基板处理方法
JP2013503482A (ja) 炭素含有膜のシリコン選択的ドライエッチング
TWI668760B (zh) 基板處理裝置及基板處理方法
JP6869024B2 (ja) パーティクル除去方法及び基板処理方法
JP6388552B2 (ja) 基板処理装置及び基板処理方法
JP5074009B2 (ja) 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム
JP2018098480A (ja) 窒化シリコンから形成された第１領域を酸化シリコンから形成された第２領域に対して選択的にエッチングする方法
JP5177997B2 (ja) 高アスペクト比の開口を有するシリコン構造体、その製造方法、その製造装置、及びその製造プログラム
TW202004902A (zh) 基板處理方法及基板處理裝置
JP5443937B2 (ja) シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
JP5416540B2 (ja) シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
JP2023159347A (ja) 基板処理方法および基板処理装置
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US20230015080A1 (en) Metal oxide directional removal
JP5749166B2 (ja) シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
JP2005123550A (ja) 異方性エッチング方法
JP7047117B2 (ja) 半導体装置の製造方法、基板処理装置及び記録媒体
JP4769737B2 (ja) エッチング方法及びエッチング装置
JP6183965B2 (ja) シリコン酸化膜及びその製造方法、並びにシリコン酸化膜の製造装置
JP7257883B2 (ja) プラズマ処理方法およびプラズマ処理装置
WO2011001778A1 (ja) シリコン構造体の製造方法及びその製造装置並びにその製造プログラム
US10755941B2 (en) Self-limiting selective etching systems and methods

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131220

R150 Certificate of patent or registration of utility model

Ref document number: 5443937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250