JP5439873B2 - 半導体装置 - Google Patents

Description

本発明は、ヘテロ接合周辺に電界緩和領域を有する高耐圧な半導体装置に関する。

従来、この種の技術としては、例えば以下に示す文献に記載されたものが知られている（特許文献１参照）。この文献には、炭化珪素半導体基体の第一主面に、基体の炭化珪素半導体と、この炭化珪素とはバンドギャップの異なる半導体材料からなるヘテロ半導体領域とでヘテロ接合を形成し、このヘテロ接合の終端部に炭化珪素からなる電界緩和領域を形成し、ヘテロ半導体領域に接するようにアノード電極が形成され、炭化珪素半導体基体の第２主面にカソード電極が形成された半導体装置の発明が記載されている。

特開２００３−３１８４１３号公報

上記文献に記載された半導体装置においては、カソード電極に高電圧が印加されたときに、電界緩和領域の特定部分が破壊されやすくなるといった不具合を招いていた。

そこで、本発明は、上記に鑑みてなされたものであり、その目的とするところは、ヘテロ接合周辺に電界緩和領域を有する半導体装置において、高電圧印加時の電界緩和領域の破壊を防止した半導体装置を提供することにある。

上記目的を達成するために、本発明の課題を解決する手段は、絶縁破壊電界強度が他の面方位に比べて低い面方位側から電界を受ける電界緩和領域が電界を受けた際に、電界緩和領域に流れる電流の電流流路に位置するヘテロ半導体領域の抵抗値は、他のヘテロ半導体領域の抵抗値よりも大きいことを特徴とする。

本発明によれば、他よりも抵抗が大きいヘテロ半導体領域によって、絶縁破壊強度が他の面方位に比べて低い面方位側から電界を受ける電界緩和領域に流れる電流が制限されるので、電界緩和領域における特定箇所の絶縁破壊を防止することができる。

炭化珪素半導体基板における結晶軸と絶縁破壊強度との関係を示す断面図である。 炭化珪素半導体基板に形成された電界緩和領域が受ける電界の様子を示す断面図である。 本発明の実施例１に係る半導体装置の構成を示す平面図である。 本発明の実施例１に係る半導体装置の構成を示す断面図である。 本発明の実施例１に係る半導体装置の製造工程を示す断面図である。 本発明の実施例１に係る半導体装置の製造工程を示す断面図である。 本発明の実施例１に係る半導体装置の製造工程を示す断面図である。 本発明の実施例２に係る半導体装置の構成を示す平面図である。 本発明の実施例２に係る半導体装置の構成を示す断面図である。 本発明の実施例３に係る半導体装置の構成を示す平面図である。 本発明の実施例３に係る半導体装置の構成を示す断面図である。 本発明の実施例４に係る半導体装置の構成を示す平面図である。 本発明の実施例４に係る半導体装置の構成を示す断面図である。

以下、図面を用いて本発明を実施するための実施例を説明する。

先ず、本発明の実施例を説明する前に、本発明が採用した特徴的な技術思想について、その背景から順を追って説明する。

本発明の半導体装置が有するヘテロ接合を形成する一方の半導体となる、例えば六方晶の炭化珪素は、絶縁破壊電界強度に異方性を有しており、結晶軸の＜０００１＞軸の方向（所謂、面方位がｃ面）の絶縁破壊電界強度と、＜０００１＞軸に対して水平方向（所謂、面方位がａ面）の絶縁破壊電界強度が大きく異なり、ａ面方向の絶縁破壊電界はｃ面方向の絶縁破壊電界よりも低いことが知られている。また、図１に示すように、半導体装置の技術分野で一般的に用いられている炭化珪素半導体基板２００は、結晶軸の＜０００１＞軸が基板の水平方向に対して数度傾いた状態、すなわちオフセット角を有した状態で各種素子が形成される。

このような炭化珪素半導体基板２００上に、前述した背景の技術の欄で説明した従来の半導体装置を形成し、カソード電極に高電圧を印加すると、図２に示すように電界緩和領域２０１の端部に電界（電気力線）２０２が集中する。このため、電界緩和領域２０１に印加される電界２０２の内、その一部の電界２０２は、図２の円内で示すように、上述した絶縁破壊電界が低いａ面に対して平行に印加される。これにより、絶縁破壊電界が低いａ面側から電界を受ける領域を有する電界緩和領域２０１では、他の領域よりも低い電圧で絶縁破壊が生じやすくなる。その結果、電界緩和領域２０１の特定箇所にアバランシェ降伏電流が集中し、電流が集中した特定箇所が破壊に至ることになる。

そこで、本発明の半導体装置は、半導体基体と、半導体基体の主面に積層されて半導体基体とヘテロ接合を形成するヘテロ半導体領域と、ヘテロ接合の周縁部における半導体基体に形成された電界緩和領域とを有する半導体装置において、電界緩和領域の内、絶縁破壊電界強度が他の面方位に比べて低い面方位側から電界を受ける第１の電界緩和領域が電界を受けた際に、第１の電界緩和領域に流れる電流の電流流路に位置する第１のヘテロ半導体領域の抵抗値は、他の前記ヘテロ半導体領域の抵抗値よりも大きいことを特徴としている。

また、上記第１の電界緩和領域は、半導体基体の水平面に対して半導体基体を構成する半導体の結晶軸が傾斜してい方向に対して垂直な方向から電界を受けた際に流れる電流は、他の前記電界緩和領域に流れる電流よりも少ないことを特徴としている。

このような特徴的な技術思想を採用することで、カソード電極に高電圧が印加された際に、電界緩和領域の特定箇所、すなわち絶縁破壊電界が低い箇所にアバランシェ降伏電流が集中しても、絶縁破壊電界が低い面方位（ａ面）側から電界を受ける位置に形成された電界緩和領域に流れる電流を低減することが可能となり、電界緩和領域の破壊を防止することができる。このような本発明の技術思想を実現した実施例を以下に説明する。

図３は本発明の実施例１に係る半導体装置の構成を示す平面図であり、図４（ａ）は図３のＡ−Ａ線に沿った断面図であり、同図（ｂ）は図３のＢ−Ｂ線に沿った断面図である。図３、図４に示す実施例１の半導体装置は、炭化珪素半導体基体１００に形成されたヘテロ接合タイプのダイオードとして機能する。炭化珪素半導体基体１００は、主面の法線が結晶軸の＜０００１＞軸に対して＜１１＿２０＞方向へ８°程度傾斜した（オフセット角を有する）単結晶のポリタイプ４Ｈ−ＳｉＣからなる炭化珪素半導体基板１と、炭化珪素半導体基板１の第一主面側に化学気相成長堆積法等で堆積形成された炭化珪素エピタキシャル層２とで構成される。

炭化珪素半導体基体１００の第一主面には、単結晶４Ｈ−ＳｉＣとバンドギャップの異なる半導体材料の例えば多結晶シリコンからなるヘテロ半導体領域３が形成され、炭化珪素半導体基体１００との間でヘテロ接合が形成されている。炭化珪素エピタキシャル層２の第一主面にはヘテロ接合の端部を終端するように、図３に示すように環状にＰ型の炭化珪素からなる電界緩和領域４が形成されている。ヘテロ半導体領域３上には、ヘテロ半導体領域３に接するようにアノード電極５が形成され、炭化珪素半導体基板１には、炭化珪素半導体基板１に接するようにカソード電極６が形成されている。

ヘテロ半導体領域３は、図４（ａ）に示すように、Ｐ型の不純物濃度が高いＰ^＋ 型の多結晶シリコン層７と、多結晶シリコン層７の不純物濃度に比べてＰ型の不純物濃度が低いＰ⁻ 型の多結晶シリコン層８（８Ａ、８Ｂ）とから構成されている。すなわち、アノード電極５と電界緩和領域４Ａ、４Ｂとの間に流れる電流の電流流路に配置形成されて、アノード電極５を挟んで対向する辺に配置形成された電界緩和領域４Ａ、４Ｂに沿ったヘテロ半導体領域３の対向する周縁部は、不純物濃度が低いＰ⁻ 型の多結晶シリコン層８Ａ、８Ｂで構成され、上記周縁部の他のヘテロ半導体領域３は、不純物濃度が高いＰ^＋ 型の多結晶シリコン層７で構成されている。

このように、図４（ａ）に示すように、電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが積層された接合領域におけるヘテロ半導体領域３の周端と、アノード電極５とヘテロ半導体領域３とが積層された接合領域におけるアノード電極５の周端との間に位置するへテロ半導体領域３の不純物濃度が、図４（ｂ）に示すように、電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが積層された接合領域におけるヘテロ半導体領域３の周端から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の不純物濃度よりも低く設定されている。

図３に示すように不純物濃度が低いＰ⁻ 型の多結晶シリコン層８は、所定の対向した電界緩和領域４とアノード電極５との間に配置されている。さらに、不純物濃度が低いＰ⁻ 型多結晶シリコン層８と接している所定の対向した電界緩和領域４の外周部の接線は、少なくとも＜１１＿２０＞方向に対して垂直方向で、かつ＜０００１＞軸の傾斜方向に対して垂直方向となっている。

すなわち、炭化珪素半導体基体１００の絶縁破壊電界強度が他の面方位に比べて低くなる面方位の領域に配置形成された電界緩和領域４Ａ、４Ｂ、すなわち炭化珪素半導体基体１００の結晶軸の＜０００１＞軸が傾斜している方向となる＜１１＿２０＞方向に配置形成された電界緩和領域４Ａ、４Ｂと並行に位置するヘテロ半導体領域３の周端領域の不純物濃度を他の領域に配置形成されたヘテロ半導体領域３の不純物濃度よりも低く設定している。

このような濃度の設定により、図４（ａ）に示す電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが接する領域の少なくとも一部から、アノード電極５までの間におけるへテロ半導体領域３の抵抗は、図４（ｂ）に示す電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが接する領域の少なくとも一部から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の抵抗より高くなる。

これにより、先に説明したアバランシェ降伏時に破壊が生じやすい電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが接する領域の少なくとも一部から、アノード電極５までの間におけるへテロ半導体領域３の抵抗は、破壊が生じ難い電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが接する領域の少なくとも一部から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の抵抗より高くなっている。

次に、この半導体装置の動作について説明する。

例えばカソード電極６を接地してアノード電極５に正電位を印加した場合は、ダイオードの順方向特性に相当する導通特性が得られる。

一方、アノード電極５を接地してカソード電極６に高電圧を印加した場合には、図４（ａ）に示すように、アノード電極５と電界緩和領域４Ａ、４Ｂとの間に抵抗値の高い（不純物濃度が低い）Ｐ⁻ 型の多結晶シリコン層８が配置形成されているため、抵抗成分による電圧の分配が生じ、電界緩和領域４Ａ、４Ｂへ印加される電圧は、図４（ｂ）に示す電界緩和領域４Ｃ、４Ｄへ印加される電圧よりも低くなる。すなわち、ダイオードの逆方向特性におけるアバランシェ降伏時には、電界緩和領域４Ａ、４Ｂを流れる降伏電流は電界緩和領域４Ｃ、４Ｄを流れる降伏電流よりも少なくなる。これにより、従来技術において生じていたアバランシェ降伏時に電流緩和領域の特定箇所が破壊することを防止することが可能となり、高いアバランシェ耐量を実現することができる。

次に、製造工程を示す図５（図５−Ａ、図５−Ｂ、図５ーＣ）を参照して、この半導体装置の製造方法について説明する。なお、図５において、同図（ａ１）〜（ａ３）は図３のＡ−Ａ線に沿った断面図であり、同図（ｂ１）〜（ｂ３）は図３のＢ−Ｂ線に沿った断面図である。

図５において、先ず単結晶４Ｈ−ＳｉＣからなる炭化珪素半導体基板１の第一主面に炭化珪素エピタキシャル層２を堆積形成した炭化珪素半導体基体１００を用意し、炭化珪素エピタキシャル層２の所定の領域に電界緩和領域４（４Ａ、４Ｂ、４Ｃ、４Ｄ）を環状にに形成する（図５−Ａ（ａ１）、（ｂ１））。電界緩和領域４は、Ｐ型の炭化珪素、あるいは高抵抗（極めて不純物濃度が低い）の炭化珪素のいずれを用いてもよい。

続いて、炭化珪素エピタキシャル層２の第一主面にヘテロ半導体領域３となるＰ⁻ 型の多結晶シリコン層８を堆積した後、フォトレジストなどをマスク材に用いて、Ｐ⁻ 型の多結晶シリコン層８に選択的に例えばＰ型の不純物のボロンをイオン注入し、Ｐ^＋ 型の多結晶シリコン層７を形成し、ヘテロ半導体領域３の内部でそれぞれ不純物濃度が異なる領域を選択的に形成する（図５−Ｂ（ａ２）、（ｂ２））。これにより、抵抗の異なるヘテロ半導体領域３を容易に形成することができる。

最後に、ヘテロ半導体領域３をエッチングして選択的に除去し、ヘテロ半導体領域３に接するようにアノード電極５を形成し、かつ炭化珪素半導体基板１に接するようにカソード電極６を形成し、図３、図４に示すこの実施例１の半導体装置は完成する（図５−Ｃ（ａ３）、（ｂ３））。

このように、ヘテロ半導体領域３の不純物濃度を局所的に変更することで、すなわち、ヘテロ半導体領域３の不純物濃度を選択的に調整することでヘテロ半導体領域の抵抗を局所的に変更して電界緩和領域に流れる電流量を制御しているので、電界緩和領域の厚さを局所的に薄くしたり、絶縁破壊が生じやすい電界緩和領域周辺の炭化珪素エピタキシャル層の不純物濃度を低くして電流量を制御する手法に比べて、簡便に実施することが可能となり、安価な製造コストで実現することができる。

図６は本発明の実施例２に係る半導体装置の構成を示す平面図であり、図７（ａ）は図６のＡ−Ａ線に沿った断面図であり、同図（ｂ）は図６のＢ−Ｂ線に沿った断面図である。図６、図７に示すこの実施例２の半導体装置の特徴とするところは、絶縁破壊が他よりも生じやすい位置に形成された電界緩和領域４の電流を制限する手段として、先の実施例１で採用したヘテロ半導体領域３の不純物濃度を選択的に調整する手法に代えて、先の実施例１で不純物濃度を低くした領域のヘテロ半導体領域３を他の領域に比べて薄く形成し、これにより他の領域に比べて抵抗を高く設定する手法を採用したことにあり、他は先の実施例１と同様である。

図６、図７に示す実施例２の半導体装置は、炭化珪素半導体基体１００に形成されたヘテロ接合タイプのダイオードである。炭化珪素半導体基体１００は、主面の法線が結晶軸の＜０００１＞軸に対して＜１１＿２０＞方向へ８°程度傾斜した（オフセット角を有する）単結晶のポリタイプ４Ｈ−ＳｉＣからなる炭化珪素半導体基板１と、炭化珪素半導体基板１の第一主面側に化学気相成長堆積法等で堆積形成された炭化珪素エピタキシャル層２とで構成される。

炭化珪素半導体基体１００の第一主面には、単結晶４Ｈ−ＳｉＣとバンドギャップの異なる半導体材料の例えばＰ^＋ 型の多結晶シリコン層７からなるヘテロ半導体領域３が形成され、炭化珪素半導体基体１００との間でヘテロ接合が形成されている。炭化珪素エピタキシャル層２の第一主面にはヘテロ接合の端部を終端するように、図６に示すように環状にＰ型の炭化珪素からなる電界緩和領域４が形成されている。ヘテロ半導体領域３上には、ヘテロ半導体領域３に接するようにアノード電極５が形成され、炭化珪素半導体基板１には、炭化珪素半導体基板１に接するようにカソード電極６が形成されている。

アノード電極５と電界緩和領域４Ａ、４Ｂとの間に流れる電流の電流流路に配置形成されて、アノード電極５を挟んで対向する辺に配置形成された電界緩和領域４Ａ、４Ｂに沿って並行に配置形成されたヘテロ半導体領域３の対向する周縁部は、その厚さが他の周縁部の厚さに比べて薄く形成されている。

このように、図７（ａ）に示すように、電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが積層された接合領域におけるヘテロ半導体領域３の周端と、アノード電極５とヘテロ半導体領域３とが積層された接合領域におけるアノード電極５の周端との間に位置するへテロ半導体領域３の厚さは、図７（ｂ）に示すように、電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが積層された接合領域におけるヘテロ半導体領域３の周端から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の厚さよりも薄く形成されている。

また、図６に示すように厚さが薄いヘテロ半導体領域３は、所定の対向した電界緩和領域４とアノード電極５との間に配置されている。さらに、厚さが薄いヘテロ半導体領域３（Ｐ^＋ 型の多結晶シリコン層７）と接している所定の対向した電界緩和領域４の外周部の接線は、少なくとも＜１１＿２０＞方向に対して垂直方向で、かつ＜０００１＞軸の傾斜方向に対して垂直方向となっている。

すなわち、炭化珪素半導体基体１００の絶縁破壊強度が他の面方位に比べて低くなる面方位の領域に配置形成された電界緩和領域４Ａ、４Ｂ、すなわち炭化珪素半導体基体１００の結晶軸の＜０００１＞軸が傾斜している方向となる＜１１＿２０＞方向に配置形成された電界緩和領域４Ａ、４Ｂと並行に位置するヘテロ半導体領域３の周端領域の厚さを他の領域に配置形成されたヘテロ半導体領域３の厚さよりも薄く形成している。

このような形状により、図７（ａ）に示す電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが接する領域の少なくとも一部から、アノード電極５までの間におけるへテロ半導体領域３の抵抗は、図７（ｂ）に示す電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが接する領域の少なくとも一部から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の抵抗より高くなる。

これにより、先に説明したアバランシェ降伏時に破壊が生じやすい電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが接する領域の少なくとも一部から、アノード電極５までの間におけるへテロ半導体領域３の抵抗は、破壊が生じ難い電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが接する領域の少なくとも一部から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の抵抗より高くなる。

したがって、この実施例２では、先に説明した実施例１と同様に、ダイオードの逆方向特性におけるアバランシェ降伏時には、電界緩和領域４Ａ、４Ｂを流れる降伏電流は電界緩和領域４Ｃ、４Ｄを流れる降伏電流よりも少なくなる。これにより、従来技術において生じていたアバランシェ降伏時に電流緩和領域の特定箇所が破壊することを防止することが可能となり、高いアバランシェ耐量を実現することができる。

また、この実施例２では、先の実施例１に比べて単一の不純物濃度を有する多結晶シリコンを用いてヘテロ半導体領域３を形成することができるので、ヘテロ接合の障壁の高さを一定にすることが可能となり、リーク電流を低減することができる。

図８は本発明の実施例３に係る半導体装置の構成を示す平面図であり、図９（ａ）は図８のＡ−Ａ線に沿った断面図であり、同図（ｂ）は図８のＢ−Ｂ線に沿った断面図である。図８、図９に示すこの実施例３の半導体装置の特徴とするところは、絶縁破壊が他よりも生じやすい位置に形成された電界緩和領域４の電流を制限する手段として、先の実施例１で採用したヘテロ半導体領域３の不純物濃度を選択的に調整する手法に代えて、先の実施例１で不純物濃度を低くした領域のヘテロ半導体領域３の幅方向（面方位＜１１＿２０＞の方向に対して垂直な方向）の長さを他の領域に比べて長く形成し、これにより他の領域に比べて抵抗を高く設定する手法を採用したことにあり、他は先の実施例１と同様である。

図８、図９に示す実施例２の半導体装置は、炭化珪素半導体基体１００に形成されたヘテロ接合タイプのダイオードである。炭化珪素半導体基体１００は、主面の法線が結晶軸の＜０００１＞軸に対して＜１１＿２０＞方向へ８°程度傾斜した（オフセット角を有する）単結晶のポリタイプ４Ｈ−ＳｉＣからなる炭化珪素半導体基板１と、炭化珪素半導体基板１の第一主面側に化学気相成長堆積法等で堆積形成された炭化珪素エピタキシャル層２とで構成される。

炭化珪素半導体基体１００の第一主面には、単結晶４Ｈ−ＳｉＣとバンドギャップの異なる半導体材料の例えばＰ^＋ 型の多結晶シリコン層７からなるヘテロ半導体領域３が形成され、炭化珪素半導体基体１００との間でヘテロ接合が形成されている。炭化珪素エピタキシャル層２の第一主面にはヘテロ接合の端部を終端するように、図６に示すように環状にＰ型の炭化珪素からなる電界緩和領域４が形成されている。ヘテロ半導体領域３上には、ヘテロ半導体領域３に接するようにアノード電極５が形成され、炭化珪素半導体基板１には、炭化珪素半導体基板１に接するようにカソード電極６が形成されている。

また、図９（ａ）に示すように、電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが積層された接合領域におけるヘテロ半導体領域３の周端と、アノード電極５とヘテロ半導体領域３とが積層された接合領域におけるアノード電極５の周端との間（アノード電極５から電界緩和領域４Ａ、４Ｂに流れる電流のヘテロ半導体領域３における電流流路）に位置するへテロ半導体領域３の距離（同図にＬ１で示す）は、図９（ｂ）に示すように、電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが積層された接合領域におけるヘテロ半導体領域３の周端から、最も近接したアノード電極５までの間（アノード電極５から電界緩和領域４Ｃ、４Ｄに流れる電流のヘテロ半導体領域３における電流流路）におけるへテロ半導体領域３の距離（Ｌ２）よりも長く形成されている。

また、図８に示すように幅が広いヘテロ半導体領域３は、所定の対向した電界緩和領域４とアノード電極５との間に配置されている。さらに、幅が広いヘテロ半導体領域３（
Ｐ^＋ 型の多結晶シリコン層７）と接している所定の対向した電界緩和領域４の外周部の接線は、少なくとも＜１１＿２０＞方向に対して垂直方向で、かつ＜０００１＞軸の傾斜方向に対して垂直方向となっている。

すなわち、炭化珪素半導体基体１００の絶縁破壊強度が他の面方位に比べて低くなる面方位の領域に配置形成された電界緩和領域４Ａ、４Ｂ、すなわち炭化珪素半導体基体１００の結晶軸の＜０００１＞軸が傾斜している方向となる＜１１＿２０＞方向に配置形成された電界緩和領域４Ａ、４Ｂと並行に位置するヘテロ半導体領域３の周端領域の幅を他の領域に配置形成されたヘテロ半導体領域３の幅よりも広く形成している。

このような形状により、図９（ａ）に示す電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが接する領域の少なくとも一部から、アノード電極５までの間におけるへテロ半導体領域３の抵抗は、図９（ｂ）に示す電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが接する領域の少なくとも一部から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の抵抗より高くなる。

これにより、先に説明したアバランシェ降伏時に破壊が生じやすい電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが接する領域の少なくとも一部から、アノード電極５までの間におけるへテロ半導体領域３の抵抗は、破壊が生じ難い電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが接する領域の少なくとも一部から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の抵抗より高くなる。

したがって、この実施例３では、先に説明した実施例１と同様に、ダイオードの逆方向特性におけるアバランシェ降伏時には、電界緩和領域４Ａ、４Ｂを流れる降伏電流は電界緩和領域４Ｃ、４Ｄを流れる降伏電流よりも少なくなる。これにより、従来技術において生じていたアバランシェ降伏時に電流緩和領域の特定箇所が破壊することを防止することが可能となり、高いアバランシェ耐量を実現することができる。

また、この実施例３では、先に説明した従来技術に比べてアノード電極５の形状を変えるだけで実施可能な構造であるため、従来技術に対して工程を追加することなく低コストで高アバランシェ耐量の半導体装置を実現することができる。

図１０は本発明の実施例４に係る半導体装置の構成を示す平面図であり、図１１（ａ）は図１０のＡ−Ａ線に沿った断面図であり、同図（ｂ）は図１０のＢ−Ｂ線に沿った断面図である。図１０、図１１に示すこの実施例４の半導体装置の特徴とするところは、前述した本発明の技術思想をトランジスタとダイオードの双方の機能を備えた半導体装置で実現したことにあり、絶縁破壊が他よりも生じやすい位置に形成された電界緩和領域４の電流を制限する手段として、先の実施例１で採用したヘテロ半導体領域３の不純物濃度を選択的に調整する手法と、先の実施例３で採用したヘテロ半導体領域３の幅方向（面方位＜１１＿２０＞の方向に対して垂直な方向）の長さを他の領域に比べて長く形成する手法の双方の手法を採用したことにある。

図１０、図１１に示す実施例４の半導体装置は、炭化珪素半導体基体１００に形成されたヘテロ接合タイプを有するトランジスタとダイオードの双方の機能を備えている。炭化珪素半導体基体１００は、主面の法線が結晶軸の＜０００１＞軸に対して＜１１＿２０＞方向へ８°程度傾斜した（オフセット角を有する）単結晶のポリタイプ４Ｈ−ＳｉＣからなる炭化珪素半導体基板１と、炭化珪素半導体基板１の第一主面側に化学気相成長堆積法等で堆積形成された炭化珪素エピタキシャル層２とで構成される。

炭化珪素半導体基体１００の第一主面には、単結晶４Ｈ−ＳｉＣとバンドギャップの異なる半導体材料の例えば多結晶シリコンからなるヘテロ半導体領域３が形成され、炭化珪素半導体基体１００との間でヘテロ接合が形成されている。炭化珪素エピタキシャル層２の第一主面にはヘテロ接合の端部を終端するように、図１０に示すように環状にＰ型の炭化珪素からなる電界緩和領域４が形成されている。ヘテロ半導体領域３上には、ヘテロ半導体領域３に接するようにアノード電極５が形成され、炭化珪素半導体基板１には、炭化珪素半導体基板１に接するようにカソード電極６が形成されている。

ヘテロ半導体領域３は、図１１（ａ）に示すように、Ｎ型の不純物濃度が高いＮ^＋ 型の多結晶シリコン層９と、多結晶シリコン層９の不純物濃度に比べてＮ型の不純物濃度が低いＮ⁻ 型の多結晶シリコン層１０（１０Ａ、１０Ｂ）とから構成されている。すなわち、アノード電極５と電界緩和領域４Ａ、４Ｂとの間に流れる電流の電流流路に配置形成されて、アノード電極５を挟んで対向する辺に配置形成された電界緩和領域４Ａ、４Ｂに沿ったヘテロ半導体領域３の対向する周縁部は、不純物濃度が低いＮ⁻ 型の多結晶シリコン層１０Ａ、１０Ｂで構成され、上記周縁部の他のヘテロ半導体領域３は、不純物濃度が高いＮ^＋ 型多結晶シリコン層９によって構成されている。

このように、図１１（ａ）に示すように、電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが積層された接合領域におけるヘテロ半導体領域３の周端と、アノード電極５とヘテロ半導体領域３とが積層された接合領域におけるアノード電極５の周端との間に位置するへテロ半導体領域３の不純物濃度が、図１１（ｂ）に示すように、電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが積層された接合領域におけるヘテロ半導体領域３の周端から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の不純物濃度よりも低く設定されている。

図１０に示すように不純物濃度が低いＮ⁻ 型の多結晶シリコン層９は、所定の対向した電界緩和領域４とアノード電極５との間に配置されている。さらに、不純物濃度が低い
Ｎ⁻ 型の多結晶シリコン層９と接している所定の対向した電界緩和領域４の外周部の接線は、少なくとも＜１１＿２０＞方向に対して垂直方向で、かつ＜０００１＞軸の傾斜方向に対して垂直方向となっている。

すなわち、炭化珪素半導体基体１００の絶縁破壊強度が他の面方位に比べて低くなる面方位の領域に配置形成された電界緩和領域４Ａ、４Ｂ、すなわち炭化珪素半導体基体１００の結晶軸の＜０００１＞軸が傾斜している方向となる＜１１＿２０＞方向に配置形成された電界緩和領域４Ａ、４Ｂと並行に位置するヘテロ半導体領域３の周端領域の不純物濃度を他の領域に配置形成されたヘテロ半導体領域３の不純物濃度よりも低く設定している。

このような濃度の設定により、図１１（ａ）に示す電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが接する領域の少なくとも一部から、アノード電極５までの間におけるへテロ半導体領域３の抵抗は、図４（ｂ）に示す電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが接する領域の少なくとも一部から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の抵抗より高くなる。

また、図１１（ａ）に示すように、電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが積層された接合領域におけるヘテロ半導体領域３の周端と、アノード電極５とヘテロ半導体領域３とが積層された接合領域におけるアノード電極５の周端との間に位置するへテロ半導体領域３の長さは、図１１（ｂ）に示すように、電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが積層された接合領域におけるヘテロ半導体領域３の周端から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の長さよりも長く（幅が広く）形成されている。

また、図１０に示すように幅が広い（距離が長い）ヘテロ半導体領域３は、所定の対向した電界緩和領域４とアノード電極５との間に配置されている。さらに、幅が広い（距離が長い）ヘテロ半導体領域３（Ｎ⁻ 型の多結晶シリコン層１０Ａ、１０Ｂ）と接している所定の対向した電界緩和領域４の外周部の接線は、少なくとも＜１１＿２０＞方向に対して垂直方向で、かつ＜０００１＞軸の傾斜方向に対して垂直方向となっている。

すなわち、炭化珪素半導体基体１００の絶縁破壊強度が他の面方位に比べて低くなる面方位の領域に配置形成された電界緩和領域４Ａ、４Ｂ、すなわち炭化珪素半導体基体１００の結晶軸の＜０００１＞軸が傾斜している方向となる＜１１＿２０＞方向に配置形成された電界緩和領域４Ａ、４Ｂと並行に位置するヘテロ半導体領域３の周端領域の幅を他の領域に配置形成されたヘテロ半導体領域３の幅よりも広く形成している。

このような形状により、図１１（ａ）に示す電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが接する領域の少なくとも一部から、アノード電極５までの間におけるへテロ半導体領域３の抵抗は、図１１（ｂ）に示す電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが接する領域の少なくとも一部から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の抵抗より高くなる。

これにより、先に説明したアバランシェ降伏時に破壊が生じやすい電界緩和領域４Ａ、４Ｂとへテロ半導体領域３とが接する領域の少なくとも一部から、アノード電極５までの間におけるへテロ半導体領域３の抵抗は、破壊が生じ難い電界緩和領域４Ｃ、４Ｄとへテロ半導体領域３とが接する領域の少なくとも一部から、最も近接したアノード電極５までの間におけるへテロ半導体領域３の抵抗より高くなる。

また、へテロ半導体領域３を貫通し、炭化珪素エピタキシャル層２に達するようにトレンチ（溝）１１が形成され、トレンチ１１の内部にヘテロ接合に隣接してゲート絶縁膜１２を介してゲート電極１３が形成されている。ゲート電極１３は、ゲート絶縁膜１２および層間絶縁膜１４によってアノード電極５と電気的に絶縁されている。さらに、ゲート電極１３は、図１０に示すようにゲートパッド１５に電気的に接続されて、このゲートパッド１５を介して外部からゲート電圧が印加される。

なお、図１０には示されていないが、トレンチ１１とゲート絶縁膜１２およびゲート電極１３は、図１０において縦方向にストライプ状に配置形成されている。

次に、この半導体装置の動作について説明する。

先ずアノード電極５とゲート電極１３を接地にした状態で、カソード電極６に然るべき所定の電圧を印加すると、アノード電極５とカソード電極６との間はヘテロ接合のエネルギー障壁によって電気的に遮断された状態となる。これにより、アノード電極５とカソード電極６との間に電流は流れず、オフ状態となる。

一方、アノード電極５を接地し、カソード電極６に然るべき所定の電圧を印加した状態において、ゲート電極１３に然るべき所定の電圧を印加すると、ゲート絶縁膜１２を介してヘテロ半導体領域３に印加されるゲート電界によってヘテロ接合のエネルギー障壁の高さが変化するとともに、ヘテロ半導体領域３の内部に形成された空乏化領域には電子が蓄積されて蓄積層が形成される。これにより、カソード電極６からの電界によりアノード電極５からカソード電極６へと電子が流れ、オン状態となる。その後、カソード電極６に然るべき所定の電圧を印加した状態で、ゲート電極１３を接地してゲート電極１３に印加されていたゲート電圧を取り除くと、オフ状態となる。

このような動作により、この実施例４の半導体装置は、アノード電極５をソース電極、カソード電極６をドレイン電極とし、ゲート電圧によりスイッチング制御される絶縁ゲート駆動型のトランジスタとして機能することになる。

次に、カソード電極６とゲート電極１３を接地し、アノード電極５に然るべき所定の電圧を印加すると、先の実施例１〜実施例３で説明した半導体装置と同様に、ダイオードの順方向特性に相当する導通特性が得られ、ユニポーラ型の還流ダイオードとして機能することになる。

したがって、この実施例４では、トランジスタとダイオードとの双方の機能を有する半導体装置において、ダイオードの逆方向特性におけるアバランシェ降伏時には、電界緩和領域４Ａ、４Ｂを流れる降伏電流は電界緩和領域４Ｃ、４Ｄを流れる降伏電流よりも少なくなる。これにより、従来技術において生じていたアバランシェ降伏時に電流緩和領域の特定箇所が破壊することを防止することが可能となり、高いアバランシェ耐量を実現することができる。

なお、上記実施例１〜実施例４においては、半導体基体を構成する材料を単結晶４Ｈ−ＳｉＣを用いて説明しているが、その他の材料、例えば窒化ガリウムなどを用いてもよい。

また、ヘテロ半導体領域の材料として多結晶シリコンを用いて説明しているが、単結晶シリコンやアモルファスシリコンでもよいし、シリコン材料に限定されず、シリコンゲルマニウムなどを用いてもよい。

１，２００…炭化珪素半導体基板
２…炭化珪素エピタキシャル層
３…ヘテロ半導体領域
４，２０１…電界緩和領域
４Ａ…電界緩和領域
４Ａ，４Ｂ，４Ｃ，４Ｄ…電界緩和領域
５…アノード電極
６…カソード電極
７，８，８Ａ，８Ｂ，９，１０Ａ，１０Ｂ…多結晶シリコン層
１１…トレンチ
１２…ゲート絶縁膜
１３…ゲート電極
１４…層間絶縁膜
１５…ゲートパッド
１００…炭化珪素半導体基体

Claims (7)

1. 半導体基体と、
   前記半導体基体の主面に積層されて前記半導体基体とヘテロ接合を形成するヘテロ半導体領域と、
   前記ヘテロ接合の周縁部における前記半導体基体に形成された電界緩和領域と
   を有する半導体装置において、
   前記電界緩和領域の内、絶縁破壊電界強度が他の面方位に比べて低い面方位側から電界を受ける第１の電界緩和領域が電界を受けた際に、前記第１の電界緩和領域に流れる電流の電流流路に位置する第１のヘテロ半導体領域の抵抗値は、他の前記ヘテロ半導体領域の抵抗値よりも大きい
   ことを特徴とする半導体装置。
2. 前記第１の電界緩和領域が前記半導体基体の水平面に対して前記半導体基体を構成する半導体の結晶軸が傾斜している方向に対して垂直な方向から電界を受けた際に前記第１の電界緩和領域に流れる電流は、他の前記電界緩和領域に流れる電流よりも少ない
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記第１のヘテロ半導体領域の不純物濃度は、他の前記ヘテロ半導体領域の不純物濃度よりも低い
   ことを特徴とする請求項１または２に記載の半導体装置。
4. 前記第１のヘテロ半導体領域の厚さは、他の前記ヘテロ半導体領域の厚さよりも薄い
   ことを特徴とする請求項１または２に記載の半導体装置。
5. 前記第１のヘテロ半導体領域を介して前記第１の電界緩和領域に電流が流れる際の前記第１のヘテロ半導体領域の電流路は、他の前記ヘテロ半導体領域の電流路よりも長い
   ことを特徴とする請求項１または２に記載の半導体装置。
6. 前記ヘテロ半導体領域に形成されたゲート電極を有し、
   前記半導体基体をカソードとし、前記ヘテロ半導体領域をアノードとするダイオードとして機能し、かつ前記半導体基体をドレインとし、前記ヘテロ半導体領域をソースとし、前記ゲート電極に印加されるゲート電圧に基づいてスイッチング制御されるトランジスタとして機能する
   ことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
7. 前記半導体基体は、炭化珪素または窒化ガリウムで形成され、
   前記ヘテロ半導体領域は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウムのいずれかで形成されている
   ことを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。

Images