JP5422687B2

JP5422687B2 - 通信処理装置および画像形成装置

Info

Publication number: JP5422687B2
Application number: JP2012034169A
Authority: JP
Inventors: 幸大芝田
Original assignee: Kyocera Document Solutions Inc
Current assignee: Kyocera Document Solutions Inc
Priority date: 2012-02-20
Filing date: 2012-02-20
Publication date: 2014-02-19
Anticipated expiration: 2032-02-20
Also published as: US20130219089A1; US8751702B2; JP2013172256A

Description

本発明は、通信処理装置および画像形成装置に関するものである。

あるネットワーク通信処理装置では、通信処理回路が受信データをＤＭＡ（Direct Memory Access）でバッファーに格納する。そのようなバッファーの管理情報がディスクリプターに保存されており、複数のバッファーに順番に受信データが格納されていく。ディスクリプターは、各バッファーに対応して設けられており、ディスクリプターを順次参照して、受信データを格納させるバッファーが順次特定されていく（例えば特許文献１参照）。

特開平５−１５８８６５号公報

上述のようにディスクリプターを使用する場合、バッファーの構成を変更するときには、ディスクリプターを変更する必要がある。しかしながら、ディスクリプターの変更開始から変更終了までの期間にネットワークから受信されたデータが正しくバッファリングされたか否かが不明なため、その期間の受信データは保証されない。

例えば、図５（Ａ）に示すように、通信処理回路の外部メモリーであるＲＡＭ（Random Access Memory）にバッファーが設けられており、装置の電源モードに応じて、そのＲＡＭの電源をオフにする場合、図５（Ｂ）に示すように、その通信処理回路が使用するバッファーを、外部メモリーであるＲＡＭのバッファーから、電源供給が維持される内部メモリーのバッファーへ切り替えることがある。その場合、ディスクリプターの変更に起因して、バッファー切替時の受信データがロスする可能性がある。

本発明は、上記の問題に鑑みてなされたものであり、通信データをロスすることなく、バッファー切替を行う通信処理装置および画像形成装置を得ることを目的とする。

上記の課題を解決するために、本発明では以下のようにした。

本発明に係る通信処理装置は、第１メモリーにおける複数のバッファーのうち、ディスクリプターにより指定されているバッファーに対するアクセス要求を発行する通信データ処理回路と、その複数のバッファーに対応する複数の代替バッファーを有する第２メモリーと、転送先切替回路とを備える。そして、通信データ処理回路は、バッファー切替のために、その複数のバッファーのいずれかに対するデータアクセスが完了したタイミングで切替許可信号を出力し、転送先切替回路は、通信データ処理回路から発行されたアクセス要求の転送先を、その切替許可信号に従って、第１メモリーにおける複数のバッファーのいずれかから第２メモリーにおける複数の代替バッファーのいずれかへ切り替え、転送先を切り替えたアクセス要求を出力する。

これにより、ディスクリプターを変更せずにバッファー切替が行われるため、通信データをロスすることなくバッファー切替が行われる。

また、本発明に係る通信処理装置は、上記の通信処理装置に加え、次のようにしてもよい。この場合、通信処理装置は、第１メモリーの電源を制御する制御部をさらに備える。そして、制御部は、通信データ処理回路が切替許可信号を転送先切替回路に入力した後に、第１メモリーの電源を遮断する。

これにより、通信データをロスすることなく、第１メモリーの電源遮断時にバッファー切替が行われる。

また、本発明に係る通信処理装置は、上記の通信処理装置のいずれかに加え、次のようにしてもよい。この場合、転送先切替回路は、切替許可信号が入力された後に所定の切替禁止信号を入力されると、アクセス要求の転送先を、第２メモリーにおける複数の代替バッファーのいずれかから第１メモリーにおける前記複数のバッファーのいずれかへ戻す。また、通信データ処理回路は、制御部が第１メモリーの電源を復帰させた後に、切替禁止信号を転送先切替回路に入力する。

これにより、通信データをロスすることなく、メモリーの電源復帰時にバッファー切替が行われる。

また、本発明に係る通信処理装置は、上記の通信処理装置のいずれかに加え、次のようにしてもよい。この場合、転送先切替回路は、ディスクリプターにより指定されているバッファーまたはそのバッファーに対応する代替バッファーに対するデータライトが完了したときに、データライトをバッファーおよび代替バッファーのいずれに対して行ったかを示す識別データを、データライトの完了情報とともにディスクリプターに書き込む。

これにより、バッファーと代替バッファーのいずれにデータが書き込まれたかが、識別データから特定できるため、バッファーまたは代替バッファーからのデータ読み出しを正しく行うことができる。

また、本発明に係る通信処理装置は、上記の通信処理装置のいずれかに加え、次のようにしてもよい。この場合、通信処理装置は、第１メモリーを接続されるメモリーコントローラーと、メモリーコントローラーおよび第２メモリーが接続された内部バスとをさらに備える。つまり、第１メモリーは、外部メモリーであって、第２メモリーは、内部メモリーである。そして、転送先切替回路は、通信データ処理回路と内部バスとの間に設けられている。

また、本発明に係る通信処理装置は、上記の通信処理装置のいずれかに加え、次のようにしてもよい。この場合、転送先切替回路は、第１メモリーにおける複数のバッファーのオフセットアドレスおよび第２メモリーにおける複数の代替バッファーのオフセットアドレスに基づいて、アクセス要求において指定されているバッファー内のアドレスから、代替バッファー内のアドレスを特定する。

本発明に係る画像形成装置は、上記の通信処理装置のいずれかと、その通信処理装置により受信されたデータに基づいて印刷を行う印刷装置とを備える。

これにより、ディスクリプターを変更せずにバッファー切替が行われるため、印刷のための通信データをロスすることなくバッファー切替が行われる。

本発明によれば、通信処理装置などにおいて、通信データをロスすることなく、バッファー切替が行われる。

図１は、本発明の実施の形態に係る画像形成装置の構成を示すブロック図である。図２は、図１におけるディスクリプターとバッファーとの対応関係を説明する図である。図３は、図１における通信処理装置の動作を説明するシーケンス図である。図４は、図１における通信処理装置によるアクセス要求の転送先の切り替えを説明する図である。図５は、バッファー切り替え時のディスクリプターの書き換えについて説明する図である。

以下、図に基づいて本発明の実施の形態を説明する。

図１は、本発明の実施の形態に係る画像形成装置の構成を示すブロック図である。この画像形成装置は、通信処理装置１、印刷装置２、通信処理装置に接続されたＲＡＭ１１、およびこの画像形成装置内の各部への電源供給の遮断および復帰を行う電源制御回路１２を有する。

通信処理装置１は、ネットワークに接続され、ネットワークを介してデータの送信および受信を行う装置である。

ＲＡＭ１１は、通信処理装置１の外部メモリーであって、通信処理装置１により受信データおよび／または送信データの格納に使用される複数のバッファー１１ａを確保されるメモリーである。ＲＡＭ１１は、例えば、ＤＤＲ−ＳＤＲＡＭ（Double-Data-Rate Synchronous Dynamic Random Access Memory）である。電源制御回路１２は、通信処理装置１からの指令に従ってＲＡＭ１１の電源供給の遮断および復帰を行う回路である。

また、通信処理装置１は、メモリーコントローラー２１、内部バス２２、内部メモリー２３、転送先切替回路２４、ネットワークインターフェイス２５、ＣＰＵ（Central Processing Unit）２６、およびインターフェイス２７を有する。

メモリーコントローラー２１は、内部バス２２に接続され、ＲＡＭ１１に対してデータの読み書きを行う回路である。

内部メモリー２３は、内部バス２２に接続され、複数のバッファー１１ａに対応する複数のディスクリプター２３ａを記憶するとともに、ＲＡＭ１１のバッファー１１ａの代替バッファー２３ｂを確保される。なお、内部メモリー２３は、例えばＤＲＡＭより省電力なＳＲＡＭ（Static RAM）とされるが、ＲＡＭ１１の電源供給が遮断されるときも、内部メモリー２３の電源供給は維持される。

図２は、図１におけるディスクリプター２３ａとバッファー１１ａとの対応関係を説明する図である。図２に示す例では、ＲＡＭ１１には、３つのバッファー４１，４２，４３が確保されており、バッファー４１，４２，４３についてのディスクリプター５１，５２，５３が内部メモリー２３に記憶されている。バッファー４１，４２，４３はリングバッファーになっており、例えば、バッファー４１、バッファー４２、バッファー４３の順番で、順番に繰り返し使用される。ディスクリプター５１は、バッファー４１の管理情報（次のディスクリプターのアドレス、バッファーのアドレス、バッファーのステータス情報など）を有し、ディスクリプター５２は、バッファー４２の管理情報を有し、ディスクリプター５３は、バッファー４３の管理情報を有する。また、内部メモリー２３には、代替バッファー６１，６２，６３が確保される。代替バッファー６１，６２，６３は、それぞれ、バッファー４１，４２，４３の代替バッファーである。さらに、この実施の形態では、代替バッファー６１は、バッファー４１と同一の容量を有し、代替バッファー６２は、バッファー４２と同一の容量を有し、代替バッファー６３は、バッファー４３と同一の容量を有する。

転送先切替回路２４は、所定の切替許可信号を入力されると、ネットワークインターフェイス２５からのアクセス要求の転送先を、バッファー１１ａ（つまり、ＲＡＭ１１）から代替バッファー２３ｂ（つまり、内部メモリー２３）へ切り替える。また、転送先切替回路２４は、所定の切替禁止信号を入力されると、アクセス要求の転送先を、代替バッファー２３ｂからバッファー１１ａに戻す。

この実施の形態では、転送先切替回路２４は、ディスクリプター２３ａにより指定されているバッファー１１ａまたはそれに対応する代替バッファー２３ｂに対するデータライトが完了したときに、データライトをバッファー１１ａおよび代替バッファー２３ｂのいずれに対して行ったかを示す識別データを、データライトの完了情報とともに、そのディスクリプター２３ａに書き込む。識別データは、例えばステータス情報の一部として書き込まれる。

転送先切替回路２４は、ＲＡＭ１１におけるバッファー１１ａのオフセットアドレスおよび内部メモリー２３における代替バッファー２３ｂのオフセットアドレスに基づいて、アクセス要求により指定されているバッファー１１ａ内のアドレスから、代替バッファー２３ｂ内のアドレスを特定し、アクセス要求の転送先のアドレスを、バッファー１１ａ内のアドレスから代替バッファー２３ｂ内のアドレスへ切り替える。

なお、各ディスクリプター５１，５２，５３のアドレス情報、ＲＡＭ１１におけるバッファー１１ａのオフセットアドレス情報、および内部メモリー２３における代替バッファー２３ｂのオフセットアドレス情報は、ＣＰＵ２６、ネットワークインターフェイス２５などにより初期化時に転送先切替回路にセットされる。

また、内部メモリー２３における代替バッファー２３ｂ以外の領域への、転送先アドレスの変更を禁止するアドレスマスク情報が初期化時に転送先切替回路にセットされる。例えば、アドレスマスク情報には、代替バッファー２３ｂ以外の領域を指定するアドレス情報が含まれる。転送先切替回路２４は、転送先アドレスを変更する際、アドレスマスク情報を参照し、代替バッファー２３ｂ以外の領域へ変更されないことを保証する。

ネットワークインターフェイス２５は、ネットワークを介して他の装置とのデータ通信を行う。ネットワークインターフェイス２５は、ＤＭＡコントローラーを有し、ディスクリプター２３ａを読み出して、ディスクリプター２３ａにより指定されているバッファー１１ａを使用する。例えば、ネットワークインターフェイス２５は、ディスクリプター２３ａにより指定される複数のバッファー１１ａに受信データを順番に格納する。

具体的には、ネットワークインターフェイス２５は、ディスクリプター２３ａを読み出しディスクリプター２３ａにより指定されているバッファー１１ａのアドレスが指定されたアクセス要求を発行する。このアクセス要求は、通信データ（受信データまたは送信データ）のライト要求またはリード要求である。

また、ネットワークインターフェイス２５は、電源制御回路１２がＲＡＭ１１の電源を遮断する前に、切替許可信号を転送先切替回路２４に入力し、電源制御回路１２がＲＡＭ１１の電源を復帰させたことを検出すると、切替禁止信号を転送先切替回路２４に入力する。

上述の切替許可信号は、バッファー１１ａのいずれか１つに対するデータライトが完了したタイミングで転送先切替回路２４に入力される。同様に、上述の切替禁止信号は、代替バッファー２３ｂのいずれか１つに対するデータライトが完了したタイミングで転送先切替回路２４に入力される。

ＣＰＵ２６は、図示せぬＲＯＭ（Read Only Memory）などに記憶されているプログラムに従って動作する。ＣＰＵ２６は、プログラムに従って、上述の切替許可信号が転送先切替回路２４に入力された後に、ＲＡＭ１１の電源を遮断させるための指令を電源制御回路１２に供給する。

インターフェイス２７は、印刷装置２に接続され、受信データなどを印刷装置２へ送信する。

印刷装置２は、通信処理装置１の受信データに基づいて印刷を行う。例えば、印刷装置２は、受信データから画像データを生成し、その印刷画像データに対して所定の画像処理を施し、画像処理後の画像データに基づいて、例えば電子写真方式でその画像データに基づく画像を印刷用紙に印刷する。

次に、上記画像形成装置の動作について説明する。

図３は、図１における通信処理装置１の動作を説明するシーケンス図である。

まず、通常電源モードでは、通信処理装置１の通信データのバッファーとして、ＲＡＭ１１のバッファー１１ａが使用される。

通常電源モードでは、ネットワークインターフェイス２５が、バッファー４１を使用するために、まず、ディスクリプター５１のリード要求を出力し、転送先切替回路２４は、そのリード要求を内部バス２２に出力する（ステップＳ１）。転送先切替回路２４は、そのリード要求の転送先アドレスを変更せずに、そのまま、そのリード要求を内部バス２２に出力する。内部メモリー２３は、そのリード要求を受け付けると、ディスクリプター５１を出力する。転送先切替回路２４は、内部バス２２からそのディスクリプター５１を受け付けると、ネットワークインターフェイス２５へ出力する（ステップＳ２）。

そして、ネットワークインターフェイス２５は、そのディスクリプター５１からバッファー４１の位置（アドレス）を特定し、バッファー４１へのアクセス要求（ライト要求またはリード要求）を開始する（ステップＳ３）。このとき、転送先切替回路２４は、そのアクセス要求の転送先を変更せずに、そのまま、そのアクセス要求を内部バス２２に出力する。その後、そのバッファー４１へのアクセス（ライトまたはリード）が完了すると、ネットワークインターフェイス２５は、そのディスクリプター５１へ完了情報を書き込むためのライト要求を出力し、転送先切替回路２４は、そのライト要求の転送先アドレスを変更せずに、そのまま、そのライト要求を内部バス２２に出力する（ステップＳ４）。内部メモリー２３は、そのライト要求を受け付けると、ディスクリプター５１に完了情報を書き込む（ステップＳ５）。

なお、次のバッファー４２を使用する場合、ネットワークインターフェイス２５は、ディスクリプター５１の次のディスクリプター５２を同様にして読み出し、次のバッファー４２を使用する。それ以降、同様にして、バッファー４３、バッファー４１、バッファー４２の順番でバッファー４１〜４３が使用されていく。

その後、ＣＰＵ２６は、プログラムに従って、省電力モードへの移行の要因となるイベントを検出すると、バッファー切替指令をネットワークインターフェイス２５へ供給する（ステップＳ１１）。省電力モードでは、ＲＡＭ１１の電源供給が停止されるため、その前に、ネットワークインターフェイス２５の通信データバッファーが、ＲＡＭ１１のバッファー１１ａから内部メモリー２３の代替バッファー２３ｂへ切り替えられる。

ネットワークインターフェイス２５は、その指令を受け付けると、その時点で使用しているバッファー（バッファー４１〜４３のいずれか）の使用が完了したタイミングで、アドレス切替許可信号を転送先切替回路２４に入力する（ステップＳ１２）。

転送先切替回路２４は、アドレス切替許可信号を受け付けると、アドレス切替モードでの動作を開始する（ステップＳ１３）。アドレス切替モードでは、ネットワークインターフェイス２５からのアクセス要求の転送先アドレスが、ＲＡＭ１１のアドレスから内部メモリー２３のアドレスへ切り替えられる。

また、転送先切替回路２４は、切替通知信号をネットワークインターフェイス２５へ供給し（ステップＳ１４）、ネットワークインターフェイス２５は、その切替通知信号を受け付けると切替通知をＣＰＵ２６へ供給する（ステップＳ１５）。ＣＰＵ２６は、その切替通知を受け付けると、電源制御回路１２へ、ＲＡＭ１１の電源を遮断させる指令を供給する。電源制御回路１２は、その指令に従ってＲＡＭ１１の電源を遮断する（ステップＳ１６）。

アドレス切替モードにおいても、ネットワークインターフェイス２５は、各バッファー４１，４２，４３を使用するために、まず、ディスクリプター５１，５２，５３のリード要求を出力し、転送先切替回路２４は、そのリード要求を内部バス２２に出力する（ステップＳ２１）。転送先切替回路２４は、そのリード要求の転送先アドレスを変更せずに、そのまま、そのリード要求を内部バス２２に出力する。内部メモリー２３は、そのリード要求を受け付けると、要求されたディスクリプター５１，５２，５３を出力する。転送先切替回路２４は、内部バス２２からその要求されたディスクリプター５１，５２，５３を受け付けると、ネットワークインターフェイス２５へ出力する（ステップＳ２２）。

そして、ネットワークインターフェイス２５は、そのディスクリプター５１，５２，５３からバッファー４１，４２，４３の位置を特定し、バッファー４１，４２，４３のアドレスが指定されたアクセス要求を開始する（ステップＳ２３）。

転送先切替回路２４は、バッファー４１，４２，４３へのアクセス要求を受け付けると、そのアクセス要求の転送先アドレスを、代替バッファー６１，６２，６３における対応するアドレスに変更した後、そのアクセス要求を内部バス２２に出力する（ステップＳ２４）。

図４は、図１における通信処理装置１によるアクセス要求の転送先の切り替えを説明する図である。図４に示すように、この転送先のアドレスの変換により、そのアクセス要求は、内部メモリー２３に到達する。つまり、アドレス切替モードにおいてアクセス要求の転送先アドレスが、バッファー４１，４２，４３のアドレスである場合のみ、アクセス要求の転送先アドレスが変更される。

その後、そのバッファーへのアクセス（ライトまたはリード）が完了すると、ネットワークインターフェイス２５は、そのバッファーに対応するディスクリプター５１，５２，５３へ完了情報を書き込むためのライト要求を出力し、転送先切替回路２４は、そのライト要求の転送先アドレスを変更せずに、そのまま、そのライト要求を内部バス２２に出力する（ステップＳ２６）。内部メモリー２３は、そのライト要求を受け付けると、そのディスクリプター５１，５２，５３に完了情報を書き込む（ステップＳ２７）。

ただし、ステップＳ２６において、転送先切替回路２４は、受信データを格納するためにバッファーが使用された場合には、そのライト要求における完了情報に、物理的にバッファー４１，４２，４３と代替バッファー６１，６２，６３のどちらが使用されたかを示す識別データを追加する。これにより、内部メモリー２３は、そのライト要求を受け付けると、ディスクリプター５１，５２，５３に完了情報およびその識別データを書き込む。その後、例えば、インターフェイス２７やＣＰＵ２６が、受信データをバッファーから読み出す際に、ディスクリプター５１，５２，５３内の識別データにより、受信データが物理的に格納されている場所（バッファー４１，４２，４３または代替バッファー６１，６２，６３）を特定することができる。

その後、ＲＡＭ１１の電源復帰の要因となるイベントが検出されるか、ＲＡＭ１１の電源復帰が検出されると（ステップＳ３１）、ネットワークインターフェイス２５は、その時点で使用しているバッファーの使用が完了したタイミングで、アドレス切替禁止信号を転送先切替回路２４に入力する（ステップＳ３２）。

転送先切替回路２４は、アドレス切替禁止信号を受け付けると、アドレス切替モードでの動作を終了する（ステップＳ３３）。つまり、その後、アドレス切替許可信号を再度受け付けるまで、転送先切替回路２４は、アクセス要求の転送先アドレスの変更を行わない。

以上のように、上記実施の形態によれば、ネットワークインターフェイス２５は、バッファー１１ａのいずれか１つに対するデータアクセスが完了したタイミングで所定の切替許可信号を転送先切替回路２４に出力し、転送先切替回路２４は、所定の切替許可信号を入力されると、ネットワークインターフェイス２５からのアクセス要求の転送先を、バッファー１１ａから代替バッファー２３ｂへ切り替える。

これにより、ディスクリプター２３ａを変更せずにバッファー切替が行われるため、通信データをロスすることなくバッファー切替が行われる。

なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。

例えば、上記実施の形態において、ＣＰＵ２６を通信処理装置１の外側に設けて通信処理装置１に接続し、電源制御回路１２により、ＲＡＭ１１とともにＣＰＵ２６の電源供給の遮断および復帰を行うようにしてもよい。

また、上記実施の形態においては、アドレス切替モードにおいてのみ識別データをディスクリプターに書き込んでいるが、アドレス切替モードではないときにも識別データをディスクリプターに書き込むようにしてもよい。

また、上記実施の形態においては、ネットワークインターフェイス２５がＲＡＭ１１の電源復帰を検出しているが、ＲＡＭ１１の電源が遮断されるときにＣＰＵ２６の電源供給が維持される場合には、ＣＰＵ２６が、ＲＡＭ１１の電源復帰を検出し、アドレス切替禁止信号を出力させる指令を、ネットワークインターフェイス２５に供給するようにしてもよい。

また、上記実施の形態においては、ネットワークインターフェイス２５は、例えば、イーサーネット（商標）の通信データをバッファー１１ａまたは代替バッファー２３ｂに格納する。

本発明は、例えば、電源モードの切替機能を有するプリンター、複合機などに適用可能である。

１通信処理装置
２印刷装置
１１ＲＡＭ（第１メモリーの一例）
１１ａ，４１，４２，４３バッファー
１２電源制御回路（制御部の一例の一部）
２１メモリーコントローラー
２２内部バス
２３内部メモリー（第２メモリーの一例）
２３ａ，５１，５２，５３ディスクリプター
２３ｂ，６１，６２，６３代替バッファー
２４転送先切替回路
２５ネットワークインターフェイス（通信データ処理回路の一例）
２６ＣＰＵ（制御部の一例の一部）

Claims

第１メモリーにおける複数のバッファーのうち、ディスクリプターにより指定されているバッファーに対するアクセス要求を発行し、バッファー切替のために、前記複数のバッファーのいずれかに対するデータアクセスが完了したタイミングで切替許可信号を出力する通信データ処理回路と、
前記複数のバッファーに対応する複数の代替バッファーを有する第２メモリーと、
前記通信データ処理回路から発行された前記アクセス要求の転送先を、前記切替許可信号に従って、前記第１メモリーにおける前記複数のバッファーのいずれかから前記第２メモリーにおける前記複数の代替バッファーのいずれかへ切り替え、前記転送先を切り替えた前記アクセス要求を出力する転送先切替回路と、
を備えることを特徴とする通信処理装置。
前記第１メモリーの電源を制御する制御部をさらに備え、
前記制御部は、前記通信データ処理回路が前記切替許可信号を前記転送先切替回路に入力した後に、前記第１メモリーの電源を遮断すること、
を特徴とする請求項１記載の通信処理装置。
前記転送先切替回路は、前記切替許可信号が入力された後に所定の切替禁止信号を入力されると、前記アクセス要求の転送先を、前記第２メモリーにおける前記複数の代替バッファーのいずれかから前記第１メモリーにおける前記複数のバッファーのいずれかへ戻し、
前記通信データ処理回路は、前記制御部が前記第１メモリーの電源を復帰させた後に、前記切替禁止信号を前記転送先切替回路に入力すること、
を特徴とする請求項２記載の通信処理装置。
前記転送先切替回路は、前記ディスクリプターにより指定されている前記バッファーまたはそのバッファーに対応する前記代替バッファーに対するデータライトが完了したときに、前記データライトを前記バッファーおよび前記代替バッファーのいずれに対して行ったかを示す識別データを、前記データライトの完了情報とともに前記ディスクリプターに書き込むことを特徴とする請求項１記載の通信処理装置。
前記第１メモリーを接続されるメモリーコントローラーと、
前記メモリーコントローラーおよび前記第２メモリーが接続された内部バスとをさらに備え、
前記第１メモリーは、外部メモリーであって、
前記第２メモリーは、内部メモリーであって、
前記転送先切替回路は、前記通信データ処理回路と前記内部バスとの間に設けられていること、
を特徴とする請求項１から請求項４のうちのいずれか１項記載の通信処理装置。
前記転送先切替回路は、前記第１メモリーにおける前記複数のバッファーのオフセットアドレスおよび前記第２メモリーにおける前記複数の代替バッファーのオフセットアドレスに基づいて、前記アクセス要求において指定されている前記バッファー内のアドレスから、前記代替バッファー内のアドレスを特定することを特徴とする請求項１から請求項５のうちのいずれか１項記載の通信処理装置。
請求項１から請求項６のうちのいずれか１項記載の通信処理装置と、
前記通信処理装置により受信されたデータに基づいて印刷を行う印刷装置と、
を備えることを特徴とする画像形成装置。