JP7259628B2 - ネットワーク制御装置、画像形成装置、ネットワーク制御装置の制御方法およびネットワーク制御装置の制御プログラム - Google Patents
ネットワーク制御装置、画像形成装置、ネットワーク制御装置の制御方法およびネットワーク制御装置の制御プログラム Download PDFInfo
- Publication number
- JP7259628B2 JP7259628B2 JP2019142512A JP2019142512A JP7259628B2 JP 7259628 B2 JP7259628 B2 JP 7259628B2 JP 2019142512 A JP2019142512 A JP 2019142512A JP 2019142512 A JP2019142512 A JP 2019142512A JP 7259628 B2 JP7259628 B2 JP 7259628B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- memory
- communication interface
- unit
- packets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/12—Digital output to print unit, e.g. line printer, chain printer
- G06F3/1201—Dedicated interfaces to print systems
- G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
- G06F3/1218—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources
- G06F3/1221—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources with regard to power consumption
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00127—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture
- H04N1/00204—Connection or combination of a still picture apparatus with another apparatus, e.g. for storage, processing or transmission of still picture signals or of information associated with a still picture with a digital computer or a digital computer system, e.g. an internet server
- H04N1/00209—Transmitting or receiving image data, e.g. facsimile data, via a computer, e.g. using e-mail, a computer network, the internet, I-fax
- H04N1/00214—Transmitting or receiving image data, e.g. facsimile data, via a computer, e.g. using e-mail, a computer network, the internet, I-fax details of transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00888—Control thereof
- H04N1/00891—Switching on or off, e.g. for saving power when not in use
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
Description
図1は、本発明の第1の実施形態に係る画像形成装置10の構成を示すブロック図である。画像形成装置10は、画像を形成する画像形成制御部20と、有線ネットワークおよび無線ネットワークに対するパケットの送受信を制御するネットワーク制御装置30とを有する。なお、図1では、説明を分かりやすくするために画像形成制御部20は、主要な要素のみを示している。画像形成制御部20は、画像を形成する機能を有する動作機構の一例である。
図13は、本発明の第2の実施形態に係る画像形成装置10Aによるイーサネットパケットの受信処理の例を示す説明図である。図1から図12と同様の要素、機能、動作については、詳細な説明を省略する。画像形成装置10Aの構成要素は、図1に示した画像形成装置10と同様である。但し、画像形成装置10Aは、ネットワークコントローラ33、34の動作が、図6および図7で説明したネットワークコントローラ33、34の動作と異なる。例えば、ネットワークコントローラ33、34は、交互に動作する。
図15は、本発明の第3の実施形態に係る画像形成装置10Bによるイーサネットパケットの受信処理の例を示す説明図である。図1から図14と同様の要素、機能、動作については、詳細な説明を省略する。画像形成装置10Bの構成要素は、図1に示した画像形成装置10と同様である。但し、画像形成装置10Bは、ネットワークコントローラ33、34の動作が、図6および図7で説明したネットワークコントローラ33、34の動作と異なる。なお、図15では、図を分かりやすくするため、バスMBUS、SBUSの記載を省略している。
20 画像形成制御部
21 CPU
22 メモリ
23 スキャナ部
24 プロッタ部
25 通信インターフェース部
30 ネットワーク制御装置
31 CPU
32 メモリ
33 ネットワークコントローラ
34 ネットワークコントローラ
35 メディアアクセス制御部(MAC)
36 無線モジュールインターフェース部
37 通信インターフェース部
40 高速シリアルインターフェース
RREQ 復帰要求信号
332 リードDMAC
334 ライトDMAC
342 リードDMAC
344 ライトDMAC
352 レジスタ部
354 メモリアクセス制御部
356 アドレスデコード部
FLT1、FLT2 フィルタ部
MEM1、MEM2 内部メモリ
PMNG 電源管理部
PW1、PW2 電源
RREQ 復帰要求信号
Claims (10)
- 電源を供給する通常動作状態または電源の供給を停止する省電力状態に設定される動作機構に接続され、外部から受信するパケットを処理するネットワーク制御装置であって、
第1通信方式の第1パケットを送受信する第1通信インターフェース部と、
前記第1通信方式と異なる第2通信方式の第2パケットを送受信する第2通信インターフェース部と、
前記第1通信インターフェース部が受信した第1パケットと前記第2通信インターフェース部が受信した第2パケットとがアドレスを指定して格納される第1メモリと、
前記第1メモリに格納された第2パケットを第1パケットに変換して前記第1メモリに格納するパケット変換部と、
前記第1メモリに格納された第1パケットを、アドレスを指定して読み出す第1データ転送部と、
前記第1データ転送部が読み出した第1パケットのうち有効な第1パケットを抽出するフィルタ部と、
前記動作機構が前記省電力状態の場合、前記フィルタ部が抽出した有効な第1パケットの内容を解析し、前記第1通信インターフェース部で受信した第1パケットの内容を解析した場合、前記第1通信方式の送信パケットを作成して前記第1通信インターフェース部に送信させ、前記第2通信インターフェース部で受信した第2パケットの内容を解析した場合、前記第2通信方式の送信パケットを作成して前記第2通信インターフェース部に送信させるパケット送信制御部と、を備えたネットワーク制御装置。 - 前記動作機構が前記通常動作状態の場合、前記フィルタ部が抽出した有効な第1パケットを前記動作機構が有する第2メモリに転送する第2データ転送部と、
前記動作機構が前記第2メモリに格納された第1パケットの内容の解析に基づいて作成し前記第2メモリに格納した前記第1通信方式または前記第2通信方式の送信パケットを、前記第2メモリから前記第1メモリに転送する第3データ転送部と、を備え、
前記パケット送信制御部は、前記動作機構が前記通常動作状態の場合に、前記第1通信インターフェース部で受信した第1パケットに対応する送信パケットが前記第1メモリに転送された場合、送信パケットを前記第1通信インターフェース部に送信させ、前記第2通信インターフェース部で受信した第2パケットに対応する送信パケットが前記第1メモリに転送された場合、送信パケットを前記第2通信インターフェース部に送信させる、請求項1に記載のネットワーク制御装置。 - 前記フィルタ部が抽出した有効な第1パケットを、前記省電力状態時に前記パケット送信制御部に供給し、前記通常動作状態時に前記第2データ転送部に供給するセレクタ部を備えた、請求項2に記載のネットワーク制御装置。
- 前記フィルタ部が抽出した有効な第1パケットが格納される第3メモリを備え、
前記セレクタ部は、前記省電力状態時に前記第3メモリから読み出される第1パケットを前記パケット送信制御部に供給し、前記通常動作状態時に前記第3メモリから読み出される第1パケットを前記第2データ転送部に供給する、請求項3に記載のネットワーク制御装置。 - 前記第1データ転送部、前記フィルタ部、前記第2データ転送部および前記第3データ転送部をそれぞれ含む複数のネットワークコントローラを備え、
前記複数のネットワークコントローラは、交互に動作して、前記パケット送信制御部または前記動作機構に前記フィルタ部が抽出した有効な第1パケットを供給する、請求項2ないし請求項4のいずれか1項に記載のネットワーク制御装置。 - 前記第1データ転送部、前記フィルタ部、前記第2データ転送部および前記第3データ転送部をそれぞれ含む複数のネットワークコントローラを備え、
前記複数のネットワークコントローラの少なくとも1つが、前記第1通信インターフェース部および前記第2通信インターフェース部の一方または両方で受信するパケット量に応じて動作する、請求項2ないし請求項4のいずれか1項に記載のネットワーク制御装置。 - 前記パケット送信制御部は、前記省電力状態中に解析した第1パケットの内容が、前記省電力状態から前記通常動作状態への復帰指示を示す場合、前記動作機構を前記通常動作状態に復帰させる指示を前記動作機構に発行する、請求項1ないし請求項6のいずれか1項に記載のネットワーク制御装置。
- 電源を供給する通常動作状態または電源の供給を停止する省電力状態に設定され、画像を形成する機能を備えた動作機構と、前記動作機構に接続され、外部から受信するパケットを処理するネットワーク制御装置とを備えた画像形成装置であって、
前記ネットワーク制御装置は、
第1通信方式の第1パケットを送受信する第1通信インターフェース部と、
前記第1通信方式と異なる第2通信方式の第2パケットを送受信する第2通信インターフェース部と、
前記第1通信インターフェース部が受信した第1パケットと前記第2通信インターフェース部が受信した第2パケットとがアドレスを指定して格納される第1メモリと、
前記第1メモリに格納された第2パケットを第1パケットに変換して前記第1メモリに格納するパケット変換部と、
前記第1メモリに格納された第1パケットを、アドレスを指定して読み出す第1データ転送部と、
前記第1データ転送部が読み出した第1パケットのうち有効な第1パケットを抽出するフィルタ部と、
前記動作機構が前記省電力状態の場合、前記フィルタ部が抽出した有効な第1パケットの内容を解析し、前記第1通信インターフェース部で受信した第1パケットの内容を解析した場合、前記第1通信方式の送信パケットを作成して前記第1通信インターフェース部に送信させ、前記第2通信インターフェース部で受信した第2パケットの内容を解析した場合、前記第2通信方式の送信パケットを作成して前記第2通信インターフェース部に送信させるパケット送信制御部と、を備えた画像形成装置。 - 電源を供給する通常動作状態または電源の供給を停止する省電力状態に設定される動作機構に接続され、第1通信方式の第1パケットを送受信する第1通信インターフェース部と、前記第1通信方式と異なる第2通信方式の第2パケットを送受信する第2通信インターフェース部と、前記第1通信インターフェース部が受信した第1パケットと前記第2通信インターフェース部が受信した第2パケットとがアドレスを指定して格納される第1メモリとを備え、外部から受信するパケットを処理するネットワーク制御装置の制御方法であって、
前記第1メモリに格納された第2パケットを第1パケットに変換して前記第1メモリに格納し、
前記第1メモリに格納された第1パケットを、アドレスを指定して読み出し、
読み出した第1パケットのうち有効な第1パケットを抽出し、
前記動作機構が前記省電力状態の場合、抽出した有効な第1パケットの内容を解析し、
前記第1通信インターフェース部で受信した第1パケットの内容を解析した場合、前記第1通信方式の送信パケットを作成して前記第1通信インターフェース部に送信させ、
前記第2通信インターフェース部で受信した第2パケットの内容を解析した場合、前記第2通信方式の送信パケットを作成して前記第2通信インターフェース部に送信させる、ネットワーク制御装置の制御方法。 - 電源を供給する通常動作状態または電源の供給を停止する省電力状態に設定される動作機構に接続され、第1通信方式の第1パケットを送受信する第1通信インターフェース部と、前記第1通信方式と異なる第2通信方式の第2パケットを送受信する第2通信インターフェース部と、前記第1通信インターフェース部が受信した第1パケットと前記第2通信インターフェース部が受信した第2パケットとがアドレスを指定して格納される第1メモリとを備え、外部から受信するパケットを処理するネットワーク制御装置の制御プログラムであって、
前記第1メモリに格納された第2パケットを第1パケットに変換して前記第1メモリに格納させ、
前記第1メモリに格納された第1パケットを、前記アドレスを指定して読み出させ、
読み出させた第1パケットのうち有効な第1パケットを抽出させ、
前記動作機構が前記省電力状態の場合、抽出させた有効な第1パケットの内容を解析させ、
前記第1通信インターフェース部で受信した第1パケットの内容を解析させた場合、前記第1通信方式の送信パケットを作成して前記第1通信インターフェース部に送信させ、
前記第2通信インターフェース部で受信した第2パケットの内容を解析させた場合、前記第2通信方式の送信パケットを作成して前記第2通信インターフェース部に送信させる処理を、ネットワーク制御装置に実行させる制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019142512A JP7259628B2 (ja) | 2019-08-01 | 2019-08-01 | ネットワーク制御装置、画像形成装置、ネットワーク制御装置の制御方法およびネットワーク制御装置の制御プログラム |
US16/929,132 US10996904B2 (en) | 2019-08-01 | 2020-07-15 | Network control device, image forming apparatus, control method of network control device, and non-transitory recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019142512A JP7259628B2 (ja) | 2019-08-01 | 2019-08-01 | ネットワーク制御装置、画像形成装置、ネットワーク制御装置の制御方法およびネットワーク制御装置の制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021027435A JP2021027435A (ja) | 2021-02-22 |
JP7259628B2 true JP7259628B2 (ja) | 2023-04-18 |
Family
ID=74258577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019142512A Active JP7259628B2 (ja) | 2019-08-01 | 2019-08-01 | ネットワーク制御装置、画像形成装置、ネットワーク制御装置の制御方法およびネットワーク制御装置の制御プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10996904B2 (ja) |
JP (1) | JP7259628B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7456259B2 (ja) * | 2020-04-17 | 2024-03-27 | 株式会社リコー | 省電力制御装置、画像処理装置、省電力制御方法、及びプログラム |
JP2023042893A (ja) | 2021-09-15 | 2023-03-28 | 株式会社リコー | 画像処理装置、読取装置、画像形成装置、および特徴量検出方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111424A (ja) | 2014-12-03 | 2016-06-20 | 富士ゼロックス株式会社 | 情報処理装置、およびプログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4137093B2 (ja) * | 2005-06-07 | 2008-08-20 | キヤノン株式会社 | データ処理システム及びデータ処理装置 |
JP5121442B2 (ja) | 2007-02-14 | 2013-01-16 | 株式会社リコー | 情報処理装置、情報処理方法およびプログラム |
US20080195688A1 (en) | 2007-02-14 | 2008-08-14 | Hideyuki Watanabe | Information processing apparatus, information processing method, and computer program product |
JP2010232895A (ja) * | 2009-03-26 | 2010-10-14 | Fuji Xerox Co Ltd | 通信制御装置及び情報処理装置 |
JP5516457B2 (ja) | 2011-03-01 | 2014-06-11 | コニカミノルタ株式会社 | 画像形成装置及び制御方法 |
JP6184187B2 (ja) * | 2013-06-14 | 2017-08-23 | キヤノン株式会社 | 情報処理装置、情報処理システム及び情報処理装置の制御方法 |
JP6312528B2 (ja) * | 2014-05-26 | 2018-04-18 | キヤノン株式会社 | 情報処理装置、及びその電力状態を変更する方法 |
JP6690232B2 (ja) | 2015-12-25 | 2020-04-28 | 株式会社リコー | 画像処理装置、画像形成装置、画像処理方法及びプログラム |
JP6736881B2 (ja) | 2015-12-25 | 2020-08-05 | 株式会社リコー | 画像処理装置、画像形成装置、画像処理方法及びプログラム |
JP6701735B2 (ja) | 2016-01-05 | 2020-05-27 | 株式会社リコー | 画像処理装置、画像形成装置、画像処理方法及びプログラム |
JP7001001B2 (ja) | 2018-06-18 | 2022-01-19 | 株式会社リコー | 制御装置、画像形成装置、制御方法及び制御プログラム |
-
2019
- 2019-08-01 JP JP2019142512A patent/JP7259628B2/ja active Active
-
2020
- 2020-07-15 US US16/929,132 patent/US10996904B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111424A (ja) | 2014-12-03 | 2016-06-20 | 富士ゼロックス株式会社 | 情報処理装置、およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20210034308A1 (en) | 2021-02-04 |
JP2021027435A (ja) | 2021-02-22 |
US10996904B2 (en) | 2021-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7259628B2 (ja) | ネットワーク制御装置、画像形成装置、ネットワーク制御装置の制御方法およびネットワーク制御装置の制御プログラム | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
JP4829408B2 (ja) | 画像処理方法及び画像処理装置 | |
JP6548483B2 (ja) | 複数のデータ処理部でバッファを共有するデータ制御装置、制御方法 | |
JP6398309B2 (ja) | 情報処理装置、および情報処理方法 | |
US8751702B2 (en) | Communication processing device that stores communication data in buffers, image forming apparatus, and method of communication processing | |
JP2017156924A (ja) | 情報処理装置、データ転送装置、データ転送装置の制御方法、及びプログラム | |
JP2013008198A (ja) | 画像処理装置、画像処理制御方法及び画像処理制御プログラム | |
JP3970728B2 (ja) | データ通信装置 | |
JP2002254729A (ja) | 画像データのdma制御装置 | |
JP2020086517A (ja) | 情報処理装置及びその制御方法とプログラム | |
JP4848188B2 (ja) | 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム | |
JP5146675B2 (ja) | 画像処理装置、その制御方法及び制御プログラム、並びに画像形成装置 | |
JP5205317B2 (ja) | 画像処理装置 | |
US20150124297A1 (en) | Image processing device and image processing method | |
JP2006123214A (ja) | 印刷装置,及び、半導体集積回路 | |
JP2005333676A (ja) | 画像データ処理方法と画像データ処理装置及び画像形成装置 | |
JP2003091425A (ja) | 画像処理装置および画像処理方法 | |
JP2008102609A (ja) | バス・ブリッジ | |
JP2014130425A (ja) | 画像形成装置 | |
JP5630232B2 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JP2014127060A (ja) | 処理装置 | |
JP2006040120A (ja) | 画像処理機能メモリ | |
JPH0628125A (ja) | 画像形成方法及び装置 | |
JP2019213124A (ja) | 画像処理装置及びその制御方法、並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230320 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7259628 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |