JP5411438B2 - Soi基板の製造方法 - Google Patents

Soi基板の製造方法 Download PDF

Info

Publication number
JP5411438B2
JP5411438B2 JP2008070248A JP2008070248A JP5411438B2 JP 5411438 B2 JP5411438 B2 JP 5411438B2 JP 2008070248 A JP2008070248 A JP 2008070248A JP 2008070248 A JP2008070248 A JP 2008070248A JP 5411438 B2 JP5411438 B2 JP 5411438B2
Authority
JP
Japan
Prior art keywords
manufacturing
soi substrate
solution
silicon wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008070248A
Other languages
English (en)
Other versions
JP2009224721A (ja
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
好一 田中
信 川合
優二 飛坂
博 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2008070248A priority Critical patent/JP5411438B2/ja
Publication of JP2009224721A publication Critical patent/JP2009224721A/ja
Application granted granted Critical
Publication of JP5411438B2 publication Critical patent/JP5411438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

本発明は、SOI基板の製造方法に関するもので、特に、イオン注入法によって薄膜化・転写したシリコン薄膜の表面処理方法を改善したSOI基板の製造方法に関する。
寄生容量を低減し、デバイスの高速化・省電力化を図るためにSilicon on insulator(SOI)基板が広く用いられるようになってきている。
近年は、完全空乏層型SOIデバイスを作り込むためにSOI層(シリコン層)が100nm以下の薄膜SOIの需要が高まっている。これはSOI層を薄膜化することで、デバイスの高速化が期待できるためである。
SOI層の薄膜化に伴い、要求される面内膜厚均一性も厳しいものになりつつある。
一般に薄膜SOI基板は、ドナーウェーハに予め水素イオンを注入し、然る後にハンドルウェーハとの貼り合わせを行い、水素イオン注入界面に沿って薄膜をドナー側からハンドル側へ転写するSOITEC法やSiGen法によって製造されるが、この時、転写されたシリコン薄膜には約0.1μm程度のイオン注入欠陥層(アモルファス層)が残存し、また薄膜表面においてはRMSで数nm以上の面荒れが導入される(例えば非特許文献1参照)。
ここで、SOITEC法とは、ドナー・ハンドル両ウェーハを室温で貼り合わせその後500℃近傍まで昇温し、水素注入界面でマイクロキャビティと呼ばれる空孔を形成し熱的に剥離を行い、薄膜を転写する方法である。
一方、SiGen法とは、ドナー・ハンドル両ウェーハを貼り合わせる前処理として、表面プラズマ活性化処理を行い、室温で貼り合わせ、この時点で高い結合強度を達成し、必要に応じて低温(300℃前後)の熱処理を加えた後に、水素イオン注入界面に機械的衝撃を加え剥離を行い、薄膜を転写する方法である。このSiGen法はSOITEC法よりも低温プロセスとすることができるため、熱膨張率が異なるウェーハ同士の貼り合わせ(例えばSilicon on quartz:SOQ)を製造するのに適した製造方法である。
ここで、SOITEC法やSiGen法では、剥離面の表面部にはイオン注入によって導入されたイオン注入欠陥層が存在する。この欠陥層を取り除き、表面を平滑化する方法はいくつか提案されている。
一つは、イオン注入欠陥層の厚さと同程度の厚さである0.1μm程度を研磨し、イオン注入欠陥層を除去するという方法がある。しかし、この方法では研磨バラツキにより、残膜の厚さの面内均一性をとるのが難しいという問題点がある。
他の方法としては、高温熱処理によりダメージ層の結晶性を回復し、その後に表面の凹凸を取り除くためにタッチポリッシュと呼ばれる数十nmの研磨を行う方法も考えられる。このとき雰囲気ガスに水素を用いることでタッチポリッシュ工程を経ずして表面の平滑化が行えるとの報告もある(例えば非特許文献2参照)。
しかし、高温水素熱処理工程を加えることになるので、金属汚染や基板の反り、製造コストの上昇、スループットの低下などの問題が新たに発生してしまう。加えて水素ガスはシリコンをエッチングするために、基板間・基板面内の膜厚均一性を取るのが難しいという欠点がある。
またハンドルウェーハがシリコン以外の低融点物質(石英・ガラスなど)のSOI基板では、高温熱処理を加えることができないので、問題は更に深刻である。
B. Asper "Basic Mechanisms involved in the Smart−Cut(R) process," Microelectronics Engineering, 36, p233(1997) Nobuhiko Sato and Takao Yonehara "Hydrogen annealed silicon−on−insulator,"Appl Phys Lett Vol 65, pp.1924(1994)
本発明は、上記問題に鑑みてなされたものであって、イオン注入剥離法によって剥離した剥離面近傍のイオン注入層に存在するイオン注入欠陥層を効率的に除去し、かつ基板間・基板面内の膜厚均一性を確保することができ、またハンドルウェーハに低融点材料を用いたSOI基板にも適用することのできるSOI基板の製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、SOI基板の製造方法であって、少なくとも、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハとハンドルウェーハが貼り合わされた貼り合わせ基板を準備する工程と、前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写する工程と、前記転写したシリコンウェーハの剥離した表面に、パルス状のレーザーを照射することによってアニールする工程とを有することを特徴とするSOI基板の製造方法を提供する。
このように、転写したシリコンウェーハの剥離面に対して、パルス状のレーザーを照射してアニールすることによって、剥離面の表面近傍のみ瞬間的に高温にすることができ、表面近傍のみ融解させることができる。融解させた表面は、溶融した層の下部に存在するシリコン単結晶層を種として再結晶化するため、この融解させた表面近傍を単結晶化することができ、高品質なSOI基板とすることができる。また、レーザーをシリコンウェーハ表面に照射するため、ハンドルウェーハは室温のままに保つことができる。このため、貼り合わせ基板全体を高温熱処理する必要がないため、金属汚染や反り等の問題が発生することを抑制することができる。また、ハンドルウェーハに低融点材料を用いることができるし、更に熱膨張率の異なるウェーハ同士を貼り合わせたSOI基板であっても熱膨張率の差に起因する貼り合わせ不良が発生することを抑制することができる。
また、下部のシリコン単結晶層を種として再結晶化させることができるため、基板間・基板面内での膜厚均一性を容易に確保することができる。
また、パルス状レーザーを照射することによってイオン注入欠陥層を除去することができるため、非常に容易に実施することができるSOI基板の製造方法とすることができる。
また、前記転写する工程の後、前記パルス状のレーザーを照射する工程の前に、前記剥離した表面を、プラズマを用いたPACE法またはガスクラスターイオンビームを用いたGCIB法によって処理する工程を行うことが好ましい。
このように、レーザー照射工程の前に、剥離した表面を、プラズマを用いたPACE法またはガスクラスターイオンビームを用いたGCIB法によって処理することによって、剥離面のイオン注入欠陥層を予めある程度除去する。これらPACE法やGCIB法は、面内の膜厚バラツキに応じてエッチングする方法であるため、これによって、レーザーアニール前のシリコンウェーハ表面の膜厚均一性を高めることができるため、レーザーアニール後にも基板面内の膜厚均一性をより高くすることができる。
また、前記準備する貼り合わせ基板を、前記シリコンウェーハに前記イオン注入層を形成し、その後前記シリコンウェーハと前記ハンドルウェーハの少なくとも一方の貼り合わせ面にプラズマ活性化処理を行ってから貼り合わせ、しかる後に、350℃以下の熱処理で結合強度を増したものとし、かつ前記転写する工程を、機械的衝撃を前記イオン注入層に加えて前記イオン注入層で剥離するものとすることが好ましい。
このように、貼り合わせ基板を準備する方法として所謂SiGen法とすることによって、貼り合わせ基板の結合強度を強くすることができるため、貼り合わせ不良の発生を抑制することができる。また、高温の熱処理を行う必要がないため、異種物質の貼り合わせに適しているとともに、基板の金属汚染や反りの問題が発生することを更に抑制することができる。
また、前記準備する貼り合わせ基板を、前記シリコンウェーハに前記イオン注入層を形成し、その後前記シリコンウェーハと前記ハンドルウェーハを貼り合わせたものとし、かつ前記転写する工程を、500℃以上の熱処理を行って前記イオン注入層で剥離すものとすることが好ましい。
このように、貼り合わせ基板を準備する方法として所謂SOITEC法とすることによって、転写するシリコンウェーハを膜厚を薄いものとすることができ、また剥離面の表面粗さを低いものとすることができる。
また、前記貼り合わせ基板を準備する工程において、前記ハンドルウェーハを、石英、ガラス、サファイア、SiC、アルミナ、窒化アルミニウムのいずれかの材料からなるものとすることが好ましい。
このように、上述の絶縁性の材料をハンドルウェーハに用いることによって、ハンドルウェーハとしてシリコンウェーハを用いた場合に比べ、SOI基板にリーク電流が流れることを抑制することができるため、後に作製したデバイスの低消費電力化が可能になる。
また、前記転写する工程の後、前記パルス状のレーザーを照射する工程の前に、前記剥離した表面を、化学エッチングする工程を行うことが好ましい。
このように、レーザー照射工程の前に剥離面に対して化学エッチングを行うことによって、剥離面の表面に存在するイオン注入欠陥層を予めある程度除去することができる。このため、レーザーアニール工程において、溶融させる層の厚さを減少させることができるため、レーザーアニール工程の工程時間を短縮することができる。また、印加レーザーの出力を抑えることができるので、シリコン薄膜の温度上昇をより抑制することができる。
また、前記化学エッチングを、KOH溶液、NHOH溶液、NaOH溶液、CsOH溶液、SC1溶液、EDP溶液、TMAH溶液、ヒドラジン溶液のうち、少なくとも1つのエッチング溶液を用いたエッチングとすることが好ましい。
化学エッチングとして、上述のエッチング溶液を用いるものとすることによって、化学エッチング工程において、シリコンウェーハの剥離面のエッチングをより確実に行うことができるため、剥離面の表面に存在するイオン注入欠陥層の除去をより確実に行うことができる。
また、前記転写する工程の後、前記パルス状のレーザーを照射する工程の前に、前記剥離した表面に対して、CMP研磨または熱処理を行う工程を有することができる。
このように、レーザー照射工程前に、剥離面にCMP研磨や熱処理を行うことによって、剥離面表面に存在するイオン注入欠陥層を大幅に減少させることができるため、レーザーアニール工程において、溶融させる層を減少させることができるため、レーザーアニール工程の工程時間をより短縮させることができる。
以上説明したように、本発明のSOI基板の製造方法によれば、剥離面の表面近傍のみ瞬間的に高温にすることができ、表面近傍のみ融解・再結晶化させることができるため、表面近傍を単結晶化することができる。また、レーザーをシリコンウェーハ表面に照射するため、シリコンウェーハの表面のみ高温になり、ハンドルウェーハは室温のままに保つことができる。このため、貼り合わせ基板全体を高温熱処理する必要がないため、金属汚染や反り等の問題が発生することを抑制することができる。特に、異種基板間の貼り合わせであっても、剥離や割れが生じることもない。また、ハンドルウェーハとして低融点材料を用いることができる。また、下部のシリコン単結晶層を種として再結晶化させることができるため、基板間・基板面内での膜厚均一性を容易に確保することができる。また、パルス状レーザーを照射することによってイオン注入欠陥層を除去することができるため、非常に容易に実施することができるSOI基板の製造方法とすることができる。
以下、本発明についてより具体的に説明する。
前述のように、イオン注入剥離法によって剥離した剥離面近傍のイオン注入層に存在するイオン注入欠陥層を効率的に除去し、かつ基板間・基板面内の膜厚均一性を確保することができ、また、例えば異種物質間の貼り合わせや、ハンドルウェーハに低融点材料を用いたSOI基板にも適用することのできるSOI基板の製造方法の開発が待たれていた。
そこで、本発明者らは、剥離面近傍のイオン注入欠陥層のみを高温にして溶融・再結晶化させることによって該イオン注入欠陥層を除去し、かつ膜厚均一性を確保することができないか、鋭意検討を重ねた。
その結果、本発明者らは、パルス状のレーザーを剥離面に照射することによって剥離面近傍のイオン注入欠陥層のみ高温にして溶融・再結晶化させることにができ、上述の問題が解決できることを発見し、本発明を完成させた。
以下、本発明のSOI基板の製造方法を図1−3を参照して説明するが、本発明はこれらに限定されるものではない。
図1は本発明のSOI基板の製造方法の工程の一例を示す工程図である。図2、3はそれぞれ本発明のSOI基板の製造方法の工程の他の一例を示す工程図である。
(工程a:貼り合わせ基板の準備)
まず、図1(a)に示すように、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層14が形成されたシリコンウェーハ11と、ハンドルウェーハ12が貼り合わせされた貼り合わせ基板13を準備する。
ここで、貼り合わせ基板を準備する際に、ハンドルウェーハとして、石英、ガラス、サファイア、SiC、アルミナ、窒化アルミニウムのいずれかの材料からなるものとすることができる。
本発明では、後述するが、シリコン薄膜表面の剥離面上のイオン注入ダメージ層の除去に、パルスレーザーによるアニールを用いることを特徴としており、このため、シリコン薄膜表面近傍のみが瞬間的に高温(〜1400℃)となり、基板は低温のままであるので、基板はシリコンに限らず、石英やガラス等の異種物質や低融点の材料を用いることが可能である。
また、上述のような絶縁性の材料をハンドルウェーハに用いることができるため、ハンドルウェーハとしてシリコンウェーハを用いた場合に比べ、SOI基板にリーク電流が流れることを抑制することができるため、後に作製したデバイスの低消費電力化が可能になる。
(工程b:剥離)
次に、図1(b)に示すように、イオン注入層14に沿って剥離をして、貼り合わせ基板13のシリコンウェーハ11を薄膜化し、シリコン薄膜をハンドルウェーハ12に転写する。
ここで、準備する貼り合わせ基板13を、シリコンウェーハ11にイオン注入層14を形成し、その後シリコンウェーハ11とハンドルウェーハ12の少なくとも一方の貼り合わせ面にプラズマ活性化処理を行ってから貼り合わせ、しかる後に、350℃以下の熱処理で結合強度を増したものとし、かつ剥離する工程を、機械的衝撃をイオン注入層14に加えてイオン注入層14に沿って剥離するものとすることができる。
このように、貼り合わせ基板を準備する方法として所謂SiGen法とすることによって、貼り合わせ基板の結合強度を強くすることができるため、貼り合わせ不良の発生を抑制することができる。また、高温の結合熱処理や剥離熱処理を行う必要がないため、基板の金属汚染や反りの問題が発生することを更に抑制することができる。特に異種物質間で貼り合わせる場合、高温熱処理をすると熱膨張係数の違いから割れや剥離が生じるが、SiGen法であれば、このような心配もない。
また、準備する貼り合わせ基板13を、シリコンウェーハ11にイオン注入層14を形成し、その後シリコンウェーハ11とハンドルウェーハ12を貼り合わせたものとし、かつ剥離する工程を、500℃以上の熱処理を行ってイオン注入層14で剥離すものとすることができる。
このように、貼り合わせ基板を準備する方法として所謂SOITEC法とすることによって、転写するシリコン薄膜を膜厚を薄いものとすることができ、また剥離面の表面粗さを低いものとすることができる。
(工程c:レーザー照射)
次に、図1(c)に示すように、剥離面15に対して、パルス状のレーザーを照射して、SOI基板10が得られる。
剥離面15に対して照射するパルス状のレーザーとしては、例えばXeCl、KrF等のnsecオーダーのパルス発振型レーザーであるエキシマレーザーを用いることができるが、もちろんこれに限定されるものではない。
この工程は、薄膜表面のイオン注入層のイオン注入欠陥層を、下層の単結晶シリコン層を種として融解・再結晶化させることにより、表面近傍のイオン注入ダメージの回復と表面の平滑化を同時に行うものである。また、パルス状レーザーを用いることで、表面近傍のみを瞬間的に高温(〜1400℃)とし、ハンドル基板は低温のままとすることができるものである。
ここで、レーザー照射工程においては、照射雰囲気を不活性ガスとすることが望ましい。
雰囲気ガスに不活性ガスを用いることで、レーザーアニール工程における貼り合わせ基板のエッチングを最小限に抑えることができるため、基板面内の膜厚均一性をより一層高いものとすることができる。
次に、図2に例示した本発明のSOI基板の製造方法について説明するが、もちろん以下の例示に限定されるものではない。
(工程a’:貼り合わせ基板の準備)
まず、図2(a’)に示すように、図1(a)と同様に、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層14が形成されたシリコンウェーハ11と、ハンドルウェーハ12が貼り合わせされた貼り合わせ基板13を準備する。
(工程b’:剥離)
次に、図2(b’)に示したように、図1(b)と同様に、イオン注入層14に沿って剥離をして、貼り合わせ基板13のシリコンウェーハ11を薄膜化し、シリコン薄膜をハンドルウェーハ12に転写する。
(工程c’:PACE法またはGCIB法による処理)
次に、図2(c’)に示すように、剥離面15に対して、プラズマを用いたPACE法またはガスクラスターイオンビームを用いたGCIB法による処理を行うことができる。
このように、面内の膜厚バラツキに応じてエッチングするPACE法やGCIB法によって、後述するレーザー照射によるアニール工程前に、シリコン薄膜表面の膜厚均一性を高めることができるため、レーザーアニール後に、SOI基板の基板面内の膜厚均一性をより高くすることができる。
ここで、PACE法は、プラズマガスによりウェーハの表面を局所的にエッチングしながらウェーハの厚さ(SOI層の膜厚)を均一化する方法であり、ウェーハの厚さ分布を光学干渉法や静電容量法で測定した後、その厚さ分布に応じてプラズマガスによるエッチング除去量を制御することで、ウェーハ面内を高平坦度化することができる。
また、GCIB法は、常温及び常圧で気体状物質の塊状原子集団(ガスクラスター)を形成し、これに電子を浴びせて生成させたガスクラスターイオンを加速電圧によって加速してウェーハ表面に照射するものであり、PACE法と同様に、ウェーハの厚さ分布を光学干渉法や静電容量法で測定した後、その厚さ分布に応じてガスクラスターイオンによるエッチング除去量を制御することで、ウェーハ面内を高平坦度化することができる。
このPACE法やGCIB法等の具体的な態様は特に限定されるものではなく、公知の装置及び方法を適宜用いることができる。
(工程d’:レーザー照射)
その後、図2(d’)に示すように、PACE法又はGCIB法による処理を行ったシリコン薄膜の表面に対して、パルス状のレーザーを照射して、SOI基板10が得られる。
図2の工程は、図1の工程とは、剥離工程後、レーザー照射工程前に、プラズマを用いたPACE法またはガスクラスターイオンビームを用いたGCIB法による処理を行う工程の有無が異なる。これによってレーザー照射工程をより短時間化できるし、膜厚分布をより均一化することができる。
次に、図3に例示した本発明のSOI基板の製造方法について説明するが、もちろん以下の例示に限定されるものではない。
(工程a’’:貼り合わせ基板の準備)
まず、図3(a’’)に示すように、図1(a)と同様に、水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層14が形成されたシリコンウェーハ11と、ハンドルウェーハ12が貼り合わせされた貼り合わせ基板13を準備する。
(工程b’’:剥離)
次に、図3(b’’)に示したように、図1(b)と同様に、イオン注入層14に沿って剥離をして、貼り合わせ基板13のシリコンウェーハ11を薄膜化し、シリコン薄膜をハンドルウェーハ12に転写する。
(工程c’’:化学エッチング)
次に、図3(c’’)に示すように、剥離面15に対して化学エッチング処理を行う。
このように、レーザー照射工程の前に剥離面に対して化学エッチングを行うことによって、剥離面の表面に存在するイオン注入欠陥層を予めある程度除去することができる。このため、印加レーザーの出力を抑えることができるため、シリコンウェーハの温度上昇を更に抑制することができる。
また、この化学エッチング工程を、KOH溶液、NHOH溶液、NaOH溶液、CsOH溶液、SC1溶液、EDP溶液、TMAH溶液、ヒドラジン溶液のうち、少なくとも1つのエッチング溶液を用いたものとすることができる。
このように、化学エッチングを、上述のエッチング溶液を用いるものとすることによって、化学エッチング工程において、シリコンウェーハの剥離面のエッチングをより確実に行うことができるため、剥離面の表面に存在するイオン注入欠陥層の除去をより確実に行うことができる。
(工程d’’:PACE法またはGCIB法による処理)
その後、図3(d’’)に示すように、化学エッチングを行ったシリコン薄膜の表面に対して、プラズマを用いたPACE法またはガスクラスターイオンビームを用いたGCIB法による処理を行うことができる。この処理は図2(c’)工程と同様にすることができる。
(工程e’’:レーザー照射)
その後、図3(e’’)に示すように、PACE法又はGCIB法による処理を行ったシリコン薄膜の表面に対して、パルス状のレーザーを照射して、SOI基板10が得られる。
図3の工程は、図1、2の工程とは、化学エッチング工程の有無が異なる。
上記図3の例示では、化学エッチングの次にPACE法やGCIB法による処理、の順で示したが、本発明はもちろんこれに限定されるものではなく、この順序を逆にすることもできる。
また、図2、図3の工程においても、ハンドルウェーハとして石英、ガラス、サファイア、SiC、アルミナ、窒化アルミニウムのいずれかの材料からなるものとすることができるし、貼り合わせ基板を準備する方法を、所謂SiGen法やSOITEC法とすることができることは言うまでもない。
ここで、図1の工程(b)と(c)、図2の工程(b’)と(d’)、図3の工程(b’’)と(e’’)の間、つまり剥離工程後、レーザー照射工程前に、シリコン薄膜表面に対してCMP研磨または熱処理を行うこともできる。
このように、剥離工程後、レーザー照射工程前に、シリコン薄膜表面にCMP研磨や熱処理を行うことによって、イオン注入欠陥層を大幅に減少させることができるため、レーザーアニール工程において、溶融させる層を減少させることができ、アニール工程の工程時間をより短縮させることができる。
このように、本発明のSOI基板の製造方法によれば、シリコン薄膜表面の表面近傍のイオン注入ダメージ層のみ瞬間的に高温にすることができるため、該イオン注入ダメージ層近傍のみ融解・再結晶化させることができる。よって、表面近傍を単結晶化することができる。また、貼り合わせ基板のハンドルウェーハは低温のままに保つことができるため、金属汚染や反り等の問題が発生することを抑制することができる。また、異種物質間の貼り合わせや、低融点材料をハンドルウェーハに用いたSOI基板にも適用できる。そして、下部のシリコンの単結晶層を種として再結晶化させることができるため、基板間・基板面内での膜厚均一性を容易に確保することができる。更に、容易な手段によってシリコン薄膜表面の膜厚均一性・単結晶化を達成することができるため、高スループット化、製造コストの低減を図ることができる。
以下、本発明のSOI基板の製造方法について、実施例および比較例によりさらに具体的に説明する。
(実施例1)
以下のように、図1に示したような、SOI基板の製造方法に従って、SOI基板を作製した。
水素イオン注入を行って、シリコン薄膜を石英基板に転写させた口径200mmの貼り合わせ基板を用意した。この貼り合わせ基板の面内81点をAFMにて測定・評価したところ、シリコン薄膜の平均膜厚は150nm、面内膜厚バラツキは5.4nmであった。また、表面粗さはRMSで5.5nmであった。
このような貼り合わせ基板のシリコン薄膜表面にパルス状のエキシマレーザーを照射し、表面アニール処理を行った。このエキシマレーザーの条件としては出力200W、500mJ/cmの結晶化条件を用いた。
レーザー照射後のSOI基板の面内81点をAFMにて測定・評価したところ、シリコン薄膜の平均膜厚は149nm強であり、面内膜厚バラツキは5.5nmであった。また表面粗さはRMSで0.5nm以下に収まった。そして、このSOI基板の断面を透過型電子顕微鏡で観察したところ、シリコン薄膜表面は単結晶化していることが分かった。
(実施例2)
以下のように、図2に示したような、SOI基板の製造方法に従って、SOI基板を作製した。
まず、実施例1に示したような貼り合わせ基板を準備した。
その後、この貼り合わせ基板にGCIB処理を行って、基板面内の膜厚バラツキを補正する処理を行った後に、実施例1と同様にエキシマレーザーを照射し、実施例1と同様の評価を行った。
実施例2において、GCIB処理後のシリコン薄膜の膜厚は80nmであり、面内膜厚バラツキは1.8nmであった。
また、レーザー照射後のSOI基板のシリコン薄膜の平均膜厚は80nm弱であり、面内膜厚バラツキは1.9nmであった。また表面粗さはRMSで0.5nmであった。また、断面を観察したところ、シリコン薄膜表面は単結晶化していることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明のSOI基板の製造方法の工程の一例を示す工程図である。 本発明のSOI基板の製造方法の工程の他の一例を示す工程図である。 本発明のSOI基板の製造方法の工程の他の一例を示す工程図である。
符号の説明
10…SOI基板、 11…シリコンウェーハ、 12…ハンドルウェーハ、 13…貼り合わせ基板、 14…イオン注入層、 15…剥離面。

Claims (7)

  1. SOI基板の製造方法であって、
    少なくとも、
    水素イオン又は希ガスイオンあるいはこれらの両方を注入してイオン注入層が形成されたシリコンウェーハとハンドルウェーハが貼り合わされた貼り合わせ基板を準備する工程と、
    前記イオン注入層に沿って剥離を行うことで、前記シリコンウェーハを前記ハンドルウェーハに転写する工程と、
    前記剥離した表面を、ガスクラスターイオンビームを用いたGCIB法によって処理する工程と、
    その後前記転写したシリコンウェーハの剥離した表面に、パルス状のレーザーを照射することによってアニールする工程とを有することを特徴とするSOI基板の製造方法。
  2. 前記準備する貼り合わせ基板を、前記シリコンウェーハに前記イオン注入層を形成し、その後前記シリコンウェーハと前記ハンドルウェーハの少なくとも一方の貼り合わせ面にプラズマ活性化処理を行ってから貼り合わせ、しかる後に、350℃以下の熱処理で結合強度を増したものとし、
    かつ前記転写する工程を、機械的衝撃を前記イオン注入層に加えて前記イオン注入層で剥離するものとすることを特徴とする請求項1に記載のSOI基板の製造方法。
  3. 前記準備する貼り合わせ基板を、前記シリコンウェーハに前記イオン注入層を形成し、その後前記シリコンウェーハと前記ハンドルウェーハを貼り合わせたものとし、
    かつ前記転写する工程を、500℃以上の熱処理を行って前記イオン注入層で剥離するものとすることを特徴とする請求項1に記載のSOI基板の製造方法。
  4. 前記貼り合わせ基板を準備する工程において、前記ハンドルウェーハを、石英、ガラス、サファイア、SiC、アルミナ、窒化アルミニウムのいずれかの材料からなるものとすることを特徴とする請求項1または請求項2に記載のSOI基板の製造方法。
  5. 前記転写する工程の後、前記パルス状のレーザーを照射する工程の前に、前記剥離した表面を、化学エッチングする工程を行うことを特徴とする請求項1ないし請求項4のいずれか1項に記載のSOI基板の製造方法。
  6. 前記化学エッチングを、KOH溶液、NHOH溶液、NaOH溶液、CsOH溶液、SC1溶液、EDP溶液、TMAH溶液、ヒドラジン溶液のうち、少なくとも1つのエッチング溶液を用いたエッチングとすることを特徴とする請求項5に記載のSOI基板の製造方法。
  7. 前記転写する工程の後、前記パルス状のレーザーを照射する工程の前に、前記剥離した表面に対して、CMP研磨または熱処理を行う工程を有することを特徴とする請求項1ないし請求項6のいずれか1項に記載のSOI基板の製造方法。
JP2008070248A 2008-03-18 2008-03-18 Soi基板の製造方法 Active JP5411438B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008070248A JP5411438B2 (ja) 2008-03-18 2008-03-18 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008070248A JP5411438B2 (ja) 2008-03-18 2008-03-18 Soi基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009224721A JP2009224721A (ja) 2009-10-01
JP5411438B2 true JP5411438B2 (ja) 2014-02-12

Family

ID=41241168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008070248A Active JP5411438B2 (ja) 2008-03-18 2008-03-18 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP5411438B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
JP5776397B2 (ja) 2011-07-19 2015-09-09 東京エレクトロン株式会社 洗浄方法、処理装置及び記憶媒体
CN110098112A (zh) * 2019-05-17 2019-08-06 电子科技大学 一种抗总剂量soi集成电路器件结构的实现方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964321A (ja) * 1995-08-24 1997-03-07 Komatsu Electron Metals Co Ltd Soi基板の製造方法
JPH09260620A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
JP5110772B2 (ja) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP5128761B2 (ja) * 2005-05-19 2013-01-23 信越化学工業株式会社 Soiウエーハの製造方法
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing

Also Published As

Publication number Publication date
JP2009224721A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5496598B2 (ja) シリコン薄膜転写絶縁性ウェーハの製造方法
KR102658526B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
US20130089968A1 (en) Method for finishing silicon on insulator substrates
US9837301B2 (en) Method for producing hybrid substrates, and hybrid substrate
US7972939B2 (en) Transfer method with a treatment of a surface to be bonded
JPH1197379A (ja) 半導体基板及び半導体基板の製造方法
US20070117350A1 (en) Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
US7833877B2 (en) Method for producing a semiconductor substrate
EP2757574B1 (en) Method for manufacturing composite wafer
TWI487014B (zh) 自施體基板轉移一層至處理基板之方法
JP2019521510A (ja) 歪みセミコンダクタ・オン・インシュレータ(strained semiconductor−on−insulator)基板の製造方法
CN107615445B (zh) 绝缘体上硅晶圆的制造方法
TWI430339B (zh) 用於製備一多層結晶結構之方法
JP5411438B2 (ja) Soi基板の製造方法
JP5455445B2 (ja) 貼り合わせウェーハの製造方法
JP7159518B2 (ja) セミコンダクタオンインシュレータ基板の表面を平滑化するためのプロセス
JP2006140187A (ja) 半導体ウェーハの製造方法
WO2010137683A1 (ja) Soi基板の製造方法
TW201005883A (en) Method for manufacturing soi wafer
JP5738145B2 (ja) Soiウェーハの製造方法
TW201611101A (zh) 適用於次奈米製程的晶圓及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131108

R150 Certificate of patent or registration of utility model

Ref document number: 5411438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150