JP5407311B2 - Electro-optical device and electronic apparatus - Google Patents
Electro-optical device and electronic apparatus Download PDFInfo
- Publication number
- JP5407311B2 JP5407311B2 JP2008312996A JP2008312996A JP5407311B2 JP 5407311 B2 JP5407311 B2 JP 5407311B2 JP 2008312996 A JP2008312996 A JP 2008312996A JP 2008312996 A JP2008312996 A JP 2008312996A JP 5407311 B2 JP5407311 B2 JP 5407311B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- circuit
- dummy
- channel
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims description 78
- 238000000605 extraction Methods 0.000 claims description 7
- 108091006146 Channels Proteins 0.000 description 98
- 239000000758 substrate Substances 0.000 description 49
- 239000010410 layer Substances 0.000 description 41
- 239000004973 liquid crystal related substance Substances 0.000 description 41
- 239000004065 semiconductor Substances 0.000 description 21
- 230000002457 bidirectional effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 230000005684 electric field Effects 0.000 description 13
- 101000994667 Homo sapiens Potassium voltage-gated channel subfamily KQT member 2 Proteins 0.000 description 7
- 102100034354 Potassium voltage-gated channel subfamily KQT member 2 Human genes 0.000 description 7
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 6
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 241001385733 Aesculus indica Species 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。 The present invention relates to a technical field of an electro-optical device such as a liquid crystal device, and an electronic apparatus such as a liquid crystal projector including the electro-optical device.
この種の電気光学装置では、例えば、基板上の画素領域(或いは画素アレイ領域)には、画素毎に設けられた画素部を駆動するために、複数の走査線及び複数のデータ線が設けられる。そして、基板上の画素領域の周辺に位置する周辺領域には、例えば、データ線に対して画像信号をサンプリングして供給するサンプリング回路や、該サンプリング回路に対して、画像信号のデータ線への出力タイミングを規定する駆動信号或いはサンプリング信号を供給するデータ線駆動回路が設けられる。 In this type of electro-optical device, for example, a plurality of scanning lines and a plurality of data lines are provided in a pixel region (or pixel array region) on a substrate in order to drive a pixel portion provided for each pixel. . In the peripheral region located around the pixel region on the substrate, for example, a sampling circuit that samples and supplies the image signal to the data line, or the sampling circuit supplies the image signal to the data line. A data line driving circuit that supplies a driving signal or a sampling signal for defining output timing is provided.
データ線駆動回路には、スタートパルス及びクロック信号が供給され、クロック信号のクロック周期に同期して、スタートパルスが、その内蔵するシフトレジスタの各段に転送されて転送信号が出力される。出力された転送信号は、イネーブル回路やバッファ回路等を介して、サンプリング信号としてサンプリング回路に順次出力される。サンプリング回路は、サンプリング信号に応じて画像信号をサンプリングする。 A start pulse and a clock signal are supplied to the data line driver circuit, and in synchronization with the clock cycle of the clock signal, the start pulse is transferred to each stage of the built-in shift register and a transfer signal is output. The output transfer signal is sequentially output as a sampling signal to the sampling circuit via an enable circuit, a buffer circuit, and the like. The sampling circuit samples the image signal according to the sampling signal.
この際、データ線駆動回路におけるバッファ回路等やサンプリング回路において発生した信号遅延に起因して、画像信号を供給するタイミングに、クロック信号を基準として無視し得ない程度の遅延が生じることがある。 At this time, due to the signal delay generated in the buffer circuit or the sampling circuit in the data line driving circuit or the sampling circuit, there may be a delay that cannot be ignored on the basis of the clock signal in the timing of supplying the image signal.
そこで、例えば特許文献1には、基板上にデータ線駆動回路やサンプリング回路を模擬するモニタ回路を設けて、このモニタ回路からのモニタ信号に基づいて、画像信号の出力タイミングの遅延量を間接的に測定する技術が開示されている。
Therefore, for example, in
しかしながら、上述したモニタ回路は、一般的には、データ線駆動回路やサンプリング回路のうち模擬すべき回路部分を構成する複数のトランジスタと同様に形成された(例えば、同じチャネル幅及びチャネル長を夫々有する)同じ個数のトランジスタを含むように構成される。この場合、モニタ回路を形成するためだけの基板上の面積が比較的大きくなってしまい、電気光学装置を小型化することが困難になるという技術的問題点がある。 However, the monitor circuit described above is generally formed in the same manner as a plurality of transistors constituting a circuit portion to be simulated in a data line driving circuit or a sampling circuit (for example, each having the same channel width and channel length). It is configured to include the same number of transistors. In this case, there is a technical problem that the area on the substrate only for forming the monitor circuit becomes relatively large, and it is difficult to downsize the electro-optical device.
本発明は、例えば上述した問題点に鑑みなされたものであり、データ線駆動回路やサンプリング回路等の画像信号供給部において生じる画像信号の出力タイミングの遅延を、精度良くモニタリングすることができると共に小型化に適する電気光学装置、及びそのような電気光学装置を具備してなる電子機器を提供することを課題とする。 The present invention has been made in view of the above-mentioned problems, for example, and can accurately monitor the delay in the output timing of an image signal generated in an image signal supply unit such as a data line driving circuit or a sampling circuit, and is small in size. It is an object of the present invention to provide an electro-optical device suitable for conversion and an electronic apparatus including such an electro-optical device.
本発明の電気光学装置は上記課題を解決するために、画像表示領域に設けられた複数のデータ線と、転送信号を順次出力するシフトレジスタと、前記転送信号を整形して、サンプリング信号として出力する論理回路部と、前記サンプリング信号に応じて、画像信号を前記複数のデータ線に供給するサンプリング回路とを含んでなる画像信号供給部と、前記論理回路部の少なくとも一部を構成する複数の第1トランジスタに対応して設けられた複数の第1ダミートランジスタを含んでなる第1モニタ回路部と、前記サンプリング回路の少なくとも一部を構成する複数の第2トランジスタに対応して設けられた複数の第2ダミートランジスタを含んでなる第2モニタ回路部とを有するモニタ回路とを備え、前記複数の第1ダミートランジスタは、前記複数の第1トランジスタよりも、チャネル幅が小さくなるように又は個数が少なくなるように、形成されており、前記複数の第2ダミートランジスタは、前記複数の第2トランジスタよりも、チャネル幅が小さくなるように又は個数が少なくなるように、形成されており、前記複数の第1トランジスタのチャネル幅に対する前記複数の第1ダミートランジスタのチャネル幅の比率又は前記複数の第1トランジスタの個数に対する前記第1ダミートランジスタの個数の比率と、前記複数の第2トランジスタのチャネル幅に対する前記複数の第2ダミートランジスタのチャネル幅の比率又は前記複数の第2トランジスタの個数に対する前記第2ダミートランジスタの個数の比率とが、互いに等しい。
In order to solve the above problems, the electro-optical device of the present invention shapes a plurality of data lines provided in an image display area, a shift register that sequentially outputs a transfer signal, and shapes the transfer signal and outputs it as a sampling signal An image signal supply unit including a logic circuit unit that performs sampling, and a sampling circuit that supplies an image signal to the plurality of data lines according to the sampling signal, and a plurality of components constituting at least part of the logic circuit unit A first monitor circuit section including a plurality of first dummy transistors provided corresponding to the first transistors, and a plurality provided corresponding to a plurality of second transistors constituting at least a part of the sampling circuit. a second dummy transistor comprise Naru second monitoring circuit portion and a monitor circuit having the plurality of first dummy transistor, The plurality of second dummy transistors have a channel width smaller than that of the plurality of second transistors, and the channel width is smaller than that of the plurality of first transistors. The channel width of the plurality of first dummy transistors with respect to the channel width of the plurality of first transistors or the number of the plurality of first transistors is formed so that the number is reduced or the number is decreased. The ratio of the number of the first dummy transistors and the ratio of the channel width of the plurality of second dummy transistors to the channel width of the plurality of second transistors or the number of the second dummy transistors with respect to the number of the plurality of second transistors The ratios are equal to each other.
本発明の電気光学装置によれば、その動作時には、外部回路から画像信号、クロック信号、制御信号、電源信号等の各種信号が画像信号供給部に供給される。これと並行して、例えば、外部回路からクロック信号、制御信号、電源信号等の各種信号が走査線駆動回路に供給される。これらにより、例えば走査線を介して走査信号が画素部に供給されると共に、画像信号供給部によりデータ線を介して画像信号が画素部に供給され、例えば液晶等の電気光学物質を各画素部で駆動することで、アクティブマトリクス駆動が行なわれる。尚、このような走査線及びデータ線は、例えば、基板上に相互に交差するように且つ夫々複数配線される。また、このような画素部は、例えば、画素電極と、走査線にゲートが接続され且つデータ線から供給される画像信号を走査線から供給される走査信号に応じて画素部へ選択的に供給する画素スイッチング用のトランジスタとを有する。この際、画像信号供給部では、例えばサンプリング回路における各々の画像信号の出力タイミングは、基本的には、シフトレジスタに入力されるクロック信号及びその転送動作の開始を指示するスタートパルスに応じて決定される。そして、複数のデータ線には、画像信号が線順次に供給されるか、又はN(但し、Nは2以上の自然数)本のデータ線を1群とするデータ線群毎に同時に、画像信号が供給される。いずれの場合にも、画像信号供給部においては、これを構成する回路素子における論理積や論理和、或いは回路素子自体の特性によって信号遅延が発生し、クロック信号及びスタートパルスに基づくタイミングと比較して、画像信号の出力タイミングが大なり小なり遅延する。 According to the electro-optical device of the present invention, during the operation, various signals such as an image signal, a clock signal, a control signal, and a power signal are supplied from the external circuit to the image signal supply unit. In parallel with this, for example, various signals such as a clock signal, a control signal, and a power supply signal are supplied from an external circuit to the scanning line driving circuit. Thus, for example, a scanning signal is supplied to the pixel unit via the scanning line, and an image signal is supplied to the pixel unit via the data line by the image signal supply unit. By driving at, active matrix driving is performed. Note that, for example, a plurality of such scanning lines and data lines are wired on the substrate so as to cross each other. Further, such a pixel portion selectively supplies, for example, a pixel electrode and an image signal having a gate connected to the scanning line and supplied from the data line to the pixel portion in accordance with the scanning signal supplied from the scanning line. And a pixel switching transistor. At this time, in the image signal supply unit, for example, the output timing of each image signal in the sampling circuit is basically determined according to the clock signal input to the shift register and the start pulse instructing the start of the transfer operation. Is done. Then, image signals are supplied to the plurality of data lines line-sequentially, or image signals are simultaneously applied to each data line group including N (where N is a natural number of 2 or more) data lines. Is supplied. In any case, in the image signal supply unit, a signal delay occurs due to the logical product or logical sum in the circuit elements constituting the image signal, or the characteristics of the circuit elements themselves, and compared with the timing based on the clock signal and the start pulse. Thus, the output timing of the image signal is delayed more or less.
そこで本発明の電気光学装置では、製造中や完成後における検査時、出荷後や使用後における検査時、実際の使用時に、モニタ回路によってモニタ信号が生成される。ここに、モニタ回路は、例えばデータ線駆動回路の一段など、画像信号供給部の少なくとも一部を模擬して形成されており、これにより生成されるモニタ信号は、例えば、データ線駆動回路のスタートパルスに対してクロック信号の周期に基づく所定タイミングで出力される筈の擬似的なサンプリング信号や、例えば、データ線駆動回路のスタートパルスに対してクロック信号の周期に基づく所定タイミングで供給される筈の擬似的な画像信号など、この模擬された一部における画像信号を供給するタイミングをモニタリングするための信号である。モニタ信号によって、画像信号の出力タイミングを間接的にモニタリングすることができる。 Therefore, in the electro-optical device of the present invention, a monitor signal is generated by the monitor circuit during inspection during manufacturing or after completion, inspection after shipment or after use, and actual use. Here, the monitor circuit is formed by simulating at least a part of the image signal supply unit, for example, one stage of the data line driving circuit, and the generated monitor signal is, for example, the start of the data line driving circuit. A pseudo sampling signal that is output at a predetermined timing based on the cycle of the clock signal with respect to the pulse, or a pulse that is supplied at a predetermined timing based on the cycle of the clock signal with respect to the start pulse of the data line driving circuit, for example. This is a signal for monitoring the timing of supplying the image signal in this simulated part, such as the pseudo image signal. The output timing of the image signal can be indirectly monitored by the monitor signal.
本発明では、モニタ回路は、複数の第1ダミートランジスタを含んでなる第1モニタ回路部と、複数の第2ダミートランジスタを含んでなる第2モニタ回路部とを有する。 In the present invention, the monitor circuit includes a first monitor circuit unit including a plurality of first dummy transistors and a second monitor circuit unit including a plurality of second dummy transistors.
第1モニタ回路部に含まれる複数の第1ダミートランジスタは、画像信号供給部に含まれる論理回路部の少なくとも一部を構成する複数の第1トランジスタを模擬するための複数のトランジスタである。第2モニタ回路部に含まれる複数の第2ダミートランジスタは、画像信号供給部に含まれるサンプリング回路の少なくとも一部を構成する複数の第2トランジスタ(例えば、複数のデータ線群のうちの一のデータ線群に対応するN個のサンプリング用トランジスタ)を模擬するための複数のトランジスタである。 The plurality of first dummy transistors included in the first monitor circuit unit are a plurality of transistors for simulating the plurality of first transistors constituting at least a part of the logic circuit unit included in the image signal supply unit. The plurality of second dummy transistors included in the second monitor circuit unit includes a plurality of second transistors (for example, one of a plurality of data line groups included in at least a part of the sampling circuit included in the image signal supply unit. These are a plurality of transistors for simulating N sampling transistors corresponding to the data line group.
本発明では特に、複数の第1ダミートランジスタは、複数の第1トランジスタよりも、チャネル幅が小さくなるように又は個数が少なくなるように、形成されており、複数の第2ダミートランジスタは、複数の第2トランジスタよりも、チャネル幅が小さくなるように又は個数が少なくなるように、形成されている。更に、複数の第1トランジスタのチャネル幅に対する複数の第1ダミートランジスタのチャネル幅の比率又は複数の第1トランジスタの個数に対する第1ダミートランジスタの個数の比率と、複数の第2トランジスタのチャネル幅に対する複数の第2ダミートランジスタのチャネル幅の比率又は複数の第2トランジスタの個数に対する第2ダミートランジスタの個数の比率とが、互いに等しい。 In the present invention, in particular, the plurality of first dummy transistors are formed so as to have a smaller channel width or a smaller number than the plurality of first transistors, and the plurality of second dummy transistors include a plurality of second dummy transistors. The second transistor is formed so as to have a smaller channel width or a smaller number than the second transistor. Further, the ratio of the channel width of the plurality of first dummy transistors to the channel width of the plurality of first transistors, or the ratio of the number of first dummy transistors to the number of the plurality of first transistors, and the channel width of the plurality of second transistors. The ratio of the channel width of the plurality of second dummy transistors or the ratio of the number of second dummy transistors to the number of the plurality of second transistors is equal to each other.
即ち、第1及び第2ダミートランジスタは、以下の関係式(1)から(4)のいずれか一の関係式が成立するように、チャネル幅又は個数が夫々設定されている。但し、以下の関係式(1)から(4)において、W1は、第1トランジスタのチャネル幅であり、W2は、第2トランジスタのチャネル幅であり、Wd1は、第1ダミートランジスタのチャネル幅であり、Wd2は、第2ダミートランジスタのチャネル幅であり、N1は、複数の第1トランジスタの個数であり、N2は、複数の第2トランジスタの個数であり、Nd1は、第1ダミートランジスタの個数であり、Nd2は、第2ダミートランジスタの個数である。 That is, the channel width or the number of the first and second dummy transistors is set so that any one of the following relational expressions (1) to (4) is established. However, in the following relational expressions (1) to (4), W1 is the channel width of the first transistor, W2 is the channel width of the second transistor, and Wd1 is the channel width of the first dummy transistor. Wd2 is the channel width of the second dummy transistor, N1 is the number of the plurality of first transistors, N2 is the number of the plurality of second transistors, and Nd1 is the number of the first dummy transistors. Nd2 is the number of second dummy transistors.
Wd1/W1=Wd2/W2 ・・・(1)
(但し、Wd1<W1、且つ、Wd2<W2、且つ、Nd1=N1、且つ、Nd2=N2)
Nd1/N1=Nd2/N2 ・・・(2)
(但し、Wd1=W1、且つ、Wd2=W2、且つ、Nd1<N1、且つ、Nd2<N2)
Wd1/W1=Nd2/N2 ・・・(3)
(但し、Wd1<W1、且つ、Wd2=W2、且つ、Nd1=N1、且つ、Nd2<N2)
Nd1/N1=Wd2/W2 ・・・(4)
(但し、Wd1=W1、且つ、Wd2<W2、且つ、Nd1<N1、且つ、Nd2=N2)
よって、モニタ回路のサイズを小さくする或いは縮小する(即ち、モニタ回路をシュリンクする)ことができると共に、モニタ回路が出力する信号の遅延量を、画像信号供給部のうちモニタ回路が模擬すべき回路部分における信号の遅延量と殆ど或いは全く同じにすることができる。言い換えれば、画像信号供給部の一部を模擬するというモニタ回路の本来の機能を適切に維持しつつ、モニタ回路を形成するためだけの基板上の面積を小さくすることができる。従って、画像信号供給部において生じる画像信号の出力タイミングの遅延を、精度良くモニタリングすることが可能となると共に、基板上の周辺領域(即ち、複数の画素部が設けられた画素領域の周辺に位置する領域)を画素領域に対して狭めることが可能となり、画素領域を狭めることなく基板のサイズを小さくすることが可能となる。この結果、当該電気光学装置を小型化することが可能となる。このような電気光学装置の小型化によって、電気光学装置を製造する製造コストの低減も可能となる。
Wd1 / W1 = Wd2 / W2 (1)
(However, Wd1 <W1, Wd2 <W2, and Nd1 = N1 and Nd2 = N2)
Nd1 / N1 = Nd2 / N2 (2)
(However, Wd1 = W1, Wd2 = W2, Nd1 <N1, and Nd2 <N2)
Wd1 / W1 = Nd2 / N2 (3)
(However, Wd1 <W1, Wd2 = W2, Nd1 = N1, and Nd2 <N2)
Nd1 / N1 = Wd2 / W2 (4)
(However, Wd1 = W1, Wd2 <W2, Nd1 <N1, and Nd2 = N2)
Therefore, the size of the monitor circuit can be reduced or reduced (that is, the monitor circuit can be shrunk), and the delay amount of the signal output from the monitor circuit should be simulated by the monitor circuit in the image signal supply unit. It can be almost or exactly the same as the signal delay in the part. In other words, it is possible to reduce the area on the substrate only for forming the monitor circuit while appropriately maintaining the original function of the monitor circuit that simulates a part of the image signal supply unit. Accordingly, it is possible to accurately monitor the delay of the output timing of the image signal generated in the image signal supply unit, and to locate the peripheral region on the substrate (that is, the periphery of the pixel region provided with a plurality of pixel units). Area) can be narrowed with respect to the pixel area, and the size of the substrate can be reduced without narrowing the pixel area. As a result, the electro-optical device can be reduced in size. By reducing the size of the electro-optical device, the manufacturing cost for manufacturing the electro-optical device can be reduced.
以上説明したように、本発明の電気光学装置によれば、画像信号供給部において生じる画像信号の出力タイミングの遅延を、精度良くモニタリングすることができると共に、当該電気光学装置を小型化することができる。 As described above, according to the electro-optical device of the present invention, the delay of the output timing of the image signal generated in the image signal supply unit can be accurately monitored, and the electro-optical device can be downsized. it can.
本発明の電気光学装置の一態様では、前記複数の第1トランジスタの個数と、前記複数の第1ダミートランジスタの個数とは互いに同じであり、前記複数の第2トランジスタのチャネル幅と、前記複数の第2ダミートランジスタのチャネル幅とは互いに同じ大きさであり、前記複数の第1トランジスタのチャネル幅に対する前記複数の第1ダミートランジスタのチャネル幅の比率と、前記複数の第2トランジスタの個数に対する前記第2ダミートランジスタの個数の比率とが、互いに等しい。 In one aspect of the electro-optical device of the present invention, the number of the plurality of first transistors and the number of the plurality of first dummy transistors are the same, the channel width of the plurality of second transistors, and the plurality of the plurality of first transistors. The channel widths of the second dummy transistors are the same as each other, the ratio of the channel widths of the plurality of first dummy transistors to the channel widths of the plurality of first transistors, and the number of the plurality of second transistors The ratio of the number of the second dummy transistors is equal to each other.
この態様によれば、例えば、複数の第1ダミートランジスタの各々を、複数の第1トランジスタの各々と比較して、チャネル幅方向(例えばデータ線が延びる方向、即ち、Y方向)に小さく形成することができると共に、複数の第2ダミートランジスタを、複数の第2トランジスタと比較して、チャネル幅方向に交わる方向(言い換えれば、チャネル長方向、例えば走査線が延びる方向、即ち、X方向)に小さく形成することができる。言い換えれば、複数の第1ダミートランジスタが、複数の第1トランジスタに対して縮小される方向と、複数の第2ダミートランジスタが、複数の第2トランジスタに対して縮小される方向とを互いに異なるように、複数の第1ダミートランジスタ及び複数の第2ダミートランジスタを形成することができる。よって、複数の第1ダミートランジスタ及び複数の第2ダミートランジスタを基板上における限られた領域に比較的容易にレイアウトすることが可能となる。 According to this aspect, for example, each of the plurality of first dummy transistors is formed smaller in the channel width direction (for example, the direction in which the data line extends, that is, the Y direction) than each of the plurality of first transistors. In addition, the plurality of second dummy transistors can be compared with the plurality of second transistors in the direction intersecting the channel width direction (in other words, in the channel length direction, for example, the direction in which the scanning line extends, that is, the X direction). It can be formed small. In other words, the direction in which the plurality of first dummy transistors is reduced with respect to the plurality of first transistors is different from the direction in which the plurality of second dummy transistors is reduced with respect to the plurality of second transistors. In addition, a plurality of first dummy transistors and a plurality of second dummy transistors can be formed. Therefore, a plurality of first dummy transistors and a plurality of second dummy transistors can be laid out relatively easily in a limited area on the substrate.
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。 In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、小型化することが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。 According to the electronic apparatus of the present invention, since it includes the electro-optical device of the present invention described above, it can be downsized, a projection display device, a television, a mobile phone, an electronic notebook, a word processor, and a viewfinder type. Alternatively, various electronic devices such as a monitor direct-view video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, an electron emission device (Field Emission Display and Conduction Electron-Emitter Display), and a display device using these electrophoretic device and electron emission device are realized. Is also possible.
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。 The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を、TFTアクティブマトリクス駆動形式の液晶装置に適用したものである。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the electro-optical device of the present invention is applied to a TFT active matrix driving type liquid crystal device.
<第1実施形態>
本実施形態に係る液晶装置について、図1から図11を参照して説明する。
<First Embodiment>
The liquid crystal device according to the present embodiment will be described with reference to FIGS.
先ず、本実施形態に係る液晶装置の全体構成について、図1を参照して説明する。 First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIG.
図1は、本実施形態に係る液晶装置の全体構成を示すブロック図である。 FIG. 1 is a block diagram showing the overall configuration of the liquid crystal device according to the present embodiment.
図1に示すように、液晶装置1は、主要部として、液晶パネル100、タイミング制御回路200及び画像信号処理回路300を備えている。
As shown in FIG. 1, the
タイミング制御回路200及び画像信号処理回路300は、例えば、FPC(Flexible Printed Circuit)として、フレキシブル基板を含む配線基材に形成された外部回路内に作り込まれる。そして、外部回路は、後述する外部回路接続端子102に電気的に接続されて、液晶パネル100に実装される。
The
タイミング制御回路200は、駆動回路120で使用される各種タイミング信号を出力するように構成されている。図5を参照して後に詳細に説明するが、タイミング制御回路200の一部であるタイミング信号出力回路部により、最小単位のクロックであり各画素を走査するためのドットクロックが作成され、このドットクロックに基づいて、Yクロック信号CLY、反転Yクロック信号CLYinv、Xクロック信号CLX、反転Xクロック信号CLXinv、YスタートパルスDY及びXスタートパルスDXが生成される。
The
画像信号処理回路300は、1系統の画像信号VIDが入力されると、これを6相の画像信号VID1〜VID6にシリアル−パラレル変換して出力して、液晶パネル100に供給するものである。
When the image
液晶パネル100は、画素スイッチング素子としてTFT116を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
In the liquid crystal panel 100, an element substrate on which a
液晶パネル100は、その素子基板上に配列された複数の画素から構成される画像表示領域110の周辺に位置する周辺領域に、駆動回路120が、走査線駆動回路130、画像信号供給回路101を含み、更に、モニタ回路27を備えて構成されている。画像信号供給回路101には、サンプリング回路140及びデータ線駆動回路150が含まれている。尚、画像信号供給回路101は、本発明に係る「画像信号供給部」の一例である。
In the liquid crystal panel 100, a driving circuit 120, a scanning
図1において、モニタ回路27は、ブロック図の一部として一ブロックとして図式的に示されているが、その構成及び動作について、詳細は後述する。
In FIG. 1, the
液晶パネル100は更に、その素子基板の中央を占める画像表示領域110に、縦横に配線されたデータ線114及び走査線112を備え、それらの交点に対応する各画素に、マトリクス状に配列された画素電極118及び画素電極118をスイッチング制御するためのTFT116を備えている。そして、画像信号供給線711に供給される6相の画像信号VID1〜VID6を、サンプリング回路140によって、データ線駆動回路150から供給されるサンプリング信号S1、S2、…、Snに応じてサンプリングして、データ線114に供給するように構成されている。
The liquid crystal panel 100 further includes
TFT116のソース電極には、このように画像信号が供給されるデータ線114が電気的に接続されている一方、TFT116のゲート電極には、走査信号が供給される走査線112が電気的に接続されると共に、TFT116のドレイン電極には、画素電極118が接続されている。そして、各画素は、画素電極118と、対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線112とデータ線114との各交点に対応して、マトリクス状に配列されることになる。
The
尚、保持された画像信号がリークするのを防ぐために、蓄積容量119が、画素電極118と対向電極との間に形成される液晶容量と並列に付加されている。
Note that a
図1において、走査線駆動回路130は、シフトレジスタを有しており、タイミング制御回路200から供給される、Yクロック信号CLYや、反転Yクロック信号CLYinv、YスタートパルスDY等に基づいて、走査信号を各走査線112に対して順次出力する。
In FIG. 1, the scanning
ここで、画像信号供給回路101の構成について、図2を参照して詳細に説明する。
Here, the configuration of the image
図2は、本実施形態に係る画像信号供給回路の一部及びモニタ回路の構成を示す回路図である。 FIG. 2 is a circuit diagram showing the configuration of a part of the image signal supply circuit and the monitor circuit according to the present embodiment.
図2において、画像信号供給回路101に含まれるデータ線駆動回路150は、データ線114を、その配列方向(即ち、図2中X方向)に沿う双方向から順次駆動可能とするための双方向シフトレジスタ160を備えている。双方向シフトレジスタ160におけるシフト方向は方向制御信号Dにより決定される。方向指示信号Dがハイレベルの場合、双方向シフトレジスタ160には、図2中左側からXスタートパルスDXが入力され、Xクロック信号CLX及び反転Xクロック信号XCLXinvに基づくタイミングで、左から右へ(即ちX方向に)順次シフトされて、双方向シフトレジスタ160の各段SRS(i)(但し、i=1、2、3、…、n)から転送信号SR1〜SRnが出力される。尚、反転方向制御信号Dinvがハイレベルの場合は、双方向シフトレジスタ160の図2中右方向からXスタートパルスDXが入力され、右から左に順次シフトされることになる。
In FIG. 2, the data
また、データ線駆動回路150は、双方向シフトレジスタ160の各段SRS(i)に対して設けられた論理回路部700(i)(但し、i=1、2、3、…、n)を備えている。図2には、双方向シフトレジスタ160において、XスタートパルスDXが、同図中、左から右へ転送される場合における、双方向シフトレジスタ160の第1及び第2段目に夫々対応する論理回路部700(1)及び700(2)のみ示してある。尚、第3段目から第n段目についても、第1及び第2段目と同様の論理回路部700(i)が設けられる。即ち、本実施形態では、データ線駆動回路150の1段分には、シフトレジスタ160の一段分、論理回路部700(i)が含まれる。
Further, the data
図3は、本実施形態に係る論理回路部の構成を示す回路図である。 FIG. 3 is a circuit diagram showing a configuration of the logic circuit unit according to the present embodiment.
図3において、論理回路部700(i)は、イネーブル回路400及びバッファ回路500を備えている。
In FIG. 3, the logic circuit unit 700 (i) includes an enable
イネーブル回路400は、NAND回路410、NOR回路420及びインバータ430を有している。
The enable
NAND回路410は、2つの入力端のうち一方に、双方向シフトレジスタ160から出力された転送信号SR(i)が入力されると共に、2つの入力端のうち他方に、イネーブル信号ENB1又はENB2が入力される。尚、双方向シフトレジスタ160の奇数段目に対応する論理回路部700(i)(但し、i=1、3、5、…)に含まれるNAND回路410に、イネーブル信号ENB1が入力され、双方向シフトレジスタ160の偶数段目に対応する論理回路部700(i)(但し、i=2、4、6、…)に含まれるNAND回路410に、イネーブル信号ENB2が入力される。
In the
NOR回路420は、2つの入力端のうち一方に、NAND回路410の出力端が電気的に接続されると共に、2つの入力端のうち他方に、インバータ430の出力端が電気的に接続されている。
In the NOR
インバータ430は、入力端に低電源電位VSSXが供給されると共に、出力端がNOR回路420に電気的に接続されている。
The
尚、NAND回路410、NOR回路420及びインバータ430の各々は、複数のトランジスタを含んで構成されている。NAND回路410を構成する複数のトランジスタの各々のチャネル幅W6は、例えば40umである。NOR回路420を構成する複数のトランジスタの各々のチャネル幅W4は、例えば40umである。インバータ430を構成する複数のトランジスタの各々のチャネル幅W5は、例えば40umである。NAND回路410を構成する複数のトランジスタ、NOR回路420を構成する複数のトランジスタ、及びインバータ430を構成する複数のトランジスタは、夫々、本発明に係る「複数の第1トランジスタ」の一例である。
Note that each of the
バッファ回路500は、複数のインバータが電気的に接続されて構成されている。バッファ回路500は、電源配線602を介して供給される高電源電位VDDX及び電源配線601を介して供給される低電源電位VSSXによって駆動されている。より具体的には、バッファ回路500は、インバータ501及び502がデータ線114に沿った方向(即ち、Y方向)に2段直列接続されて構成されている。インバータ501の入力端は、イネーブル回路400の出力端(即ち、NOR回路420の出力端)に電気的に接続されており、インバータ502の出力端は、双方向シフトレジスタ160の一段分に対応する6個のサンプリング用トランジスタ141のゲート電極に電気的に接続されている。インバータ501及び502の各々では、4個のインバータが走査線112に沿った方向(即ち、X方向)に並列接続されて構成されている。即ち、インバータ501は、インバータ511、512、513及び514が並列接続されて構成されており、インバータ502は、インバータ521、522、523及び524が並列接続されて構成されている。これにより、インバータ501及び502の各々(即ち、一段分のインバータ)による駆動能力が高められている。
The
更に、インバータ511〜514及び521〜524は、いずれもチャネル幅方向がY方向に形成されたPチャネル型及びNチャネル型トランジスタを組み合わせた相補型トランジスタとして構成されている。即ち、インバータ511〜514及び521〜524は、いずれも、電源配線601から引き出された引出配線610と電源配線602から引き出された引出配線620との間において、Pチャネル型トランジスタ及びNチャネル型トランジスタが直列接続されて構成されている。尚、インバータ501を構成する複数のトランジスタ(即ち、インバータ511〜514の各々を構成するPチャネル型及びNチャネル型トランジスタ)の各々のチャネル幅W3は、例えば100umであり、インバータ502を構成する複数のトランジスタ(即ち、インバータ521〜524の各々を構成するPチャネル型及びNチャネル型トランジスタ)の各々のチャネル幅W2は、例えば300umである。このように、インバータ501を構成する複数のトランジスタの各々のチャネル幅W3よりもインバータ502を構成する複数のトランジスタの各々のチャネル幅W2のほうが大きいことにより、バッファ回路500全体で、高負荷に対応することができ、同時駆動可能なサンプリング用トランジスタ141の個数を増やすことが可能となっている。
Further, each of the inverters 511 to 514 and 521 to 524 is configured as a complementary transistor in which a P channel type transistor and an N channel type transistor whose channel width direction is formed in the Y direction are combined. That is, each of the inverters 511 to 514 and 521 to 524 includes a P-channel transistor and an N-channel transistor between the lead-out
尚、複数のサンプリング用トランジスタ141の各々のチャネル幅W1は、例えば600umである。
The channel width W1 of each of the plurality of
以上のように構成された論理回路部700(i)によって、転送信号SRiが出力されており且つイネーブル信号ENB1或いはENB2が出力されているときに、サンプリング信号Siが6個のサンプリング用トランジスタ141のゲート電極に供給される。そして、サンプリング信号Siが供給された6個のサンプリング用トランジスタ141を介して画像信号VID1〜VID6が、データ線114に供給され、データ線114が駆動される。
When the transfer signal SRi is output and the enable signal ENB1 or ENB2 is output by the logic circuit unit 700 (i) configured as described above, the sampling signal Si is output from the six
再び図1及び図2において、画像信号VID1〜VID6は、画像信号処理回路300より画像信号線711に、Xクロック信号等の各種タイミング信号に同期したタイミングで、伝送される。本実施形態では、イネーブル信号ENB1又はENB2により、画像信号VID1〜VID6の、画像信号供給線711に対する伝送タイミングに同期して、より具体的には画像信号VID1〜VID6の安定出力時にデータ線114を活性状態にするように制御している。
1 and 2 again, the image signals VID1 to VID6 are transmitted from the image
転送信号SRiは、論理回路部700(i)により、イネーブル信号ENB1又はENB2との論理積がとられた後、サンプリング信号Siとしてサンプリング回路140に供給される。
The transfer signal SRi is logically ANDed with the enable signal ENB1 or ENB2 by the logic circuit unit 700 (i) and then supplied to the
データ線駆動回路150において、第i段目(但し、i=1、2、3、…、n)に設けられた論理回路部700(i)が駆動されることにより、各段よりサンプリング信号S1〜Snが出力されて、サンプリング回路140に供給される。
In the data line driving
サンプリング回路140は、スイッチング素子としてのサンプリング用トランジスタ141を複数備えている。サンプリング用トランジスタ141は、片チャネル型トランジスタとして構成されている。そして、サンプリング回路140は、6本のデータ線114を1群とするデータ線群毎に、サンプリング信号S1〜Snに応じて、6相にシリアル−パラレル展開或いはシリアル−パラレル変換された、即ち相展開された画像信号VID1〜VID6を夫々サンプリングして、供給するものである。よって、本実施形態では、画像信号供給回路101の一段に着目すれば、該一段には、データ線駆動回路150の一段と、データ線駆動回路150の一段に対応する6個のサンプリング用トランジスタ141により構成される。尚、データ線駆動回路150の一段に対応する6個のサンプリング用トランジスタ141は、本発明に係る「複数の第2トランジスタ」の一例である。また、画像信号の相展開数(即ち、シリアル−パラレル展開される画像信号の系列数)に関しては、6相に限られるものでなく、9相、12相、24相、48相、96相、…などであってもよい。言い換えれば、データ線駆動回路150の一段に対応するサンプリング用トランジスタ141の個数は、6個に限られるものではなく、9、12個、24個、48個、96個、…などであってもよい。
The
詳細には、サンプリング回路140には、サンプリング用トランジスタ141が各データ線114の一端に設けられるとともに、各サンプリング用トランジスタ141のソース電極は、画像信号VID1〜VID6のいずれかが供給される画像信号線711に接続され、ドレイン電極はデータ線114に接続されている。また、サンプリング回路140において、各サンプリング用トランジスタ141のゲート電極には、データ線群に対応する6個のサンプリング用トランジスタ141毎に、図3を参照して上述したバッファ回路500の出力端が電気的に接続されており、サンプリング信号Siが供給される。
Specifically, in the
次に、上述した画像信号供給回路101の動作について、図2から図4を参照して説明する
図4は、本実施形態に係る画像信号供給回路に係る各種信号の経時的変化を示すタイミングチャートである。
Next, the operation of the above-described image
図4に示すように、画像信号供給回路101に含まれるデータ線駆動回路150では、双方向シフトレジスタ160に入力されたXスタートパルスDXは、Xクロック信号CLX及び反転Xクロック信号CLXinvにより、これらクロック信号の半周期単位でシフトされて、双方向シフトレジスタ160の各段からクロック信号の半周期分ずつ遅れた転送信号SR1〜SRnが順次出力される。
As shown in FIG. 4, in the data
転送信号SR1〜SRnは、データ線114の駆動期間を画像信号VID1〜VID6の安定出力期間と同期させるために、データ線駆動回路150のイネーブル回路400によりイネーブル信号ENB1又はENB2との論理積がとられ、サンプリング信号S1〜Snとして出力される。
The transfer signals SR1 to SRn are logically ANDed with the enable signal ENB1 or ENB2 by the
これにより、画像信号VID1〜VID6の伝送タイミングとサンプリング信号Siとの同期がとれると共に、更に、サンプリング用トランジスタ141におけるサンプルホールドのタイミングと、画像信号VID1〜VID6の伝送タイミングとの同期が確保できれば表示不良の発生を防止して、高品質な画像表示が可能となる。
As a result, the transmission timing of the image signals VID1 to VID6 can be synchronized with the sampling signal Si, and further, the display can be displayed if synchronization between the sampling hold timing in the
尚、以上においては、画像信号供給回路101に対して、2種のイネーブル信号ENB1及びENB2を供給する例について説明したが、1種或いは3種以上のENB信号でサンプリングするようにしてもよい。
In the above description, an example in which two types of enable signals ENB1 and ENB2 are supplied to the image
次に、上述したタイミング制御回路200の構成及び動作について、図1に加えて図5を参照して詳細に説明する。
Next, the configuration and operation of the above-described
図5は、本実施形態に係るタイミング制御回路の構成を示す回路図である。 FIG. 5 is a circuit diagram showing a configuration of the timing control circuit according to the present embodiment.
図5に示すように、タイミング制御回路200は、タイミング信号出力回路部200a及びタイミング調整回路部200bを備えている。
As shown in FIG. 5, the
タイミング信号出力回路部200aは、発振回路21、カウンタ22及びデコーダ23を備えている。発振回路21は、ドットクロックDCの数倍の周波数を有するクロック信号OSCIを出力する。カウンタ22は、水平同期信号HSYNCの立ち上がりに同期してリセットされ、カウンタ22は、リセットされた後は初期値よりクロック信号OSCIのパルス数をカウントする。ここで、カウンタ22には、リセットされた際のカウント値の初期値を入力する初期値入力端INITが設けられている。デコーダ23は、カウンタ22の出力値をデコードして、ドットクロックDC、XスタートパルスDX及びYスタートパルスDY、Xクロック信号CLX及びYクロック信号CLY、並びに、反転Xクロック信号CLXinv及び反転Yクロック信号CLYinv等の各種のタイミング信号を出力する。
The timing signal output circuit unit 200 a includes an
タイミング調整回路部200bは、レジスタ25及びカウンタ26を備えている。カウンタ26は、その入力端STARTにXスタートパルスDXが入力されると、クロック信号OSCIのカウントを開始するとともに、入力端STOPにモニタ回路27からモニタ信号MONが入力されると、カウントを終了させる。
The timing
これにより、Xクロック信号CLX及び反転Xクロック信号CLXinvの立上りや立下り周期を決定するクロック信号OSCIを基準として、XスタートパルスDXの出力タイミングに対するモニタ信号MONの出力タイミングの遅延量を、測定することが可能となる。このモニタ信号MONの出力タイミングの遅延量は、後述するモニタ回路27の構成及び機能により、画像信号供給回路101の少なくとも1段分における画像信号VID1〜VID6の出力タイミングの遅延量を間接的に示すものである。そして、モニタ信号MONの出力タイミングの遅延量に基づいてカウンタ22における初期値がプリセットされ、デコーダ23から出力されるドットクロックDC、XスタートパルスDX、Xクロック信号CLX等のタイミング信号は、モニタ信号MONの出力タイミングの遅延量に相当する時間だけ早いタイミングで出力されることになる。これにより、画像信号供給回路101における画像信号VID1〜VID6の出力タイミングが調整される。
Thus, the delay amount of the output timing of the monitor signal MON with respect to the output timing of the X start pulse DX is measured with reference to the clock signal OSCI that determines the rising and falling cycles of the X clock signal CLX and the inverted X clock signal CLXinv. It becomes possible. The delay amount of the output timing of the monitor signal MON indirectly indicates the delay amount of the output timing of the image signals VID1 to VID6 in at least one stage of the image
尚、レジスタ25は、記憶手段であり、垂直同期信号VSYNCに同期してカウンタ26のカウント結果をラッチする。
The
次に、上述したモニタ回路27の構成について、図1から図3に加えて図6を参照して詳細に説明する。
Next, the configuration of the
図6は、本実施形態に係るモニタ回路の構成を示す回路図である。 FIG. 6 is a circuit diagram showing a configuration of the monitor circuit according to the present embodiment.
図1において、モニタ回路27は、画像信号供給回路101における画像信号VID1〜VID6の出力タイミングを間接的にモニタリングするために設けられている。画像信号供給回路101の複数段では、夫々、データ線駆動回路150の各段を構成する回路素子による論理積等、或いは回路素子自体の特性、更には、サンプリング回路140におけるサンプリング用トランジスタ141の特性等によって信号遅延が発生し、Xクロック信号CLXに基づくタイミングより、画像信号VID1〜VID6の出力タイミングが遅延することがある。
In FIG. 1, the
図2及び図6において、モニタ回路27は、画像信号供給回路101の1段分を模擬するように構成されている。即ち、モニタ回路27は、データ線駆動回路150のシフトレジスタ160の一段分に対応するイネーブル回路400(図3参照)を模擬する単位回路271aと、該一段分に対応するバッファ回路500(図3参照)を模擬する単位回路271bとを含む論理回路部模擬部271と、データ線駆動回路150の一段に対応するサンプリング用トランジスタ114(図3参照)を模擬する3個のダミートランジスタ272とを有している。ここで、図2においては、簡単のため、3個のダミートランジスタ272のうち1個について図示し、その他2個については、図示を省略してある。尚、論理回路部模擬部271に含まれる単位回路271a及び272bの各々は、本発明に係る「第1モニタ回路部」の一例であり、3個のダミートランジスタ272は、本発明に係る「第2モニタ回路部」の一例である。
2 and 6, the
単位回路271aは、図3を参照して上述したNAND回路410、NOR回路420及びインバータ430を夫々模擬するための、NAND回路71、NOR回路72及びインバータ73aを含む構成となっている。
The
NAND回路71は、2つの入力端のうち一方に、XスタートパルスDXが入力されると共に、2つの入力端のうち他方に、低電源電位VSSXが供給されるように構成されている。
The
NOR回路72は、2つの入力端のうち一方に、NAND回路71の出力端が電気的に接続されると共に、2つの入力端のうち他方に、インバータ73aの出力端が電気的に接続されている。
In the NOR
インバータ73aは、入力端に低電源電位VSSXが供給されると共に、出力端がNOR回路72に電気的に接続されている。
The
NAND回路71、NOR回路72及びインバータ73aの各々は、複数のトランジスタを含んで構成されている。NAND回路71を構成する複数のトランジスタの各々のチャネル幅Wd6は、例えば20umである。NOR回路72を構成する複数のトランジスタの各々のチャネル幅Wd4は、例えば20umである。インバータ73aを構成する複数のトランジスタの各々のチャネル幅Wd5は、例えば20umである。本実施形態では、後に詳細に説明するが、(i)図3を参照して上述したNOR回路420を構成するトランジスタのチャネル幅W4に対するNOR回路72を構成するトランジスタのチャネル幅Wd4の比率Wd4/W4、(ii)図3を参照して上述したインバータ430を構成するトランジスタのチャネル幅W5に対するインバータ73aを構成するトランジスタのチャネル幅Wd5の比率Wd5/W5、及び(iii)図3を参照して上述したNAND回路410を構成するトランジスタのチャネル幅W6に対するNAND回路71を構成するトランジスタのチャネル幅Wd6の比率Wd6/W6は、互いに等しく、いずれも、例えば1/2(即ち、0.5)に設定されている。つまり、本実施形態では、単位回路271aを構成する複数のトランジスタの各々は、比率Wd4/W4=比率Wd5/W5=比率Wd6/W6=1/2の関係式が成立するように、形成されている。尚、NAND回路71を構成する複数のトランジスタ、NOR回路72を構成する複数のトランジスタ及びインバータ73aを構成する複数のトランジスタは、夫々、本発明に係る「第1ダミートランジスタ」の一例である。
Each of the
NAND回路71、NOR回路72及びインバータ73aは、各々に含まれるトランジスタのチャネル幅が、NAND回路410、NOR回路420及びインバータ430の各々に含まれるトランジスタのチャネル幅と異なる点を除いては、NAND回路410、NOR回路420及びインバータ430の各々と概ね同様に構成されており、NAND回路410、NOR回路420及びインバータ430の各々に含まれるトランジスタと同じ個数のトランジスタによって構成されている。
The
次に、図6に加えて図7を参照して、NAND回路71の回路構成について説明する。
Next, the circuit configuration of the
図7は、本実施形態に係るモニタ回路に含まれるNAND回路の回路構成を示す回路図である。 FIG. 7 is a circuit diagram showing a circuit configuration of a NAND circuit included in the monitor circuit according to the present embodiment.
図7において、NAND回路71は、Pチャネル型トランジスタ810、Nチャネル型トランジスタ820、Nチャネル型トランジスタ830及びPチャネル型トランジスタ840を備えている。Pチャネル型トランジスタ810及びNチャネル型トランジスタ820の各々のゲート電極は、入力端α(図6も参照)に電気的に接続されており、XスタートパルスDXが入力される。Pチャネル型トランジスタ810は、ソースが電源配線602に電気的に接続されており、ドレインが出力端OUT(図6も参照)に電気的に接続されている。Nチャネル型トランジスタ820は、ソースがNチャネル型トランジスタ830のドレインに電気的に接続されており、ドレインが出力端OUTに電気的に接続されている。Nチャネル型トランジスタ830は、ソースが電源配線601に電気的に接続されている。Nチャネル型トランジスタ830のゲート電極は、入力端β(図6も参照)に電気的に接続されており、高電源電位VDDXが供給される。Pチャネル型トランジスタ840は、ソースが電源配線602に電気的に接続されており、ドレインが出力端OUTに電気的に接続されている。Pチャネル型トランジスタ840のゲート電極は、入力端β(図6も参照)に電気的に接続されており、高電源電位VDDXが供給される。Pチャネル型トランジスタ810、Nチャネル型トランジスタ820、Nチャネル型トランジスタ830及びPチャネル型トランジスタ840の各々のチャネル幅W6dは、上述したように、例えば20umである。
In FIG. 7, the
尚、本実施形態では、図3を参照して上述したNAND回路410は、NAND回路71と概ね同様に、4個のトランジスタから構成されているが、上述したように、NAND回路410を構成するトランジスタのチャネル幅W6に対するNAND回路71を構成する4個のトランジスタ(即ち、Pチャネル型トランジスタ810、Nチャネル型トランジスタ820、Nチャネル型トランジスタ830及びPチャネル型トランジスタ840)のチャネル幅Wd6の比率は、例えば1/2である。
In the present embodiment, the
再び図6に戻り、単位回路271bには、図3を参照して上述したインバータ501及び502を夫々模擬するための、インバータ73b及び73cが含まれている。インバータ73b及び73cは、データ線114に沿った方向(即ち、Y方向)に、直列接続されて構成されている。インバータ73bの入力端は、単位回路271aの出力端(即ち、NOR回路72の出力端)に電気的に接続されており、インバータ73cの出力端は、後述する3個のダミートランジスタ272のゲート電極に電気的に接続されている。インバータ73b及び73cの各々では、2個のインバータが走査線112に沿った方向(即ち、X方向)に並列接続されて構成されている。即ち、インバータ73bは、インバータ711及び712が並列接続されて構成されており、インバータ73cは、インバータ721及び722が並列接続されて構成されている。
Returning to FIG. 6, the
更に、インバータ711及び712並びに721及び722は、図3を参照して上述したインバータ511〜514及び521〜524と概ね同様に、いずれもチャネル幅方向がY方向に形成されたPチャネル型及びNチャネル型トランジスタを組み合わせた相補型トランジスタとして構成されている。即ち、インバータ711及び712並びに721及び722は、いずれも、電源配線601から引き出された引出配線611と電源配線602から引き出された引出配線621との間において、Pチャネル型トランジスタ及びNチャネル型トランジスタが直列接続されて構成されている。
Furthermore, the
尚、インバータ73bを構成する複数のトランジスタ(即ち、インバータ711及び712の各々を構成するPチャネル型及びNチャネル型トランジスタ)の各々のチャネル幅Wd3は、例えば100umであり、インバータ73cを構成する複数のトランジスタ(即ち、インバータ721及び724の各々を構成するPチャネル型及びNチャネル型トランジスタ)の各々のチャネル幅Wd2は、例えば300umである。即ち、インバータ73bを構成する複数のトランジスタの各々のチャネル幅Wd3は、図3を参照して上述したインバータ501を構成する複数のトランジスタの各々のチャネル幅W3と互いに同じであり、インバータ73cを構成する複数のトランジスタの各々のチャネル幅Wd2は、図3を参照して上述したインバータ502を構成する複数のトランジスタの各々のチャネル幅W2と互いに同じである。本実施形態では、(i)図3を参照して上述したインバータ502を構成するトランジスタの個数N2(本実施形態では4個)に対するインバータ73cを構成するトランジスタの個数Nd2の比率Nd2/N2、及び(ii)図3を参照して上述したインバータ501を構成するトランジスタの個数N3(本実施形態では4個)に対するインバータ73bを構成するトランジスタの個数Nd3の比率Nd3/N3は、互いに等しく、いずれも、例えば1/2(即ち、0.5)に設定されている。つまり、本実施形態では、単位回路271bを構成する複数のトランジスタは、比率Nd2/N2=比率Nd3/N3=1/2の関係式が成立するように、形成されている。
The channel width Wd3 of each of the plurality of transistors constituting the
3個のダミートランジスタ272は、本発明に係る「複数の第2ダミートランジスタ」の一例であり、図3を参照して上述した6個のサンプリング用トランジスタ141を模擬するための、互いに並列接続されたトランジスタである。ダミートランジスタ272は、サンプリング用トランジスタ141の構成に対応させて、例えば、Nチャネル型或いはPチャネル型トランジスタにより形成されるとよい。ダミートランジスタ272のソースは、電源配線601に電気的に接続されており、低電源電位VSSXが供給される。ダミートランジスタ272のゲート電極は、上述したインバータ73cの出力端に電気的に接続されている。ダミートランジスタ272のドレインは、抵抗素子30を介してモニタリング端子29に電気的に接続されている。
The three
尚、本実施形態では、3個のダミートランジスタ272の各々のチャネル幅Wd1は、例えば600umである。
In the present embodiment, the channel width Wd1 of each of the three
以上のように構成されたモニタ回路27においては、当該モニタ回路27によって模擬された、データ線駆動回路150の一段及び該一段に対応するサンプリング用トランジスタ141の夫々の動作を模擬することができる。従って、モニタ回路27を動作させて、モニタリング端子29から出力されるモニタ信号MONの出力タイミングを測定することにより、データ線駆動回路150の一段及び該一段に対応するサンプリング用トランジスタ141における信号遅延に基づく画像信号VID1〜VID6の出力タイミングを間接的に測定することができる。
In the
次に、上述したモニタ回路27の具体的な構成について、図8及び図9を参照して詳細に説明する。
Next, a specific configuration of the above-described
図8は、図6を参照して上述した3個のダミートランジスタ272及び単位回路271bの具体的な構成を示す平面図である。
FIG. 8 is a plan view showing a specific configuration of the three
図8において、モニタ回路27は、3個のダミートランジスタ272と、単位回路271bとを備えている。
In FIG. 8, the
ダミートランジスタ272は、素子基板上に形成された半導体層272aと、半導体層272aよりもゲート絶縁膜を介して上層側に形成されたゲート電極272Gと、ゲート電極272Gよりも層間絶縁膜を介して上層側に形成されたソース配線272Sと、ソース配線272と同層に配置されたドレイン配線272Dとを備えている。
The
半導体層272aには、ゲート電極272Gからの電界によりチャネルが形成されるチャネル領域と、ソース配線272Sとコンタクトホール901を介して電気的に接続されるソース領域と、ドレイン配線272Dとコンタクトホール902を介して電気的に接続されるドレイン領域とが形成されている。
In the semiconductor layer 272a, a channel region in which a channel is formed by an electric field from the gate electrode 272G, a source region electrically connected to the
ゲート電極272Gは、後述するPチャネル型トランジスタ721p、Nチャネル型トランジスタ271n、Pチャネル型トランジスタ722p及びNチャネル型トランジスタ272nの各々のドレインに電気的に接続されている。
The gate electrode 272G is electrically connected to the drains of a P-
ソース配線272Sは、電源配線601から引き出された引出配線の一部として形成されており、低電源電位VSSXが供給される。
The
ドレイン配線272Dは、抵抗素子30(図6参照)に電気的に接続されている。 The drain wiring 272D is electrically connected to the resistance element 30 (see FIG. 6).
尚、本実施形態では、ダミートランジスタ272のチャネル幅Wd1は、例えば600umであり、図3を参照して上述したサンプリング用トランジスタ41のチャネル幅W1と互いに同じ大きさである。
In this embodiment, the channel width Wd1 of the
単位回路271bは、インバータ711(図6参照)を構成するPチャネル型トランジスタ711p及びNチャネル型トランジスタ711nと、インバータ712(図6参照)を構成するPチャネル型トランジスタ712p及びNチャネル型トランジスタ712nと、インバータ721(図6参照)を構成するPチャネル型トランジスタ721p及びNチャネル型トランジスタ721nと、インバータ722(図6参照)を構成するPチャネル型トランジスタ722p及びNチャネル型トランジスタ722nとを備えている。
The
Nチャネル型トランジスタ711nは、素子基板上に形成された半導体層711naと、半導体層711naよりもゲート絶縁膜を介して上層側に形成されたゲート電極711nGと、ゲート電極711nGよりも層間絶縁膜を介して上層側に形成されたソース配線711nSと、ソース配線711nSと同層に配置されたドレイン配線711nDとを備えている。
The N-
半導体層711naには、ゲート電極711nGからの電界によりチャネルが形成されるN型チャネル領域と、ソース配線711nSとコンタクトホール909を介して電気的に接続されるソース領域と、ドレイン配線711nDとコンタクトホール910を介して電気的に接続されるドレイン領域とが形成されている。
In the semiconductor layer 711na, an N-type channel region in which a channel is formed by an electric field from the gate electrode 711nG, a source region electrically connected to the source wiring 711nS through the
ゲート電極711nGは、単位回路271aの出力信号が入力される入力配線950に電気的に接続されている。
The gate electrode 711nG is electrically connected to an
ソース配線711nSは、電源配線601から引き出された引出配線611の一部として形成されており、低電源電位VSSXが供給される。
The source wiring 711nS is formed as a part of the
ドレイン配線711nDは、後述するPチャネル型トランジスタ721p、Nチャネル型トランジスタ721n、Pチャネル型トランジスタ722p及びNチャネル型トランジスタ722nの各々のゲート電極とコンタクトホール908を介して電気的に接続されている。
The drain wiring 711nD is electrically connected to each gate electrode of a P-
Pチャネル型トランジスタ711pは、Nチャネル型トランジスタ711nと概ね同様に、素子基板上に形成された半導体層と、この半導体層よりもゲート絶縁膜を介して上層側に形成されたゲート電極711pGと、ゲート電極711pGよりも層間絶縁膜を介して上層側に形成されたソース配線と、このソース配線と同層に配置されたドレイン配線とを備えている。
The P-
Pチャネル型トランジスタ711pの半導体層には、ゲート電極711pGからの電界によりチャネルが形成されるP型チャネル領域と、ソース配線とコンタクトホールを介して電気的に接続されるソース領域と、ドレイン配線とコンタクトホールを介して電気的に接続されるドレイン領域とが形成されている。
In the semiconductor layer of the P-
ゲート電極711pGは、ゲート電極711nGと同様に、単位回路271aの出力信号が入力される入力配線950に電気的に接続されている。
Similarly to the gate electrode 711nG, the gate electrode 711pG is electrically connected to the
Pチャネル型トランジスタ711pのソース配線は、電源配線602から引き出された引出配線621の一部として形成されており、高電源電位VDDXが供給される。
The source wiring of the P-
Pチャネル型トランジスタ711pのドレイン配線は、上述したドレイン配線711nDと同様に、後述するPチャネル型トランジスタ721p、Nチャネル型トランジスタ721n、Pチャネル型トランジスタ722p及びNチャネル型トランジスタ722nの各々のゲート電極とコンタクトホール908を介して電気的に接続されている。
Similarly to the drain wiring 711nD described above, the drain wiring of the P-
Pチャネル型トランジスタ712pは、Pチャネル型トランジスタ711pと概ね同様に構成されている。Nチャネル型トランジスタ712nは、Nチャネル型トランジスタ711nと概ね同様に構成されている。
The P-
尚、本実施形態では、インバータ73b(図6参照)を構成する4個のトランジスタ(即ち、Pチャネル型トランジスタ711p、Nチャネル型トランジスタ711n、Pチャネル型トランジスタ712p及びNチャネル型トランジスタ712n)の各々のチャネル幅Wd3は、例えば100umであり、インバータ501(図3参照)を構成する8個のトランジスタの各のチャネル幅W3と互いに同じ大きさである。
In the present embodiment, each of four transistors (that is, a P-
Nチャネル型トランジスタ721nは、素子基板上に形成された半導体層721naと、半導体層721naよりもゲート絶縁膜を介して上層側に形成されたゲート電極721nGと、ゲート電極721nGよりも層間絶縁膜を介して上層側に形成されたソース配線721nSと、ソース配線721nSと同層に配置されたドレイン配線721nDとを備えている。
The N-
半導体層721naには、ゲート電極721nGからの電界によりチャネルが形成されるN型チャネル領域と、ソース配線721nSとコンタクトホール903を介して電気的に接続されるソース領域と、ドレイン配線721nDとコンタクトホール904を介して電気的に接続されるドレイン領域とが形成されている。
In the semiconductor layer 721na, an N-type channel region in which a channel is formed by an electric field from the gate electrode 721nG, a source region electrically connected to the source wiring 721nS through the
ゲート電極721nGは、上述したPチャネル型トランジスタ711p、Nチャネル型トランジスタ711n、Pチャネル型トランジスタ712p及びNチャネル型トランジスタ712nのドレイン配線とコンタクトホール908を介して電気的に接続されている。
The gate electrode 721nG is electrically connected to the drain wiring of the above-described P-
ソース配線721nSは、電源配線601から引き出された引出配線611の一部として形成されており、低電源電位VSSXが供給される。
The source wiring 721nS is formed as a part of the
ドレイン配線721pDは、上述した3個のダミートランジスタ272のゲート電極272Gとコンタクトホール907を介して電気的に接続されている。
The drain wiring 721pD is electrically connected to the gate electrodes 272G of the three
Pチャネル型トランジスタ721pは、素子基板上に形成された半導体層と、この半導体層よりもゲート絶縁膜を介して上層側に形成されたゲート電極721pGと、ゲート電極721pGよりも層間絶縁膜を介して上層側に形成されたソース配線721pSと、ソース配線721pSと同層に配置されたドレイン配線721pDとを備えている。
The P-
Pチャネル型トランジスタ721pの半導体層には、ゲート電極721pGからの電界によりチャネルが形成されるP型チャネル領域と、ソース配線721pSとコンタクトホール905を介して電気的に接続されるソース領域と、ドレイン配線721pDとコンタクトホール906を介して電気的に接続されるドレイン領域とが形成されている。
In the semiconductor layer of the P-
ゲート電極721pGは、上述したゲート電極721nGと同様に、上述したPチャネル型トランジスタ711p、Nチャネル型トランジスタ711n、Pチャネル型トランジスタ712p及びNチャネル型トランジスタ712nのドレイン配線とコンタクトホール908を介して電気的に接続されている。
Similarly to the gate electrode 721nG described above, the gate electrode 721pG is electrically connected to the drain wiring of the above-described P-
ソース配線721pSは、電源配線602から引き出された引出配線621の一部として形成されており、高電源電位VDDXが供給される。
The source wiring 721pS is formed as a part of the
ドレイン配線721pDは、上述したドレイン配線721nDと同様に、上述した3個のダミートランジスタ272のゲート電極272Gとコンタクトホール907を介して電気的に接続されている。
Similarly to the drain wiring 721nD described above, the drain wiring 721pD is electrically connected to the gate electrodes 272G of the three
Pチャネル型トランジスタ722pは、Pチャネル型トランジスタ721pと概ね同様に構成されている。Nチャネル型トランジスタ722nは、Nチャネル型トランジスタ721nと概ね同様に構成されている。
The P-
尚、本実施形態では、インバータ73c(図6参照)を構成する4個のトランジスタ(即ち、Pチャネル型トランジスタ721p、Nチャネル型トランジスタ721n、Pチャネル型トランジスタ722p及びNチャネル型トランジスタ722n)の各々のチャネル幅Wd2は、例えば100umであり、インバータ502(図3参照)を構成する8個のトランジスタの各のチャネル幅W2と互いに同じ大きさである。
In this embodiment, each of four transistors (that is, a P-
図9は、図6及び図7を参照して上述したNAND回路71の具体的な構成を示す平面図である。
FIG. 9 is a plan view showing a specific configuration of the
図9において、NAND回路71は、Pチャネル型トランジスタ810、Nチャネル型トランジスタ820、Nチャネル型トランジスタ830及びPチャネル型トランジスタ840を備えている。
In FIG. 9, the
Pチャネル型トランジスタ810及びPチャネル型トランジスタ840は、共通の半導体層810aを有している。Pチャネル型トランジスタ810は、入力端β(図6も参照)に電気的に接続された入力配線960の一部として形成されたゲート電極810Gを有している。Pチャネル型トランジスタ840は、入力端α(図6も参照)に電気的に接続された入力配線970の一部として形成されたゲート電極840Gを有している。
The P-
半導体層810aには、ゲート電極810Gからの電界によりチャネルが形成されるP型チャネル領域と、ゲート電極840Gからの電界によりチャネルが形成されるP型チャネル領域と、第1出力配線990にコンタクトホール913を介して電気的に接続されるドレイン領域と、第1出力配線990にコンタクトホール915を介して電気的に接続されるドレイン領域とが形成されている。更に、半導体層810aには、ゲート電極810Gからの電界によりチャネルが形成されるP型チャネル領域とゲート電極840Gからの電界によりチャネルが形成されるP型チャネル領域との間に、電源配線602から引き出される引出配線622にコンタクトホール914を介して電気的に接続される、Pチャネル型トランジスタ810及びPチャネル型トランジスタ840に共通のソース領域が形成されている。
The
Nチャネル型トランジスタ820及びNチャネル型トランジスタ830は、共通の半導体層820aを有している。Nチャネル型トランジスタ820は、入力端α(図6も参照)に電気的に接続された入力配線970の一部として形成されたゲート電極820Gを有している。Nチャネル型トランジスタ830は、入力端β(図6も参照)に電気的に接続された入力配線960の一部として形成されたゲート電極830Gを有している。
The N-
半導体層820aには、ゲート電極820Gからの電界によりチャネルが形成されるN型チャネル領域と、ゲート電極830Gからの電界によりチャネルが形成されるN型チャネル領域と、電源配線601から引き出される引出配線612にコンタクトホール911を介して電気的に接続されるソース領域と、第1出力配線990にコンタクトホール912を介して電気的に接続されるドレイン領域とが形成されている。更に、半導体層820aには、ゲート電極820Gからの電界によりチャネルが形成されるN型チャネル領域と、ゲート電極830Gからの電界によりチャネルが形成されるN型チャネル領域との間に、Nチャネル型トランジスタ820のドレイン領域及びNチャネル型トランジスタ830のソース領域としての、ソース・ドレイン領域が形成されている。
In the semiconductor layer 820a, an N-type channel region in which a channel is formed by an electric field from the
第1出力配線990は、コンタクトホール916を介して第2出力配線980と電気的に接続されている。第2出力配線980は、入力配線960及び970と同層に配置されている。第1出力配線990は、第2出力配線980よりも層間絶縁膜を介して上層側に配置されている。
The
尚、本実施形態では、NAND回路71を構成する4個のトランジスタ(即ち、Pチャネル型トランジスタ810、Nチャネル型トランジスタ820、Nチャネル型トランジスタ830及びPチャネル型トランジスタ840)の各々のチャネル幅Wd6は、例えば20umであり、NAND回路410(図3参照)を構成する4個のトランジスタの各々のチャネル幅W6の1/2倍である。
In this embodiment, the channel width Wd6 of each of the four transistors constituting the NAND circuit 71 (that is, the P-
次に、本実施形態に係るモニタ回路の特徴的な構成について、主に図3及び図6を参照して説明する。 Next, a characteristic configuration of the monitor circuit according to the present embodiment will be described mainly with reference to FIGS.
図3及び図6において、本実施形態では、論理回路部模擬部271を構成する複数のトランジスタは、論理回路部700(即ち、イネーブル回路400及びバッファ回路500)を構成する複数のトランジスタよりも、チャネル幅が小さくなるように又は個数が少なくなるように、形成されている。具体的には、単位回路271aを構成する複数のトランジスタは、イネーブル回路400を構成する複数のトランジスタよりも、チャネル幅が小さくなるように形成され、単位回路271bのインバータ73b及び73cを夫々構成する複数のトランジスタは、バッファ回路500のインバータ501及び502を夫々構成する複数のトランジスタよりも個数が少なくなるように、形成されている。更に、ダミートランジスタ272は、模擬すべき6個のサンプリング用トランジスタ141(言い換えれば、データ線駆動回路150の一段に対応するサンプリング用トランジスタ141)よりも少ない個数(本実施形態では3個)となるように形成されている。
3 and 6, in the present embodiment, the plurality of transistors constituting the logic circuit
本実施形態では特に、(i)イネーブル回路400を構成する複数のトランジスタのチャネル幅W4、W5及びW6(本実施形態では、チャネル幅W4、W5及びW6は、互いに同じ大きさであり、いずれも例えば40umである)に対する単位回路271aを構成する複数のトランジスタのチャネル幅Wd4、Wd5及びWd6(本実施形態では、チャネル幅Wd4、Wd5及びWd6は、互いに同じ大きさであり、いずれも例えば20umである)の比率と、(ii)インバータ501及び502を夫々構成するトランジスタの個数(本実施形態では、8個)に対するインバータ73b及び73cを夫々構成するトランジスタの個数(本実施形態では、4個)の比率と、(iii)模擬すべき、データ線駆動回路150の一段に対応するサンプリング用トランジスタ141の個数(本実施形態では、6個)に対するダミートランジスタ272の個数(本実施形態では、3個)の比率は、互いに等しく、いずれも1/2である。
In this embodiment, in particular, (i) the channel widths W4, W5, and W6 of the plurality of transistors constituting the enable circuit 400 (in this embodiment, the channel widths W4, W5, and W6 are the same in size, For example, the channel widths Wd4, Wd5, and Wd6 of the plurality of transistors that form the
よって、モニタ回路27のサイズを小さくする或いは縮小する(即ち、モニタ回路27をシュリンクする)ことができると共に、モニタ回路27が出力するモニタ信号MONの遅延量を、画像信号供給回路101のうちモニタ回路27が模擬すべき回路部分(即ち、データ線駆動回路150の一段に対応する論理回路部700(i)及び該一段に対応する6個のサンプリング用トランジスタ141)における信号の遅延量と殆ど或いは全く同じにすることができる。言い換えれば、画像信号供給回路1010の一部を模擬するというモニタ回路27の本来の機能を適切に維持しつつ、モニタ回路27を形成するためだけの素子基板上の面積を小さくすることができる。従って、画像信号供給回路101において生じる画像信号の出力タイミングの遅延を、モニタ信号MONによって精度良くモニタリングすることが可能となると共に、素子基板上の周辺領域を画像表示領域110に対して狭めることが可能となり、画像表示領域110を狭めることなく素子基板のサイズを小さくすることが可能となる。この結果、当該液晶装置1を小型化することが可能となる。このような液晶装置1の小型化によって、液晶装置1を製造する製造コストの低減も可能となる。
Accordingly, the size of the
尚、(i)イネーブル回路400を構成する複数のトランジスタのチャネル幅W4、W5及びW6に対する単位回路271aを構成する複数のトランジスタのチャネル幅Wd4、Wd5及びWd6の比率と、(ii)インバータ501及び502を夫々構成するトランジスタの個数に対するインバータ73b及び73cを夫々構成するトランジスタの個数の比率と、(iii)模擬すべき、データ線駆動回路150の一段に対応するサンプリング用トランジスタ141の個数に対するダミートランジスタ272の個数の比率は、互いに等しければよく、例えば1/3など、1/2とは異なる他の値であってもよい。この場合にも、画像信号供給回路101において生じる画像信号の出力タイミングの遅延を、精度良くモニタリングすることができると共に、当該液晶装置を小型化することができる。
(I) the ratio of the channel widths Wd4, Wd5 and Wd6 of the plurality of transistors constituting the
図3及び図6において、本実施形態では特に、イネーブル回路400を構成する複数のトランジスタの個数と、単位回路271aを構成する複数のトランジスタの個数とは互いに同じであり、サンプリング用トランジスタ141のチャネル幅W1とダミートランジスタ272のチャネル幅Wd1とは互いに同じ大きさであり、(i)イネーブル回路400を構成する複数のトランジスタの各々のチャネル幅W4、W5及びW6(本実施形態では、例えば40um)に対する単位回路271aを構成するトランジスタの各々のチャネル幅Wd4、Wd5及びWd6(本実施形態では、例えば20um)の比率と、(ii)模擬すべき、データ線駆動回路150の一段に対応するサンプリング用トランジスタ141の個数(本実施形態では、6個)に対するダミートランジスタ272の個数(本実施形態では、3個)の比率が、互いに等しい。
3 and 6, in the present embodiment, in particular, the number of transistors constituting the enable
よって、単位回路271aを構成する複数のトランジスタ(例えば、図9を参照して上述したトランジスタ810、820、830及び840)の各々を、イネーブル回路400を構成する複数のトランジスタと比較して、チャネル幅方向(即ち、例えば図3、図6或いは図9におけるY方向)に小さく形成することができると共に、3個のダミートランジスタ272を、6個のサンプリング用トランジスタ141と比較して、チャネル幅方向に交わる方向(言い換えれば、チャネル長方向、即ち、図3或いは図6におけるX方向)に小さく形成することができる。言い換えれば、単位回路271aを構成する複数のトランジスタが、イネーブル回路400を構成する複数のトランジスタに対して縮小される方向と、3個のダミートランジスタ272が、6個のサンプリング用トランジスタ141に対して縮小される方向とを互いに異なるように、単位回路271aを構成する複数のトランジスタ及び3個のダミートランジスタ272を形成することができる。よって、単位回路271aを構成する複数のトランジスタ及び3個のダミートランジスタ272を、素子基板上における限られた領域に比較的容易にレイアウトすることが可能となる。
Therefore, each of the plurality of transistors included in the
以上説明したように、本実施形態に係る液晶装置1によれば、画像信号供給回路101において生じる画像信号の出力タイミングの遅延を、精度良くモニタリングすることができると共に、当該液晶装置を小型化することができる。
As described above, according to the
以上の実施形態に係る液晶装置1の具体的な全体構成について、図10及び図11を参照して説明する。
A specific overall configuration of the
図10は、TFTアレイ基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図11は、図10のH−H’断面図である。
FIG. 10 is a plan view of the
図10及び図11において、素子基板としてのTFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域110の周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
10 and 11, a
図10において、シール材52が配置されたシール領域の内側に並行して、画像表示領域110の額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。
In FIG. 10, a light-shielding frame light-shielding
シール材52が配置されたシール領域の外側に位置する領域には、データ線114に画像信号を所定タイミングで供給することによりデータ線114を駆動する画像信号供給回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。また、この一辺に隣接する2辺のいずれかに沿って、走査線112に走査信号を所定タイミングで供給することにより走査線112を駆動する走査線駆動回路130が設けられている。尚、走査線112に供給される走査信号遅延が問題になる場合には、走査線駆動回路130を、画像信号供給回路101及び外部回路接続端子102が設けられたTFTアレイ基板10の一辺に隣接する2辺に沿って設けるようにしてもよい。この場合、TFTアレイ基板10の残る一辺に沿って設けられた複数の配線によって、二つの走査線駆動回路130は互いに接続されるようにする。或いは、画像信号供給回路101を画像表示領域110の両側に配置させてもよい。
An image
また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
On the
図11において、TFTアレイ基板10上には、ここでは図示を省略するが、図1を参照して上述した画素スイッチング用のTFT116や走査線112、データ線114等の配線が作り込まれた積層構造が形成される。画像表示領域110には、TFT116や走査線112、データ線114等の配線の上層に、ITO(Indium Tin Oxide)等の透明材料からなる画素電極118がマトリクス状に設けられている。画素電極118上には、配向膜が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域110内で、例えば格子状等にパターニングされている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極118と対向してベタ状に形成されている。対向電極21上には配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
In FIG. 11, on the
尚、TFTアレイ基板10上には、これら画像信号供給回路101、走査線駆動回路130等に加えて、複数のデータ線114に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
On the
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described.
先ず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図12は、プロジェクタの構成例を示す平面図である。この図12に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
First, a projector using this liquid crystal device as a light valve will be described. FIG. 12 is a plan view showing a configuration example of the projector. As shown in FIG. 12, a projector 1100 is provided with a
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
The configurations of the
ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。
Here, paying attention to the display images by the
尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
In addition, since light corresponding to each primary color of R, G, and B is incident on the
尚、図12を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic device described with reference to FIG. 12, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。 In addition to the liquid crystal device described in the above embodiment, the present invention also includes a reflective liquid crystal device (LCOS) in which elements are formed on a silicon substrate, a plasma display (PDP), a field emission display (FED, SED), The present invention can also be applied to an organic EL display, a digital micromirror device (DMD), an electrophoresis apparatus, and the like.
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.
27…モニタ回路、101…画像信号供給回路、114…データ線、140…サンプリング回路、141…サンプリング用トランジスタ、150…データ線駆動回路、160…双方向シフトレジスタ、271a、271b…単位回路、271…論理回路部模擬部、272…ダミートランジスタ、400…イネーブル回路、500…バッファ回路、700…論理回路部、771…画像信号供給線 27, monitor circuit, 101, image signal supply circuit, 114, data line, 140, sampling circuit, 141, sampling transistor, 150, data line driving circuit, 160, bidirectional shift register, 271a, 271b, unit circuit, 271 ... Logic circuit part simulation part, 272 ... Dummy transistor, 400 ... Enable circuit, 500 ... Buffer circuit, 700 ... Logic circuit part, 771 ... Image signal supply line
Claims (4)
転送信号を順次出力するシフトレジスタと、
前記転送信号を整形して、サンプリング信号として出力する論理回路部と、
前記サンプリング信号に応じて、画像信号を前記複数のデータ線に供給するサンプリング回路とを含んでなる画像信号供給部と、
前記論理回路部および前記画像信号供給部に対応して設けられたモニタ回路部と、を有し、
前記論理回路部は、イネーブル回路と、バッファ回路と、を含み、
前記モニタ回路部は、
前記イネーブル回路に含まれる複数の第1トランジスタに対応して設けられ、前記複数の第1トランジスタと同じ個数である複数の第1ダミートランジスタと、
前記サンプリング回路に含まれる複数の第2トランジスタに対応して設けられ、前記複数の第2トランジスタよりも少ない個数である複数の第2ダミートランジスタと、
前記バッファ回路に含まれる複数の第3トランジスタに対応して設けられ、前記複数の第3トランジスタよりも少ない個数である複数の第3ダミートランジスタと、を含み、
前記複数の第2ダミートランジスタおよび前記複数の第3ダミートランジスタは、いずれも第1方向に沿って配列し、かつ、前記第1方向と交差した第2方向にチャネル幅を有するように配置され、
前記複数の第1ダミートランジスタは、前記第2方向にチャネル幅を有するように配置され、
前記複数の第2トランジスタの個数と前記複数の第2ダミートランジスタの個数との比は、前記複数の第3トランジスタの個数と前記複数の第3ダミートランジスタの個数との比と等しい所定の比であり、かつ、
前記複数の第1トランジスタの各々のチャネル幅と前記複数の第1ダミートランジスタの各々のチャネル幅との比と等しい所定の比であることを特徴とする電気光学装置。 A plurality of data lines provided in the image display area;
A shift register that sequentially outputs transfer signals;
A logic circuit unit that shapes the transfer signal and outputs the signal as a sampling signal;
An image signal supply unit including a sampling circuit for supplying an image signal to the plurality of data lines according to the sampling signal;
A monitor circuit unit provided corresponding to the logic circuit unit and the image signal supply unit,
The logic circuit unit includes an enable circuit and a buffer circuit,
The monitor circuit unit is
A plurality of first dummy transistors provided corresponding to the plurality of first transistors included in the enable circuit and having the same number as the plurality of first transistors;
A plurality of second dummy transistors provided corresponding to the plurality of second transistors included in the sampling circuit and having a smaller number than the plurality of second transistors;
A plurality of third dummy transistors provided corresponding to the plurality of third transistors included in the buffer circuit and having a smaller number than the plurality of third transistors,
The plurality of second dummy transistors and the plurality of third dummy transistors are all arranged along a first direction and arranged to have a channel width in a second direction intersecting the first direction,
The plurality of first dummy transistors are arranged to have a channel width in the second direction,
The ratio between the number of the plurality of second transistors and the number of the plurality of second dummy transistors is a predetermined ratio equal to the ratio between the number of the plurality of third transistors and the number of the plurality of third dummy transistors. Yes, and
Electro-optical device which is a ratio equal to a predetermined ratio of each channel width of the first dummy transistor each channel width of said plurality of said plurality of first transistors.
前記複数の第2トランジスタの各々のチャネル幅は、前記複数の第2ダミートランジスタの各々のチャネル幅と等しく、
前記複数の第3トランジスタの各々のチャネル幅は、前記複数の第3ダミートランジスタの各々のチャネル幅と等しいことを特徴とする電気光学装置。 The electro-optical device according to claim 1.
Each of the channel widths of the plurality of second transistors is equal to each of the channel width of the plurality of second dummy transistor,
Wherein each of the plurality of channel width of the third transistor, an electro-optical device, characterized in that equal to the respective channel widths of the plurality of third dummy transistor.
前記複数の第2ダミートランジスタと前記複数の第3ダミートランジスタとの間に、前記第1方向に沿って延在した電源配線を有し、
前記電源配線は、前記第2方向に沿って引き出された複数の引き出し配線によって前記複数の第2ダミートランジスタの各々および前記複数の第3ダミートランジスタの各々に電気的に接続されていることを特徴とする電気光学装置。 The electro-optical device according to claim 1,
A power supply wiring extending along the first direction between the plurality of second dummy transistors and the plurality of third dummy transistors;
The power supply wiring is electrically connected to each of the plurality of second dummy transistors and each of the plurality of third dummy transistors by a plurality of extraction wirings drawn out along the second direction. An electro-optical device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008312996A JP5407311B2 (en) | 2008-12-09 | 2008-12-09 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008312996A JP5407311B2 (en) | 2008-12-09 | 2008-12-09 | Electro-optical device and electronic apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010139535A JP2010139535A (en) | 2010-06-24 |
JP2010139535A5 JP2010139535A5 (en) | 2011-12-08 |
JP5407311B2 true JP5407311B2 (en) | 2014-02-05 |
Family
ID=42349772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008312996A Expired - Fee Related JP5407311B2 (en) | 2008-12-09 | 2008-12-09 | Electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5407311B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103155027B (en) * | 2010-10-21 | 2015-10-14 | 夏普株式会社 | Display device |
JP6531787B2 (en) * | 2017-06-26 | 2019-06-19 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
JP7423990B2 (en) | 2019-11-11 | 2024-01-30 | セイコーエプソン株式会社 | Electro-optical devices and electronic equipment |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004361919A (en) * | 2003-05-12 | 2004-12-24 | Seiko Epson Corp | Electro-optical panel driving circuit and electro-optical device provided therewith, and electronic equipment provided therewith |
JP5007495B2 (en) * | 2005-07-21 | 2012-08-22 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
-
2008
- 2008-12-09 JP JP2008312996A patent/JP5407311B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010139535A (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100612630B1 (en) | Electro-optical panel driving circuit, electro-optical device provided with electro-optical panel and driving circuit, and electronic apparatus provided with electro-optical device | |
JP5949213B2 (en) | Shift register circuit, electro-optical device, and electronic apparatus | |
JP5553012B2 (en) | Electro-optical device drive circuit, electro-optical device, and electronic apparatus | |
JP2007086736A (en) | Electro-optical device and electronic equipment including the same | |
JP4998142B2 (en) | Electro-optical device and electronic apparatus | |
JP2004334115A (en) | Driving circuit for electrooptical panel, electrooptical apparatus equipped with the same, and electronic equipment | |
JP4581851B2 (en) | Electro-optical device driving circuit and driving method, electro-optical device, and electronic apparatus | |
JP5407311B2 (en) | Electro-optical device and electronic apparatus | |
JPH1165536A (en) | Image display device, image display method and electronic equipment using the same, and projection type display device | |
US7548234B2 (en) | Driving circuit for electro-optical device, electro-optical device, and electronic apparatus | |
JP4961790B2 (en) | Electro-optical device and electronic apparatus including the same | |
JP5007495B2 (en) | Electro-optical device and electronic apparatus | |
JP2007140479A (en) | Electro-optical device and electronic apparatus | |
TWI304566B (en) | Driving circuit, driving method of electro-optical device, electro-optical device, and electronic apparatus | |
JP2000047643A (en) | Driving circuit of electrooptical device and electrooptical device having the circuit | |
JP2010210786A (en) | Electrooptical device and electronic equipment | |
JP2005316023A (en) | Electro-optical apparatus and electronic apparatus | |
JP4492444B2 (en) | Electro-optical device driving circuit and driving method, electro-optical device, and electronic apparatus | |
JP5076741B2 (en) | Electro-optical device, drive circuit for electro-optical device, and electronic apparatus | |
JP4622320B2 (en) | Electro-optical device driving circuit and driving method, electro-optical device, and electronic apparatus | |
JP2006267796A (en) | Electro-optical device and electronic apparatus | |
JP2007219354A (en) | Electro-optical device and its driving method, and electronic equipment | |
JP2005345879A (en) | Drive circuit and method of electrooptic device, electrooptic device, and electronic device | |
JP2007114343A (en) | Electro-optical device and electronic equipment | |
JP4720654B2 (en) | Electro-optical device drive circuit, electro-optical device, and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5407311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |