JP2000047643A - Driving circuit of electrooptical device and electrooptical device having the circuit - Google Patents

Abstract

PROBLEM TO BE SOLVED: To efficiently prevent the deterioration in the quality of a displayed picture caused by high frequency driving employing a relatively simple constitution in a data line driving circuit of an active matrix driving system liquid crystal device, etc. SOLUTION: A liquid crystal device 200 is provided with plural scanning lines 31 and data lines 35 which are arranged in a matrix manner, a data line driving circuit 101, a scanning line driving circuit 104 and a sampling circuit 301. The circuit 101 is provided with a shift register 500 and plural enable circuits 502 which output the ANDing of the transfer signal from the shift register 500 and an enable signal as sampling circuit driving signal. The enable circuits 502 are each constituted of transmission gates 505.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下適宜、ＴＦＴと称す）駆動、薄膜ダイオード（以
下適宜、ＴＦＤと称す）駆動等によるアクティブマトリ
クス駆動方式の液晶装置等の電気光学装置においてデー
タ線を駆動する駆動回路及びこれを備えた電気光学装置
の技術分野に属する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electro-optical device such as a liquid crystal device of an active matrix drive system driven by a thin film transistor (hereinafter, appropriately referred to as TFT), a thin film diode (hereinafter, appropriately referred to as TFD), or the like. In the technical field of a drive circuit for driving the device and an electro-optical device having the same.

【０００２】[0002]

【従来の技術】この種のＴＦＴ駆動、ＴＦＤ駆動等によ
るアクティブマトリクス駆動方式の液晶装置等の電気光
学装置においては、縦横に夫々配列された多数の走査線
及びデータ線並びにこれらの各交点に対応して多数の画
素電極などがＴＦＴアレイ基板等上に設けられている。2. Description of the Related Art In an electro-optical device such as a liquid crystal device of an active matrix drive system using a TFT drive, a TFD drive or the like of this kind, a large number of scanning lines and data lines arranged vertically and horizontally and corresponding intersections thereof are provided. A large number of pixel electrodes and the like are provided on a TFT array substrate or the like.

【０００３】走査線駆動回路は、各走査線に対して走査
信号を順次供給するように構成されている。The scanning line driving circuit is configured to sequentially supply a scanning signal to each scanning line.

【０００４】他方、データ線駆動回路は、画像信号線上
の画像信号をデータ線毎にサンプリングするサンプリン
グ回路に対して、上記走査信号の順次供給動作と平行し
て、サンプリング回路駆動信号を供給するように構成さ
れている。より具体的には、データ線駆動回路は、デー
タ線の配列方向であるＸ方向（横方向）に対して複数段
からなるＸ側シフトレジスタを有する。Ｘ側シフトレジ
スタは、外部の画像信号処理回路から入力され水平走査
の基準となるＸ側クロック信号ＣＬＸ（及びその反転信
号ＣＬＸ’）の周期に基づいて、各段における転送信号
をサンプリング回路駆動信号として夫々対応する走査線
に接続されたサンプリングスイッチに出力するように構
成されている。このサンプリング回路駆動信号を受けて
各サンプリングスイッチによりサンプリングされた画像
信号が、各データ線に線順次や複数線同時に供給され
る。On the other hand, a data line drive circuit supplies a sampling circuit drive signal to a sampling circuit for sampling an image signal on an image signal line for each data line in parallel with the above-mentioned sequential supply of scan signals. Is configured. More specifically, the data line driving circuit has an X-side shift register having a plurality of stages in an X direction (lateral direction), which is an arrangement direction of the data lines. The X-side shift register converts a transfer signal in each stage into a sampling circuit drive signal based on the cycle of an X-side clock signal CLX (and its inverted signal CLX ′) input from an external image signal processing circuit and used as a reference for horizontal scanning. Are output to the sampling switches connected to the corresponding scanning lines. An image signal sampled by each sampling switch in response to the sampling circuit driving signal is supplied to each data line line-sequentially or simultaneously.

【０００５】ここで特に、この種の液晶装置等の電気光
学装置の技術分野においては、表示画像の品位の向上と
いう一般的要請に沿うべく画素ピッチの微細化が進めら
れ、所謂ＸＧＡモード、ＳＸＧＡモード等のように駆動
周波数も高められてきている。In particular, in the technical field of electro-optical devices such as this type of liquid crystal device, the pixel pitch has been reduced in order to meet the general requirement of improving the quality of a displayed image, and so-called XGA mode, SXGA The driving frequency has been increased as in modes and the like.

【０００６】しかるに、上述の如くシフトレジスタから
順次出力される転送信号を単純にサンプリング回路駆動
信号として用いる方式のままで駆動周波数を高めたので
は、各サンプリングスイッチに対し割り当てられるサン
プリング時間が短くなる。このため、各サンプリングス
イッチにおけるサンプリング能力が不足する結果を招
く。これに対し、サンプリングスイッチを構成するＴＦ
Ｔ等のトランジスタ特性自体を高めたり、その各種配線
の抵抗や時定数などの配線特性自体を高めるのでは、生
産コストの上昇や歩留まりの低下を招いてしまう。However, if the driving frequency is increased while the transfer signals sequentially output from the shift register are simply used as the sampling circuit driving signals as described above, the sampling time assigned to each sampling switch becomes shorter. . As a result, the sampling capability of each sampling switch is insufficient. On the other hand, the TF constituting the sampling switch
Increasing the transistor characteristics such as T or the wiring characteristics itself such as the resistance and time constant of various wirings leads to an increase in production cost and a decrease in yield.

【０００７】そこで従来は高周波駆動に対処するため第
1に、相展開と呼ばれる技術が導入されている。この相
展開とは、１つのシリアルな画像信号をｎ（但し、ｎは
２以上の自然数）本おきのデータ線に夫々対応するｎつ
のパラレルな画像信号に展開することをいう。より具体
的には、画面表示領域の端から１、１＋ｎ、１＋２ｎ、
１＋３ｎ、…番目のデータ線に対応する画像信号を1本
目の画像信号線に割り当て、画面表示領域の端から２、
２＋ｎ、２＋２ｎ、２＋３ｎ、…番目のデータ線に対応
する画像信号を２本目の画像信号線に割り当て、画面表
示領域の端から３、３＋ｎ、３＋２ｎ、３＋３ｎ、…番
目のデータ線に対応する画像信号を３本目の画像信号に
割り当てて、という具合に一定本数間隔のデータ線に対
応する画像信号に展開するのである。例えば、３相展開
の場合には、1、４、７、１０、…本目のデータ線に対
応する画像信号は、1本目の画像信号線上に送信される
画像信号とされ、２、５、８、１１、…本目のデータ線
に対応する画像信号は、２本目の画像信号線上に送信さ
れる画像信号とされ、３、６、９、１２、…本目のデー
タ線に対応する画像信号は、３本目の画像信号線上に送
信される画像信号とされるのである。このように相展開
を行えば、各画像信号線についての駆動周波数を相展開
数分の一にまで下げられるので、前述の如き高周波駆動
に伴う弊害を未然に防止できる。また特に相展開を行う
と共に、別々の画像信号線に接続された複数の隣接する
サンプリングスイッチを同一のサンプリング回路駆動信
号により一挙に駆動するように構成すれば、各サンプリ
ングスイッチにおけるサンプリング時間を最大限に長く
出来、しかも、一つのサンプリング回路駆動信号を複数
のサンプリングスイッチに対して共用できるので、デー
タ線駆動回路及びサンプリング回路における駆動周波数
を相対的に低められる。In order to cope with high-frequency driving, the conventional
1, a technology called phase deployment is introduced. This phase expansion means that one serial image signal is expanded into n parallel image signals corresponding to every n (where n is a natural number of 2 or more) data lines. More specifically, from the end of the screen display area, 1, 1 + n, 1 + 2n,
The image signals corresponding to the 1 + 3n,... Data lines are assigned to the first image signal line, and 2 from the end of the screen display area.
The image signals corresponding to the 2 + n, 2 + 2n, 2 + 3n,... Data lines are assigned to the second image signal line, and the image signals corresponding to the 3, 3 + n, 3 + 2n, 3 + 3n,. Is assigned to the third image signal, and is developed into image signals corresponding to data lines at a fixed number of intervals. For example, in the case of three-phase development, the image signals corresponding to the first, fourth, seventh, tenth,... Data lines are image signals transmitted on the first image signal line, and 2, 5, 8, , 11,..., The image signal corresponding to the second data line is an image signal transmitted on the second image signal line, and the image signals corresponding to the third, sixth, ninth,. This is an image signal transmitted on the third image signal line. When the phase expansion is performed in this manner, the driving frequency of each image signal line can be reduced to a fraction of the number of phase expansions, so that the above-described adverse effects associated with high-frequency driving can be prevented. In particular, if phase development is performed and a plurality of adjacent sampling switches connected to different image signal lines are driven at once by the same sampling circuit drive signal, the sampling time in each sampling switch is maximized. In addition, since one sampling circuit driving signal can be shared by a plurality of sampling switches, the driving frequencies of the data line driving circuit and the sampling circuit can be relatively reduced.

【０００８】更に、従来は高周波駆動に対処するため第
２に、イネーブル回路が導入されている。このイネーブ
ル回路とは、相前後するサンプリング回路駆動信号同士
が、時間軸上で部分的に重なったまま、これらの信号に
応じてサンプリングスイッチがサンプリングしてしまう
ことがないように、イネーブル信号と呼ばれるイネーブ
ル用のクロック信号と各サンプリング回路駆動信号との
論理積をとることにより、各サンプリング回路駆動信号
のパルス幅を、イネーブル信号のパルス幅にまで狭める
技術である。このようにパルス幅が制限されると、相前
後する二つのサンプリング回路駆動信号の間には、若干
の時間間隔が時間的マージンとして置かれることにな
る。このため、たとえ高周波数駆動に伴って、サンプリ
ング回路、データ線駆動回路等を構成するＴＦＴ等の能
動素子や各種配線におけるオン抵抗や配線抵抗、時定
数、容量、遅延時間などの悪影響が相対的に増大して
も、上述した時間的マージンにより、この悪影響を部分
的に又は完全に吸収することが可能となるのである。こ
の結果、画像信号が相展開されていない場合には相隣接
するデータ線間における、或いは、画像信号が相展開さ
れている場合には同一の画像信号に接続されていると共
に相前後して駆動されるデータ線間における、所謂クロ
ストークやゴーストが生じるのを効率的に防ぐことが可
能となる。Further, conventionally, second, an enable circuit has been introduced to cope with high-frequency driving. This enable circuit is called an enable signal so that the sampling circuit drive signals adjacent to each other are not sampled by the sampling switch according to these signals while partially overlapping each other on the time axis. This is a technique in which the pulse width of each sampling circuit drive signal is reduced to the pulse width of an enable signal by calculating the logical product of the clock signal for enabling and each sampling circuit drive signal. When the pulse width is limited in this way, a slight time interval is provided as a time margin between two successive sampling circuit drive signals. For this reason, even with high-frequency driving, adverse effects such as ON resistance and wiring resistance, time constant, capacitance, and delay time of active elements such as TFTs and various wirings constituting a sampling circuit, a data line driving circuit, and the like are relatively large. However, the adverse effect can be partially or completely absorbed by the time margin described above. As a result, when the image signals are not phase-expanded, they are connected between adjacent data lines, or when the image signals are phase-expanded, they are connected to the same image signal and are driven sequentially. It is possible to efficiently prevent so-called crosstalk and ghost from occurring between the data lines.

【０００９】[0009]

【発明が解決しようとする課題】液晶装置等の電気光学
装置の技術分野においては、基本的に高画質化の要請は
強く、このためには高精細な画像を実現すべく画素ピッ
チを更に微細化すると共により多数の走査線やデータ線
を更に高周波数で駆動することが必要となってきてい
る。In the technical field of electro-optical devices such as liquid crystal devices, there is basically a strong demand for higher image quality. To this end, the pixel pitch must be further reduced in order to realize a high-definition image. As a result, it has become necessary to drive a larger number of scanning lines and data lines at a higher frequency.

【００１０】しかしながら、前述した従来の相展開を行
うためには、外部の画像信号処理回路における信号処理
負担が増加すると共に、複数の画像信号線を基板上に引
き回すことが必要となり、また画像信号の上又は下を交
差させる必要のあるサンプリング回路駆動信号線の配線
等も複雑化してしまうという問題点がある。更に、この
ように複雑な信号処理を経て複雑な配線等を介して供給
されるため、周波数及び相展開数の増加に伴って、何ら
かの些細な要因に敏感に反応して、相前後するサンプリ
ング回路駆動信号同士が時間軸上で部分的に重なってし
まうという問題点もある。However, in order to perform the above-described conventional phase expansion, a signal processing load on an external image signal processing circuit increases, and it is necessary to route a plurality of image signal lines on a substrate. There is a problem in that the wiring of the sampling circuit drive signal lines, which need to cross over or below, becomes complicated. Further, since the signal is supplied through complicated wirings and the like after such complicated signal processing, the sampling circuit which reacts sensitively to some trivial factor with an increase in the frequency and the number of phase expansions, and comes before and after the same. There is also a problem that the drive signals partially overlap on the time axis.

【００１１】更に、前述した従来のイネーブル回路を用
いた技術では、イネーブル用のクロック信号とサンプリ
ング回路駆動信号との論理積をとるイネーブル回路は、
ＮＡＮＤ回路とインバータとが直列接続されて構成され
ている。このため、駆動周波数が高くなると、今度は、
これらＮＡＮＤ回路とインバータとが含む複数の回路素
子におけるオン抵抗や容量、時定数などの影響が相対的
に増大してしまい、特に本発明者らの研究によれば、Ｎ
ＡＮＤ回路とインバータとが含む複数のゲートにおける
遅延時間が、当該イネーブル回路を介して出力されるサ
ンプリング回路駆動信号の精度の低下を招いてしまう。
例えば、現在の技術水準では、この種のＮＡＮＤゲート
及びインバータにおける遅延時間は夫々、５０ｎsec
（ナノ秒）程度であり、両者を直列に接続して構成した
イネーブル回路における遅延時間は、両者の合計である
１００ｎsec程度にまで増大してしまう。そして、最終
的には、サンプリング回路におけるサンプリング動作が
不正確、不規則或いは不安定となり、隣接するデータ線
間（相展開を行わない場合）や同じ画像信号線に接続さ
れており相前後するサンプリング回路駆動信号により駆
動されるデータ線間（相展開を行う場合）における、ク
ロストークやゴーストが生じてしまうという問題点があ
る。Further, in the technique using the above-described conventional enable circuit, the enable circuit for obtaining the logical product of the enable clock signal and the sampling circuit drive signal is provided by:
A NAND circuit and an inverter are connected in series. For this reason, when the driving frequency increases,
The influence of the on-resistance, the capacitance, the time constant, and the like on the plurality of circuit elements included in the NAND circuit and the inverter relatively increases.
The delay time in the plurality of gates included in the AND circuit and the inverter causes a reduction in accuracy of the sampling circuit drive signal output via the enable circuit.
For example, in the current state of the art, the delay time in this type of NAND gate and inverter is 50 ns each.
(Nanoseconds), and the delay time of the enable circuit configured by connecting both in series increases to about 100 nsec which is the total of both. Eventually, the sampling operation in the sampling circuit becomes inaccurate, irregular, or unstable, and sampling between adjacent data lines (when phase expansion is not performed) or connected to the same image signal line, and There is a problem that crosstalk and ghost occur between data lines driven by a circuit drive signal (when phase expansion is performed).

【００１２】そこで本発明は上述の問題点に鑑みなされ
たものであり、比較的簡単な構成を用いて高周波数駆動
に伴う表示画像の品位の劣化を効率的に防止し得る電気
光学装置のデータ線駆動回路及び該データ線駆動回路を
内蔵する電気光学装置を提供することを課題とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has been made in consideration of the above-described problems. It is an object to provide a line driving circuit and an electro-optical device including the data line driving circuit.

【００１３】[0013]

【課題を解決するための手段】本発明の電気光学装置の
駆動回路は上記課題を解決するために複数の走査線及び
複数のデータ線と、前記各走査線及びデータ線に接続さ
れたスイッチング手段と、前記スイッチング手段に接続
された画素電極とを有する電気光学装置の駆動回路であ
って、前記駆動回路は、画像信号線の画像信号をサンプ
リング回路駆動信号に応じてサンプリングして前記複数
のデータ線に夫々供給する複数のサンプリング回路と、
所定周期のクロック信号に基づいて各段から転送信号を
順次出力して前記サンプリング回路に駆動信号を供給す
るシフトレジスタと、該転送信号と所定パルス幅を持つ
イネーブル用のクロック信号との論理積を前記サンプリ
ング回路駆動信号として前記複数のサンプリングスイッ
チに夫々出力する複数のイネーブル回路とを備えてお
り、該複数のイネーブル回路は夫々、前記転送信号が制
御端子に供給されると共に前記イネーブル用のクロック
信号が入力端子に入力され、出力端子から前記イネーブ
ル用のクロック信号を前記転送信号の前記制御端子への
入力に応じて前記サンプリング回路駆動信号として出力
するトランスミッションゲートから構成されていること
を特徴とする。In order to solve the above-mentioned problems, a driving circuit for an electro-optical device according to the present invention includes a plurality of scanning lines and a plurality of data lines, and switching means connected to each of the scanning lines and the data lines. And a driving circuit for an electro-optical device having a pixel electrode connected to the switching means, wherein the driving circuit samples an image signal of an image signal line in accordance with a sampling circuit driving signal to generate the plurality of data. A plurality of sampling circuits each supplying a line,
A shift register that sequentially outputs a transfer signal from each stage based on a clock signal of a predetermined period and supplies a drive signal to the sampling circuit, and ANDs the transfer signal and an enable clock signal having a predetermined pulse width. A plurality of enable circuits respectively outputting the plurality of sampling switches to the plurality of sampling switches as the sampling circuit drive signal, wherein the plurality of enable circuits respectively supply the transfer signal to a control terminal and output the enable clock signal. Is input to an input terminal, and a transmission gate that outputs the enable clock signal from the output terminal as the sampling circuit drive signal in accordance with the input of the transfer signal to the control terminal. .

【００１４】本発明の電気光学装置の駆動回路によれ
ば、駆動回路では先ず、シフトレジスタの各段から、ク
ロック信号に基づいて転送信号が順次出力される。する
と、イネーブル回路により、この出力された転送信号と
イネーブル用のクロック信号との論理積が、所定パルス
幅を持つサンプリング回路駆動信号として出力される。
これと並行して、走査線駆動回路により、複数の走査線
が順次駆動される。従って、順次出力されるサンプリン
グ回路駆動信号及び走査信号に基づいて、走査線及びデ
ータ線がマトリクス状に配置された画面表示領域におい
て、フィールド走査やフレーム走査等が良好に行われ
る。ここで本発明では特に、複数のイネーブル回路は夫
々トランスミッションゲートからなる。そして、各トラ
ンスミッションゲートにおいては、転送信号が制御端子
（即ち、ＴＦＴのゲート等）に供給されると共にイネー
ブル用のクロック信号が入力端子（即ち、ＴＦＴのソー
ス及びドレインの一方等）に入力される。そして、出力
端子（即ち、ＴＦＴのソース及びドレインの他方等）か
らは、イネーブル用のクロック信号が、転送信号の制御
端子への入力に応じて、サンプリング回路駆動信号とし
て出力される。従って、従来のＮＡＮＤ回路及びインバ
ータとが直列配列されてなるイネーブル回路の場合と比
較して、ゲート数が少なく、容量及び遅延時間について
も小さくされている。この結果、同程度の薄膜形成技術
を用いてＴＦＴや配線等を形成することを想定すると、
従来のイネーブル回路における例えば１００ｎsec程度
の遅延時間を、半分の５０ｎsec程度までには容易に低
減できる。更に、イネーブル回路における回路規模が小
さくて済むので、高精細な画像表示のために画素ピッチ
を微細化する際にも有利である。According to the drive circuit of the electro-optical device of the present invention, first, in the drive circuit, transfer signals are sequentially output from each stage of the shift register based on the clock signal. Then, the logical product of the output transfer signal and the enable clock signal is output by the enable circuit as a sampling circuit drive signal having a predetermined pulse width.
In parallel with this, a plurality of scanning lines are sequentially driven by the scanning line driving circuit. Therefore, based on the sampling circuit driving signal and the scanning signal that are sequentially output, field scanning, frame scanning, and the like are favorably performed in a screen display area in which scanning lines and data lines are arranged in a matrix. Here, in the present invention, in particular, each of the plurality of enable circuits includes a transmission gate. In each transmission gate, a transfer signal is supplied to a control terminal (that is, a gate of the TFT), and a clock signal for enabling is input to an input terminal (that is, one of a source and a drain of the TFT). . Then, from the output terminal (that is, the other of the source and the drain of the TFT), a clock signal for enabling is output as a sampling circuit drive signal in accordance with the input of the transfer signal to the control terminal. Therefore, the number of gates is smaller and the capacitance and the delay time are smaller than in the case of a conventional enable circuit in which NAND circuits and inverters are arranged in series. As a result, assuming that TFTs, wirings, and the like are formed using the same thin film forming technology,
For example, the delay time of about 100 nsec in the conventional enable circuit can be easily reduced to about 50 nsec which is a half. Further, since the circuit scale of the enable circuit can be small, it is advantageous when the pixel pitch is reduced for high-definition image display.

【００１５】以上の結果、駆動周波数が高くても、トラ
ンスミッションゲートからなるイネーブル回路における
オン抵抗や容量、時定数などの影響が相対的に小さいた
めに、高精度のサンプリング回路駆動信号を供給するこ
とが可能となり、よって、サンプリング回路におけるサ
ンプリング動作が正確且つ安定したものとなり、隣接す
るデータ線間（相展開を行わない場合）や同じ画像信号
線に接続されており相前後するサンプリング回路駆動信
号により駆動されるデータ線間（相展開を行う場合）に
おける、クロストークやゴーストの発生を低減できる。As a result, even if the driving frequency is high, the influence of the ON resistance, the capacitance, the time constant, and the like in the enable circuit composed of the transmission gate is relatively small. Therefore, the sampling operation in the sampling circuit becomes accurate and stable, and the sampling circuit drive signal connected to adjacent data lines (when phase expansion is not performed) or connected to the same image signal line and adjacent to each other is performed. The occurrence of crosstalk and ghost between driven data lines (when phase expansion is performed) can be reduced.

【００１６】本発明の電気光学装置の駆動回路の一の態
様では、前記複数のイネーブル回路は夫々、前記制御端
子として、前記転送信号と前記転送信号の反転信号とが
供給される一対の制御端子を備える。In one aspect of the driving circuit of the electro-optical device according to the present invention, the plurality of enable circuits each include a pair of control terminals to which the transfer signal and the inverted signal of the transfer signal are supplied as the control terminals. Is provided.

【００１７】この態様によれば、転送信号及びその反転
信号が一対の制御端子（即ち、一対のＴＦＴにおける一
対のゲート等）に供給されるのに応じて、トランスミッ
ションゲートにおけるイネーブル用のクロック信号に対
する伝送動作が高精度で制御される。この結果、画面表
示領域において、フィールド走査やフレーム走査等が良
好に行われる。According to this aspect, in response to the transfer signal and its inverted signal being supplied to the pair of control terminals (ie, the pair of gates of the pair of TFTs, etc.), the transmission gate responds to the enable clock signal at the transmission gate. The transmission operation is controlled with high precision. As a result, in the screen display area, field scanning, frame scanning, and the like are performed favorably.

【００１８】本発明の電気光学装置の駆動回路の他の態
様では、前記シフトレジスタの各段から順次出力される
前記転送信号の反転信号を夫々生成する複数のインバー
タを前記複数のトランスミッションゲート毎に更に備え
る。In another aspect of the drive circuit of the electro-optical device according to the present invention, a plurality of inverters for respectively generating inverted signals of the transfer signal sequentially output from each stage of the shift register are provided for each of the plurality of transmission gates. Further provision.

【００１９】この態様によれば、シフトレジスタによ
り、転送信号が順次出力されるのに並行して、インバー
タにより、その反転信号が順次生成される。よって、転
送信号及びその反転信号が制御端子に供給されるのに応
じて、トランスミッションゲートにおけるイネーブル用
のクロック信号に対する伝送動作が高精度で制御され
る。この結果、画面表示領域において、フィールド走査
やフレーム走査等が良好に行われる。According to this aspect, in parallel with the sequential output of the transfer signal by the shift register, the inverted signal is sequentially generated by the inverter. Therefore, in response to the transfer signal and its inverted signal being supplied to the control terminal, the transmission operation of the transmission gate with respect to the enable clock signal is controlled with high accuracy. As a result, in the screen display area, field scanning, frame scanning, and the like are performed favorably.

【００２０】或いは、本発明の電気光学装置の駆動回路
の他の態様では、前記シフトレジスタは各段から前記転
送信号を出力しつつ、前記転送信号の反転信号を更に順
次出力する。Alternatively, in another aspect of the drive circuit of the electro-optical device according to the present invention, the shift register outputs the transfer signal from each stage and further sequentially outputs an inverted signal of the transfer signal.

【００２１】この態様によれば、シフトレジスタによ
り、転送信号が順次出力されるのに並行して、その反転
信号も順次出力される。よって、転送信号及びその反転
信号が制御端子に供給されるのに応じて、トランスミッ
ションゲートにおけるイネーブル用のクロック信号に対
する伝送動作が高精度で制御される。この結果、画面表
示領域において、フィールド走査やフレーム走査等が良
好に行われる。According to this aspect, in parallel with the sequential output of the transfer signal by the shift register, the inverted signal thereof is also sequentially output. Therefore, in response to the transfer signal and its inverted signal being supplied to the control terminal, the transmission operation of the transmission gate with respect to the enable clock signal is controlled with high accuracy. As a result, in the screen display area, field scanning, frame scanning, and the like are performed favorably.

【００２２】本発明の電気光学装置の駆動回路の他の態
様では、前記イネーブル用のクロック信号の前記所定パ
ルス幅は、前記転送信号のパルス幅よりも短く設定され
ている。In another aspect of the driving circuit of the electro-optical device according to the present invention, the predetermined pulse width of the enable clock signal is set shorter than a pulse width of the transfer signal.

【００２３】この態様によれば、順次出力される転送信
号のパルス幅よりも短いイネーブル用のクロック信号に
基づいて、トランスミッションゲートにより、サンプリ
ング回路駆動信号は生成される。この結果、複数のイネ
ーブル回路から相前後して出力される二つのサンプリン
グ回路駆動信号の間には夫々、イネーブル用のクロック
信号の短さに対応して若干の時間間隔が時間的マージン
として置かれることになる。このため、高周波数駆動に
伴って、当該データ線駆動回路やサンプリング回路を構
成するＴＦＴ等の能動素子や各種配線におけるオン抵抗
や配線抵抗、時定数、容量、遅延時間などの悪影響が相
対的に増大しても、上述した時間的マージンにより、こ
の悪影響を部分的に又は完全に吸収することが可能とな
るのである。以上の結果、高周波数駆動の場合にも、ク
ロストークやゴーストが生じるのを効率的に防ぐことが
可能となる。According to this aspect, the sampling gate drive signal is generated by the transmission gate based on the enable clock signal shorter than the pulse width of the sequentially output transfer signal. As a result, a slight time interval is provided as a time margin between the two sampling circuit drive signals output one after another from the plurality of enable circuits, corresponding to the shortness of the enable clock signal. Will be. Therefore, with high-frequency driving, adverse effects such as ON resistance and wiring resistance, time constant, capacitance, and delay time of active elements such as TFTs and various wirings constituting the data line driving circuit and the sampling circuit are relatively affected. Even if it increases, the time margins described above allow this adverse effect to be partially or completely absorbed. As a result, even in the case of high-frequency driving, it is possible to efficiently prevent crosstalk and ghost from occurring.

【００２４】本発明の電気光学装置の駆動回路の他の態
様では、前記画像信号は、相展開されることなく１本の
前記画像信号線を介して前記サンプリング回路に供給さ
れ、前記シフトレジスタは、前記データ線毎に前記各段
から前記転送信号を順次出力し、前記複数のサンプリン
グスイッチは、前記転送信号に応じて１個ずつ順次サン
プリングする。In another aspect of the driving circuit of the electro-optical device according to the present invention, the image signal is supplied to the sampling circuit via one image signal line without phase expansion. The transfer signal is sequentially output from each stage for each data line, and the sampling switches sequentially sample one by one according to the transfer signal.

【００２５】この態様によれば、画像信号は、相展開さ
れることなく、１本の画像信号線を介してサンプリング
回路に供給される。他方で、シフトレジスタの各段から
は、データ線毎に転送信号が順次出力される。すると、
１本の画像信号線上の画像信号は、複数のサンプリング
スイッチにより、転送信号に応じて１個ずつ順次サンプ
リングされる。よって、画像信号が相展開されていない
場合にも、トランスミッションゲートから出力される高
精度のサンプリング回路駆動信号に基づいて、画面表示
領域において、フィールド走査やフレーム走査等が良好
に行われる。According to this aspect, the image signal is supplied to the sampling circuit via one image signal line without being phase-expanded. On the other hand, a transfer signal is sequentially output from each stage of the shift register for each data line. Then
The image signals on one image signal line are sequentially sampled one by one by a plurality of sampling switches according to the transfer signal. Therefore, even when the image signal is not phase-expanded, the field scan, the frame scan, and the like can be favorably performed in the screen display area based on the high-precision sampling circuit drive signal output from the transmission gate.

【００２６】本発明の電気光学装置の駆動回路の他の態
様では、前記画像信号は、ｎ（但し、ｎは２以上の自然
数）相に相展開されて、ｎ本の前記画像信号線を介して
前記サンプリング回路に供給され、前記シフトレジスタ
は、ｎ本の相隣接するデータ線からなるグループ毎に前
記各段から転送信号を順次出力し、前記複数のサンプリ
ングスイッチは、前記転送信号に応じて前記グループ毎
に同時にサンプリングを行う。In another aspect of the drive circuit of the electro-optical device according to the present invention, the image signal is phase-expanded into n (where n is a natural number of 2 or more) phases and transmitted through the n image signal lines. The shift register sequentially outputs transfer signals from the respective stages for each group of n adjacent data lines, and the plurality of sampling switches respond to the transfer signals. Sampling is performed simultaneously for each group.

【００２７】この態様によれば、画像信号は、相展開さ
れており、ｎ本の画像信号線を介してサンプリング回路
に供給される。他方で、シフトレジスタの各段からは、
ｎ本のデータ線からなるグループ毎に転送信号が順次出
力される。すると、ｎ本の画像信号線上の画像信号は、
複数のサンプリングスイッチにより、転送信号に応じて
グループ毎に同時にサンプリングされる。よって、画像
信号が相展開されている場合にも、トランスミッション
ゲートから出力される高精度のサンプリング回路駆動信
号に基づいて、画面表示領域において、フィールド走査
やフレーム走査等が良好に行われる。更にこの態様で
は、相展開によりシフトレジスタやサンプリング回路に
おける駆動周波数を１／ｎに下げることも出来るので有
利である。According to this aspect, the image signal is developed in phase, and is supplied to the sampling circuit via the n image signal lines. On the other hand, from each stage of the shift register,
Transfer signals are sequentially output for each group of n data lines. Then, the image signals on the n image signal lines are:
By a plurality of sampling switches, sampling is performed simultaneously for each group according to the transfer signal. Therefore, even when the image signal is phase-expanded, field scanning, frame scanning, and the like are performed favorably in the screen display area based on the high-precision sampling circuit drive signal output from the transmission gate. Further, this embodiment is advantageous because the drive frequency in the shift register and the sampling circuit can be reduced to 1 / n by phase expansion.

【００２８】本発明の電気光学装置の駆動回路の他の態
様では、前記走査線駆動回路及び当該データ線駆動回路
は、前記基板上に形成されている。In another aspect of the driving circuit of the electro-optical device according to the present invention, the scanning line driving circuit and the data line driving circuit are formed on the substrate.

【００２９】この態様によれば、走査線駆動回路及びデ
ータ線駆動回路は、電気光学装置の基板上に形成されて
おり、所謂駆動回路内蔵型の電気光学装置が実現され
る。According to this aspect, the scanning line driving circuit and the data line driving circuit are formed on the substrate of the electro-optical device, and a so-called electro-optical device with a built-in driving circuit is realized.

【００３０】本発明の電気光学装置の駆動回路の他の態
様では、前記複数のイネーブル回路は夫々、前記トラン
スミッションゲートに代えて、前記転送信号が制御端子
に供給されると共に前記イネーブル用のクロック信号が
入力端子に入力され、出力端子から前記イネーブル用の
クロック信号を前記転送信号の前記制御端子への入力に
応じて前記サンプリング回路駆動信号として出力するＰ
型とＮ型のいずれかからなる（片チャネル型の）薄膜ト
ランジスタから構成されている。In another aspect of the driving circuit of the electro-optical device according to the present invention, each of the plurality of enable circuits is configured such that the transfer signal is supplied to a control terminal and the enable clock signal is used instead of the transmission gate. Is input to an input terminal, and outputs the enable clock signal from the output terminal as the sampling circuit drive signal in response to the input of the transfer signal to the control terminal.
It is composed of a thin film transistor (single-channel type) of any one of N-type and N-type.

【００３１】この態様によれば、複数のイネーブル回路
は夫々Ｐ型あるいはＮ型のいずれか一方のチャネルのＴ
ＦＴからなる。そして、各Ｐ型あるいはＮ型のチャネル
のＴＦＴにおいては、転送信号が制御端子（即ち、ゲー
ト）に供給されると共にイネーブル用のクロック信号が
入力端子（即ち、ソース及びドレインの一方）に入力さ
れる。そして、出力端子（即ち、ソース及びドレインの
他方）からは、イネーブル用のクロック信号が、転送信
号の制御端子への入力に応じて、サンプリング回路駆動
信号として出力される。従って、従来のＮＡＮＤ回路及
びインバータとが直列配列されてなるイネーブル回路の
場合と比較して、ゲート数が遥かに少なく、容量及び遅
延時間についても遥かに小さくされている。この結果、
同程度の薄膜形成技術を用いてＴＦＴや配線等を形成す
ることを想定すると、従来のイネーブル回路における例
えば１００ｎsec程度の遅延時間を、５０ｎsec未満程度
までには容易に低減できる。更に、イネーブル回路にお
ける回路規模が非常に小さくて済むので、高精細な画像
表示のために画素ピッチを微細化する際にも有利であ
る。According to this aspect, the plurality of enable circuits are each provided with a T-channel of either the P-type or N-type channel.
It consists of FT. In each P-type or N-type channel TFT, a transfer signal is supplied to a control terminal (that is, a gate) and a clock signal for enabling is input to an input terminal (that is, one of a source and a drain). You. Then, from the output terminal (that is, the other of the source and the drain), a clock signal for enabling is output as a sampling circuit drive signal in response to the input of the transfer signal to the control terminal. Therefore, the number of gates is much smaller and the capacity and delay time are much smaller than in the case of a conventional enable circuit in which NAND circuits and inverters are arranged in series. As a result,
Assuming that TFTs, wirings, and the like are formed using the same thin film forming technology, a delay time of, for example, about 100 nsec in the conventional enable circuit can be easily reduced to less than about 50 nsec. Further, since the circuit scale of the enable circuit can be made very small, it is advantageous when the pixel pitch is reduced for high-definition image display.

【００３２】本発明の電気光学装置は上記課題を解決す
るために、上述した本発明の電気光学装置のデータ線駆
動回路或いはその各種態様を含む。In order to solve the above problems, the electro-optical device of the present invention includes the above-described data line driving circuit of the electro-optical device of the present invention or various aspects thereof.

【００３３】本発明の電気光学装置によれば、上述した
本発明のデータ線駆動回路を含むので、比較的簡単な構
成を用いて、高周波数で駆動され且つ高精細である高品
位画像を表示することが可能である液晶装置、ＥＬ（El
ectroLuminescence）装置等の各種の電気光学装置を実
現できる。According to the electro-optical device of the present invention, since the above-described data line driving circuit of the present invention is included, a high-definition image which is driven at a high frequency and has high definition is displayed using a relatively simple structure. Liquid crystal device, EL (El
(ElectroLuminescence) devices and the like.

【００３４】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされよう。The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

【００３５】[0035]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。Embodiments of the present invention will be described below with reference to the drawings.

【００３６】（第１の実施の形態）先ず、第１の実施の
形態について図１から図４を参照して説明する。図１
は、データ線駆動回路を備えた電気光学装置の一例とし
ての液晶装置の全体ブロック図であり、図２は、このデ
ータ線駆動回路の回路図であり、図３は、図２のイネー
ブル回路部分を拡大して示す回路図であり、図４は、デ
ータ線駆動回路における各種信号のタイミングチャート
である。尚、本実施の形態は、本発明をＴＦＴ駆動によ
るアクティブマトリクス駆動方式の液晶装置に適用した
ものである。(First Embodiment) First, a first embodiment will be described with reference to FIGS. FIG.
FIG. 2 is an overall block diagram of a liquid crystal device as an example of an electro-optical device having a data line driving circuit, FIG. 2 is a circuit diagram of the data line driving circuit, and FIG. FIG. 4 is a timing chart of various signals in the data line driving circuit. In the present embodiment, the present invention is applied to a liquid crystal device of an active matrix driving system using TFT driving.

【００３７】図１において、液晶装置２００は、一対の
基板間に液晶が封入されてなる液晶表示部１ａ、データ
線駆動回路１０１、走査線駆動回路１０４及びサンプリ
ング回路３０１を備えて構成されている。Referring to FIG. 1, a liquid crystal device 200 includes a liquid crystal display 1a in which liquid crystal is sealed between a pair of substrates, a data line driving circuit 101, a scanning line driving circuit 104, and a sampling circuit 301. .

【００３８】これらの駆動回路等は、例えば石英基板、
ハードガラス或いはシリコン基板等からなるＴＦＴアレ
イ基板１０上の周辺に位置する周辺領域に設けられてい
る。ＴＦＴアレイ基板１０上の中央に位置する画面表示
領域には、マトリクス状に設けられた複数の画素電極１
１と、Ｘ方向に複数配列されており夫々がＹ方向に沿っ
て伸びるデータ線３５（ソース電極線）と、Ｙ方向に複
数配列されており夫々がＸ方向に沿って伸びる走査線３
１（ゲート電極線）と、各データ線３５と画素電極１１
との間に夫々介在すると共に該間における導通状態及び
非導通状態を、走査線３１を介して夫々供給される走査
信号に応じて夫々制御する複数のＴＦＴ３０とが形成さ
れ、液晶表示部１ａが構築されている。またＴＦＴアレ
イ基板１０上には、画素電極１１に印加した電圧を長く
維持する蓄積容量のための配線である容量線３１’（蓄
電容量電極）が、走査線３１と平行に形成されている。These drive circuits and the like include, for example, a quartz substrate,
It is provided in a peripheral area located on the periphery of the TFT array substrate 10 made of a hard glass or a silicon substrate or the like. A plurality of pixel electrodes 1 provided in a matrix are provided in a screen display area located at the center on the TFT array substrate 10.
1, a plurality of data lines 35 (source electrode lines) arranged in the X direction and each extending along the Y direction, and a plurality of scanning lines 3 arranged in the Y direction and each extending along the X direction.
1 (gate electrode line), each data line 35 and pixel electrode 11
And a plurality of TFTs 30 that respectively control the conduction state and the non-conduction state between the TFTs in accordance with the scanning signals supplied via the scanning lines 31, respectively. Has been built. On the TFT array substrate 10, a capacitance line 31 ′ (storage capacitance electrode), which is a wiring for a storage capacitor that maintains the voltage applied to the pixel electrode 11 for a long time, is formed in parallel with the scanning line 31.

【００３９】データ線駆動回路１０１は、サンプリング
回路３０１を駆動することにより、画像信号線４００か
ら供給される画像信号Ｖｉをデータ信号印加の基準クロ
ック信号であるＸ側クロック信号ＣＬＸ（及びその反転
クロックＣＬＸ’）に応じてサンプリングして、複数の
データ線３５に対しデータ信号として夫々印加する。The data line driving circuit 101 drives the sampling circuit 301 to convert the image signal Vi supplied from the image signal line 400 into an X-side clock signal CLX (and an inverted clock thereof) which is a reference clock signal for applying a data signal. CLX ′), and applies a data signal to each of the plurality of data lines 35 as a data signal.

【００４０】走査線駆動回路１０４は、マトリクス状に
配置された複数の画素部からなる液晶表示部１ａにおい
て、データ信号及び走査信号により走査線３１に垂直な
方向（Ｙ方向）に垂直走査を行うべく、走査信号印加の
基準クロックであるＹ側クロック信号ＣＬＹ（及びその
反転クロックＣＬＹ’）に基づいて、複数の走査線３１
に対し走査信号を順次印加するように構成されている。The scanning line drive circuit 104 performs vertical scanning in a direction (Y direction) perpendicular to the scanning lines 31 by a data signal and a scanning signal in the liquid crystal display section 1a including a plurality of pixel sections arranged in a matrix. Therefore, based on the Y-side clock signal CLY (and its inverted clock CLY ′), which is a reference clock for applying the scanning signal, the plurality of scanning lines 31
Are sequentially applied.

【００４１】サンプリング回路３０１は、複数のデータ
線３５に夫々接続された複数のサンプリングスイッチ３
０２を備える。各サンプリングスイッチ３０２には、画
像信号Ｖｉが供給され、データ線駆動回路１０１に含ま
れる後述のシフトレジスタ回路からの転送信号により各
サンプリングスイッチ３０２は順次閉じられる。即ち、
画像信号Ｖｉをデータ線３５毎に転送信号に応じてサン
プリングして、複数のデータ線３５にデータ信号として
夫々印加するように構成されている。The sampling circuit 301 includes a plurality of sampling switches 3 connected to a plurality of data lines 35, respectively.
02. The image signal Vi is supplied to each sampling switch 302, and each sampling switch 302 is sequentially closed by a transfer signal from a shift register circuit described later included in the data line driving circuit 101. That is,
The image signal Vi is sampled for each data line 35 according to a transfer signal, and is applied to each of the plurality of data lines 35 as a data signal.

【００４２】より具体的には、サンプリングスイッチ３
０２は、例えばＰチャネル型又はＮチャネル型の型チャ
ネル型ＴＦＴ若しくは相補型のＴＦＴなどから構成され
ており、画像入力信号線４００がサンプリングスイッチ
３０２のソース電極に接続されており、サンプリング回
路駆動信号線３０６がサンプリングスイッチ３０２のゲ
ート電極に接続されている。そして、画像入力信号線４
００を介して画像信号Ｖｉが入力されると共にサンプリ
ング回路駆動信号線３０６を介してデータ線駆動回路１
０１からサンプリング回路駆動信号が入力されると、画
像入力Ｖｉをサンプリングして、各データ線３５に印加
するように構成されている。More specifically, the sampling switch 3
Reference numeral 02 denotes a P-channel or N-channel type channel TFT or a complementary TFT. The image input signal line 400 is connected to the source electrode of the sampling switch 302. Line 306 is connected to the gate electrode of sampling switch 302. Then, the image input signal line 4
00 and the data line driving circuit 1 via the sampling circuit driving signal line 306.
When a sampling circuit drive signal is input from 01, the image input Vi is sampled and applied to each data line 35.

【００４３】次に、図２から図４を参照して、データ線
駆動回路１０１の構成について詳細に説明する。Next, the configuration of the data line driving circuit 101 will be described in detail with reference to FIGS.

【００４４】図２において、データ線駆動回路１０１
は、複数段からなるシフトレジスタ回路５００及び複数
のイネーブル回路５０２を備える。In FIG. 2, the data line driving circuit 101
Includes a shift register circuit 500 including a plurality of stages and a plurality of enable circuits 502.

【００４５】シフトレジスタ回路５００は、図２に示す
ように、左から右へ向かう方向に対応する転送方向で各
段から転送信号Ａ１、Ａ２、Ａ３、…が順次出力される
ように、外部の画像信号処理装置から供給される所定周
期のクロック信号ＣＬＸ及びその反転信号ＣＬＸ’の２
値レベルが変化する毎に転送信号に帰還をかけて次段に
転送する３つのクロックドインバータ５０１を夫々含ん
で構成されている。尚、シフトレジスタ回路５００に
は、転送信号の転送をスタートさせるためのシフトレジ
スタスタート信号ＤＸが図中左側から入力され、各クロ
ックドインバータ５０１の駆動に必要な電源等も外部か
ら供給されるように配線されている。As shown in FIG. 2, an external shift register circuit 500 is provided so that transfer signals A1, A2, A3,... Are sequentially output from each stage in a transfer direction corresponding to a direction from left to right. The clock signal CLX of a predetermined cycle supplied from the image signal processing device and its inverted signal CLX ′
Each of the three clocked inverters 501 is configured to feedback the transfer signal every time the value level changes and transfer the signal to the next stage. Note that a shift register start signal DX for starting transfer of a transfer signal is input to the shift register circuit 500 from the left side in the figure, and power necessary for driving each clocked inverter 501 is also supplied from the outside. It is wired to.

【００４６】また、複数のイネーブル回路５０２は、本
実施の形態では画像信号は相展開されないため、データ
線３５毎に設けられており、転送信号Ａ１、Ａ２、Ａ
３、…とイネーブル用のクロック信号の一例としてのイ
ネーブル信号ＥＮＢとの論理積を演算し、走査信号Ｏ
１、Ｏ２、Ｏ３、…としてサンプリング駆動信号線３０
６に夫々出力するように構成されている（図４参照）。
より具体的な回路構成としては、各イネーブル回路５０
２は、図２に示すように、転送信号Ａ１、Ａ２、Ａ３、
…が入力されると共にイネーブル信号ＥＮＢが入力され
るタイミングで、走査信号Ｏ１、Ｏ２、Ｏ３、…を出力
するトランスミッションゲート５０５から構成されてい
る。The plurality of enable circuits 502 are provided for each data line 35 because the image signals are not phase-expanded in this embodiment, and the transfer signals A1, A2, and A are provided.
.. And an enable signal ENB as an example of an enable clock signal, and the scanning signal O is calculated.
The sampling drive signal lines 30 are denoted as 1, O2, O3,.
6 (see FIG. 4).
As a more specific circuit configuration, each enable circuit 50
2 are transfer signals A1, A2, A3,
, And the transmission gate 505 that outputs the scanning signals O1, O2, O3,... At the timing when the enable signal ENB is input.

【００４７】ここで、図３を参照して、トランスミッシ
ョンゲート５０５の具体的構成について説明を加える。Here, a specific configuration of the transmission gate 505 will be described with reference to FIG.

【００４８】図３（ａ）に示すように、複数のイネーブ
ル回路５０２を夫々構成するトランスミッションゲート
５０５は、転送信号Ａｉ及びその反転信号Ａｉ’が制御
端子の一例である一対のＴＦＴのゲートに夫々供給さ
れ、イネーブル信号ＥＮＢが、入力端子の一例である一
対のＴＦＴのソースに夫々入力され、出力端子の一例た
る一対のＴＦＴのドレインから、イネーブル信号ＥＮＢ
が、転送信号Ａｉのゲートへの入力に応じて、サンプリ
ング回路駆動信号Ｏｉとして出力されるように構成され
ている。As shown in FIG. 3A, a transmission gate 505 constituting each of the plurality of enable circuits 502 has a transfer signal Ai and its inverted signal Ai ′ connected to a pair of TFT gates, each of which is an example of a control terminal. The enable signal ENB is supplied to each of the sources of a pair of TFTs as an example of an input terminal, and the enable signal ENB is supplied from the drains of a pair of TFTs as an example of an output terminal.
Is output as the sampling circuit drive signal Oi in response to the input of the transfer signal Ai to the gate.

【００４９】ここに、反転信号Ａｉ’は、図３（ｂ）に
示すように、イネーブル回路５０２’の内部に、インバ
ータ５０６ａを設けることにより生成してもよい。或い
は、図３（ｃ）に示すように、シフトレジスタ５００’
の内部に、インバータ５０６ｂを設けることにより生成
してもよい。好ましくは、基板上のスペースに余裕があ
り、設計上配線し易い領域に、このようなインバータ５
０６ａ又は５０６ｂを形成すればよい。Here, the inverted signal Ai 'may be generated by providing an inverter 506a inside the enable circuit 502' as shown in FIG. 3B. Alternatively, as shown in FIG. 3C, the shift register 500 ′
May be generated by providing an inverter 506b inside the. Preferably, such an inverter 5 is provided in a region where there is sufficient space on the substrate and wiring is easy in design.
06a or 506b may be formed.

【００５０】図３（ａ）の回路図から明らかなように、
イネーブル回路５０２を構成するトランスミッションゲ
ート５０５は、従来のＮＡＮＤ回路及びインバータとが
直列配列されてなるイネーブル回路の場合と比較して、
ゲート数が少なく、容量及び遅延時間についても小さく
されている。As is clear from the circuit diagram of FIG.
The transmission gate 505 constituting the enable circuit 502 is different from a conventional enable circuit in which a NAND circuit and an inverter are arranged in series.
The number of gates is small, and the capacity and delay time are also small.

【００５１】この結果、本実施の形態によれば、同程度
の薄膜形成技術を用いてＴＦＴや配線等を形成すること
を想定すると、従来のイネーブル回路における例えば１
００ｎsec程度の遅延時間を、半分の５０ｎsec程度まで
には容易に低減できる。更に、イネーブル回路５０２に
おける回路規模が小さくて済むので、高精細な画像表示
のために画素ピッチを微細化する際にも有利である。As a result, according to the present embodiment, assuming that TFTs, wirings, and the like are formed by using the same thin film forming technology, for example, one TFT in a conventional enable circuit can be used.
The delay time of about 00 nsec can be easily reduced to about 50 nsec which is half. Further, since the circuit scale of the enable circuit 502 can be small, it is advantageous in miniaturizing the pixel pitch for high-definition image display.

【００５２】ここで、図４を参照して、シフトレジスタ
回路５００及びイネーブル回路５０２の動作について説
明する。Here, the operation of the shift register circuit 500 and the enable circuit 502 will be described with reference to FIG.

【００５３】図４のタイミングチャートに示すタイミン
グで、スタート信号ＤＸ、クロック信号ＣＬＸ（及びそ
の反転信号ＣＬＸ’）並びにイネーブル信号ＥＮＢが入
力されると、上述のように構成されたシフトレジスタ回
路５００からは、クロック信号ＣＬＸの周期だけ順次遅
れる転送信号Ａ１、Ａ２、Ａ３、…が順次出力される。
すると、イネーブル回路５０２により、この転送信号Ａ
１、Ａ２、Ａ３、…のパルス幅がイネーブル信号ＥＮＢ
のパルス幅に制限されて夫々なるサンプリング回路駆動
信号Ｏ１、Ｏ２、Ｏ３、…が、サンプリング回路３０１
に順次供給される。When the start signal DX, the clock signal CLX (and its inverted signal CLX '), and the enable signal ENB are input at the timings shown in the timing chart of FIG. 4, the shift register circuit 500 having the above-described configuration is used. Output the transfer signals A1, A2, A3,... Sequentially delayed by the cycle of the clock signal CLX.
Then, the transfer signal A is output by the enable circuit 502.
The pulse width of 1, A2, A3,...
Are respectively limited by the pulse widths of the sampling circuits 301, 302,.
Are supplied sequentially.

【００５４】尚、図４のタイミングチャートに示すよう
に、転送信号Ａ１、Ａ２、Ａ３、…よりも、イネーブル
信号ＥＮＢのパルス幅は、短く設定してあるため、複数
のイネーブル回路５０２から相前後して出力される二つ
のサンプリング回路駆動信号ＯｉとＯi+1との間には夫
々、イネーブル信号ＥＮＢの短さに対応して若干の時間
間隔ΔＴが時間的マージンとして置かれることになる。
このため、高周波数駆動に伴って、データ線駆動回路１
０１やサンプリング回路３０１を構成するＴＦＴ等の能
動素子や各種配線におけるオン抵抗や配線抵抗、時定
数、容量、遅延時間などの悪影響が相対的に増大して
も、上述した時間的マージン（時間間隔ΔＴ）により、
この悪影響を部分的に又は完全に吸収することが可能と
なるのである。以上の結果、本実施の形態によれば、イ
ネーブル回路５０２の作用により、高周波数駆動の場合
にも、クロストークやゴーストが生じるのを効率的に防
ぐことが可能となる。As shown in the timing chart of FIG. 4, the pulse width of the enable signal ENB is set shorter than that of the transfer signals A1, A2, A3,. Between the two sampling circuit drive signals Oi and Oi + 1 output as described above, a slight time interval ΔT is provided as a time margin corresponding to the shortness of the enable signal ENB.
For this reason, the data line driving circuit 1
Even if adverse effects such as ON resistance and wiring resistance, time constant, capacitance, and delay time of active elements such as TFTs and various wirings constituting the sampling circuit 301 and the like are relatively increased, the above-described temporal margin (time interval) ΔT)
This adverse effect can be partially or completely absorbed. As a result, according to the present embodiment, the effect of the enable circuit 502 makes it possible to efficiently prevent crosstalk and ghosts from occurring even in high-frequency driving.

【００５５】以上説明したように構成されているため、
走査線駆動回路１０４並びにデータ線駆動回路１０１及
びサンプリング回路３０１から順次出力される走査信号
Ｏ１、Ｏ２、Ｏ３、…及びデータ信号に基づいて、図１
に示した液晶表示部１ａにおける、フィールド走査やフ
レーム走査等が良好に行われる。そして特に、駆動周波
数が高くても、トランスミッションゲート５０５からな
るイネーブル回路５０２におけるオン抵抗や容量、時定
数などの影響が相対的に小さいために、高精度のサンプ
リング回路駆動信号Ｏ１、Ｏ２、Ｏ３、…を供給するこ
とが可能となり、よって、サンプリング回路３０１の各
サンプリングスイッチ３０２におけるサンプリング動作
が正確且つ安定したものとなり、隣接するデータ線３１
間における、クロストークやゴーストの発生を低減でき
る。Since the configuration is as described above,
1 based on the scanning signals O1, O2, O3,... And the data signals sequentially output from the scanning line driving circuit 104, the data line driving circuit 101, and the sampling circuit 301.
Field scanning, frame scanning, and the like in the liquid crystal display unit 1a shown in FIG. In particular, even when the driving frequency is high, since the influence of the ON resistance, the capacitance, the time constant, and the like in the enable circuit 502 including the transmission gate 505 is relatively small, the sampling circuit driving signals O1, O2, O3,. Can be supplied, so that the sampling operation in each sampling switch 302 of the sampling circuit 301 becomes accurate and stable, and the adjacent data line 31 is supplied.
The occurrence of crosstalk and ghost between them can be reduced.

【００５６】（第２の実施の形態）次に、第２の実施の
形態について図５を参照して説明する。ここに図５は、
第２の実施の形態におけるイネーブル回路を構成するＰ
型あるいはＮ型のいずれからなるＴＦＴ（以下、片チャ
ネル型のＴＦＴと称す）の回路図である。(Second Embodiment) Next, a second embodiment will be described with reference to FIG. Here, FIG.
P constituting the enable circuit in the second embodiment
FIG. 2 is a circuit diagram of a TFT of either type or N type (hereinafter, referred to as a one-channel type TFT).

【００５７】第２の実施の形態は、第１の実施の形態と
比べて、図１に示したのと同じ全体構成を持つが、図２
に示したイネーブル回路５０２が、トランスミッション
ゲート５０５ではなく、図５に示した片チャネル型ＴＦ
Ｔ５０７からなる点及び片チャネル型ＴＦＴ５０７を動
作させるために、シフトレジスタ回路から転送信号Ａｉ
（ｉ＝１、２、３、…）の反転信号Ａｉ’を生成する必
要が無い点が異なり、その他の構成については第１の実
施の形態の場合と同様であるので、それらの説明は省略
する。The second embodiment has the same overall configuration as that shown in FIG. 1 as compared with the first embodiment, but FIG.
Is not the transmission gate 505 but the one-channel type TF shown in FIG.
In order to operate the point composed of T507 and the one-channel type TFT 507, the transfer signal Ai is transmitted from the shift register circuit.
There is no need to generate an inverted signal Ai 'of (i = 1, 2, 3,...), And the other configuration is the same as that of the first embodiment, and therefore description thereof is omitted. I do.

【００５８】即ち、図５において、複数のイネーブル回
路５０２”は夫々、片チャネル型ＴＦＴ５０７から構成
されており、片チャネル型ＴＦＴ５０７は、転送信号Ａ
ｉが制御端子の一例であるＴＦＴのゲートに供給され、
イネーブル信号ＥＮＢが、入力端子の一例であるＴＦＴ
のソースに入力され、出力端子の一例たるＴＦＴのドレ
インから、イネーブル信号ＥＮＢが、転送信号Ａｉのゲ
ートへの入力に応じて、サンプリング回路駆動信号とし
て出力されるように構成されている。That is, in FIG. 5, each of the plurality of enable circuits 502 "is composed of a one-channel TFT 507, and the one-channel TFT 507
i is supplied to the gate of the TFT which is an example of the control terminal,
The enable signal ENB is a TFT which is an example of an input terminal.
The enable signal ENB is output from the drain of the TFT, which is an example of the output terminal, as a sampling circuit drive signal in response to the input of the transfer signal Ai to the gate.

【００５９】図５の回路図から明らかなように、イネー
ブル回路５０２”を構成する片チャネル型ＴＦＴ５０７
は、従来のＮＡＮＤ回路及びインバータとが直列配列さ
れてなるイネーブル回路の場合と比較して、ゲート数が
遥かに少なく、容量及び遅延時間についても遥かに小さ
くされている。As is apparent from the circuit diagram of FIG. 5, a one-channel type TFT 507 constituting the enable circuit 502 ″
As compared with a conventional enable circuit in which NAND circuits and inverters are arranged in series, the number of gates is much smaller, and the capacitance and delay time are also much smaller.

【００６０】この結果、本実施の形態によれば、同程度
の薄膜形成技術を用いてＴＦＴや配線等を形成すること
を想定すると、従来のイネーブル回路における例えば１
００ｎsec程度の遅延時間を、半分の５０ｎsec未満程度
までには容易に低減できる。更に、イネーブル回路５０
２”における回路規模が小さくて済むので、高精細な画
像表示のために画素ピッチを微細化する際にも有利であ
る。As a result, according to the present embodiment, assuming that TFTs, wirings, and the like are formed by using a similar thin film forming technique, for example, one TFT in a conventional enable circuit can be used.
The delay time of about 00 nsec can be easily reduced to a half of less than about 50 nsec. Further, the enable circuit 50
Since the circuit scale in 2 "can be small, it is also advantageous when the pixel pitch is reduced for high-definition image display.

【００６１】（第３の実施の形態）次に、第３の実施の
形態について図６を参照して説明する。ここに図６は、
駆動回路を同一基板上に備えた電気光学装置の一例とし
ての液晶装置の全体ブロック図である。(Third Embodiment) Next, a third embodiment will be described with reference to FIG. Here, FIG.
FIG. 2 is an overall block diagram of a liquid crystal device as an example of an electro-optical device including a driving circuit on the same substrate.

【００６２】第３の実施の形態は、第１の実施の形態と
比べて、相展開された画像信号が複数の画像信号線を介
して供給される点及びこれに対応して、各サンプリング
回路駆動信号を複数のサンプリングスイッチに同時に供
給する点が異なり、その他の構成については第１の実施
の形態の場合と同様であるので、それらの説明は省略す
る。The third embodiment is different from the first embodiment in that the phase-expanded image signal is supplied via a plurality of image signal lines, and correspondingly, each sampling circuit The difference is that the drive signal is supplied to a plurality of sampling switches at the same time, and the other configuration is the same as that of the first embodiment.

【００６３】即ち、図６において、画像信号ＶＩＤ１〜
ＶＩＤ６は、外部の画像信号処理回路により６相に相展
開されており、６本の画像信号線４００’を介してサン
プリング回路３０１に入力されている。データ線駆動回
路１０１内のイネーブル回路によりパルス幅が制限され
てなるサンプリング回路駆動信号Ｓｉ（ｉ＝１、２、
３、…）は、６つに夫々分岐するサンプリング回路駆動
信号線３０６’を介して６個の隣接するサンプリングス
イッチ３０２に入力される。従って、これらの６個のサ
ンプリングスイッチ３０２の群毎に同時に、サンプリン
グ回路３０１は駆動される。That is, in FIG. 6, the image signals VID1
The VID 6 is developed into six phases by an external image signal processing circuit, and is input to the sampling circuit 301 via six image signal lines 400 ′. A sampling circuit drive signal Si (i = 1, 2,...) Whose pulse width is limited by an enable circuit in the data line drive circuit 101
3,...) Are input to six adjacent sampling switches 302 via a sampling circuit drive signal line 306 ′ that branches into six. Therefore, the sampling circuit 301 is simultaneously driven for each group of the six sampling switches 302.

【００６４】尚、サンプリング回路３０１のサンプリン
グ能力に応じて、当該サンプリング回路３０１に入力す
る画像信号ＶＩＤの相展開の数が定まる。例えば、当該
サンプリング回路３０１におけるサンプリング能力が高
ければ、第１の実施の形態のように１本のデータ線３５
に対して順次に、相展開されていない画像信号ＶＩＤを
供給するように構成してもよいし、若しくは、３本、１
２本、２４本等のデータ線に対して３相展開、１２相展
開、２４相展開等された画像信号ＶＩＤを供給するよう
に構成してもよい。尚、この数としては、カラー画像信
号が３つの色に係る信号からなることとの関係から、３
の倍数であることが制御や回路を簡易化する上で好まし
い。The number of phase expansions of the image signal VID input to the sampling circuit 301 is determined according to the sampling capability of the sampling circuit 301. For example, if the sampling capability of the sampling circuit 301 is high, one data line 35 as in the first embodiment is used.
May be configured to sequentially supply image signals VID that have not been phase-developed,
An arrangement may be made wherein two or twenty-four data lines are supplied with image signals VID that have been developed in three phases, 12 phases, or 24 phases. Note that this number is 3 in consideration of the fact that the color image signal is composed of signals related to three colors.
Is preferably a multiple of the number in order to simplify the control and the circuit.

【００６５】以上の結果、第３の実施の形態によれば、
第１の実施の形態に対し、相展開技術を組み込むことに
より、同時に駆動される複数のサンプリングスイッチ３
０２の個数に応じて、データ線駆動回路１０１のシフト
レジスタ回路５００における駆動周波数を、６（同時駆
動の本数）分の１程度に低めることも可能となる。従っ
て、シフトレジスタ回路５００に係るクロックドインバ
ータ、配線等における回路精度、回路規模、配線抵抗、
時定数、容量、遅延時間等について要求される仕様が低
くても済む。As a result, according to the third embodiment,
A plurality of sampling switches 3 driven at the same time by incorporating a phase expansion technique in the first embodiment.
In accordance with the number 02, the driving frequency of the data line driving circuit 101 in the shift register circuit 500 can be reduced to about 1/6 (the number of simultaneous driving). Therefore, the circuit accuracy, circuit scale, wiring resistance, and the like of the clocked inverter, wiring, and the like related to the shift register circuit 500
Specifications required for the time constant, capacity, delay time, and the like may be low.

【００６６】（液晶装置の全体構成）以上のように構成
された液晶装置の各実施の形態の全体構成を図７及び図
８を参照して説明する。尚、図７は、ＴＦＴアレイ基板
１０をその上に形成された各構成要素と共に対向基板２
０の側から見た平面図であり、図８は、対向基板２０を
含めて示す図７のＨ−Ｈ’断面図である。(Overall Configuration of Liquid Crystal Device) The overall configuration of each embodiment of the liquid crystal device configured as described above will be described with reference to FIGS. 7 and 8. FIG. FIG. 7 shows the TFT array substrate 10 together with the components formed thereon and the counter substrate 2.
8 is a cross-sectional view taken along the line HH ′ of FIG.

【００６７】図７及び図８において、ＴＦＴアレイ基板
１０の上には、液晶５０を封入するためのシール材５２
がその縁に沿って設けられており、その内側に並行し
て、遮光性の金属等の材料から成り、画面表示領域と周
辺領域とを区切るための周辺見切りとしての遮光膜５３
が設けられている。シール材５２の外側の周辺領域に
は、データ線駆動回路１０１及び実装端子１０２がＴＦ
Ｔアレイ基板１０の一辺に沿って設けられており、走査
線駆動回路１０４が、周辺領域においてこの一辺に隣接
する２辺に沿って設けられている。走査線３１に供給さ
れる走査信号遅延が問題にならないのならば、走査線駆
動回路１０４は片側だけでも良いことは言うまでもな
い。また、データ線駆動回路１０１を画面表示領域の辺
に沿って両側に配列してもよい。例えば奇数列のデータ
線は画面表示領域の一方の辺に沿って配設されたデータ
線駆動回路から画像信号を供給し、偶数列のデータ線は
前記画面表示領域の反対側の辺に沿って配設されたデー
タ線駆動回路から画像信号を供給するようにしてもよ
い。更にＴＦＴアレイ基板１０の残る一辺には、画面表
示領域の両側に設けられた走査線駆動回路１０４間をつ
なぐための複数の配線１０５が設けられている。また、
対向基板２０のコーナー部の少なくとも１箇所において
は、ＴＦＴアレイ基板１０と対向基板２０との間で電気
的導通をとるための導通材からなる銀点１０６が設けら
れている。そして、シール材５２とほぼ同じ輪郭を持つ
対向基板２０が当該シール材５２によりＴＦＴアレイ基
板１０に固着されている。7 and 8, a sealing material 52 for enclosing a liquid crystal 50 is provided on the TFT array substrate 10.
Are provided along the edge, and in parallel with the inside thereof, a light-shielding film 53 made of a material such as a light-shielding metal and serving as a peripheral parting line for separating the screen display area from the peripheral area.
Is provided. In the peripheral area outside the sealing material 52, the data line driving circuit 101 and the mounting terminals 102
The scanning line driving circuit 104 is provided along one side of the T array substrate 10, and is provided along two sides adjacent to the one side in the peripheral region. If the delay of the scanning signal supplied to the scanning line 31 does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuits 101 may be arranged on both sides along the side of the screen display area. For example, an odd-numbered data line supplies an image signal from a data line driving circuit arranged along one side of the screen display area, and an even-numbered data line runs along the opposite side of the screen display area. The image signal may be supplied from the data line driving circuit provided. Further, on one remaining side of the TFT array substrate 10, a plurality of wirings 105 for connecting between the scanning line driving circuits 104 provided on both sides of the screen display area are provided. Also,
At least one of the corners of the opposing substrate 20 is provided with a silver dot 106 made of a conductive material for establishing electric conduction between the TFT array substrate 10 and the opposing substrate 20. The opposite substrate 20 having substantially the same contour as the sealing material 52 is fixed to the TFT array substrate 10 by the sealing material 52.

【００６８】以上図１から図８を参照して説明した各実
施の形態における液晶装置のＴＦＴアレイ基板１０上に
は更に、画像信号のデータ線３５への書込み負荷軽減の
ために各データ線３５について画像信号に先行するタイ
ミングで所定電位のプリチャージ信号を書き込むプリチ
ャージ回路を形成してもよいし、製造途中や出荷時の当
該液晶装置の品質、欠陥等を検査するための検査回路等
を形成してもよい。また、対向基板２０の投射光が入射
する側及びＴＦＴアレイ基板１０の出射光が出射する側
には各々、例えば、ＴＮ（ツイステッドネマティック）
モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ
（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリ
ーホワイトモード／ノーマリーブラックモードの別に応
じて、偏光フィルム、位相差フィルム、偏光板などが所
定の方向で配置される。Each of the data lines 35 is further provided on the TFT array substrate 10 of the liquid crystal device in each of the embodiments described with reference to FIGS. 1 to 8 in order to reduce the writing load of the image signals to the data lines 35. A precharge circuit for writing a precharge signal of a predetermined potential at a timing preceding the image signal may be formed, or an inspection circuit or the like for inspecting the quality, defects, etc. of the liquid crystal device during manufacturing or shipping. It may be formed. For example, TN (twisted nematic) is provided on each of the side of the opposite substrate 20 on which the projected light is incident and the side of the TFT array substrate 10 on which the emitted light is emitted.
Mode, STN (super TN) mode, D-STN
A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as a (double-STN) mode and a normally white mode / normally black mode.

【００６９】尚、以上説明した各実施の形態において、
走査線駆動回路１０１を図７に示したように画面表示領
域の左右両側に２分割して設け、更に複数の走査線３１
を画面表示領域の左右両側から交互に噛み合う櫛歯状に
配線するように構成してもよい。このように構成すれ
ば、２分割された走査線駆動回路１０１により、櫛歯状
に配線された走査線３１が画面表示領域の左右両側から
駆動されるので、走査線駆動回路１０１を構成するシフ
トレジスタ回路のＹ方向の回路ピッチを倍に出来る。但
し、図７のように各走査線を両側から駆動した方が、走
査信号の遅延時間を低減する観点からは有利である。In each of the embodiments described above,
As shown in FIG. 7, the scanning line driving circuit 101 is divided into two parts on both left and right sides of the screen display area.
May be arranged in a comb-like shape that alternately meshes from both left and right sides of the screen display area. With this configuration, the scanning line driving circuit 101 divided into two parts drives the scanning lines 31 wired in a comb shape from both left and right sides of the screen display area. The circuit pitch in the Y direction of the register circuit can be doubled. However, driving each scanning line from both sides as shown in FIG. 7 is advantageous from the viewpoint of reducing the delay time of the scanning signal.

【００７０】また、以上の各実施の形態では、画素電極
１１及びＴＦＴ３０から、画素部の一例が構成されてい
る。しかしながら、画素部は、この一例に限られるもの
ではない。例えば、データ線３５及び走査線３１のうち
の一方を対向電極として対向基板に設けて、ＴＦＴアレ
イ基板１０に形成されたデータ線３５及び走査線３１の
うちの他方と画素電極１１との間に、双方向ダイオード
特性を夫々有するＴＦＤ駆動素子等の２端子型非線形素
子を夫々介在させることにより、当該対向電極、画素電
極１１及び２端子型非線形素子から画素部の他の例を構
成してもよい。その他、各種のスイッチング素子、更に
は各種の液晶材料（液晶相）、動作モード、液晶配列、
駆動方法等に本実施の形態を適用することが可能であ
る。In each of the above embodiments, an example of the pixel section is constituted by the pixel electrode 11 and the TFT 30. However, the pixel unit is not limited to this example. For example, one of the data line 35 and the scanning line 31 is provided on a counter substrate as a counter electrode, and the other of the data line 35 and the scanning line 31 formed on the TFT array substrate 10 and the pixel electrode 11 are provided. By interposing a two-terminal type nonlinear element such as a TFD drive element having a bidirectional diode characteristic, another example of the pixel portion may be configured by the counter electrode, the pixel electrode 11 and the two-terminal type nonlinear element. Good. In addition, various switching elements, various liquid crystal materials (liquid crystal phase), operation modes, liquid crystal alignment,
This embodiment can be applied to a driving method and the like.

【００７１】更にまた、以上の各実施の形態では、走査
線駆動回路及びデータ線駆動回路は、基板上に形成され
ており、駆動回路内蔵型の液晶装置が実現されている
が、上述の如き構成を有するデータ線駆動回路（及び走
査線駆動回路）をＴＡＢ（テープオートメイテッドボン
ディング）実装技術等を利用して基板に対して外付けし
て構成することも可能である。Further, in each of the above embodiments, the scanning line driving circuit and the data line driving circuit are formed on the substrate, and a liquid crystal device with a built-in driving circuit is realized. The data line driving circuit (and the scanning line driving circuit) having the above configuration can be externally attached to the substrate by using TAB (tape automated bonding) mounting technology or the like.

【００７２】本実施の形態を用いた応用例として液晶プ
ロジェクタの構成について図９を用いて説明する。A configuration of a liquid crystal projector will be described as an application example using the present embodiment with reference to FIG.

【００７３】液晶プロジェクタ１１００は、上述の電気
光学装置としての液晶装置を含む液晶モジュールを３個
用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００
Ｇ及び１００Ｂとして用いたプロジェクタとして構成さ
れている。液晶プロジェクタ１１００では、メタルハラ
イドランプ等の白色光源のランプユニット１１０２から
投射光が発せられると、３枚のミラー１１０６及び２枚
のダイクロイックミラー１１０８によって、ＲＧＢの３
原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対
応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに
各々導かれる。この際特にＢ光は、長い光路による光損
失を防ぐために、入射レンズ１１２２、リレーレンズ１
１２３及び出射レンズ１１２４からなるリレーレンズ系
１１２１を介して導かれる。そして、ライトバルブ１０
０Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原
色に対応する光成分は、ダイクロイックプリズム１１１
２により再度合成された後、投射レンズ１１１４を介し
てスクリーン１１２０にカラー画像として投射される。The liquid crystal projector 1100 prepares three liquid crystal modules including a liquid crystal device as the above-mentioned electro-optical device, and respectively has RGB light valves 100R and 100R.
It is configured as a projector used as G and 100B. In the liquid crystal projector 1100, when the projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, three mirrors 1106 and two dichroic mirrors 1108 are used to convert RGB light into three.
The light components R, G, and B corresponding to the primary colors are divided, and guided to the light valves 100R, 100G, and 100B corresponding to the respective colors. At this time, in particular, the B light is used to prevent light loss due to a long optical path.
The light is guided through a relay lens system 1121 including a lens 123 and an output lens 1124. And the light valve 10
The light components corresponding to the three primary colors modulated by the 0R, 100G, and 100B, respectively, are output from the dichroic prism 111.
After recombining the images, the image is projected as a color image on the screen 1120 via the projection lens 1114.

【００７４】[0074]

【発明の効果】以上詳細に説明したように本発明の電気
光学装置の駆動回路によれば、イネーブル回路をトラン
スミッションゲートから構成することにより、比較的簡
単な構成を用いて高周波数駆動に伴う表示画像の品位の
劣化を効率的に防止し得る電気光学装置のデータ線駆動
回路を実現できる。As described above in detail, according to the driving circuit for the electro-optical device of the present invention, the enable circuit is constituted by the transmission gate, so that the display accompanying the high-frequency driving can be performed with a relatively simple structure. It is possible to realize a data line driving circuit of an electro-optical device capable of efficiently preventing deterioration of image quality.

【図面の簡単な説明】[Brief description of the drawings]

【図１】第１の実施の形態の全体構成を示すブロック図
である。FIG. 1 is a block diagram illustrating an overall configuration of a first embodiment.

【図２】第１の実施の形態のデータ線駆動回路の回路図
である。FIG. 2 is a circuit diagram of a data line drive circuit according to the first embodiment.

【図３】第１の実施の形態のデータ線駆動回路に含まれ
るイネーブル回路の回路図である。FIG. 3 is a circuit diagram of an enable circuit included in the data line drive circuit according to the first embodiment.

【図４】第１の実施の形態のデータ線駆動回路のタイミ
ングチャートである。FIG. 4 is a timing chart of the data line driving circuit according to the first embodiment.

【図５】第２の実施の形態におけるイネーブル回路を構
成する片チャネル型のＴＦＴの回路図である。FIG. 5 is a circuit diagram of a one-channel TFT forming an enable circuit according to a second embodiment;

【図６】第３の実施の形態の全体構成を示すブロック図
である。FIG. 6 is a block diagram showing an overall configuration of a third embodiment.

【図７】各実施の形態の液晶装置におけるＴＦＴアレイ
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。FIG. 7 is a plan view of a TFT array substrate in the liquid crystal device according to each of the embodiments, as well as components formed thereon, as viewed from a counter substrate side.

【図８】図７のＨ−Ｈ’断面図である。8 is a sectional view taken along the line H-H 'of FIG.

【図９】本実施の形態の液晶装置を用いた液晶プロジェ
クタの構成図である。FIG. 9 is a configuration diagram of a liquid crystal projector using the liquid crystal device of the present embodiment.

【符号の説明】[Explanation of symbols]

１ａ…液晶表示部 １０…ＴＦＴアレイ基板 １１…画素電極 ３１…走査線（ゲート電極） ３５…データ線（ソース電極） １０１…データ線駆動回路 １０４…走査線駆動回路 ２００…液晶装置 ３０１…サンプリング回路 ３０２…サンプリングスイッチ ５００…シフトレジスタ回路 ５０１…クロックドインバータ ５０２…イネーブル回路 ５０５…トランスミッションゲート ５０７…片チャネル型ＴＦＴ 1a: Liquid crystal display unit 10: TFT array substrate 11: Pixel electrode 31: Scan line (gate electrode) 35: Data line (source electrode) 101: Data line drive circuit 104: Scan line drive circuit 200: Liquid crystal device 301: Sampling circuit 302 ... Sampling switch 500 ... Shift register circuit 501 ... Clocked inverter 502 ... Enable circuit 505 ... Transmission gate 507 ... Single channel type TFT

フロントページの続き Ｆターム(参考） 2H093 NA34 NC09 NC23 NC25 NC26 NC34 ND15 ND39 ND49 ND50 ND53 ND54 ND55 NG02 5C006 AA01 AA16 AA22 AF44 AF72 BB16 BB29 BC02 BC03 BC06 BC13 BC16 BF03 BF11 BF26 BF27 BF31 BF49 EA01 EC11 FA14 FA23 FA24 FA36 FA43 5C080 AA10 BB05 CC03 DD07 DD08 DD10 DD22 EE30 FF11 JJ02 JJ03 JJ04 JJ06 Continued on the front page F-term (reference) 2H093 NA34 NC09 NC23 NC25 NC26 NC34 ND15 ND39 ND49 ND50 ND53 ND54 ND55 NG02 5C006 AA01 AA16 AA22 AF44 AF72 BB16 BB29 BC02 BC03 BC06 BC13 BC16 BF03 BF11 FA31 FA24 5C080 AA10 BB05 CC03 DD07 DD08 DD10 DD22 EE30 FF11 JJ02 JJ03 JJ04 JJ06

Claims (10)

【特許請求の範囲】[Claims] 【請求項１】 複数の走査線及び複数のデータ線と、前
記各走査線及びデータ線に接続されたスイッチング手段
と、前記スイッチング手段に接続された画素電極とを有
する電気光学装置の駆動回路であって、 前記駆動回路は、画像信号線の画像信号をサンプリング
回路駆動信号に応じてサンプリングして前記複数のデー
タ線に夫々供給する複数のサンプリング回路と、 所定周期のクロック信号に基づいて各段から転送信号を
順次出力して前記サンプリング回路に駆動信号を供給す
るシフトレジスタと、 該転送信号と所定パルス幅を持つイネーブル用のクロッ
ク信号との論理積を前記サンプリング回路駆動信号とし
て前記複数のサンプリングスイッチに夫々出力する複数
のイネーブル回路とを備えており、 該複数のイネーブル回路は夫々、前記転送信号が制御端
子に供給されると共に前記イネーブル用のクロック信号
が入力端子に入力され、出力端子から前記イネーブル用
のクロック信号を前記転送信号の前記制御端子への入力
に応じて前記サンプリング回路駆動信号として出力する
トランスミッションゲートから構成されていることを特
徴とする電気光学装置の駆動回路。1. A driving circuit for an electro-optical device, comprising: a plurality of scanning lines and a plurality of data lines; switching means connected to each of the scanning lines and the data lines; and a pixel electrode connected to the switching means. A plurality of sampling circuits that sample an image signal of an image signal line according to a sampling circuit drive signal and supply the sampled image signals to the plurality of data lines; And a shift register for sequentially outputting a transfer signal from the shift register and supplying a drive signal to the sampling circuit; and a logical product of the transfer signal and an enable clock signal having a predetermined pulse width as the sampling circuit drive signal. A plurality of enable circuits each outputting to the switch, wherein the plurality of enable circuits are respectively A transfer signal is supplied to a control terminal, the enable clock signal is input to an input terminal, and the enable clock signal is output from an output terminal to the sampling circuit in response to input of the transfer signal to the control terminal. A driving circuit for an electro-optical device, comprising a transmission gate that outputs a signal. 【請求項２】 前記複数のイネーブル回路は夫々、前記
制御端子として、前記転送信号と前記転送信号の反転信
号とが供給される一対の制御端子を備えたことを特徴と
する請求項１に記載の電気光学装置の駆動回路。2. The control circuit according to claim 1, wherein each of the plurality of enable circuits includes, as the control terminal, a pair of control terminals to which the transfer signal and an inverted signal of the transfer signal are supplied. Drive circuit for the electro-optical device. 【請求項３】 前記シフトレジスタの各段から順次出力
される前記転送信号の反転信号を夫々生成する複数のイ
ンバータを前記複数のトランスミッションゲート毎に更
に備えたことを特徴とする請求項１又は２に記載の電気
光学装置の駆動回路。3. The transmission gate according to claim 1, further comprising a plurality of inverters for respectively generating inverted signals of the transfer signal sequentially output from each stage of the shift register, for each of the plurality of transmission gates. 3. A driving circuit for an electro-optical device according to claim 1. 【請求項４】 前記シフトレジスタは各段から前記転送
信号を出力しつつ、前記転送信号の反転信号を更に順次
出力することを特徴とする請求項１又は２に記載の電気
光学装置の駆動回路。4. The driving circuit for an electro-optical device according to claim 1, wherein the shift register outputs the transfer signal from each stage and sequentially outputs an inverted signal of the transfer signal. . 【請求項５】 前記イネーブル用のクロック信号の前記
所定パルス幅は、前記転送信号のパルス幅よりも短く設
定されていることを特徴とする請求項１から４のいずれ
か一項に記載の電気光学装置の駆動回路。5. The electric device according to claim 1, wherein the predetermined pulse width of the enable clock signal is set shorter than a pulse width of the transfer signal. Drive circuit for optical device. 【請求項６】 前記画像信号は、相展開されることなく
１本の前記画像信号線を介して前記サンプリング回路に
供給され、 前記シフトレジスタは、前記データ線毎に前記各段から
前記転送信号を順次出力し、 前記複数のサンプリングスイッチは、前記転送信号に応
じて１個ずつ順次サンプリングすることを特徴とする請
求項１から５のいずれか一項に記載の電気光学装置の駆
動回路。6. The image signal is supplied to the sampling circuit via one image signal line without phase expansion, and the shift register is configured to transfer the transfer signal from each stage for each data line. 6. The driving circuit for an electro-optical device according to claim 1, wherein the plurality of sampling switches sequentially sample one by one according to the transfer signal. 7. 【請求項７】 前記画像信号は、ｎ（但し、ｎは２以上
の自然数）相に相展開されて、ｎ本の前記画像信号線を
介して前記サンプリング回路に供給され、 前記シフトレジスタは、ｎ本の相隣接するデータ線から
なるグループ毎に前記各段から転送信号を順次出力し、 前記複数のサンプリングスイッチは、前記転送信号に応
じて前記グループ毎に同時にサンプリングを行うことを
特徴とする請求項１から５のいずれか一項に記載の電気
光学装置の駆動回路。7. The image signal is phase-expanded into n (where n is a natural number of 2 or more) phases and supplied to the sampling circuit via n image signal lines. A transfer signal is sequentially output from each stage for each group consisting of n adjacent data lines, and the plurality of sampling switches simultaneously perform sampling for each group in accordance with the transfer signal. A driving circuit for an electro-optical device according to claim 1. 【請求項８】 前記走査線駆動回路及び当該データ線駆
動回路は、前記基板上に形成されていることを特徴とす
る請求項１から７のいずれか一項に記載の電気光学装置
の駆動回路。8. The driving circuit for an electro-optical device according to claim 1, wherein the scanning line driving circuit and the data line driving circuit are formed on the substrate. . 【請求項９】 前記複数のイネーブル回路は夫々、前記
トランスミッションゲートに代えて、前記転送信号が制
御端子に供給されると共に前記イネーブル用のクロック
信号が入力端子に入力され、出力端子から前記イネーブ
ル用のクロック信号を前記転送信号の前記制御端子への
入力に応じて前記サンプリング回路駆動信号として出力
するＰ型とＮ型のいずれかからなる薄膜トランジスタか
ら構成されていることを特徴とする請求項１から８のい
ずれか一項に記載の電気光学装置の駆動回路。9. Each of the plurality of enable circuits, in place of the transmission gate, supplies the transfer signal to a control terminal, inputs the enable clock signal to an input terminal, and outputs the enable signal from the output terminal. 2. A thin film transistor comprising a P-type or an N-type which outputs the clock signal as the sampling circuit drive signal in response to the input of the transfer signal to the control terminal. 9. The driving circuit for an electro-optical device according to claim 8. 【請求項１０】 請求項1から９のいずれか一項に記載
の電気光学装置のデータ線駆動回路を含むことを特徴と
する電気光学装置。10. An electro-optical device comprising the data line driving circuit of the electro-optical device according to claim 1. Description: