JP5406554B2 - 撮像装置及び撮像システム - Google Patents

撮像装置及び撮像システム Download PDF

Info

Publication number
JP5406554B2
JP5406554B2 JP2009038486A JP2009038486A JP5406554B2 JP 5406554 B2 JP5406554 B2 JP 5406554B2 JP 2009038486 A JP2009038486 A JP 2009038486A JP 2009038486 A JP2009038486 A JP 2009038486A JP 5406554 B2 JP5406554 B2 JP 5406554B2
Authority
JP
Japan
Prior art keywords
mode
unit
signal
electrode
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009038486A
Other languages
English (en)
Other versions
JP2010193407A (ja
JP2010193407A5 (ja
Inventor
哲也 板野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009038486A priority Critical patent/JP5406554B2/ja
Publication of JP2010193407A publication Critical patent/JP2010193407A/ja
Publication of JP2010193407A5 publication Critical patent/JP2010193407A5/ja
Application granted granted Critical
Publication of JP5406554B2 publication Critical patent/JP5406554B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、撮像装置及び撮像システムに関する。
近年、撮像装置を用いた業務用および家庭用のビデオカメラが広く普及している。ビデオカメラに用いられる撮像装置には、NTSC方式やPAL方式などのテレビジョン方式に対応するため、複数の画素が2次元状に配列された画素配列から1行おきに信号を読み出すインターレース動作モードを有するものがある。インターレース動作モードは、インターレース読み出しモード、フィールド読み出しモード、飛び越し走査読み出しモードとも呼ばれている。
一方、最近では、パーソナルコンピュータ用の、撮像装置を用いた画像入力カメラが盛んに開発されている。画像入力カメラに用いられる撮像装置には、プログレッシブ方式などのコンピュータディスプレイ方式に対応するため、画素配列の各行から信号を読み出すプログレッシブ動作モードを有するものがある。プログレッシブ動作モードは、ノンインターレース読み出しモード、全画素読み出しモードとも呼ばれる。プログレッシブ動作モードでは、撮像装置が、画素配列における全行の画素の信号を読み出す。
特許文献1には、(プログレッシブ動作モードにおける)全行読み出し動作及び(インターレース動作モードにおける)垂直加算読み出し動作の両読み出し動作に対応した固体撮像装置が記載されている。
全行読み出し動作では、特許文献1の図1に示す画素配列407における奇数行及び偶数行が垂直走査回路420o、420eによって交互に順次選択され、それぞれの画素での信号が読み出される。すなわち、特許文献1の図2に示すように、MOSスイッチ421oをオンするための信号φEVENとMOSスイッチ421eをオンするための信号φODDとが交互にハイレベルになる。MOSスイッチ421oがオンした際には、選択された奇数行の画素の信号が容量素子412o及び容量素子412eの両方に転送される。MOSスイッチ421eがオンした際には、選択された偶数行の画素の信号が容量素子412o及び容量素子412eの両方に転送される。全行読み出し動作では、2つの容量に信号を入力するので、2つの容量の一方のみに信号を入力する場合に比べて列アンプでのゲインを高くすることでS/N比の向上を図ることができるとされている。
垂直加算読み出し動作では、特許文献1の図1に示す画素配列407における奇数行及び偶数行が垂直走査回路420o、420eによって同時に順次選択され、それぞれの画素での信号が同時に読み出される。すなわち、特許文献1の図3に示すように、MOSスイッチ421oをオンするための信号φEVENとMOSスイッチ421eをオンするための信号φODDとが同時にハイレベルになる。このとき、信号φOEがローレベルでMOSスイッチ422がオフ状態であるので、MOSスイッチ421o、421eが同時にオンした際には、選択された奇数行及び偶数行の画素の信号がそれぞれ容量素子412o、412eに同時に転送される。そして、容量素子412o、412eに転送された信号は、演算増幅器211の反転入力端子(−)にて平均化される。垂直加算読み出し動作では、フィールド読み出し時間が全行読み出し動作の半分になるとされている。
一方、特許文献2には、光電変換要素から出力されMOSトランジスタM1及びMOSトランジスタM2とから構成される列アンプで増幅された信号が、一時蓄積容量Cに蓄積されることが記載されている。これにより、特許文献2によれば、一時蓄積容量Cの値を大きくしなくても、読み出しゲインを大きくとることができるので、出力信号線の雑音電荷によるS/N比劣化を防止することができるとされている。
特開2005−348040号公報 特開平2−296470号公報
特許文献1に記載の固体撮像装置では、(インターレース動作モードにおける)垂直加算読み出し動作において、MOSスイッチ421oがオンした際には、信号が容量素子412oに転送され容量素子412eに転送されない。MOSスイッチ421eがオンした際には、信号が容量素子412eに転送され容量素子412oに転送されない。すなわち、各画素の信号を容量素子412o及び容量素子412eの一方のみに入力する。このため、インターレース動作モード(第1のモード)では、プログレッシブ動作モード(第2のモード)に比べて、列アンプのゲインが低くなり信号のS/N比が悪くなるので、得られる画像の画質が劣化する。
本発明の目的は、第1のモードにおける画素から出力された信号のS/N比を向上させることにある。
本発明の第1側面に係る撮像装置は、光電変換部、電荷電圧変換部、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送する転送部、及び前記電荷電圧変換部の電圧に応じた信号を出力する出力部をそれぞれ含む複数の画素が2次元状に配列された画素配列と、前記画素配列からの信号を増幅する複数の列増幅部と、を備える撮像装置であって、前記列増幅部は、入力容量部と、帰還容量部とを含み、前記画素配列の各列は、前記出力部が第1の信号線に信号をそれぞれ出力する複数の第1の画素と、前記出力部が第2の信号線に信号をそれぞれ出力する複数の第2の画素と、を含み、前記撮像装置は、第1の撮影モードと第2の撮影モードとを有し、前記撮像装置が前記第1の撮影モードにある場合と前記第2の撮影モードにある場合とのそれぞれにおいて、前記列増幅部は、前記入力容量部の容量値と前記帰還容量部の容量値との比に応じて信号の増幅を行うように構成され、かつ、前記第1の信号線を介して伝達された信号と前記第2の信号線を介して伝達された信号との和を増幅する第1のモードにおける前記帰還容量部の容量値を、前記第1の信号線を介して伝達された信号と前記第2の信号線を介して伝達された信号とを異なるタイミングで増幅する第2のモードにおける前記帰還容量部の容量値より小さくし、前記列増幅部は、前記撮装置が第1の撮影モードにある場合の前記第1のモードにおける前記帰還容量部の容量値と、前記撮装置が第2の撮影モードにある場合の前記第2のモードにおける前記帰還容量部の容量値とを等しくすることを特徴とする。
本発明の第2側面に係る撮像システムは、本発明の第1側面に係る撮像装置と、前記撮像装置の撮像面へ像を形成する光学系と、前記撮像装置から出力された信号を処理して画像データを生成する信号処理部とを備えたことを特徴とする。
本発明によれば、第1のモードにおける画素から出力された信号のS/N比を向上させることができる。
本発明の第1実施形態に係る撮像装置100の構成を示す図。 本発明の第1実施形態における各画素の構成を示す図。 本発明の第1実施形態に係る撮像装置100の第2のモードにおける動作を示すタイミングチャート。 本発明の第1実施形態に係る撮像装置100の第1のモードにおける動作を示すタイミングチャート。 本発明の第1実施形態における各画素の他の構成を示す図。 第1実施形態に係る撮像装置を適用した撮像システムの構成図。 本発明の第2実施形態における列増幅部110iの構成の一部を示す図。
本発明の第1実施形態に係る撮像装置100を、図1を用いて説明する。図1は、本発明の第1実施形態に係る撮像装置100の構成を示す図である。
撮像装置100は、画素配列107、駆動部120、複数の列増幅部110、複数の保持部140、水平走査回路130、及び出力アンプ119を備える。
画素配列107では、複数の画素P11〜Pmnが2次元状に配列されている。画素配列107の各列は、複数の第1の画素P2k−1,p(k=1,2,・・・,m/2、p=1,2,・・・,n)及び複数の第2の画素P2k,p(k=1,2,・・・,m/2、p=1,2,・・・,n)を含む。画素配列107の各列では、第1の画素P2k−1,pと第2の画素P2k,pとが列に沿った方向に交互に配列されている。第1の画素P2k−1,pは、画素配列107における奇数行の画素である。第2の画素P2k,pは、画素配列107における偶数行の画素である。画素配列107の各列に対して、第1の画素P2k−1,pが接続された第1の信号線106oと第2の画素P2k,pが接続された第2の信号線106eとの2本の信号線が設けられている。
ここで、撮像装置100は、動作モードとして、第1のモード及び第2のモードを有している。第1のモードは、例えば、インターレース動作モードである。第1のモードでは、画素配列107における列方向に隣接する第1の画素の信号と第2の画素の信号とを並行して読み出すとともに両者の和を増幅する。第2のモードは、例えば、プログレッシブ動作モードである。第2のモードでは、画素配列107における列方向に隣接する第1の画素の信号と第2の画素の信号とを互いに異なるタイミングで読み出して増幅する。
第1の画素P2k−1,p及び第2の画素P2k,pは、例えば、図2に示すような構成をそれぞれ含んでいる。図2は、本発明の第1実施形態における各画素の構成を示す図である。
第1の画素P2k−1,pは、図2に示すように、光電変換部201o、転送部203o、電荷電圧変換部207o、リセット部204o、出力部202o、及び選択部205oを含む。
光電変換部201oは、光に応じた電荷を発生させて蓄積する。光電変換部201oは、例えば、フォトダイオードである。
転送部203oは、光電変換部201oで発生した電荷を電荷電圧変換部207oへ転送する。転送部203oは、例えば、転送トランジスタであり、後述の垂直走査回路121oからアクティブレベルの転送制御信号がゲートに供給された際にオンすることにより、光電変換部201oで発生した電荷を電荷電圧変換部207oへ転送する。
電荷電圧変換部207oは、転送された電荷を電圧に変換する。電荷電圧変換部207oは、例えば、フローティングディフュージョンである。
リセット部204oは、電荷電圧変換部207oをリセットする。リセット部204oは、例えば、リセットトランジスタであり、垂直走査回路121oからアクティブレベルのリセット制御信号がゲートに供給された際にオンすることにより、電荷電圧変換部207oをリセットする。
出力部202oは、電荷電圧変換部207oの電圧に応じた信号を第1の信号線106oへ出力する。出力部202oは、例えば、増幅トランジスタであり、第1の信号線106oに接続された電流源負荷109oとともにソースフォロワ動作を行うことにより、電荷電圧変換部207oの電圧に応じた信号を第1の信号線106oへ出力する。すなわち、出力部202oは、リセット部204oにより電荷電圧変換部207oがリセットされた状態で電荷電圧変換部207oの電圧に応じたノイズ信号を第1の信号線106oへ出力する。出力部202oは、転送部203oにより光電変換部201oで発生した電荷が電荷電圧変換部207oへ転送された状態で電荷電圧変換部207oの電圧に応じた光信号を第1の信号線106oへ出力する。
選択部205oは、第1の画素P2k−1,pを選択状態/非選択状態にする。選択部205oは、例えば、選択トランジスタであり、垂直走査回路121oからアクティブレベルの選択制御信号がゲートに供給された際にオンすることにより、第1の画素P2k−1,pを選択状態にする。選択部205oは、垂直走査回路121oからノンアクティブレベルの選択制御信号がゲートに供給された際にオフすることにより、第1の画素P2k−1,pを非選択状態にする。
なお、第1の画素P2k−1,pは、図5に示すように、選択部205oがない構成であっても良い。この場合、第1の画素P2k−1,pの選択状態/非選択状態は、電荷電圧変換部207oの電圧のレベルに応じて制御される。リセット部204oは、電荷電圧変換部207oをリセットするとともに、電源のレベルに応じて第1の画素P2k−1,pの選択状態/非選択状態にする。リセット部204oは、供給された第1の電位(例えば、Lレベル)に応じて電荷電圧変換部53の電位を第1の電位にリセットすることにより、第1の画素P2k−1,pを選択状態にする。リセット部54は、供給された第2の電位(例えば、Hレベル)に応じて電荷電圧変換部53の電位を第2の電位にリセットすることにより、第1の画素P2k−1,pを非選択状態にする。
第2の画素P2k,pは、図2に示すように、光電変換部201e、転送部203e、電荷電圧変換部207e、リセット部204e、出力部202e、及び選択部205eを含む。
光電変換部201eは、光に応じた電荷を発生させて蓄積する。光電変換部201eは、例えば、フォトダイオードである。
転送部203eは、光電変換部201eで発生した電荷を電荷電圧変換部207eへ転送する。転送部203eは、例えば、転送トランジスタであり、後述の垂直走査回路121eからアクティブレベルの転送制御信号がゲートに供給された際にオンすることにより、光電変換部201eで発生した電荷を電荷電圧変換部207eへ転送する。
電荷電圧変換部207eは、転送された電荷を電圧に変換する。電荷電圧変換部207eは、例えば、フローティングディフュージョンである。
リセット部204eは、電荷電圧変換部207eをリセットする。リセット部204eは、例えば、リセットトランジスタであり、垂直走査回路121eからアクティブレベルのリセット制御信号がゲートに供給された際にオンすることにより、電荷電圧変換部207eをリセットする。
出力部202eは、電荷電圧変換部207eの電圧に応じた信号を第2の信号線106eへ出力する。出力部202eは、例えば、増幅トランジスタであり、第2の信号線106eに接続された電流源負荷109eとともにソースフォロワ動作を行うことにより、電荷電圧変換部207eの電圧に応じた信号を第2の信号線106eへ出力する。すなわち、出力部202eは、リセット部204eにより電荷電圧変換部207eがリセットされた状態で電荷電圧変換部207eの電圧に応じたノイズ信号を第2の信号線106eへ出力する。出力部202eは、転送部203eにより光電変換部201eで発生した電荷が電荷電圧変換部207eへ転送された状態で電荷電圧変換部207eの電圧に応じた光信号を第2の信号線106eへ出力する。
選択部205eは、第2の画素P2k,pを選択状態/非選択状態にする。選択部205eは、例えば、選択トランジスタであり、垂直走査回路121eからアクティブレベルの選択制御信号がゲートに供給された際にオンすることにより、第2の画素P2k,pを選択状態にする。選択部205eは、垂直走査回路121eからノンアクティブレベルの選択制御信号がゲートに供給された際にオフすることにより、第2の画素P2k,pを非選択状態にする。
なお、第2の画素P2k,pは、図5に示すように、選択部205eがない構成であっても良い。この場合、第2の画素P2k,pの選択状態/非選択状態は、電荷電圧変換部207eの電圧のレベルに応じて制御される。リセット部204eは、電荷電圧変換部207eをリセットするとともに、電源のレベルに応じて第2の画素P2k,pの選択状態/非選択状態にする。リセット部204eは、供給された第1の電位(例えば、Lレベル)に応じて電荷電圧変換部53の電位を第1の電位にリセットすることにより、第2の画素P2k,pを選択状態にする。リセット部54は、供給された第2の電位(例えば、Hレベル)に応じて電荷電圧変換部53の電位を第2の電位にリセットすることにより、第2の画素P2k,pを非選択状態にする。
駆動部120は、第1のモードで、画素配列107の各列において第1の動作と第2の動作とが並行して行われ、第2のモードで、画素配列107の各列において第1の動作と第2の動作とが異なるタイミングで行われるように、画素配列107を駆動する。第1の動作では、第1の画素P2k−1,pから第1の信号線106oを介して列増幅部110へ信号が伝達される。第2の動作では、第2の画素P2k,pから第2の信号線106eを介して列増幅部110へ信号が伝達される。駆動部120は、垂直走査回路121o,121eを含む。なお、駆動部120は、後述のタイミング発生部98をさらに含んでも良い。
垂直走査回路121oは、画素配列107における奇数行すなわち2k−1(k=1,2,・・・,m/2)行目の画素を垂直方向に走査することにより、2k−1行目の画素を順次に選択し、選択された2k−1行目の画素から信号が出力されるようにする。すなわち、垂直走査回路121oは、第1の動作が行われるように、第1の画素P2k−1,pを駆動する。
垂直走査回路121eは、画素配列107における偶数行すなわち2k(k=1,2,・・・,m/2)行目の画素を垂直方向に走査することにより、2k行目の画素を順次に選択し、選択された2k行目の画素から信号が出力されるようにする。すなわち、垂直走査回路121eは、第2の動作が行われるように、第2の画素P2k,pを駆動する。
第1のモードでは、垂直走査回路121oによる第1の動作の駆動と垂直走査回路121eによる第2の動作の駆動とが並行して行われる。第2のモードでは、垂直走査回路121oによる第1の動作の駆動と垂直走査回路121eによる第2の動作の駆動とが異なるタイミングで行われる。
複数の列増幅部110は、画素配列107から複数の第1の信号線106oを介して伝達された複数の信号と画素配列107から複数の第2の信号線106eを介して伝達された複数の信号との少なくとも一方を増幅する。複数の列増幅部110は、画素配列107における複数の列に対応している。
各列の列増幅部110は、第1のモードにおいて、第1の信号線106oを介して伝達された信号と第2の信号線106eを介して伝達された信号との和を増幅する。列増幅部110は、第2のモードにおいて、第1の信号線106oを介して伝達された信号と第2の信号線106eを介して伝達された信号とを異なるタイミングで増幅する。
具体的には、列増幅部110は、垂直転送スイッチ122o、122e、差動増幅器111、入力容量部112、帰還容量部113、切り替え部114、及びクランプ制御スイッチ115を含む。列増幅部110は、入力容量部112の容量値と帰還容量部113の容量値との比に応じて信号の増幅を行うように構成され、かつ、第1のモードにおける帰還容量部113の容量値を、第2のモードにおける帰還容量部113の容量値より小さくする。すなわち、列増幅部110では、第1のモードにおける入力容量部112の容量値が、第2のモードにおける入力容量部112の容量値より大きくなる。これに応じて、列増幅部110は、第1のモードにおける帰還容量部113の容量値が第2のモードにおける帰還容量部113の容量値より小さくなるように、帰還容量部113の容量値を切り替える。すなわち、列増幅部110は、第1のモードにおける信号の増幅率が第2のモードにおける信号の増幅率に等しくなるように、帰還容量部113の容量値を切り替える。
垂直転送スイッチ122oは、垂直走査回路121o(又は後述のタイミング発生部98)からアクティブレベルの制御信号φODDが供給された際にオンすることにより、第1の信号線106oを介して伝達された信号を第1の入力容量112oへ転送する。
垂直転送スイッチ122eは、垂直走査回路121e(又は後述のタイミング発生部98)からアクティブレベルの制御信号φEVENが供給された際にオンすることにより、第2の信号線106eを介して伝達された信号を第2の入力容量112eへ転送する。
差動増幅器111は、第1の入力端子111a、第2の入力端子111b、及び出力端子111cを有している。第1の入力端子111aには、第1の入力容量112o及び第2の入力容量112eが接続されている。第1の入力端子111aは、例えば、非反転入力端子(−)である。第2の入力端子111bには、参照電圧VREFが供給されている。第2の入力端子111bは、例えば、反転入力端子(+)である。出力端子111cには、保持部140が接続されている。
入力容量部112は、第1の入力容量112o、第2の入力容量112e、及び第1のスイッチ123を含む。第1の入力容量112oは、第1の電極112o1と第2の電極112o2とを有している。第1の電極112o1は、垂直転送スイッチ122oがオンした際に、第1の信号線106oを介して伝達された信号を受ける。第2の電極112o2は、第4の電極112e2と差動増幅器111の第1の入力端子111aとに接続されている。
第2の入力容量112eは、第3の電極112e1と第4の電極112e2とを有している。第3の電極112e1は、垂直転送スイッチ122eがオンした際に、第2の信号線106eを介して伝達された信号を受ける。第4の電極112e2は、第2の電極112o2と差動増幅器111の第1の入力端子111aとに接続されている。
第1のスイッチ123は、垂直走査回路121o(又は垂直走査回路121e又は後述のタイミング発生部98)からアクティブレベルの制御信号φOEが供給された際にオンする。第1のスイッチ123は、第1のモードにおいて、第1の電極112o1と第3の電極112e1とを遮断するようにオフする。第1のスイッチ123は、第2のモードにおいて、第1の電極112o1と第3の電極112e1とを接続するようにオンする。
帰還容量部113は、差動増幅器111の出力端子111cと第1の入力端子111aとの間に配されている。帰還容量部113は、帰還容量(第3の容量)113a,帰還容量(第4の容量)113bを含む。帰還容量113aは、第5の電極113a1及び第6の電極113a2を有する。第5の電極113a1は、差動増幅器111の第1の入力端子111aの側に配されている。第6の電極113a6は、差動増幅器111の出力端子111cの側に配されている。帰還容量113bは、第7の電極113b1及び第8の電極113b2を有する。第7の電極113b1は、差動増幅器111の第1の入力端子111aの側に配されている。第8の電極113b6は、差動増幅器111の出力端子111cの側に配されている。ここで、帰還容量113bの容量値は、帰還容量113aの容量値より小さい。帰還容量113bの容量値は、例えば、帰還容量113aの容量値の半分に略等しい。
切り替え部114は、第1のモードにおける帰還容量部113の容量値が第2のモードにおける帰還容量部113の容量値より小さくなるように、帰還容量部113の容量値を切り替える。切り替え部114は、複数のスイッチ114a,114bを含む。
切り替え部114は、第1のモードにおいてスイッチ114aをオフしスイッチ114bをオンすることにより第1の状態に切り替える。第1の状態では、帰還容量113bにおける第7の電極113b1が差動増幅器111の第1の入力端子111aに接続され第8の電極113b6が差動増幅器111の出力端子111cに接続されている。また、第1の状態では、帰還容量113aにおける第5の電極113a1が差動増幅器111の第1の入力端子111aから遮断され又は第6の電極113a6が差動増幅器111の出力端子111cから遮断されている。
切り替え部114は、第1のモードにおいてスイッチ114aをオンしスイッチ114bをオフすることにより第2の状態に切り替える。第2の状態では、帰還容量113aにおける第5の電極113a1が差動増幅器111の第1の入力端子111aに接続され第6の電極113a6が差動増幅器111の出力端子111cに接続されている。また、第2の状態では、帰還容量113bにおける第7の電極113b1が差動増幅器111の第1の入力端子111aから遮断され又は第8の電極113b6が差動増幅器111の出力端子111cから遮断されている。
クランプ制御スイッチ115は、列増幅部110におけるクランプ動作を制御する。クランプ制御スイッチ115は、オンした際に、差動増幅器111における出力端子111cと第1の入力端子111aとの間を短絡するとともに、第1の入力容量112o及び第2の入力容量112eへノイズ信号がサンプリングされるようにする。クランプ制御スイッチ115は、オフした際に、差動増幅器111における出力端子111cと第1の入力端子111aとの間の短絡を解除するとともに、第1の入力容量112o及び第2の入力容量112eによりノイズ信号がホールドされるようにする。その後、画素から光信号が転送された際に第1の入力容量112o及び第2の入力容量112eが差分信号を生成して差動増幅器111へ伝達する。差分信号は、画素から出力された光信号とノイズ信号との差分がとられた信号である。
すなわち、列増幅部110は、第1の期間に、差動増幅器111のオフセットをN信号として出力する。列増幅部110は、第2の期間に、画素から出力された光信号とノイズ信号との差分信号を求めるとともにその差分信号に差動増幅器111のオフセットが重畳された信号をS信号として出力する。これにより、光信号からノイズ信号が除去された差分信号を得ることができる。
複数の保持部140は、複数の列増幅部110から出力された複数の信号(複数のN信号、複数のS信号)を一時的に保持する。複数の保持部140は、複数の列増幅部110に対応しており、画素配列107における複数の列に対応している。複数の保持部140は、画素配列107における選択された行から出力された信号を保持するためのラインメモリとして機能する。各列の保持部140は、転送スイッチ116s、116n、保持容量117s、117n、及び水平転送スイッチ118s、118nを含む。
転送スイッチ116nは、第1の期間に、アクティブレベルの制御信号φTNが供給された際にオンすることにより、列増幅部110から出力されたN信号を保持容量117nへ転送する。その後、転送スイッチ116nは、オフする。これにより、保持容量117nは、N信号を保持する。
転送スイッチ116sは、第2の期間に、アクティブレベルの制御信号φTSが供給された際にオンすることにより、列増幅部110から出力されたS信号を保持容量117sへ転送する。その後、転送スイッチ116sは、オフする。これにより、保持容量117sは、S信号を保持する。
水平転送スイッチ118nは、アクティブレベルの制御信号φHが供給された際にオンすることにより、保持容量117nに保持されたN信号を水平出力線131nへ転送する。水平転送スイッチ118sは、アクティブレベルの制御信号φHが供給された際にオンすることにより、保持容量117sに保持されたS信号を水平出力線131sへ転送する。
水平走査回路130は、複数の保持部140を水平方向に走査する(各列の制御信号φHを順次にアクティブレベルにする)ことにより、各列の水平転送スイッチ118s、118nを順次にオンさせる。これにより、各列の保持容量117s、117nに保持された信号(S信号、N信号)が順次に水平出力線131s、131nへ転送される。
出力アンプ119は、水平出力線131sを介して伝達されたS信号と水平出力線131nを介して伝達されたN信号との差分をとることにより画像信号を生成する。これにより、S信号から差動増幅器111のオフセット(N信号)が除去された画像信号を得ることができる。出力アンプ119は、生成した画像信号を後段(後述の撮像信号処理回路95)へ出力する。
ここで、列増幅部110における第1のスイッチ123は、第1のモードにおいて、第1の電極112o1と第3の電極112e1とを遮断するようにオフする。これにより、第1のモードでは、第1の画素P2k−1,pから出力された信号が第1の入力容量112oにおける第1の電極112o1へ入力され、第2の画素P2k,pから出力された信号が第2の入力容量112eにおける第3の電極112e1へ入力される。そして、第1の入力容量112oにおける第2の電極112o2と第2の入力容量112eにおける第4の電極112e2とは、両者の信号を加算又は平均化して差動増幅器111の第1の入力端子111aへ伝達する。
切り替え部114では、第1のモードにおいて、スイッチ114aがオフしスイッチ114bがオンすることにより第1の状態に切り替えている。これにより、第1の入力容量112oの容量値、第2の入力容量112eの容量値、帰還容量113aの容量値、帰還容量113bの容量値をそれぞれC1、C1、C2、(C2/2)とすると、第1のモードにおける列増幅部110の信号の増幅率は次のようになる。
AF=k×(C1)/(C2/2)
=2k×(C1)/(C2)・・・数式1
数式1においてkは比例定数である。
また、列増幅部110における第1のスイッチ123は、第2のモードにおいて、第1の電極112o1と第3の電極112e1とを接続するようにオンする。これにより、第2のモードでは、第1の画素P2k−1,pから出力された信号が、第1の入力容量112oにおける第1の電極112o1と第2の入力容量112eにおける第3の電極112e1とへ入力される。そして、第1の入力容量112oにおける第2の電極112o2と第2の入力容量112eにおける第4の電極112e2とは、その信号を差動増幅器111の第1の入力端子111aへ伝達する。あるいは、第2の画素P2k,pから出力された信号が、第1の入力容量112oにおける第1の電極112o1と第2の入力容量112eにおける第3の電極112e1とへ入力される。そして、第1の入力容量112oにおける第2の電極112o2と第2の入力容量112eにおける第4の電極112e2とは、その信号を差動増幅器111の第1の入力端子111aへ伝達する。
切り替え部114では、第2のモードにおいて、スイッチ114aがオンしスイッチ114bがオフすることにより第2の状態に切り替えている。これにより、第1の入力容量112oの容量値、第2の入力容量112eの容量値、帰還容量113aの容量値、帰還容量113bの容量値をそれぞれC1、C1、C2、(C2/2)とすると、第2のモードにおける列増幅部110の信号の増幅率は次のようになる。
AF=k×(C1+C1)/(C2)
=2k×(C1)/(C2)・・・数式2
数式2においてkは数式1における比例定数と同じ比例定数である。
このように、切り替え部114は、第1のモードにおける帰還容量部113の容量値が第2のモードにおける帰還容量部113の容量値より小さくなるように、帰還容量部113の容量値を切り替える。すなわち、数式1及び数式2に示されるように、列増幅部110は、第1のモードにおける信号の増幅率が第2のモードにおける信号の増幅率に等しくなるように帰還容量部113の容量値を切り替えることにより、信号の増幅を行う。これにより、第1のモードにおける信号のS/N比を第2のモードにおける信号のS/N比と同様のレベルまで向上させることができる。したがって、第1のモードと第2のモードとの両方における画素から出力された信号のS/N比を向上させることができる。
次に、本発明の第1実施形態に係る撮像装置100の第2のモードにおける動作を、図3を用いて説明する。図3は、本発明の第1実施形態に係る撮像装置100の第2のモードにおける動作を示すタイミングチャートである。第2のモードは、例えば、プログレッシブ動作モードである。
第2のモードでは、奇数行すなわち第2k−1行(k=1,2,・・・m/2)の画素と偶数行すなわち第2k行(k=1,2,・・・m/2)の画素とが駆動部120によって順次交互に選択され、それぞれの画素から異なるタイミングで信号が読み出される。
図3において、φSEL(2k−1),φRES(2k−1),φTX(2k−1)は、垂直走査回路121oから第2k−1行の第1の画素P2k−1,pへ供給される制御信号である。φSEL(2k),φRES(2k),φTX(2k)は、垂直走査回路121eから第2k行の第2の画素P2k,pへ供給される制御信号である。φOE,φODD,φEVEN,φCLMP,φTN,φTSは、垂直走査回路121o、垂直走査回路121e、又はタイミング発生部98から対応する素子へ供給された信号である。
時刻t0において、制御信号φODDがアクティブレベルになり、垂直転送スイッチ122oがオンする。また、制御信号φOEがアクティブレベルになっており、第1のスイッチ123がオンしている。
リセット制御信号φRES(2k−1)がアクティブレベルになっており、第2k−1行の第1の画素P2k−1,pにおけるリセット部204oが電荷電圧変換部207oをリセットしている。リセット制御信号φRES(2k)がアクティブレベルになっており、第2k行の第2の画素P2k,pにおけるリセット部204eが電荷電圧変換部207eをリセットしている。
時刻t1において、リセット制御信号φRES(2k−1)がノンアクティブレベルとなり、第2k−1行の第1の画素P2k−1,pにおけるリセット部204oによる電荷電圧変換部207oのリセット動作が完了する。
時刻t2において、選択制御信号φSEL(2k−1)がアクティブレベルとなり、第2k−1行の第1の画素P2k−1,pにおける選択部205が第1の画素P2k−1,pを選択状態にする。第1の画素P2k−1,pにおける出力部(増幅トランジスタ)202oのソースは、第1の信号線206oと導通した状態になる。選択された第1の画素P2k−1,pにおける出力部202oと電流源負荷109oとによって、ソースフォロア回路が形成される。選択された第1の画素P2k−1,pにおける出力部202oは、リセット部204oにより電荷電圧変換部207oがリセットされた状態で電荷電圧変換部207oの電圧に応じたノイズ信号を第1の信号線106oへ出力する。第1の信号線106oへ出力されたノイズ信号は、第1の入力容量112oにおける第1の電極112o1と第2の入力容量112eにおける第1の電極112o1とへ伝達される。
一方、選択制御信号φSEL(2k)がノンアクティブレベルのままであり、第2k行の第2の画素P2k,pにおける選択部205は第2の画素P2k,pを非選択状態にしたままである。
時刻t3において、制御信号φCLMPがアクティブレベルになると、差動増幅器111の第1の入力端子111aと出力端子111cとが短絡されるので、ノイズ信号が参照電圧VREFにクランプされる。このとき、差動増幅器111は、そのオフセットを出力している。すなわち、列増幅部110は、差動増幅器111のオフセットをN信号として出力する。
時刻t4において、制御信号φTNがアクティブレベルになる。転送スイッチ116nは、オンすることにより、N信号を保持容量117nへ転送する。その後、制御信号φTNがノンアクティブレベルになると、転送スイッチ116nは、オフする。これにより、保持容量117nは、N信号を保持する。
時刻t5において、転送制御信号φTX(2k−1)がアクティブレベルになり、第2k−1行の第1の画素P2k−1,pにおける転送部203oは、光電変換部201oで発生した電荷を電荷電圧変換部207oへ転送する。出力部202oは、転送部203oにより光電変換部201oで発生した電荷が電荷電圧変換部207oへ転送された状態で電荷電圧変換部207oの電圧に応じた光信号を第1の信号線106oへ出力する。第1の信号線106oへ出力された光信号は、第1の入力容量112oにおける第1の電極112o1と第2の入力容量112eにおける第1の電極112o1とへ伝達される。第1の入力容量112o及び第2の入力容量112eは、差分信号を生成して差動増幅器111へ伝達する。差分信号は、画素から出力された光信号とノイズ信号との差分がとられた信号である。差動増幅器111は、差分信号にオフセットが重畳された信号を出力する。すなわち、列増幅部110は、差分信号に差動増幅器111のオフセットが重畳された信号をS信号として出力する。
時刻t6において、制御信号φTSがアクティブレベルになる。転送スイッチ116sは、オンすることにより、S信号を保持容量117sへ転送する。その後、制御信号φTSがノンアクティブレベルになると、転送スイッチ116sは、オフする。これにより、保持容量117sは、S信号を保持する。
時刻t7において、制御信号φODDがノンアクティブレベルになり、垂直転送スイッチ122oがオフする。
その後、時刻t7〜t8の水平走査期間において、水平走査回路130によって選択された列のN信号、S信号が読み出され、出力アンプ119にてこれら相関のあるN信号とS信号との差をとることにより画像信号が得られる。
時刻t8において、制御信号φEVENがアクティブレベルとなり、垂直転送スイッチ122eがオンする。時刻t8以降では、時刻t0〜t8の動作における第1の画素P2k−1,pを第2の画素P2k,pに置き換えたものと同様の動作が行われる。
図3に示す第2のモードの動作において、φgain1をアクティブレベル、φgain2をアクティブレベルに設定している。これにより、帰還容量113aを差動増幅器111の帰還経路に取り入れ帰還容量113bを差動増幅器111の帰還経路に取り得れ入れない。例えば、第1の入力容量112o及び第2の入力容量112eの容量値をともに200fFとし、帰還容量113aの容量値を100fFとする。第1の入力容量112oにおける第1の電極112o1と第2の入力容量112eにおける第3の電極112e1とは短絡して用いるので、上記数値例での列増幅部110のゲインは、
AF=(200fF+200fF)/(100fF)
= 4 ・・・数式3
となる。
次に、本発明の第1実施形態に係る撮像装置100の第1のモードにおける動作を、図4を用いて説明する。図4は、本発明の第1実施形態に係る撮像装置100の第1のモードにおける動作を示すタイミングチャートである。第1のモードは、例えば、インターレース動作モードである。以下では、第2のモードにおける動作と異なる部分を中心に説明する。
時刻t10において、制御信号φODD及び制御信号φEVENがアクティブレベルになっており、垂直転送スイッチ122o,122eがオンしている。また、制御信号φOEがノンアクティブレベルになっており、第1のスイッチ123がオフしている。
時刻t11において、リセット制御信号φRES(2k−1)に加えてリセット制御信号φRES(2k)がノンアクティブレベルとなる。第2k行の第2の画素P2k,pにおけるリセット部204eによる電荷電圧変換部207eのリセット動作が完了する。
時刻t12において、選択制御信号φSEL(2k−1)に加えて選択制御信号φSEL(2k)がアクティブレベルとなる。第2k行の第2の画素P2k,pにおける選択部205eが第2の画素P2k,pを選択状態にする。第1の画素P2k−1,pにおける出力部202oがノイズ信号を第1の信号線106oへ出力するとともに、第2の画素P2k,pにおける出力部202eがノイズ信号を第2の信号線106eへ出力する。第1の信号線106oへ出力されたノイズ信号が第1の入力容量112oにおける第1の電極112o1へ伝達されるとともに、第2の信号線106eへ出力されたノイズ信号が第2の入力容量112eにおける第3の電極112e1へ伝達される。
時刻t15において、転送制御信号φTX(2k−1)に加えて転送制御信号φTX(2k)がアクティブレベルになる。第2k行の第2の画素P2k,pにおける転送部203eは、光電変換部201eで発生した電荷を電荷電圧変換部207eへ転送する。第1の画素P2k−1,pにおける出力部202oが光信号を第1の信号線106oへ出力するとともに、第2の画素P2k,pにおける出力部202eが光信号を第2の信号線106eへ出力する。第1の信号線106oへ出力された光信号が第1の入力容量112oにおける第1の電極112o1へ伝達されるとともに、第2の信号線106eへ出力された光信号が第2の入力容量112eにおける第3の電極112e1へ伝達される。第1の入力容量112o及び第2の入力容量112eは、それぞれ、差分信号を生成する。そして、第1の入力容量112oにおける第2の電極112o2と第2の入力容量112eにおける第4の電極112e2とは、両者の差分信号を加算又は平均化して差動増幅器111の第1の入力端子111aへ伝達する。
時刻t17において、制御信号φODD、φEVENがアクティブレベルのままである。
時刻t10〜t17における動作は、図3における時刻t0〜t7における動作と時刻t8〜t9における動作とを重ね合わせたものと捉えることもできる。すなわち、第1のモードでは、画素配列107における2行ごとに信号が読み出されるので、1フィールドの読み出し時間は第2のモードの半分となる。
図4に示す第1のモードの動作において、φgain1をノンアクティブレベル、φgain2をアクティブレベルに設定している。これにより、帰還容量113bを差動増幅器111の帰還経路に取り入れ帰還容量113aを差動増幅器111の帰還経路に取り得れ入れない。例えば、第1の入力容量112o及び第2の入力容量112eの容量値をともに200fFとし、帰還容量113aの容量値を100fFとする。帰還容量113bの容量値を、帰還容量113aの容量値の半分である50fFとする。この数値例での列増幅部110のゲインは、
AF=200fF/(50fF)
= 4 ・・・数式4
となる。
なお、帰還容量部113は、容量値が互いに等しい複数の第5の容量(図示せず)を含んでもよい。各第5の容量は、第9の電極と第10の電極とを有する。各第5の容量は、第9の電極が差動増幅器111の第1の入力端子111aの側に配され、第10の電極が差動増幅器111の出力端子111cの側に配されている。
この場合、切り替え部114は、複数の第5の容量に対応した複数の第2のスイッチを含む。複数の第2のスイッチのそれぞれは、第3の状態と第4の状態とのいずれかに切り替える。第3の状態では、第5の容量における第9の電極が差動増幅器111の第1の入力端子111aに接続されており、第10の電極が差動増幅器111の出力端子111cに接続されている。第4の状態では、第5の容量における第9の電極が差動増幅器111の第1の入力端子111aから遮断されている、又は、第10の電極が差動増幅器111の出力端子111cから遮断されている。
ここで、切り替え部114では、第1のモードにおける第3の状態に切り替える第2のスイッチの数が第2のモードにおける第3の状態に切り替える第2のスイッチの数より少ない。
例えば、帰還容量部113が2つの第5の容量を含み、切り替え部114が2つの第2のスイッチを含んでいる場合を考える。切り替え部114は、第1のモードにおいて、1つの第2のスイッチがオンすることにより1つの第5の容量を第3の状態に切り替える。これにより、第1の入力容量112oの容量値、第2の入力容量112eの容量値、第5の容量の容量値をそれぞれC1、C1、C3とすると、第1のモードにおける列増幅部110の信号の増幅率は次のようになる。
AF=k1×(C1)/(C3)・・・数式5
数式5においてk1は比例定数である。
切り替え部114では、第2のモードにおいて、2つの第2のスイッチがオンすることにより2つの第5の容量を第3の状態に切り替える。これにより、第1の入力容量112oの容量値、第2の入力容量112eの容量値、第5の容量の容量値をそれぞれC1、C1、C3とすると、第2のモードにおける列増幅部110の信号の増幅率は次のようになる。
AF=k1×(C1+C1)/(2×C3)
=k1×(C1)/(C3)・・・数式6
数式6においてk1は数式5における比例定数と同じ比例定数である。
このような構成によっても、数式5及び数式6に示されるように、列増幅部110は、第1のモードにおける信号の増幅率が第2のモードにおける信号の増幅率に等しくなるように、信号の増幅を行う。これにより、第1のモードにおける信号のS/N比を第2のモードにおける信号のS/N比と同様のレベルまで向上させることができる。したがって、第1のモードと第2のモードとの両方における画素から出力された信号のS/N比を向上させることができる。
また、撮像装置は同一半導体基板上に設けることができるが、差動増幅器111により生ずるノイズが他の回路部材に影響しないように差動増幅器111を撮像装置における他の構成要素と別の基板上に設けてもよい。
また、第2のモードでは、1フィールド期間ごとに、画素配列107における奇数行から信号を読み出す動作と、画素配列107における偶数行から信号を読み出す動作とを交互に行うことにより、インターレース動作を実現してもよい。
画素の構成は、MOS型の構成に限定されず、次のような構成であってもよい。VMIS(Threshold Voltage Modulation Image Sensor)であってもよい。BCAST(Buried Charge Accumulator and Sensing Transistor array)であってもよい。LBCAST(Lateral Buried Charge Accumulator and Sensing Transistor array)であってもよい。とくに、BCASTやLBCASTに対しては出力部(増幅トランジスタ)をJFETトランジスタに置き換えることで、本質的な変更を伴わずに実現できる。また、光電変換部に蓄積された信号電荷を画素に備わったトランジスタの制御電極に導き、増幅された信号を主電極から出力するタイプのセンサを本実施形態の画素に用いることできる。たとえば例としてよく知られているSIT、BASISなどが挙げられる。
次に、本発明の撮像装置を適用した撮像システムの一例を図6に示す。撮像システム90は、図6に示すように、主として、光学系、撮像装置86及び信号処理部を備える。光学系は、主として、シャッター91、レンズ92及び絞り93を備える。信号処理部は、主として、撮像信号処理回路95、A/D変換器96、画像信号処理部97、メモリ部87、外部I/F部89、タイミング発生部98、全体制御・演算部99、記録媒体88及び記録媒体制御I/F部94を備える。なお、信号処理部は、記録媒体88を備えなくても良い。
シャッター91は、光路上においてレンズ92の手前に設けられ、露出を制御する。
レンズ92は、入射した光を屈折させて、撮像装置86の画素配列(撮像面)に被写体の像を形成する。
絞り93は、光路上においてレンズ92と撮像装置86との間に設けられ、レンズ92を通過後に撮像装置86へ導かれる光の量を調節する。
撮像装置86は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置86は、その画像信号を画素配列から読み出して出力する。
撮像信号処理回路95は、撮像装置86に接続されており、撮像装置86から出力された画像信号を処理する。
A/D変換器96は、撮像信号処理回路95に接続されており、撮像信号処理回路95から出力された処理後の画像信号(アナログ信号)を画像信号(デジタル信号)へ変換する。
画像信号処理部97は、A/D変換器96に接続されており、A/D変換器96から出力された画像信号(デジタル信号)に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部87、外部I/F部89、全体制御・演算部99及び記録媒体制御I/F部94などへ供給される。
メモリ部87は、画像信号処理部97に接続されており、画像信号処理部97から出力された画像データを記憶する。
外部I/F部89は、画像信号処理部97に接続されている。これにより、画像信号処理部97から出力された画像データを、外部I/F部89を介して外部の機器(パソコン等)へ転送する。
タイミング発生部98は、撮像装置86、撮像信号処理回路95、A/D変換器96及び画像信号処理部97に接続されている。これにより、撮像装置86、撮像信号処理回路95、A/D変換器96及び画像信号処理部97へタイミング信号を供給する。そして、撮像装置86、撮像信号処理回路95、A/D変換器96及び画像信号処理部97がタイミング信号に同期して動作する。
全体制御・演算部99は、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94に接続されており、タイミング発生部98、画像信号処理部97及び記録媒体制御I/F部94を全体的に制御する。
記録媒体88は、記録媒体制御I/F部94に取り外し可能に接続されている。これにより、画像信号処理部97から出力された画像データを、記録媒体制御I/F部94を介して記録媒体88へ記録する。
以上の構成により、撮像装置86において良好な画像信号が得られれば、良好な画像(画像データ)を得ることができる。
次に、本発明の第2実施形態に係る撮像装置100iを説明する。以下では、第1実施形態と異なる部分を中心に説明する。
撮像装置100iは、複数の列増幅部110iを備える。各列の列増幅部110iは、図7に示すように、その構成が第1実施形態と異なる。図7は、本発明の第2実施形態における列増幅部110iの構成の一部を示す図である。各列の列増幅部110iは、帰還容量部113i及び切り替え部114iを含む。
帰還容量部113iは、帰還容量113ciをさらに含む。帰還容量113ciの容量値は、帰還容量113bの容量値より小さい。帰還容量113ciの容量値は、例えば、帰還容量113bの容量値の半分に略等しい。また、帰還容量113ciの容量値は、帰還容量113aの容量値より小さい。帰還容量113ciの容量値は、例えば、帰還容量113aの容量値の1/4に略等しい。切り替え部114iは、スイッチ114ciをさらに含む。これにより、多くのゲイン設定が可能となっている。
例えば、第1の入力容量112o及び第2の入力容量112eの容量値をともに200fFとし、帰還容量113a,113b,113ciの容量値をそれぞれ100fF、50fF、25fFとする。
ここで、スイッチ114aがオンし、スイッチ114b,114ciがオフすると、第1のモードにおける列増幅部110iのゲインは、
AF=200fF/(100fF)
= 2 ・・・数式7
となる。スイッチ114bがオンし、スイッチ114a,114ciがオフすると、第1のモードにおける列増幅部110iのゲインは、
AF=200fF/(50fF)
= 4 ・・・数式8
となる。スイッチ114ciがオンし、スイッチ114a,114bがオフすると、第1のモードにおける列増幅部110iのゲインは、
AF=200fF/(25fF)
= 8 ・・・数式9
となる。なお、他のゲイン設定も可能であるが、ユーザの使い勝手を考慮すると、カメラなどの撮像システムでは整数倍のゲイン設定が適切である。
また、第1のモード(インターレース動作モード)におけるゲインが第2のモード(プログレッシブ動作モード)におけるゲインに等しくなるようにするためには、帰還容量部の容量値が2の累乗倍の関係にある複数の値で切り替えられることが好ましい。
例えば、第1の入力容量112o及び第2の入力容量112eの容量値をともにC1とし、帰還容量113a,113b,113ciの容量値をそれぞれC2、(C2/2)、(C4/4)とする。
ここで、第1のモードにおいて、スイッチ114bがオンし、スイッチ114a,114ciがオフすると、第1のモードにおける列増幅部110iの信号の増幅率(ゲイン)は、
AF=k×(C1)/(C2/2)
=2k×(C1)/(C2)・・・数式10
となる。また、第2のモードにおいて、スイッチ114aがオンし、スイッチ114b,114ciがオフすると、第2のモードにおける列増幅部110iの信号の増幅率(ゲイン)は、
AF=k×(C1+C1)/(C2)
=2k×(C1)/(C2)・・・数式11
これにより、第1のモードと第2のモードとにおける信号の増幅率がともに「2k×(C1)/(C2)」で等しくなる。
あるいは、第1のモードにおいて、スイッチ114ciがオンし、スイッチ114a,114bがオフすると、第1のモードにおける列増幅部110iの信号の増幅率(ゲイン)は、
AF=k×(C1)/(C2/4)
=4k×(C1)/(C2)・・・数式12
となる。また、第2のモードにおいて、スイッチ114bがオンし、スイッチ114a,114ciがオフすると、第2のモードにおける列増幅部110iの信号の増幅率(ゲイン)は、
AF=k×(C1+C1)/(C2/2)
=4k×(C1)/(C2)・・・数式13
これにより、第1のモードと第2のモードとにおける信号の増幅率がともに「4k×(C1)/(C2)」で等しくなる。
このように、ゲイン設定を多く設けることにより、撮影モードに応じたゲインの切り替えを行うことが容易になる。
例えば、夜間における撮影など露出を多くする必要があるシーンでは、第1のモードと第2のモードとにおける信号の増幅率をともに「4k×(C1)/(C2)」で等しくする。昼間の屋外における撮影など露出が少なくても十分なシーンでは、第1のモードと第2のモードとにおける信号の増幅率をともに「2k×(C1)/(C2)」で等しくする。これにより、撮影モードに応じた適正露出の画像を得ることができる。
以上具体的な実施形態を挙げて本発明の説明を行なったが、本発明は発明の要旨を超えない範囲で適宜変更可能である。たとえば列増幅部の回路は上記の実施形態に限定されるものではない。例えば、上述の第1のモードにおける列増幅部の増幅率と、第2のモードにおける列増幅部の増幅率とが異なる場合にそれらを近づけるような構成であれば良い。
90 撮像システム
100、100i 撮像装置

Claims (13)

  1. 光電変換部、電荷電圧変換部、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送する転送部、及び前記電荷電圧変換部の電圧に応じた信号を出力する出力部をそれぞれ含む複数の画素が2次元状に配列された画素配列と、前記画素配列からの信号を増幅する複数の列増幅部と、を備える撮像装置であって、
    前記列増幅部は、入力容量部と、帰還容量部とを含み、
    前記画素配列の各列は、前記出力部が第1の信号線に信号をそれぞれ出力する複数の第1の画素と、前記出力部が第2の信号線に信号をそれぞれ出力する複数の第2の画素と、を含み、
    前記撮像装置は、第1の撮影モードと第2の撮影モードとを有し、
    前記撮像装置が前記第1の撮影モードにある場合と前記第2の撮影モードにある場合とのそれぞれにおいて、前記列増幅部は、前記入力容量部の容量値と前記帰還容量部の容量値との比に応じて信号の増幅を行うように構成され、かつ、前記第1の信号線を介して伝達された信号と前記第2の信号線を介して伝達された信号との和を増幅する第1のモードにおける前記帰還容量部の容量値を、前記第1の信号線を介して伝達された信号と前記第2の信号線を介して伝達された信号とを異なるタイミングで増幅する第2のモードにおける前記帰還容量部の容量値より小さくし、
    前記列増幅部は、前記撮装置が前記第1の撮影モードにある場合の前記第1のモードにおける前記帰還容量部の容量値と、前記撮装置が前記第2の撮影モードにある場合の前記第2のモードにおける前記帰還容量部の容量値とを等しくする
    ことを特徴とする撮像装置。
  2. 前記撮像装置が前記第1の撮影モードにある場合と前記第2の撮影モードにある場合とのそれぞれにおいて、前記列増幅部は、前記第1のモードにおける前記入力容量部の容量値を、前記第2のモードにおける前記入力容量部の容量値の半分にし、かつ、前記第1のモードにおける前記帰還容量部の容量値を、前記第2のモードにおける前記帰還容量部の容量値の半分にする
    ことを特徴とする請求項1に記載の撮像装置。
  3. 前記列増幅部は、第1の入力端子と、参照電圧が供給される第2の入力端子と出力端子とを有する差動増幅器と、前記第1のモードにおける前記帰還容量部の容量値が前記第2のモードにおける前記帰還容量部の容量値より小さくなるように、前記帰還容量部の容量値を切り替える切り替え部と、をさらに含み、
    前記帰還容量部及び前記切り替え部は、前記差動増幅器の前記出力端子と前記第1の入力端子との間に配されている
    ことを特徴とする請求項1又は2に記載の撮像装置。
  4. 前記列増幅部は、前記第1のモードにおける信号の増幅率が前記第2のモードにおける信号の増幅率に等しくなるように、前記帰還容量部の容量値を切り替える
    ことを特徴とする請求項3に記載の撮像装置。
  5. 前記入力容量部は、
    少なくとも前記第1の信号線を介して伝達された信号を受ける第1の電極と前記差動増幅器の前記第1の入力端子に接続された第2の電極とを有する第1の入力容量と、
    少なくとも前記第2の信号線を介して伝達された信号を受ける第3の電極と前記差動増幅器の前記第1の入力端子に接続された第4の電極とを有する第2の入力容量と、
    前記第1のモードにおいて前記第1の電極と前記第3の電極とを遮断するようにオフし、前記第2のモードにおいて前記第1の電極と前記第3の電極とを接続するようにオンする第1のスイッチと、を含む
    ことを特徴とする請求項3又は4に記載の撮像装置。
  6. 前記帰還容量部は、第5の電極と第6の電極とを有し、前記第5の電極が前記差動増幅器の前記第1の入力端子の側に配され、前記第6の電極が前記差動増幅器の前記出力端子の側に配された第3の容量と、第7の電極と第8の電極とを有し、前記第7の電極が前記差動増幅器の前記第1の入力端子の側に配され、前記第8の電極が前記差動増幅器の前記出力端子の側に配された第4の容量と、を含み、
    前記切り替え部は、前記第1のモードにおいて、前記第4の容量における前記第7の電極が前記差動増幅器の前記第1の入力端子に接続され前記第8の電極が前記差動増幅器の前記出力端子に接続され前記第3の容量における前記第5の電極が前記差動増幅器の前記第1の入力端子から遮断され又は前記第6の電極が前記差動増幅器の前記出力端子から遮断された第1の状態に切り替え、前記第2のモードにおいて、前記第3の容量における前記第5の電極が前記差動増幅器の前記第1の入力端子に接続され前記第6の電極が前記差動増幅器の前記出力端子に接続され前記第4の容量における前記第7の電極が前記差動増幅器の前記第1の入力端子から遮断され又は前記第8の電極が前記差動増幅器の前記出力端子から遮断された第2の状態に切り替え、
    前記第4の容量の容量値は、前記第3の容量の容量値より小さい
    ことを特徴とする請求項3から5のいずれか1項に記載の撮像装置。
  7. 前記帰還容量部は、第9の電極と第10の電極とをそれぞれ有し、前記第9の電極が前記差動増幅器の前記第1の入力端子の側にそれぞれ配され、前記第10の電極が前記差動増幅器の前記出力端子の側にそれぞれ配された複数の第5の容量を含み、
    前記切り替え部は、前記第5の容量における前記第9の電極が前記差動増幅器の前記第1の入力端子に接続され前記第10の電極が前記差動増幅器の前記出力端子に接続された第3の状態と、前記第5の容量における前記第9の電極が前記差動増幅器の前記第1の入力端子から遮断され又は前記第10の電極が前記差動増幅器の前記出力端子から遮断された第4の状態とのいずれかに、それぞれ切り替える複数の第2のスイッチを含み、
    前記切り替え部では、前記第1のモードにおける前記第3の状態に切り替える前記第2のスイッチの数が前記第2のモードにおける前記第3の状態に切り替える前記第2のスイッチの数より少ない
    ことを特徴とする請求項3から5のいずれか1項に記載の撮像装置。
  8. 前記画素配列の各列では、前記第1の画素と前記第2の画素とが列に沿った方向に交互に配列されており、
    前記第1のモードは、インターレース動作モードであり、
    前記第2のモードは、プログレッシブ動作モードである
    ことを特徴とする請求項1から7のいずれか1項に記載の撮像装置。
  9. 前記第1のモードで、前記画素配列の各列において、前記第1の画素から前記第1の信号線を介して前記列増幅部へ信号が伝達される第1の動作と前記第2の画素から前記第2の信号線を介して前記列増幅部へ信号が伝達される第2の動作とが並行して行われるとともに、前記第2のモードで、前記画素配列の各列において前記第1の動作と前記第2の動作とが異なるタイミングで行われるように、前記画素配列を駆動する駆動部をさらに備えた
    ことを特徴とする請求項1から8のいずれか1項に記載の撮像装置。
  10. 請求項1から9のいずれか1項に記載の撮像装置と、
    前記撮像装置の撮像面へ像を形成する光学系と、
    前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
    を備えたことを特徴とする撮像システム。
  11. 撮像装置の駆動方法であって、
    前記撮像装置は、光電変換部、電荷電圧変換部、前記光電変換部で発生した電荷を前記電荷電圧変換部へ転送する転送部、及び前記電荷電圧変換部の電圧に応じた信号を出力する出力部をそれぞれ含む複数の画素が2次元状に配列された画素配列と、前記画素配列からの信号を増幅する複数の列増幅部と、を備え、前記列増幅部は、入力容量部及び帰還容量部を含み、前記入力容量部の容量値と前記帰還容量部の容量値との比に応じて信号を増幅し、前記画素配列の各列は、前記出力部が第1の信号線に信号をそれぞれ出力する複数の第1の画素と、前記出力部が第2の信号線に信号をそれぞれ出力する複数の第2の画素と、を含み、前記撮像装置は、第1の撮影モードと第2の撮影モードとを有し、
    前記撮像装置の駆動方法は、前記撮像装置が前記第1の撮影モードにある場合と前記第2の撮影モードにある場合とのそれぞれにおいて、第1のモードにおいては、前記第1の信号線を介して伝達された信号と前記第2の信号線を介して伝達された信号との和を増幅し、第2のモードにおいては、前記第1の信号線を介して伝達された信号と前記第2の信号線を介して伝達された信号とを異なるタイミングで増幅し、
    前記第1のモードにおける前記帰還容量部の容量値は、前記第2のモードにおける前記帰還容量部の容量値よりも小さく、
    前記撮装置が前記第1の撮影モードにある場合の前記第1のモードにおける前記帰還容量部の容量値と、前記撮装置が前記第2の撮影モードにある場合の前記第2のモードにおける前記帰還容量部の容量値とが等しい
    ことを特徴とする撮像装置の駆動方法。
  12. 入射光に応じた信号を出力する複数の画素を有する画素配列と、前記画素配列からの信号を増幅する増幅部とを備える撮像装置であって、
    前記増幅部は、入力容量部と、帰還容量部とを含み、
    前記画素配列は、第1の信号線に信号を出力する第1の画素と、第2の信号線に信号を出力する第2の画素とを含み、
    前記撮像装置は、第1の撮影モードと第2の撮影モードとを有し、
    前記撮像装置が前記第1の撮影モードにある場合と前記第2の撮影モードにある場合とのそれぞれにおいて、前記増幅部は、前記入力容量部の容量値と前記帰還容量部の容量値との比に応じて信号の増幅を行うように構成され、かつ、前記第1の信号線を介して伝達された信号と前記第2の信号線を介して伝達された信号との和を増幅する第1のモードにおける前記帰還容量部の容量値を、前記第1の信号線を介して伝達された信号と前記第2の信号線を介して伝達された信号とを異なるタイミングで増幅する第2のモードにおける前記帰還容量部の容量値より小さくし、
    前記増幅部は、前記撮装置が前記第1の撮影モードにある場合の前記第1のモードにおける前記帰還容量部の容量値と、前記撮装置が前記第2の撮影モードにある場合の前記第2のモードにおける前記帰還容量部の容量値とを等しくする
    ことを特徴とする撮像装置。
  13. 撮像装置の駆動方法であって、
    前記撮像装置は、入射光に応じた信号を出力する複数の画素を有する画素配列と、前記画素配列からの信号を増幅する増幅部とを備え、前記増幅部は、入力容量部及び帰還容量部を含み、前記入力容量部の容量値と前記帰還容量部の容量値との比に応じて信号を増幅し、前記画素配列は、第1の信号線に信号を出力する第1の画素と、第2の信号線に信号を出力する第2の画素とを含み、前記撮像装置は、第1の撮影モードと第2の撮影モードとを有し、
    前記撮像装置の駆動方法は、前記撮像装置が前記第1の撮影モードにある場合と前記第2の撮影モードにある場合とのそれぞれにおいて、第1のモードにおいては、前記第1の信号線を介して伝達された信号と前記第2の信号線を介して伝達された信号との和を増幅し、第2のモードにおいては、前記第1の信号線を介して伝達された信号と前記第2の信号線を介して伝達された信号とを異なるタイミングで増幅し、
    前記第1のモードにおける前記帰還容量部の容量値は、前記第2のモードにおける前記帰還容量部の容量値よりも小さく、
    前記撮装置が前記第1の撮影モードにある場合の前記第1のモードにおける前記帰還容量部の容量値と、前記撮装置が前記第2の撮影モードにある場合の前記第2のモードにおける前記帰還容量部の容量値とが等しい
    ことを特徴とする撮像装置の駆動方法。
JP2009038486A 2009-02-20 2009-02-20 撮像装置及び撮像システム Expired - Fee Related JP5406554B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009038486A JP5406554B2 (ja) 2009-02-20 2009-02-20 撮像装置及び撮像システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009038486A JP5406554B2 (ja) 2009-02-20 2009-02-20 撮像装置及び撮像システム

Publications (3)

Publication Number Publication Date
JP2010193407A JP2010193407A (ja) 2010-09-02
JP2010193407A5 JP2010193407A5 (ja) 2012-03-29
JP5406554B2 true JP5406554B2 (ja) 2014-02-05

Family

ID=42818932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009038486A Expired - Fee Related JP5406554B2 (ja) 2009-02-20 2009-02-20 撮像装置及び撮像システム

Country Status (1)

Country Link
JP (1) JP5406554B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4290066B2 (ja) * 2004-05-20 2009-07-01 キヤノン株式会社 固体撮像装置および撮像システム
JP4510523B2 (ja) * 2004-06-02 2010-07-28 キヤノン株式会社 固体撮像装置および撮像システム
JP4497022B2 (ja) * 2005-04-26 2010-07-07 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4533367B2 (ja) * 2005-11-18 2010-09-01 キヤノン株式会社 固体撮像装置
JP4804254B2 (ja) * 2006-07-26 2011-11-02 キヤノン株式会社 光電変換装置及び撮像装置

Also Published As

Publication number Publication date
JP2010193407A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
JP4928199B2 (ja) 信号検出装置、信号検出装置の信号読み出し方法及び信号検出装置を用いた撮像システム
JP5546257B2 (ja) 固体撮像装置
JP5288965B2 (ja) 固体撮像装置及びその駆動方法
JP4416753B2 (ja) 固体撮像装置
JP5264379B2 (ja) 撮像装置、撮像システム及び撮像装置の動作方法
US8411188B2 (en) Solid-state image pickup device
JP4440315B2 (ja) 固体撮像装置
JP2009260404A (ja) 固体撮像装置の駆動方法
US8130296B2 (en) Solid-state image pickup apparatus and image pickup system
JP5495551B2 (ja) 固体撮像装置
US8462241B2 (en) Image sensing apparatus and image capturing system
JP2008271186A (ja) 固体撮像装置
JP4510523B2 (ja) 固体撮像装置および撮像システム
JP2008278453A (ja) 撮像装置及び撮像システム
JP2012227827A (ja) 撮像素子及び撮像装置
JP5059669B2 (ja) 固体撮像装置
JP2008258716A (ja) 固体撮像装置
JP2008258716A5 (ja)
JP2012044337A (ja) 固体撮像素子
JP5990080B2 (ja) 撮像システム、および撮像システムの駆動方法
US9912866B2 (en) Solid-state image pickup apparatus and method of driving solid-state image pickup apparatus
JP5406554B2 (ja) 撮像装置及び撮像システム
JP5893372B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
JP5854652B2 (ja) 撮像装置
JP2013197951A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131101

R151 Written notification of patent or utility model registration

Ref document number: 5406554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees