JP5402481B2 - 表示装置、電子機器及び表示装置の製造方法 - Google Patents

表示装置、電子機器及び表示装置の製造方法 Download PDF

Info

Publication number
JP5402481B2
JP5402481B2 JP2009229063A JP2009229063A JP5402481B2 JP 5402481 B2 JP5402481 B2 JP 5402481B2 JP 2009229063 A JP2009229063 A JP 2009229063A JP 2009229063 A JP2009229063 A JP 2009229063A JP 5402481 B2 JP5402481 B2 JP 5402481B2
Authority
JP
Japan
Prior art keywords
film
electrode
display device
driving transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009229063A
Other languages
English (en)
Other versions
JP2011075946A (ja
Inventor
達也 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009229063A priority Critical patent/JP5402481B2/ja
Priority to US12/891,855 priority patent/US8653569B2/en
Priority to TW099132933A priority patent/TWI453917B/zh
Priority to KR1020100094618A priority patent/KR101115974B1/ko
Priority to CN2010105497582A priority patent/CN102110715B/zh
Publication of JP2011075946A publication Critical patent/JP2011075946A/ja
Application granted granted Critical
Publication of JP5402481B2 publication Critical patent/JP5402481B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、表示装置、電子機器及び表示装置の製造方法に関するものである。
近年、液晶表示装置（ＬＣＤ）に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）等の自発光素子を２次元配列した発光素子型の表示パネルを備えた表示装置の研究開発が行われている（例えば、特許文献１参照）。
有機ＥＬ素子は、アノード電極と、カソード電極と、これらの一対の電極間に形成され、例えば発光層、正孔注入層、等を有する有機ＥＬ層（発光機能層）と、を備える。有機ＥＬ素子は、発光層において正孔と電子とが再結合することによって発生するエネルギーによって発光する。
表示装置には、このような有機ＥＬ素子を駆動するための複数のｎチャンネル型のＦＥＴ（Field Effect Transistor；電界効果トランジスタ）が備えられている。
特開平０８−３３０６００号公報
ところで、このようなトランジスタでは、ソース電極・ドレイン電極等のアライメントずれが発生する場合がある。
図１３（ａ），（ｂ）は、かかるトランジスタを示す断面図であり、トランジスタは、基板８１と、ゲート電極８２と、ゲート絶縁膜８３と、ｉ−Ｓｉ膜８４と、ＢＬ（ブロッキング層）絶縁膜８５と、ｎ+−Ｓｉ膜８６と、ドレイン側のＳＤ（ドレイン・ソース）電極８７ｄと、ソース側のＳＤ電極８７ｓと、オーバーコート絶縁膜８８と、によって構成されている。
図１３（ａ）は、ゲート電極８２を中心に、ＳＤ電極８７ｄ，８７ｓが、ドレイン側に偏ってＢＬ絶縁膜８５上に積層されている場合を示す。即ち、Ｌｓ１＜Ｌｄ１の場合を示す（Ｌｓ１は、ＳＤ電極８７ｓとＢＬ絶縁膜８５とが重なっている長さ、Ｌｄ１は、ＳＤ電極８７ｄとＢＬ絶縁膜８５とが重なっている長さ）。
図１３（ｂ）は、ゲート電極８２を中心に、ＳＤ電極８７ｄ，８７ｓが、ソース側に偏ってＢＬ絶縁膜８５上に積層されている場合を示す。即ち、Ｌｓ２＞Ｌｄ２の場合を示す（Ｌｓ２；ＳＤ電極８７ｓとＢＬ絶縁膜８５とが重なっている長さ、Ｌｄ２；ＳＤ電極８７ｄとＢＬ絶縁膜８５とが重なっている長さ）。
ソース電極にソース電位Ｖs＝０Ｖ、ドレイン電極にドレイン電位Ｖd＝１０Ｖが印加され、ゲート電極に、図１４（ａ），（ｂ）に示すようなゲート−ソース間電圧Ｖgが印加された場合、図１３（ａ）に示す場合と図１３（ｂ）に示す場合とでは、特性がばらつく。尚、図１４（ａ）と図１４（ｂ）とでは、ドレイン電流Ｉdのスケールが異なっている。
この図１４（ａ），（ｂ）に示すように、この特性のばらつきは、特にオン電流に影響を及ぼす。このオン電流がばらつくと有機ＥＬ素子の光量にも影響が出てくる。
本発明は、このような従来の問題点に鑑みてなされたもので、特性ばらつきを低減することが可能なトランジスタを有する表示装置、電子機器及び表示装置の製造方法を提供することを目的とする。
この目的を達成するため、本発明の第１の観点に係る表示装置は、
有機ＥＬ素子と、
ドレイン電極及びソース電極の一方及び他方が、それぞれ前記有機ＥＬ素子及びアノードラインに接続される駆動トランジスタと、
ゲート電極がセレクトラインに接続され、前記ドレイン電極及びソース電極の一方及び他方が、それぞれデータライン及び前記駆動トランジスタのゲート電極に接続されたスイッチトランジスタと、
を備え、
前記駆動トランジスタは、
基板上部に形成された半導体膜と、
前記半導体膜上に形成されたブロッキング膜と、
を備え、
前記駆動トランジスタの前記ドレイン電極及びソース電極は、前記ブロッキング膜上に対向して形成され、
前記ブロッキング膜は、前記基板側から第一絶縁膜、電界遮蔽膜、第二絶縁膜の三層を有し、
前記電界遮蔽膜は、前記第二絶縁膜を介して前記駆動トランジスタの前記ドレイン電極又は前記ソース電極のうちのいずれか一方と層方向に重なるように形成され、前記スイッチトランジスタは、前記ブロッキング膜を備えていないことを特徴とする。
前記電界遮蔽膜と前記駆動トランジスタの前記ドレイン電極及び前記ソース電極それぞれとの間に、前記駆動トランジスタの前記ドレイン電極及び前記ソース電極と前記半導体膜とを電気接合する不純物半導体膜が形成され、
前記電界遮蔽膜は、前記駆動トランジスタの前記ドレイン電極及び前記ソース電極と前記不純物半導体膜とで形成される電界を遮蔽するようにしてもよい。
前記電界遮蔽膜は、予め設定された範囲の電圧に設定されるようにしてもよい。
前記電界遮蔽膜は前記駆動トランジスタの前記ゲート電極と接続されていてもよい。
前記有機ＥＬ素子は、前記駆動トランジスタと接続された画素電極を備えたことを特徴とする。
前記電界遮蔽膜は、画素電極と同じ材料で形成されていてもよい。
本発明の第２の観点に係る電子機器は、
上述の表示装置を備えたことを特徴とする。
本発明の第３の観点に係る表示装置の製造方法は、
前記表示装置が、
有機ＥＬ素子と、
ドレイン電極及びソース電極の一方及び他方が、それぞれ前記有機ＥＬ素子及びアノードラインに接続される駆動トランジスタと、
ゲート電極がセレクトラインに接続され、前記ドレイン電極及びソース電極の一方及び他方が、それぞれデータライン及び前記駆動トランジスタのゲート電極に接続されたスイッチトランジスタと、
を備え、
基板上部に形成された半導体膜上に、第一絶縁膜、電界遮蔽膜、第二絶縁膜の三層を有するブロッキング膜を形成する工程と、
前記第二絶縁膜上に導電性膜を形成し、形成した前記導電性膜を、前記第二絶縁膜を介して前記電界遮蔽膜と重なるようにパターニングして前記駆動トランジスタの前記ドレイン電極及びソース電極を形成する工程によって前記駆動トランジスタを形成し、
前記スイッチトランジスタには、前記ブロッキング膜を形成しない、
ことを特徴とする。
前記駆動トランジスタの前記ドレイン電極及びソース電極を形成する工程は、前記第二絶縁膜上に、前記半導体膜との電気接合を行うコンタクト膜を形成してから、前記ドレイン電極及びソース電極を形成する工程であってもよい。
本発明によれば、特性ばらつきを低減することができる。
本発明の実施形態に係る表示装置が組み込まれる電子機器（デジタルカメラ）を示す図である。 塗布装置を用いて製造された表示装置が組み込まれる電子機器（コンピュータ）を示す図である。 塗布装置を用いて製造された表示装置が組み込まれる電子機器（携帯電話）を示す図である。 表示装置の構成を示す図である。 図４に示す各画素回路の構成を示す回路図である。 発光画素の平面図である。 図６に示すVIII−VIII線断面図である。 図７のＡ部に示すトランジスタの断面図である。 トランジスタのＧＮＤ電極がゲート電極に接続された発光画素の平面図である。 図８に示すトランジスタの製造方法を示す図（１）である。 図８に示すトランジスタの製造方法を示す図（２）である。 ノズルプリント法を説明する図である。 従来のトランジスタを示す断面図である。 図１３に示すトランジスタの特性を示すグラフである。
以下、本発明の実施形態に係るトランジスタを備えた表示装置、電子機器、トランジスタの製造方法を図面を参照して説明する。
（実施形態１）
表示装置１は、図１に示すようなデジタルカメラ、図２に示すようなコンピュータ、図３に示すような携帯電話等の電子機器に組み込まれる。
デジタルカメラ２００は、図１（ａ）及び（ｂ）に示すように、レンズ部２０１と操作部２０２と表示部２０３とファインダー２０４とを備える。この表示部２０３に表示装置１が用いられる。
図２に示すコンピュータ２１０は、表示部２１１と操作部２１２とを備え、この表示部２１１に表示装置１が用いられる。
図３に示す携帯電話２２０は、表示部２２１と、操作部２２２と受話部２２３と送話部２２４とを備え、この表示部２２１に表示装置１が用いられる。
このような表示装置１は、図４に示すように、ＴＦＴパネル１１と、表示信号生成回路１２と、システムコントローラ１３と、セレクトドライバ１４と、電源ドライバ１５と、データドライバ１６と、によって構成される。
ＴＦＴパネル１１は、複数の画素回路１１(i,j)（ｉ＝１〜ｍ、ｊ＝１〜ｎ、ｍ、ｎ；自然数）を備えたものである。
各画素回路１１(i,j)は、それぞれ、画像の１画素に対応する表示画素であり、行列配置される。各画素回路１１(i,j)は、図５に示すように、有機ＥＬ素子Ｅと、駆動トランジスタＴ１と、スイッチトランジスタＴ２と、キャパシタＣｓと、を備える。ここで、駆動トランジスタＴ１と、スイッチトランジスタＴ２と、キャパシタＣｓと、は画素駆動回路ＤＣをなす。
有機ＥＬ素子Ｅは、有機化合物に注入された電子と正孔との再結合によって生じた励起子によって発光する現象を利用して発光する電流制御型の発光素子（表示素子）であり、供給された電流の電流値に対応する輝度で発光する。
画素駆動回路ＤＣにおける駆動トランジスタＴ１、スイッチトランジスタＴ２は、ともにｎチャンネル型のＦＥＴによって構成されたＴＦＴ（Thin Film Transistor）である。
駆動トランジスタＴ１は、有機ＥＬ素子Ｅの駆動用トランジスタであり、そのドレインは、アノードラインＬa(j)に接続され、ソースは、有機ＥＬ素子Ｅのアノード電極に接続される。
スイッチトランジスタＴ２は、有機ＥＬ素子Ｅを選択するスイッチとして機能するトランジスタであり、そのドレインはデータラインＬd(i)に接続され、ソースが駆動トランジスタＴ１のゲートに接続され、ゲートがセレクトラインＬs(j)に接続される。
キャパシタＣｓは、駆動トランジスタＴ１のゲート−ソース間電圧を保持するためのものであり、駆動トランジスタＴ１のゲート−ソース間に接続される。
尚、赤（Ｒ）、青（Ｂ）、緑（Ｇ）の３色の場合、表示装置１は、このような画素回路１１(i,j)を各色毎に備える。
また、画素回路１１(i,j)は３つのトランジスタを備えたものであってもよい。
表示信号生成回路１２は、例えば、コンポジット映像信号、コンポーネント映像信号のような映像信号Imageが外部から供給され、供給された映像信号Imageから輝度信号のような表示データＰic、同期信号Ｓyncを取得するものである。表示信号生成回路１２は、取得した表示データＰic、同期信号Ｓyncをシステムコントローラ１３に供給する。
システムコントローラ１３は、表示信号生成回路１２から供給された表示データＰic、同期信号Ｓyncに基づいて、表示データＰicの補正処理、書き込み動作、発光動作を制御するものである。
表示データＰicの補正処理は、表示信号生成回路１２から供給された表示データＰicを各画素回路１１(i,j)の駆動トランジスタＴ１の閾値電圧Ｖthや電流増幅率βの値に基づいて補正した階調信号を生成する処理である。
また、書き込み動作は、各画素回路１１(i,j)のキャパシタＣｓに生成された階調信号に応じた電圧を書き込む動作であり、発光動作は、キャパシタＣｓに保持された電圧に応じた電流を有機ＥＬ素子Ｅに供給して、有機ＥＬ素子Ｅを発光させる動作である。
システムコントローラ１３は、このような制御を行うため、各種制御信号を生成してセレクトドライバ１４、電源ドライバ１５、データドライバ１６に供給するとともに、データドライバ１６に、生成した階調信号を供給する。
セレクトドライバ１４は、ＴＦＴパネル１１の行を、順次、選択するドライバであり、例えば、シフトレジスタによって構成される。セレクトドライバ１４は、それぞれ、セレクトラインＬs(j)（ｊ＝１〜ｎ）を介して各画素回路１１(i,j)の駆動トランジスタＴ１、スイッチトランジスタＴ２のゲートに接続される。
セレクトドライバ１４は、システムコントローラ１３から供給された制御信号に基づいて、順次、第１行目の画素回路１１(1,1)〜１１(m,1)、・・・、第ｎ行目の画素回路１１(1,n)〜１１(m,n)に、Ｈｉレベルのセレクト信号Ｖselect(j)を出力することにより、ＴＦＴパネル１１の行を、順次、選択する。
電源ドライバ１５は、アノードラインＬa(1)〜Ｌa(n)に、それぞれ、電圧VL又はVHの信号Ｖsource(1)〜Ｖsource(n)を出力するドライバである。
電圧VLは、負の電圧又は有機ＥＬ素子Ｅのカソード電圧である接地電位に設定される。電圧VHは、各画素回路１１(i,j)の有機ＥＬ素子Ｅを発光させることが可能な正の電圧であり、例えば、＋１５Ｖに設定される。但し、この電圧VL〜VHは、階調制御を行う場合、固定電圧ではなく可変となる。
電源ドライバ１５は、それぞれ、アノードラインＬa(j)（ｊ＝１〜ｎ）を介して、各画素回路１１(i,j)の駆動トランジスタＴ１のドレインに接続される。
データドライバ１６は、システムコントローラ１３から供給された階調信号に基づいて、各データラインＬd(1)〜Ｌd(m)に電圧信号Ｓv(1)〜Ｓv(m)を印加するドライバである。
なお、表示装置１では、複数個の発光素子を一組の画素として固定して用いる構成に限らず、１つの発光素子を複数の論理画素間で共有する構成を採ることも可能である。
例えば、１つの発光素子は、５種類の論理画素を構成するのに用いられる。具体的には、１つの発光素子は、論理画素の中心として用いられ、残りは周辺にある画素を中心とする論理画素の一部として用いられる。このように１つの発光素子を複数回用いることにより、一組の画素を固定して発光させる構成以上に、解像度を高めることができる。
次に、図６，７を参照して、表示装置１の画素回路１１(i,j)の構成について説明する。
図６は、表示装置１の画素回路１１(i,j)の平面図であり、図７は、この表示装置１の画素回路１１(i,j)のVIII−VIIIにおける断面図である。この表示装置１は、画素電極（アノード電極）４２と、発光層４５と、対向電極（カソード電極）４６と、を備える。
各発光画素の基板３１上には、駆動トランジスタＴ１のゲート電極Ｔ１ｇが形成されている。各発光画素に隣接した基板３１上には、列方向に沿って延びるデータラインＬd(i)が形成されている。尚、Ｔ１ｄ，Ｔ１ｓは、ぞれぞれ、駆動トランジスタＴ１のドレイン電極、ソース電極であり、Ｔ２ｇ，Ｔ２ｄ，Ｔ２ｓは、それぞれ、スイッチトランジスタＴ２のゲート電極、ドレイン電極、ソース電極である。
画素電極４２は、電流が供給される電極であり、透光性を備える導電材料、例えばＩＴＯ（Indium Tin Oxide）、ＺｎＯ等から構成される。各画素電極４２は隣接する他の発光画素の画素電極４２と層間絶縁膜４７によって絶縁されている。
層間絶縁膜４７は、絶縁性材料、例えばシリコン窒化膜から形成され、画素電極４２間に形成され、駆動トランジスタＴ１、スイッチトランジスタＴ２やセレクトラインＬs(j)、アノードラインＬa(j)を絶縁保護する。
層間絶縁膜４７には略方形の開口部４７ａが形成されており、この開口部４７ａによって発光画素の発光領域が画される。更に層間絶縁膜４７上の隔壁４８には主走査方向Ｘに延びる溝状の開口部４８ａが複数の発光画素にわたって形成されている。
隔壁４８は、絶縁材料、例えばポリイミド等の感光性樹脂を硬化してなり、層間絶縁膜４７上に形成される。隔壁４８は、主走査方向Ｘに沿った複数の発光画素の画素電極４２をまとめて開口するようにストライプ状に形成されている。なお、隔壁４８の平面形状は、これに限られず各画素電極４２毎に開口部をもった格子状であってもよい。
この隔壁４８の表面、層間絶縁膜４７の表面には、撥液処理を施してもよい。ここで撥液とは、水系の溶媒、有機系溶媒のいずれもを弾く性質を示す。
発光層４５は、光を発する層であり、画素電極４２上に形成される。発光層４５は、画素電極４２と対向電極４６との間に電圧を印加することにより光を発生させる。
発光層４５は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料から構成される。
尚、表示装置１は、正孔注入層を備えたものであってもよい。正孔注入層は発光層４５に正孔を供給する層であり、画素電極４２と発光層４５との間に設けられる。
正孔注入層は、正孔（ホール）注入・輸送が可能な有機高分子系の材料、例えば導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）から構成される。
インターレイヤは、正孔注入層の正孔注入性を抑制して発光層４５内において電子と正孔とを再結合させやすくして発光層４５の発光効率を高めるための層であり、正孔注入層と発光層４５との間に設けられる。
対向電極４６は、電流が有機ＥＬ素子Ｅから流れでる電極である。有機ＥＬ素子Ｅには、ボトムエミッション型とトップエミッション型とがあり、２つの型で対向電極４６の構造が異なる。
ボトムエミッション型の有機ＥＬ素子Ｅは、発光層４５の光が図の下方へと発せられる型のものであり、ボトムエミッション型の場合、対向電極４６は、発光層４５側に設けられ、下層と上層とからなる積層構造を有している。下層は、導電材料、例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料からなり、上層は、Ａｌ等の光反射性導電金属からなる。
本実施形態では、対向電極４６は複数の発光画素に跨って形成される単一の電極層から構成され、例えば接地電位である共通電圧が印加される。
トップエミッション型の有機ＥＬ素子Ｅは、発光層４５の光が図の上方へと発せられる型のものであり、トップエミッション型の場合、対向電極４６は、発光層４５側に設けられ、光透過性低仕事関数層と光透過性導電層からなる透明積層構造を有している。
光透過性低仕事関数層は、１０ｎｍ程度の膜厚の極薄い例えばＬｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料からなる層である。光透過性導電層は、ＩＴＯ等からなる層であり、１００ｎｍ〜２００ｎｍ程度の膜厚を有している。
図７のＡ部は、駆動トランジスタＴ１の断面を示し、この駆動トランジスタＴ１は、図８に示すように、基板３１と、ゲート電極Ｔ１ｇと、ゲート絶縁膜５１と、ｉ−Ｓｉ膜５２と、ブロッキング膜５８と、ｎ+−Ｓｉ膜（不純物半導体膜）５６と、ドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓと、オーバーコート絶縁膜５７と、によって構成され、ブロッキング膜５８は、ＢＬ絶縁膜５３と、ＧＮＤ電極５４と、ＢＬ絶縁膜５５との三層からなる。尚、図８に示すオーバーコート絶縁膜５７と図７に示す層間絶縁膜４７とは、同じものであり、ここでは、オーバーコート絶縁膜５７として説明する。
本実施形態の駆動トランジスタＴ１が従来と異なる点は、このブロッキング膜５８の構造であり、ＢＬ絶縁膜５３とＢＬ絶縁膜５５との間に、ＧＮＤ電極５４が形成されている点である。
このＧＮＤ電極５４は、その上方のドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓ及びｎ+−Ｓｉ膜５６で形成される電界を遮蔽するために設けられた電極であり、図６の波線で示す領域に形成される。
このＧＮＤ電極５４には、ＩＴＯを用いるのが望ましい。ＧＮＤ電極５４の材料としてＩＴＯを用いることで、画素電極４２と同一プロセスで形成することができる。
また、後の工程において、ドレイン電極Ｔ１ｄやソース電極Ｔ１ｓにＣｒ、Ｃｒ合金、Ａｌ、Ａｌ合金を用いた場合、ＩＴＯのエッチャント液によりドレイン電極Ｔ１ｄやソース電極Ｔ１ｓが溶けてしまう可能性があったが、先にＩＴＯをパターニングし、ＧＮＤ電極５４と画素電極４２とを同一プロセスで形成することで、後から形成するドレイン電極Ｔ１ｄやソース電極Ｔ１ｓ材料がエッチャントに晒されることがない。
ＧＮＤ電極５４は、信号Ｖsource(1)〜Ｖsource(n)の予め設定された電圧VL〜VHの範囲内の電圧に設定される。図９に示すように、ＧＮＤ電極５４をゲート電極Ｔ１ｇと接続し、ＧＮＤ電極５４がフローティング電位となるのを防いでもよい。前述の階調制御を行わない場合、ＧＮＤ電極５４は、電圧VL＝接地電位に設定される。
このＧＮＤ電極５４が設けられることにより、各駆動トランジスタＴ１で、ドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓ及びｎ+−Ｓｉ膜５６のアライメントずれがばらついて、ｉ−Ｓｉ膜５２との重なり部分が大きくなった場合でも、この部分の電界は、ＧＮＤ電極５４によって遮蔽される。このため、特性のばらつきは小さくなる。尚、図６に示すスイッチトランジスタＴ２も同様に構成されている。
次に、この駆動トランジスタＴ１の製造方法について説明する。
図１０（ａ）に示すように、基板３１上にゲート電極Ｔ１ｇが形成される。基板３１は、ガラス基板等からなり、ゲート電極Ｔ１ｇは、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等からなる。ゲート電極Ｔ１ｇの形成には、スパッタ法、真空蒸着法等が用いられる。この工程において、スイッチトランジスタＴ２のゲート電極Ｔ２ｇ、及びデータラインＬd(i)も形成される。
次の工程では、図１０（ｂ）に示すように、このゲート電極Ｔ１ｇ及びデータラインＬd(i)上にゲート絶縁膜５１が形成される。ゲート絶縁膜５１の形成には、ＣＶＤ（Chemical Vapor Deposition）法等が用いられる。
次の工程では、ゲート絶縁膜５１上にｉ−Ｓｉ膜５２が形成される。ｉ−Ｓｉ膜５２は、何もドープされていない真性半導体（イントリンシクシリコン）であり、このｉ−Ｓｉ膜５２にチャネルが形成される。
次の工程では、ｉ−Ｓｉ膜５２上にＢＬ絶縁膜５３が形成される。ＢＬ絶縁膜５３は、例えばＳｉＮ等からなり、ＢＬ絶縁膜５３の形成には、ＣＶＤ法等が用いられる。
次の工程では、図１０（ｃ）に示すように、ＢＬ絶縁膜５３上に前述のＧＮＤ電極５４が形成される。尚、図７に示す画素電極４２もこのとき形成される。
次の工程では、図１１（ａ）に示すように、ＧＮＤ電極５４を囲むようにＢＬ絶縁膜５５が形成される。ＢＬ絶縁膜５５も、ＢＬ絶縁膜５３と同様の材料からなり、ＢＬ絶縁膜５５の形成には、ＣＶＤ法等が用いられる。
次の工程では、図１１（ｂ）に示すように、ＢＬ絶縁膜５５上にｎ+−Ｓｉ膜５６が成膜され、パターニングされる。このｎ+−Ｓｉ膜５６は、この際のエッチングにより、下部のｉ−Ｓｉ膜５２もエッチングされるものの、ＢＬ絶縁膜５５の下のｉ−Ｓｉ膜５２はエッチングされずに残る。
尚、ゲート電極Ｔ１ｇとドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓとを接続する必要がある場合は、この後、コンタクトホールが形成される。
次の工程では、図１１（ｃ）に示すように、ｎ+−Ｓｉ膜５６上にドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓが形成される。このドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓは、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等からなる。
ドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓは、スパッタ法、真空蒸着法等によりドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓの材料を被膜し、フォトリソグラフィによって、ＧＮＤ電極５４と層方向に重なるようにパターニングすることにより形成される。
尚、ここでは、ドレイン電極Ｔ１ｄ及びソース電極Ｔ１ｓとＧＮＤ電極５４とがそれぞれ層方向に重なるように形成したが、ＧＮＤ電極５４は少なくともドレイン電極Ｔ１ｄと層方向に重なっていれば良い。
尚、これと同時に、アノードラインＬa(j)を形成する。このとき、駆動トランジスタＴ１のソース電極Ｔ１ｓはそれぞれ画素電極４２の一部と重なるように形成される。
次の工程では、図８に示すオーバーコート絶縁膜５７が全面を覆うように成膜される。このオーバーコート絶縁膜５７は、ドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓを保護する膜であり、例えば、シリコン窒化膜からなる。このオーバーコート絶縁膜５７の形成には、ＣＶＤ法等が用いられる。尚、端子部等が必要な場合、この工程で穴あけ等が行われる。
このようにして駆動トランジスタＴ１、スイッチトランジスタＴ２等が形成されると、図７に示す開口部４７ａが形成される。この開口部４７ａの形成には、フォトリソグラフィ法が用いられる。
次の工程では、図７に示す隔壁４８が形成される。隔壁４８は、感光性ポリイミドを層間絶縁膜４７を覆うように塗布し、隔壁４８の形状に対応するマスクを介して露光、現像を行い、パターニングすることにより形成される。尚、このパターニングは、開口部４８ａも形成されるように行われる。
次の工程では、図７に示す画素電極４２上に発光層４５が形成される。発光層４５の形成は、図１２に示すようなノズルプリンティング装置を用いて行われる。
このノズルプリンティング装置は、概略、有機化合物含有液からなる溶液７２を連続して吐出するノズルを有するノズルヘッド７０を備え、ノズルヘッド７０を基板３１上の塗布領域に沿って移動させることによって、基板３１上の塗布領域に溶液７２を塗布するものである。
また、図１２（ａ）は、ノズルヘッド７０を１つだけ有する場合の構成を示し、図１２（ｂ）はノズルヘッド７０を２つ有する場合の構成を示す。ここで、図１２（ｂ）においてはノズルプリンティング装置がノズルヘッド７０を２つ有する場合について示したが、これに限らず、ノズルヘッド７０を３つ以上の複数個有するものであってもよい。
発光層４５を形成するための溶液には、前述の高分子発光材料が含まれている。この溶液の溶媒には、水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒が用いられ、溶液（分散液）には、高分子発光材料がこの有機溶媒に溶解（又は分散）している。
図１２（ａ）、（ｂ）に示すように、溶液７２はノズルヘッド７０のノズルから吐出され、基板３１上に塗布される。ノズルヘッド７０は隔壁４８間に溶液７２を吐出しながら、隔壁４８が形成された方向（図１２（ａ）、（ｂ）では左右方向）に沿って移動する。
なお、各列への塗布を連続して行う場合は、図１２（ａ）、（ｂ）に示すように、ノズルヘッド７０が基板３１外にある間に、基板３１を隔壁４８が形成された方向と直交する方向（図１２（ａ）、（ｂ）では上下方向）に、所定の距離だけ移動させる。
これを繰り返すことで、溶液７２が所定の列に塗布される。なお、ノズルヘッド７０が基板３１外にある間、溶液７２は吐出させたままであってもよいし、吐出を一旦停止させてもよい。
ここで、図１２（ａ）に示すように、ノズルプリンティング装置がノズルヘッド７０を１つだけ有する場合には、１列毎に、ノズルヘッド７０の移動方向を交互に変えて塗布する。
また、図１２（ｂ）に示すように、ノズルプリンティング装置がノズルヘッド７０を２つ有する場合には、２列毎に、ノズルヘッド７０の移動方向を交互に変えて塗布する。なお、基板３１を移動させる代わりに、ノズルヘッド７０を隔壁４８が形成された方向と直交する方向に所定の距離だけ移動させてもよい。
このようにして、隔壁４８の間に有機化合物含有液が流し込まれ、溶媒が揮発することにより発光層４５が形成される。発光層４５が形成されると、その上に対向電極４６が形成され、表示装置１が製造される。
以上説明したように、本実施形態によれば、駆動トランジスタＴ１、スイッチトランジスタＴ２のＢＬ絶縁膜５３とＢＬ絶縁膜５５との間にＧＮＤ電極５４を設けるようにした。
従って、このＧＮＤ電極５４がドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓ及びｎ+−Ｓｉ膜５６による電界を遮蔽するので、ドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓ及びｎ+−Ｓｉ膜５６のアライメントずれがあっても、各駆動トランジスタＴ１、スイッチトランジスタＴ２の特性のばらつきを低減することができる。
このため、オン電流のばらつきも低減し、有機ＥＬ素子Ｅの光量のばらつきも少なくなる。
尚、本実施形態によれば、駆動トランジスタＴ１、スイッチトランジスタＴ２の両方においてＢＬ絶縁膜５３とＢＬ絶縁膜５５との間にＧＮＤ電極５４を設けるようにしたが、少なくとも駆動トランジスタＴ１のみＢＬ絶縁膜５３とＢＬ絶縁膜５５との間にＧＮＤ電極５４を設けるようにすればよい。
これは、スイッチトランジスタＴ２は、駆動トランジスタＴ１のゲート電極Ｔ１ｇに電圧を印加する機能のため、オン電流を安定させることによるメリットは少ないからである。
アノードラインＬａ(j)から有機ＥＬ素子Ｅに向けて電流を流す機能を有する駆動トランジスタＴ１を本実施形態の構造にすることで、駆動トランジスタＴ１がアライメントずれにほとんど影響されることなく、有機ＥＬ素子Ｅに向けて安定した電流を流すことが可能になり、有機ＥＬ素子Ｅを所望するレベルで発光させることが可能になる。
本実施形態によれば、半導体膜としてｎ型半導体を用いたが、ｐ型であっても良い。ｐ型の場合は、ＧＮＤ電極５４は少なくともソース電極Ｔ１ｓと層方向に重なっていれば良い。尚、ｐ型半導体膜を用いた場合は、本実施形態でｎ+−Ｓｉ膜５６としていた層が、ｐ−−Ｓｉ膜となる。
本実施形態によれば、有機ＥＬ素子等からなる表示装置を挙げたが、液晶素子等からなる表示装置であってもよい。
１・・・表示装置、３１・・・基板、Ｔ１ｇ，Ｔ２ｇ・・・ゲート電極、５３，５５・・・ＢＬ絶縁膜、５４・・・ＧＮＤ電極、５８・・・ブロッキング膜、Ｔ１ｄ，Ｔ２ｄ・・・ドレイン電極、Ｔ１ｓ，Ｔ２ｓ・・・ソース電極

Claims (9)

  1. 有機ＥＬ素子と、
    ドレイン電極及びソース電極の一方及び他方が、それぞれ前記有機ＥＬ素子及びアノードラインに接続される駆動トランジスタと、
    ゲート電極がセレクトラインに接続され、前記ドレイン電極及びソース電極の一方及び他方が、それぞれデータライン及び前記駆動トランジスタのゲート電極に接続されたスイッチトランジスタと、
    を備え、
    前記駆動トランジスタは、
    基板上部に形成された半導体膜と、
    前記半導体膜上に形成されたブロッキング膜と、
    を備え、
    前記駆動トランジスタの前記ドレイン電極及びソース電極は、前記ブロッキング膜上に対向して形成され、
    前記ブロッキング膜は、前記基板側から第一絶縁膜、電界遮蔽膜、第二絶縁膜の三層を有し、
    前記電界遮蔽膜は、前記第二絶縁膜を介して前記駆動トランジスタの前記ドレイン電極又は前記ソース電極のうちのいずれか一方と層方向に重なるように形成され、前記スイッチトランジスタは、前記ブロッキング膜を備えていないことを特徴とする表示装置。
  2. 前記電界遮蔽膜と前記駆動トランジスタの前記ドレイン電極及び前記ソース電極それぞれとの間に、前記駆動トランジスタの前記ドレイン電極及び前記ソース電極と前記半導体膜とを電気接合する不純物半導体膜が形成され、
    前記電界遮蔽膜は、前記駆動トランジスタの前記ドレイン電極及び前記ソース電極と前記不純物半導体膜とで形成される電界を遮蔽する、
    ことを特徴とする請求項１に記載の表示装置。
  3. 前記電界遮蔽膜は、予め設定された範囲の電圧に設定される、
    ことを特徴とする請求項１又は２に記載の表示装置。
  4. 前記電界遮蔽膜は前記駆動トランジスタの前記ゲート電極と接続されていることを特徴とする請求項１乃至３のいずれか一項に記載の表示装置。
  5. 前記有機ＥＬ素子は、前記駆動トランジスタと接続された画素電極を備えたことを特徴とする請求項１乃至４のいずれか一項に記載の表示装置。
  6. 前記電界遮蔽膜は、前記画素電極と同じ材料で形成されることを特徴とする請求項５に記載の表示装置。
  7. 請求項１乃至６のいずれか一項に記載の表示装置を備えたことを特徴とする電子機器。
  8. 表示装置の製造方法であって、
    前記表示装置は、
    有機ＥＬ素子と、
    ドレイン電極及びソース電極の一方及び他方が、それぞれ前記有機ＥＬ素子及びアノードラインに接続される駆動トランジスタと、
    ゲート電極がセレクトラインに接続され、前記ドレイン電極及びソース電極の一方及び他方が、それぞれデータライン及び前記駆動トランジスタのゲート電極に接続されたスイッチトランジスタと、
    を備え、
    基板上部に形成された半導体膜上に、第一絶縁膜、電界遮蔽膜、第二絶縁膜の三層を有するブロッキング膜を形成する工程と、
    前記第二絶縁膜上に導電性膜を形成し、形成した前記導電性膜を、前記第二絶縁膜を介して前記電界遮蔽膜と重なるようにパターニングして前記駆動トランジスタの前記ドレイン電極及びソース電極を形成する工程によって前記駆動トランジスタを形成し、
    前記スイッチトランジスタには、前記ブロッキング膜を形成しない、
    ことを特徴とする表示装置の製造方法。
  9. 前記駆動トランジスタの前記ドレイン電極及びソース電極を形成する工程は、前記第二絶縁膜上に、前記半導体膜との電気接合を行うコンタクト膜を形成してから、前記ドレイン電極及びソース電極を形成する工程である、
    ことを特徴とする請求項８に記載の表示装置の製造方法。
JP2009229063A 2009-09-30 2009-09-30 表示装置、電子機器及び表示装置の製造方法 Expired - Fee Related JP5402481B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009229063A JP5402481B2 (ja) 2009-09-30 2009-09-30 表示装置、電子機器及び表示装置の製造方法
US12/891,855 US8653569B2 (en) 2009-09-30 2010-09-28 Transistor, display device, electronic device, manufacturing method of transistor, and manufacturing method of display device
TW099132933A TWI453917B (zh) 2009-09-30 2010-09-29 顯示裝置、電子機器及顯示裝置之製造方法
KR1020100094618A KR101115974B1 (ko) 2009-09-30 2010-09-29 트랜지스터, 표시장치, 전자기기 및 트랜지스터의 제조방법
CN2010105497582A CN102110715B (zh) 2009-09-30 2010-09-30 晶体管、显示装置、电子设备和晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009229063A JP5402481B2 (ja) 2009-09-30 2009-09-30 表示装置、電子機器及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011075946A JP2011075946A (ja) 2011-04-14
JP5402481B2 true JP5402481B2 (ja) 2014-01-29

Family

ID=44019982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009229063A Expired - Fee Related JP5402481B2 (ja) 2009-09-30 2009-09-30 表示装置、電子機器及び表示装置の製造方法

Country Status (5)

Country Link
US (1) US8653569B2 (ja)
JP (1) JP5402481B2 (ja)
KR (1) KR101115974B1 (ja)
CN (1) CN102110715B (ja)
TW (1) TWI453917B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
CN110827762B (zh) * 2018-08-14 2021-07-09 云谷（固安）科技有限公司 显示面板、显示屏及其控制方法以及显示终端

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2503615B2 (ja) * 1988-12-28 1996-06-05 カシオ計算機株式会社 薄膜トランジスタ及びその製造方法
JP2913737B2 (ja) 1990-03-14 1999-06-28 富士通株式会社 薄膜トランジスタの製造方法
JPH04333284A (ja) 1991-05-08 1992-11-20 Toshiba Corp 薄膜トランジスタ
JPH06326310A (ja) * 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
KR100193650B1 (ko) 1995-11-20 1999-06-15 김영환 액정 표시 소자의 박막 트랜지스터 제조방법
JP4337171B2 (ja) * 1999-06-14 2009-09-30 ソニー株式会社 表示装置
JP2002033481A (ja) * 2000-07-14 2002-01-31 Sony Corp 薄膜半導体装置
KR200380682Y1 (ko) 2000-11-10 2005-04-07 엔이씨 엘씨디 테크놀로지스, 엘티디. 박막 트랜지스터 액정 표시 장치
KR100419244B1 (ko) * 2002-04-10 2004-02-21 김성희 Ｔｂｇａ의 투 메탈 접착용 열경화성 테이프 부착장치
KR100611886B1 (ko) 2004-06-25 2006-08-11 삼성에스디아이 주식회사 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치
US7342256B2 (en) * 2004-07-16 2008-03-11 Semiconductor Energy Laboratory Co., Ltd. Display device mounted with read function and electric appliance
JP4892830B2 (ja) 2004-11-19 2012-03-07 カシオ計算機株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP2011075946A (ja) 2011-04-14
KR20110035970A (ko) 2011-04-06
TW201133861A (en) 2011-10-01
CN102110715B (zh) 2013-11-20
TWI453917B (zh) 2014-09-21
US8653569B2 (en) 2014-02-18
CN102110715A (zh) 2011-06-29
KR101115974B1 (ko) 2012-02-13
US20110220896A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
US10157971B2 (en) Organic light-emitting diode display
US9536933B2 (en) Display device having a light emitting layer on the auxiliary layer
US8294699B2 (en) Luminescence device, method of driving luminescence device, and method of manufacturing luminescence device
JP4953166B2 (ja) 表示パネルの製造方法
JP5381836B2 (ja) 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
KR100760346B1 (ko) 유기 ｅｌ 장치 및 전자 기기
KR20140100357A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102568516B1 (ko) 표시장치용 어레이기판 및 그 제조방법
JP2011119212A (ja) 有機ｅｌ装置の製造方法、有機ｅｌ装置、及び電子機器
JP2009244370A (ja) 表示装置及び表示装置の製造方法
JP4811292B2 (ja) 表示装置の製造方法
JP2011191434A (ja) 発光装置及びその製造方法並びに電子機器
JP2010287634A (ja) トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法
JP5402481B2 (ja) 表示装置、電子機器及び表示装置の製造方法
JP5267845B2 (ja) 表示装置の製造方法
JP5190709B2 (ja) 表示パネル及びその製造方法
JP2010161084A (ja) 表示装置及び表示装置の製造方法
JP2010225780A (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5109542B2 (ja) 表示装置の製造方法
JP5761392B2 (ja) 有機ｅｌ装置の製造方法及び電子機器
JP2005159162A (ja) 表示装置及びその製造方法
JP2011065178A (ja) 発光装置
JP2011198830A (ja) 発光装置
JP2010205462A (ja) 表示装置及びその製造方法
JP2010192450A (ja) 表示装置及び表示装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R150 Certificate of patent or registration of utility model

Ref document number: 5402481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees