JP5400964B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5400964B2
JP5400964B2 JP2012522423A JP2012522423A JP5400964B2 JP 5400964 B2 JP5400964 B2 JP 5400964B2 JP 2012522423 A JP2012522423 A JP 2012522423A JP 2012522423 A JP2012522423 A JP 2012522423A JP 5400964 B2 JP5400964 B2 JP 5400964B2
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
plasma
polyimide film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012522423A
Other languages
English (en)
Other versions
JPWO2012001848A1 (ja
Inventor
吉平 杉田
健志 枩田
浩幸 橋本
宗生 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012522423A priority Critical patent/JP5400964B2/ja
Publication of JPWO2012001848A1 publication Critical patent/JPWO2012001848A1/ja
Application granted granted Critical
Publication of JP5400964B2 publication Critical patent/JP5400964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
半導体装置の製造分野では、微細化によって集積度を上げる試みが多く行われてきた。また、近年では三次元実装と呼ばれる半導体装置の積層によって単位面積あたりの集積度を上げる試みが盛んに行われている。
縦に積層された半導体装置（チップ）は、基板を貫通して形成された電極を具備しており、この電極を介して電気的に接続されるようになっている。このような基板を貫通する電極を形成する際には、基板に開けたホール内に絶縁膜を形成し、ホール内の絶縁膜を側壁部を残して底部のみを除去して反対側の面に形成された配線部（電極パッド）まで貫通させる。
次に、ホール底部に露出した配線部（電極パッド）の表面に形成された酸化膜の除去等のクリーニングのため、Ａｒプラズマの照射等を行い、この後、ホール内に導電性金属等を埋め込んで、基板の表裏を貫通する電極を形成する。
なお、上記のように、ホール内に形成した絶縁膜を、ホール内の側壁部を残して底部のみを除去する方法としては、ホール形状をテーパ状とし、基板表面にテープを貼り付けて、このテープのホールに対応する部分にホールの開口径より小さな穴を開け、この穴を介してホールの底部の絶縁膜をエッチングする方法が知られている（例えば、特許文献１参照。）。
国際公開第２００４／０６４１５９号パンフレット
上述した半導体装置の製造方法において、ホール底部の絶縁膜の除去を行った後、ホール底部に露出した配線部に形成された酸化膜の除去等のクリーニングを行うため、Ａｒプラズマ等の不活性ガスのプラズマを照射する工程等を設ける場合がある。しかしながら、ホール内に形成する絶縁膜としてポリイミド膜等の有機膜を使用した場合、このようなクリーニングを行うと、有機膜がＡｒプラズマによって損傷を受け、絶縁性が低下してしまうという問題がある。
本発明は、上記従来の事情に対処してなされたもので、絶縁膜としてポリイミド膜等の有機膜を用いても、不活性ガスのプラズマの照射によるクリーニングに起因する絶縁膜の絶縁性の低下を回復することができ、リーク電流の発生を抑制した良質な半導体装置を製造することのできる半導体装置の製造方法を提供しようとするものである。
本発明の半導体装置の製造方法の一態様は、基板に一方の面から他方の面に形成された電極にまで貫通するホールを形成するホール形成工程と、前記ホール内に有機絶縁膜を形成する有機絶縁膜形成工程と、前記ホール内の側壁部の前記有機絶縁膜を残し、前記ホール内の底部の前記有機絶縁膜の少なくとも一部を除去して前記電極に貫通させる工程と、前記電極の露出面を不活性ガスのプラズマによってクリーニングするクリーニング工程と、前記ホール内に導体金属を充填する導体金属充填工程と、酸素プラズマを作用させて前記有機絶縁膜の表面層の少なくとも前記クリーニング工程によって損傷を受けた部分を除去する表面層除去工程と、前記基板を非酸化性雰囲気で熱処理する熱処理工程とを具備し、上記の順で各工程を行うことを特徴とする。
本発明によれば、絶縁膜としてポリイミド膜等の有機膜を用いても、不活性ガスのプラズマの照射によるクリーニングに起因する絶縁膜の絶縁性の低下を回復することができ、リーク電流の発生を抑制した良質な半導体装置を製造することのできる半導体装置の製造方法を提供できる。
本発明の一実施形態の工程を示す図。 本発明の一実施形態の工程を示す図。 本発明の一実施形態の工程を示す図。 本発明の一実施形態の工程を示す図。 本発明の一実施形態の工程を示す図。 本発明の一実施形態の工程を示す図。 本発明の一実施形態の工程を示す図。 本発明の一実施形態の工程を示す図。 実サンプルにおけるリーク電流の測定結果を示すグラフ。 実サンプルの製造工程を説明するための図。 本発明の一実施形態の工程を説明するための図。 クリーニング処理前後のポリイミド膜のリーク電流の測定方法を示す図。 クリーニング処理前後のポリイミド膜のリーク電流の測定結果を示すグラフ。 クリーニング処理前後のポリイミド膜表面のＸＰＳ分析の結果を示すグラフ。 酸素プラズマによる表面除去深さ０．１μｍの場合のポリイミド膜表面のＸＰＳ分析の結果を示すグラフ。 酸素プラズマによる表面除去深さ０．３μｍの場合のポリイミド膜表面のＸＰＳ分析の結果を示すグラフ。 酸素プラズマによる表面除去深さ０．６μｍの場合のポリイミド膜表面のＸＰＳ分析の結果を示すグラフ。 酸素プラズマによる表面除去深さとポリイミド膜のリーク電流との関係を調べた測定結果を示すグラフ。 酸素プラズマによる表面除去深さと熱処理後のポリイミド膜のリーク電流との関係を調べた測定結果を示すグラフ。 熱処理温度を変化させたときの熱処理後のポリイミド膜のリーク電流の測定結果を示すグラフ。 各処理操作後のポリイミド膜のリーク電流と特徴をまとめた図。
以下、本発明の詳細を、図面を参照して実施形態について説明する。
図４は、本発明の一実施形態における工程の概略を説明するための模式図であり、後述するポリイミド膜の絶縁特性を測定した測定サンプルを作成した工程を示している。まず、図４（ａ）に示すようにシリコン基板４００上に蒸着重合によってポリイミド膜４０１を成膜する。
次に、図４（ｂ）に示すように、実際の半導体装置におけるクリーニング処理と同様に、ポリイミド膜４０１の表面にＡｒプラズマを照射する。
図４（ｃ）は、クリーニング処理後のポリイミド膜４０１の状態を示しており、ポリイミド膜４０１の表面には、Ａｒプラズマが照射されたことにより、イミド環が消滅する変化が起こった層４０２が生じている。
次に、図４（ｄ）に示すように、このイミド環が消滅する変化が起こった層４０２を、酸素プラズマを用いて除去する。図４（ｅ）は、イミド環が消滅する変化が起こった層４０２を除去し、ポリイミド膜４０１の膜厚が減少した状態を示している。
この後、図４（ｆ）に示すように、シリコン基板４００全体を加熱雰囲気４０５中に配置し、加熱して、図４（ｇ）に示すように、一連の処理を終了する。
以下、各処理の時点で図５に示す方法で行うポリイミド膜の絶縁性能を確認するリーク電流測定の結果と、ＸＰＳによる組成分析の結果とを交えて説明する。
図５はクリーニング処理前後を例にとって、リーク電流の測定を行う方法を説明した図である。この測定方法では、シリコン基板４００を接地し、ポリイミド膜４０１（又はイミド環が消滅する変化が起こった層４０２）の表面に、電圧を印加可能な電流を測定する端子４１０を当て、印加する電圧を０から徐々に上げながら、それぞれの電圧において検出した電流値を記録する。
図６のグラフは、図４（ｂ）のクリーニング処理前後、すなわち図４（ａ）および図４（ｃ）の状態における、印加電圧に対するリーク電流の変化を示している。図６に示されるように、リーク電流が１．０×１０−１２（Ａ／ｃｍ２）以下であったポリイミド膜が、Ａｒプラズマ照射によるクリーニング処理後は１．０×１０−１０（Ａ／ｃｍ２）以上のリーク電流が発生するようになっており、絶縁膜としての性能が低下していることが分かる。
例えば、図６の横軸に示す印加電圧が１０Ｖの場合、クリーニング処理前はリーク電流が１．２×１０−１３Ａ／ｃｍ２であったのに対し、クリーニング処理後は３．６×１０−９Ａ／ｃｍ２であった。
図６のグラフに測定結果を示したサンプルのポリイミド膜表面をＸＰＳによって分析したところ、図７に示すように、結合エネルギーが２８８．６ｅＶ付近に現れるイミド環由来のピークが、クリーニング処理によって減少していることが明らかになった。図７のグラフの横軸は照射したＸ線を基準としたときの光電子のエネルギー、縦軸は観測された光電子の個数を示している。なお、後述する図８〜１０のグラフも同じである。
次に、図４（ｄ）に該当する、損傷を受けたポリイミド膜（イミド環が消滅する変化が起こった層４０２）をＯ２プラズマによって除去する処理を行い、その特性を測定した。成膜したポリイミド膜の厚さは１μｍであるが、表面から０．１μｍ（図８）、０．３μｍ（図９）、０．６μｍ（図１０）と除去する深さを変え、それぞれ除去後の表面をＸＰＳによって分析を行った。図８に示すように、損傷を受けたポリイミド膜を表面から０．１μｍ除去すれば、図中円で囲んだ部分に示されるように、２８８．６ｅＶに現れるイミド環由来のピークが再び現れるようになった。
しかしながら、各サンプルのリーク電流を測定すると、図１１に示すように、リーク電流値は１．０×１０−１１（Ａ／ｃｍ２）を下回ることはなく、絶縁膜としての性能は低下したまま、元の状態に戻っていないことが分かる。
更に続いて、損傷を受けたポリイミド膜をＯ２プラズマによって除去したサンプルを、４００℃で加熱処理を行った。その結果、ポリイミド膜を表面から０．１μｍ以上除去していれば、図１２に示すように、リーク電流値は、クリーニング処理を行う前と同じ１．０×１０−１３（Ａ／ｃｍ２）レベル（指数）に戻ることが確認できた。
また、温度を変えて熱処理を行ったところ、図１３に示すように、温度が２００℃以上であれば、表面から０．１μｍまでポリイミド膜を除去しておくことによって、クリーニング処理前の絶縁性能に回復できることが分かる。
三次元実装は、既に半導体装置を形成した半導体ウエハに対して行う。半導体装置には様々な材料を使用しており、中には高温に耐えられない物性を有するものもある。したがって、高温ではなく、可能な限り低温での処理を行うことが好ましい。ここでは低温とは３００℃以下の温度を意味し、３００℃以下で処理を行えることは、半導体ウエハに形成した半導体装置への損傷を防ぐ意味で非常に重要である。
続いて、本発明の詳細を、別の実施形態を用いて説明する。
図１Ａ〜図１Ｈは、被処理基板としての半導体ウエハＷの要部断面構成を拡大して模式的に示し、本実施形態の工程を示すものである。
図１Ａ〜図１Ｈに示す半導体ウエハＷは、シリコン製の半導体ウエハＷに半導体回路を形成した後、裏面側からグラインディングによって薄化処理を行ったものである。この半導体ウエハＷをトレイ等に仮貼り合わせを行った後、裏面側を上向きににし、所定のリソグラフィ工程を行って、図１Ａに示すように、半導体ウエハＷを貫通して配線部（電極パッド）１００に通じるホール１０１を形成し、ホール１０１の底部１０１ａ及び側壁部１０１ｂを含めて、半導体ウエハＷの表面に有機絶縁膜、本実施形態では、ポリイミド膜１０２を形成する。
上記ポリイミド膜１０２は、例えば蒸着重合によって形成することができる。ポリイミド膜１０２を蒸着重合によって形成する場合、例えば、ＰＭＤＡ及びＯＤＡをモノマー原料として半導体ウエハＷ上で共蒸着重合反応を起こすことによって、半導体ウエハＷ上に均一なポリイミド膜１０２を形成することができる。このポリイミド膜１０２の膜厚は、例えば１．０μｍ程度とする。
次に、図１Ｂに示すように、ホール１０１の側壁部１０１ｂに形成されたポリイミド膜１０２を残し、ホール１０１の底部１０１ａに形成されたポリイミド膜１０２のみを除去して配線部１００に貫通させる。この工程は、例えば、ホール１０１の側壁部１０１ｂに形成されたポリイミド膜１０２を保護するマスク等を用いた周知の方法で行うことができる。
次に、図１Ｃに示すように、半導体ウエハに、不活性ガスのプラズマ、本実施形態ではＡｒプラズマを照射して、露出した配線部１００の表面に形成された酸化膜等の除去のため等のクリーニング処理を行う。このＡｒプラズマの照射によって、ポリイミド膜１０２が損傷を受け、その絶縁性が低下してしまう。
次に、図１Ｄに示すように、ホール１０１内にバリアシード層１０３、例えばＣｕ／ＴｉＮ／Ｔｉのスパッタ膜を形成する。
次に、図１Ｅに示すように、ホール１０１内に導体金属１０４充填して、配線部１００と電気的に導通したウエハＷを貫通する電極を形成する。
次に、図１Ｆに示すように、バリアシード層１０３を除去して半導体ウエハＷを貫通する電極が完成する。
次に、図１Ｇに示すように、酸素プラズマを作用させて、ポリイミド膜１０２の表面層の少なくとも一部を除去する表面層除去工程を行う。この表面層除去工程は、半導体ウエハＷにバイアスを印加せず、ダウンフロープラズマを用いて酸素のラジカルを作用させて行うことが好ましい。この場合、ポリイミド膜１０２を表面から０．１μｍ以上除去することが好ましい。
次に、図１Ｈに示すように、半導体ウエハＷを非酸化性雰囲気、例えば窒素雰囲気で熱処理する熱処理工程を行う。この熱処理工程における加熱温度は、例えば、２００℃以上程度とすればよく、２００℃〜４００℃程度とすることが好ましく、２００℃〜３００℃程度とすることがさらに好ましい。また、加熱処理時間は、例えば、３０分程度とすることが好ましい。
上記の酸素プラズマによる表面層除去工程と、熱処理工程とを行うことによって、ポリイミド膜１０２の絶縁性を回復させることができる。
上記の工程では、絶縁膜としてポリイミド膜のような有機膜を用いても、ウェット洗浄等を用いることなく、Ａｒプラズマの照射によるドライ工程による洗浄を行うことができ、かつ、絶縁膜の絶縁性を回復させて絶縁性の低下を抑制することができる。
縦軸を単位面積当たりのリーク電流値（Ａ／ｃｍ２）、横軸を電界強度（ＭＶ／ｃｍ）とした図２のグラフは、Ａｒプラズマの照射によるクリーニング処理の有無、上記したダメージ回復処理の後におけるポリイミド膜の絶縁性を測定した結果を示している。この図２のグラフの「クリーニング処理前」と「クリーニング処理後」とを比較すると分かるように、Ａｒプラズマの照射によって、ポリイミド膜の絶縁性が低下し、Ａｒプラズマの照射前と比べて４桁以上リーク電流が増加する。
上記のリーク電流の測定は、半導体ウエハに、図３に示すような貫通電極（ＴＳＶ（through silicon via））構造を模擬したサンプルを作成して行った。以下、図３を参照してサンプルの製造方法について説明する。
まず、図３（ａ）に示すように、シリコン基板２００にホール２０１を形成し、ホール２０１内を含めて表面にポリイミド膜２０２（厚さ約１．０μｍ）を形成した。このポリイミド膜２０２の形成は、ＰＭＤＡ及びＯＤＡをモノマー原料とした共蒸着重合反応によって行った。
次に、図３（ｂ）に示すように、Ａｒプラズマの照射を行った。このＡｒプラズマの照射は、高周波電力を２００Ｗとして、６０秒行った。
次に、図３（ｃ）に示すように、バリアシード層２０３を形成した。このバリアシード層２０３は、Ｃｕ／ＴｉＮ／Ｔｉ膜（厚さ１０００ｎｍ／３５ｎｍ／３５ｎｍ）をスパッタにより成膜して形成した。
次に、図３（ｄ）に示すように、フォトレジストマスク２０４を形成し、Ｓｎ／Ｃｕメッキによって、ホール２０１の底部から側壁部及び上部開口周辺に至るように電極２０５を形成した。
次に、図３（ｅ）に示すように、剥離液によってフォトレジストマスク２０４を剥離し、この後、図３（ｆ）に示すように、バリアシード層２０３を除去した。
上記の工程で製造したサンプルについて、図３（ｇ）に示すように、電極２０５にプローブ２１０を当接させ、シリコン基板２００の裏面側を接地電位としてリーク電流の測定を行った。この測定結果が、図２のグラフ中「クリーニング処理後」として示されている。
また、図３（ｂ）に示すように、Ａｒプラズマの照射を行った後、酸素のダウンフロープラズマによりポリイミド膜の表面層を除去したサンプルについても、同様にリーク電流の測定を行った。この測定結果が、図２のグラフ中「Ｏ２プラズマ処理後」として示されている。
さらに、上記のように酸素のダウンフロープラズマによりポリイミド膜の表面層を除去した後、加熱処理を行ったサンプルについても、同様にリーク電流の測定を行った。この測定結果が、図２のグラフ中「加熱処理後」として示されている。
図２のグラフに示すように、「クリーニング処理前」の場合に比べて、Ａｒプラズマ照射を行った場合（図２に示すクリーニング処理後）は、リーク電流が４桁以上増え、絶縁性が大きく低下する。そして、ダメージ回復処理として、酸素のダウンフロープラズマによりポリイミド膜の表面層を除去すると、ある程度絶縁性が改善され、リーク電流は、ダメージ回復前より低下するが、「クリーニング処理前」の状態に比べて、リーク電流が多く、完全には回復していない（図２に示すＯ２プラズマ処理後）。
そして、上記の酸素のダウンフロープラズマによる処理の後、加熱処理を行うと、クリーニング処理前と同様なレベルにまでリーク電流が減少し、ダメージを回復して絶縁性をクリーニング処理前の状態と同等にすることができた（図２に示す加熱処理後）。
これらの結果をまとめたものが図１４である。図１４には各操作を行った後の、実サンプルを用いて測定した、電界強度が０．１０ＭＶ／ｃｍの場合のリーク電流と、それぞれの特徴を示している。Ｏ２プラズマ処理によって、クリーニング処理前のリーク電流値よりも１桁大きい数値になっているが、加熱処理を加えた回復処理を行う事で、元の桁に戻っている。リーク電流値が１桁大きくなるだけで、全体の消費電力が増加し、許容することは好ましくない。なお、図１４の結果は、図３に示す実サンプルでの測定結果なので、図５における測定用サンプルの結果とはリーク電流の数値、特に桁（ｏｒｄｅｒ）が異なっているが、得られた結果の傾向は同等であり、技術の内容は同一である。
以上のとおり、本発明の実施形態によれば、絶縁膜としてポリイミド膜等の有機膜を用いても、不活性ガスのプラズマの照射によるクリーニングに起因する絶縁膜の絶縁性の低下を回復することができ、リーク電流の発生を抑制した良質な半導体装置を製造することができる。なお、本発明は、上記の実施形態に限定されるものではなく、各種の変形が可能であることは、勿論である。
１００……配線部、１０１……ホール、１０１ａ……底部、１０１ｂ……側壁部、１０２……ポリイミド膜、１０３……バリアシード層、１０４……導電性の金属、Ｗ……半導体ウエハ

Claims (8)

  1. 基板に一方の面から他方の面に形成された電極にまで貫通するホールを形成するホール形成工程と、
    前記ホール内に有機絶縁膜を形成する有機絶縁膜形成工程と、
    前記ホール内の側壁部の前記有機絶縁膜を残し、前記ホール内の底部の前記有機絶縁膜の少なくとも一部を除去して前記電極に貫通させる工程と、
    前記電極の露出面を不活性ガスのプラズマによってクリーニングするクリーニング工程と、
    前記ホール内に導体金属を充填する導体金属充填工程と、
    酸素プラズマを作用させて前記有機絶縁膜の表面層の少なくとも前記クリーニング工程によって損傷を受けた部分を除去する表面層除去工程と、
    前記基板を非酸化性雰囲気で熱処理する熱処理工程と
    を具備し、上記の順で各工程を行うことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記有機絶縁膜は、ポリイミド膜である
    ことを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法であって、
    前記ポリイミド膜は、蒸着重合によって形成する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項２〜３いずれか１項記載の半導体装置の製造方法であって、
    前記クリーニング工程では、不活性ガスのプラズマとしてＡｒプラズマを使用する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項２〜４いずれか１項記載の半導体装置の製造方法であって、
    有機絶縁膜表面層除去工程は、ダウンフロープラズマを用いる
    ことを特徴とする半導体装置の製造方法。
  6. 請求項２〜５いずれか１項記載の半導体装置の製造方法であって、
    前記熱処理工程では、前記基板を２００℃〜４００℃に加熱する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項２〜６いずれか１項記載の半導体装置の製造方法であって、
    前記表面層除去工程では、前記ポリイミド膜を、少なくとも表面から０．１μｍ除去する
    ことを特徴とする半導体装置の製造方法。
  8. 請求項２〜５いずれか１項記載の半導体装置の製造方法であって、
    前記熱処理工程では、前記基板を２００℃〜３００℃に加熱する
    ことを特徴とする半導体装置の製造方法。
JP2012522423A 2010-07-01 2011-04-04 半導体装置の製造方法 Active JP5400964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012522423A JP5400964B2 (ja) 2010-07-01 2011-04-04 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010150823 2010-07-01
JP2010150823 2010-07-01
JP2012522423A JP5400964B2 (ja) 2010-07-01 2011-04-04 半導体装置の製造方法
PCT/JP2011/002000 WO2012001848A1 (ja) 2010-07-01 2011-04-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2012001848A1 JPWO2012001848A1 (ja) 2013-08-22
JP5400964B2 true JP5400964B2 (ja) 2014-01-29

Family

ID=45401600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012522423A Active JP5400964B2 (ja) 2010-07-01 2011-04-04 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8716130B2 (ja)
JP (1) JP5400964B2 (ja)
KR (1) KR101386944B1 (ja)
WO (1) WO2012001848A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI529808B (zh) 2010-06-10 2016-04-11 Ａｓｍ國際股份有限公司 使膜選擇性沈積於基板上的方法
US9112003B2 (en) 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces
JP6020239B2 (ja) * 2012-04-27 2016-11-02 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6041676B2 (ja) * 2013-01-10 2016-12-14 旭化成エレクトロニクス株式会社 半導体装置の製造方法
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
US9895715B2 (en) 2014-02-04 2018-02-20 Asm Ip Holding B.V. Selective deposition of metals, metal oxides, and dielectrics
US10047435B2 (en) 2014-04-16 2018-08-14 Asm Ip Holding B.V. Dual selective deposition
US9490145B2 (en) 2015-02-23 2016-11-08 Asm Ip Holding B.V. Removal of surface passivation
US10428421B2 (en) 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US10121699B2 (en) 2015-08-05 2018-11-06 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10566185B2 (en) 2015-08-05 2020-02-18 Asm Ip Holding B.V. Selective deposition of aluminum and nitrogen containing material
US10695794B2 (en) 2015-10-09 2020-06-30 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10343186B2 (en) 2015-10-09 2019-07-09 Asm Ip Holding B.V. Vapor phase deposition of organic films
US10814349B2 (en) 2015-10-09 2020-10-27 Asm Ip Holding B.V. Vapor phase deposition of organic films
US9981286B2 (en) 2016-03-08 2018-05-29 Asm Ip Holding B.V. Selective formation of metal silicides
CN109314045B (zh) 2016-04-18 2023-08-04 Asm Ip 控股有限公司 于基底上形成定向自组装层的方法
US10204782B2 (en) 2016-04-18 2019-02-12 Imec Vzw Combined anneal and selective deposition process
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
US10453701B2 (en) 2016-06-01 2019-10-22 Asm Ip Holding B.V. Deposition of organic films
US10373820B2 (en) 2016-06-01 2019-08-06 Asm Ip Holding B.V. Deposition of organic films
US10014212B2 (en) 2016-06-08 2018-07-03 Asm Ip Holding B.V. Selective deposition of metallic films
US9803277B1 (en) 2016-06-08 2017-10-31 Asm Ip Holding B.V. Reaction chamber passivation and selective deposition of metallic films
KR101838912B1 (ko) 2016-10-07 2018-03-15 한국과학기술원 정방향 바이어스 전류를 이용한 전계 효과 트랜지스터의 게이트 절연막 손상을 복구하는 방법
US11430656B2 (en) 2016-11-29 2022-08-30 Asm Ip Holding B.V. Deposition of oxide thin films
US11094535B2 (en) 2017-02-14 2021-08-17 Asm Ip Holding B.V. Selective passivation and selective deposition
US11501965B2 (en) 2017-05-05 2022-11-15 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of metal oxide thin films
US11170993B2 (en) 2017-05-16 2021-11-09 Asm Ip Holding B.V. Selective PEALD of oxide on dielectric
US10900120B2 (en) 2017-07-14 2021-01-26 Asm Ip Holding B.V. Passivation against vapor deposition
JP6556822B2 (ja) * 2017-12-26 2019-08-07 キヤノントッキ株式会社 基板処理方法、基板処理装置、及び、成膜装置
KR102065242B1 (ko) * 2018-04-17 2020-01-13 한국과학기술원 전계효과 트랜지스터의 게이트 절연막 손상을 치료하기 위한 펀치스루 전류를 이용한 열처리 방법
JP7146690B2 (ja) 2018-05-02 2022-10-04 エーエスエム アイピー ホールディング ビー．ブイ． 堆積および除去を使用した選択的層形成
JP2020056104A (ja) 2018-10-02 2020-04-09 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
US11965238B2 (en) 2019-04-12 2024-04-23 Asm Ip Holding B.V. Selective deposition of metal oxides on metal surfaces
US11139163B2 (en) 2019-10-31 2021-10-05 Asm Ip Holding B.V. Selective deposition of SiOC thin films
TW202204658A (zh) 2020-03-30 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 在兩不同表面上同時選擇性沉積兩不同材料
TW202140833A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 相對於金屬表面在介電表面上之氧化矽的選擇性沉積
TW202140832A (zh) 2020-03-30 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽在金屬表面上之選擇性沉積
KR20240000801U (ko) 2022-11-06 2024-05-14 이순덕 반려동물 동반 납골당

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506324A (ja) * 2000-08-08 2004-02-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積回路のための背面コンタクトおよびこれを形成する方法
JP2006108328A (ja) * 2004-10-04 2006-04-20 Sharp Corp 半導体装置およびその製造方法
JP2009099839A (ja) * 2007-10-18 2009-05-07 Taiyo Nippon Sanso Corp 絶縁膜のダメージ回復方法および回復剤

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383017A (ja) * 1989-08-28 1991-04-09 Sharp Corp 液晶表示装置の製造方法
US5296775A (en) * 1992-09-24 1994-03-22 International Business Machines Corporation Cooling microfan arrangements and process
JP3288490B2 (ja) * 1993-07-09 2002-06-04 富士通株式会社 半導体装置の製造方法及び半導体装置の製造装置
WO2004064159A1 (ja) 2003-01-15 2004-07-29 Fujitsu Limited 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法
US20060178007A1 (en) * 2005-02-04 2006-08-10 Hiroki Nakamura Method of forming copper wiring layer
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
US8003512B2 (en) * 2009-02-03 2011-08-23 International Business Machines Corporation Structure of UBM and solder bumps and methods of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506324A (ja) * 2000-08-08 2004-02-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 集積回路のための背面コンタクトおよびこれを形成する方法
JP2006108328A (ja) * 2004-10-04 2006-04-20 Sharp Corp 半導体装置およびその製造方法
JP2009099839A (ja) * 2007-10-18 2009-05-07 Taiyo Nippon Sanso Corp 絶縁膜のダメージ回復方法および回復剤

Also Published As

Publication number Publication date
WO2012001848A1 (ja) 2012-01-05
JPWO2012001848A1 (ja) 2013-08-22
KR20130009814A (ko) 2013-01-23
US20130089983A1 (en) 2013-04-11
US8716130B2 (en) 2014-05-06
KR101386944B1 (ko) 2014-04-18

Similar Documents

Publication Publication Date Title
JP5400964B2 (ja) 半導体装置の製造方法
JP5615207B2 (ja) 半導体装置の製造方法
KR102413942B1 (ko) 그래핀 시트 상의 패시베이션 층의 침착
JP5975605B2 (ja) 薄膜電池の製造方法および薄膜電池
US9769927B2 (en) Structural body and method for manufacturing same
JP4548280B2 (ja) 半導体装置の製造方法
JP4547289B2 (ja) 半導体装置の製造方法
TW200408006A (en) Semiconductor device and the method for proucing the same
JP6692995B2 (ja) 超伝導配線構造体において抵抗素子を形成するための方法
JP5921696B2 (ja) スルー基板ビアの形成方法
TWI716627B (zh) 貼合式soi晶圓的製造方法
CN108933192A (zh) 磁存储器件的制作方法
CN207217500U (zh) 集成电路和集成电路***
US8946081B2 (en) Method for cleaning semiconductor substrate
CN101178549A (zh) 移除光致抗蚀剂层的方法以及开口的形成方法
TWI240422B (en) Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof
CN104037120A (zh) Mim电容的制造方法
CN113223933A (zh) 功率器件制造过程中去除多晶硅残留的方法及其功率器件
US11081463B2 (en) Bonding method with electron-stimulated desorption
CN110957261B (zh) 一种半导体器件互连结构阻挡层的制备方法
JP5943888B2 (ja) 半導体装置の製造方法
TWI443744B (zh) 具有經改善絕緣特性之介電層之製造方法及具有經改善絕緣特性之介電層之半導體結構之製造方法
CN108109918B (zh) 半导体器件的形成方法
CN109299635A (zh) 指纹传感器及其形成方法
CN103887227B (zh) 通过热处理和/或溶剂处理恢复多孔电介质k值

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131025

R150 Certificate of patent or registration of utility model

Ref document number: 5400964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250