JP5385907B2 - 精密集積位相ロック回路用ループ・フィルタ - Google Patents
精密集積位相ロック回路用ループ・フィルタ Download PDFInfo
- Publication number
- JP5385907B2 JP5385907B2 JP2010530383A JP2010530383A JP5385907B2 JP 5385907 B2 JP5385907 B2 JP 5385907B2 JP 2010530383 A JP2010530383 A JP 2010530383A JP 2010530383 A JP2010530383 A JP 2010530383A JP 5385907 B2 JP5385907 B2 JP 5385907B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- voltage
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/24—Frequency-independent attenuators
- H03H11/245—Frequency-independent attenuators using field-effect transistor
Landscapes
- Amplifiers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
Description
Claims (5)
- 位相ロック・ループ回路内のループ・フィルタであって、
第1の電流源からの電流を受けて基準電圧を発生させる基準精密抵抗器と、
第1の電界効果トランジスタおよび第2の電界効果トランジスタであって、前記第1の電界効果トランジスタのゲートが、前記第2の電界効果トランジスタのゲートに結合されている、第1の電界効果トランジスタおよび第2の電界効果トランジスタと、
前記第1の電界効果トランジスタのソースに接続され、コンデンサ電圧を発生させるフィルタ・コンデンサと、
前記第2の電界効果トランジスタのドレインに電流を供給してドレイン電圧を発生させる第2の電流源と、
前記基準電圧を受け取り、前記第2の電界効果トランジスタの前記ドレイン電圧が前記基準電圧と実質的に等しくなるように、前記第2の電界効果トランジスタのゲートに負のフィードバックを供給するオペアンプと、を含み、
前記コンデンサ電圧が、前記第1の電界効果トランジスタのソース、前記第2の電界効果トランジスタのソース、および前記基準精密抵抗器の一端に印加されて、前記第2の電界効果トランジスタのドレイン対ソース抵抗が、前記基準精密抵抗器の抵抗と実質的に等しくなるように、前記第2の電界効果トランジスタのバイアス点を設定し、
前記第2の電界効果トランジスタのゲート電圧が、前記第1の電界効果トランジスタの前記ゲートに印加されて、前記第1の電界効果トランジスタのドレイン対ソース抵抗が、前記基準精密抵抗器の抵抗と実質的に等しくなるか、またはその倍数となるように、前記第1の電界効果トランジスタのバイアス点を設定する、ループ・フィルタ。 - 出力が前記第2の電界効果トランジスタのソースおよび前記基準精密抵抗器の前記一端に接続する第2のオペアンプをさらに含み、
前記フィルタ・コンデンサが、前記第2のオペアンプに前記コンデンサ電圧を供給してバッファ電圧(Vbuf)を発生させ、前記バッファ電圧が、前記コンデンサ電圧と実質的に同じ電位を有し、
前記第2のオペアンプが、前記コンデンサ電圧を受け取り、前記第1の電界効果トランジスタの前記ゲート対ソース電圧が、前記第2の電界効果トランジスタの前記ゲート対ソース電圧と実質的に等しくなるように、前記第2の電界効果トランジスタの前記ソースに負のフィードバックとして前記バッファ電圧を供給する、請求項1に記載のループ・フィルタ。 - 前記基準精密抵抗器が、nビットによって制御されるマルチプレクサによって調整される、請求項1または2に記載のループ・フィルタ。
- 前記第1の電界効果トランジスタが、前記第2の電界効果トランジスタと同じチャネル長、同じチャネル幅、その倍数のチャネル長、またはその倍数のチャネル幅を有する、請求項1〜3のいずれか1項に記載のループ・フィルタ。
- 位相ロック・ループ回路であって、
基準信号と前記位相ロック・ループ回路によって生成されるフィードバック出力信号との間の位相関係を判断する位相周波数検出器と、
前記位相周波数検出器に接続され、前記基準信号と前記フィードバック出力信号との間の前記位相関係に基づいて電流を発生させる電荷ポンプと、
前記電荷ポンプによって供給される前記電流から、平均制御信号を発生させるループ・フィルタと、
前記ループ・フィルタから前記平均制御信号を受信すると、前記位相ロック・ループ回路に対して出力信号を発生させる電圧制御発振器と、を含み、
前記ループ・フィルタが、
第1の電流源からの電流を受けて基準電圧を発生させる基準精密抵抗器と、
第1の電界効果トランジスタおよび第2の電界効果トランジスタであって、前記第1の電界効果トランジスタのゲートが、前記第2の電界効果トランジスタのゲートに結合されている、第1の電界効果トランジスタおよび第2の電界効果トランジスタと、
前記第1の電界効果トランジスタのソースに接続され、コンデンサ電圧を発生させるフィルタ・コンデンサと、
前記第2の電界効果トランジスタのドレインに電流を供給してドレイン電圧を発生させる第2の電流源と、
前記基準電圧を受け取り、前記第2の電界効果トランジスタの前記ドレイン電圧が前記基準電圧と実質的に等しくなるように、前記第2の電界効果トランジスタのゲートに負のフィードバックを供給するオペアンプと、を含み、
前記コンデンサ電圧が、前記第1の電界効果トランジスタのソース、前記第2の電界効果トランジスタのソース、および前記基準精密抵抗器の一端に印加されて、前記第2の電界効果トランジスタのドレイン対ソース抵抗が、前記基準精密抵抗器の抵抗と実質的に等しくなるように、前記第2の電界効果トランジスタのバイアス点を設定し、
前記第2の電界効果トランジスタのゲート電圧が、前記第1の電界効果トランジスタの前記ゲートに印加されて、前記第1の電界効果トランジスタのドレイン対ソース抵抗が、前記基準精密抵抗器の抵抗と実質的に等しくなるか、またはその倍数となるように、前記第1の電界効果トランジスタのバイアス点を設定する、位相ロック・ループ回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/877,710 | 2007-10-24 | ||
US11/877,710 US7589575B2 (en) | 2007-10-24 | 2007-10-24 | Precision integrated phase lock loop circuit loop filter |
PCT/EP2008/062885 WO2009053210A1 (en) | 2007-10-24 | 2008-09-26 | Precision integrated phase lock loop circuit loop filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011501590A JP2011501590A (ja) | 2011-01-06 |
JP5385907B2 true JP5385907B2 (ja) | 2014-01-08 |
Family
ID=40084180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010530383A Expired - Fee Related JP5385907B2 (ja) | 2007-10-24 | 2008-09-26 | 精密集積位相ロック回路用ループ・フィルタ |
Country Status (5)
Country | Link |
---|---|
US (1) | US7589575B2 (ja) |
JP (1) | JP5385907B2 (ja) |
KR (1) | KR101072041B1 (ja) |
CN (1) | CN101836359B (ja) |
WO (1) | WO2009053210A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7737794B2 (en) * | 2008-05-14 | 2010-06-15 | International Business Machines Corporation | Phase locked loop with temperature and process compensation |
US7961038B2 (en) * | 2008-12-08 | 2011-06-14 | Electronics And Telecommunications Research Institute | Digital proportional integral loop filter |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4868482A (en) | 1987-10-05 | 1989-09-19 | Western Digital Corporation | CMOS integrated circuit having precision resistor elements |
JP3119205B2 (ja) * | 1997-07-18 | 2000-12-18 | 日本電気株式会社 | Pll回路 |
US6549154B2 (en) * | 2001-01-30 | 2003-04-15 | Kabushiki Kaisha Toshiba | Digital-to-analog converter and synchronous circuit using the converter |
JP4548562B2 (ja) * | 2001-03-26 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | カレントミラー回路及びアナログデジタル変換回路 |
US7102200B2 (en) | 2001-09-04 | 2006-09-05 | Intel Corporation | On-die termination resistor with analog compensation |
JP4245892B2 (ja) * | 2001-10-23 | 2009-04-02 | オリンパス株式会社 | Mos型トランジスタのソースとドレイン間を制御可能な等価抵抗として用いる回路 |
GB0228611D0 (en) | 2002-12-07 | 2003-01-15 | Ibm | Semiconductor type two phase locked loop filter |
JP4220839B2 (ja) * | 2003-06-11 | 2009-02-04 | パナソニック株式会社 | 位相同期回路 |
-
2007
- 2007-10-24 US US11/877,710 patent/US7589575B2/en not_active Expired - Fee Related
-
2008
- 2008-09-26 WO PCT/EP2008/062885 patent/WO2009053210A1/en active Application Filing
- 2008-09-26 JP JP2010530383A patent/JP5385907B2/ja not_active Expired - Fee Related
- 2008-09-26 KR KR1020107007661A patent/KR101072041B1/ko not_active IP Right Cessation
- 2008-09-26 CN CN2008801131313A patent/CN101836359B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2009053210A1 (en) | 2009-04-30 |
KR20100075485A (ko) | 2010-07-02 |
CN101836359A (zh) | 2010-09-15 |
US20090108889A1 (en) | 2009-04-30 |
JP2011501590A (ja) | 2011-01-06 |
KR101072041B1 (ko) | 2011-10-10 |
CN101836359B (zh) | 2013-04-24 |
US7589575B2 (en) | 2009-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6445211B1 (en) | Circuit technique for improved current matching in charge pump PLLS | |
KR101055935B1 (ko) | 전압-제어 장치를 위한 하이브리드 커런트-스타브드 위상-보간 회로 | |
US6351191B1 (en) | Differential delay cell with common delay control and power supply | |
US20100283517A1 (en) | Charge pump for phase locked loop | |
US7154352B2 (en) | Clock generator and related biasing circuit | |
US5973524A (en) | Obtaining accurate on-chip time-constants and conductances | |
CN112034922B (zh) | 一种带精确阈值的正温度系数偏置电压生成电路 | |
JP3653496B2 (ja) | 電荷ポンプ | |
US7701270B2 (en) | Structure for a high output resistance, wide swing charge pump | |
EP0771490B1 (en) | Low noise, low voltage phase lock loop | |
WO2020105182A1 (ja) | 電圧制御発振器およびそれを用いたpll回路 | |
US8201112B2 (en) | Structure for managing voltage swings across field effect transistors | |
KR100400317B1 (ko) | 클럭 동기 장치의 지연 회로 | |
JP5385907B2 (ja) | 精密集積位相ロック回路用ループ・フィルタ | |
CN106664094B (zh) | 频谱成形电压到电流转换器 | |
US6420912B1 (en) | Voltage to current converter | |
US7701269B2 (en) | Method and system for managing voltage swings across field effect transistors | |
US6828832B2 (en) | Voltage to current converter circuit | |
US7372341B2 (en) | Noise immunity circuitry for phase locked loops and delay locked loops | |
JP2006033197A (ja) | Pll回路 | |
EP1570569A1 (en) | Current-controlled oscillator | |
JP2003209440A (ja) | 電圧制御発振回路、及びこれを有する半導体集積回路 | |
WO2018177195A1 (zh) | 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质 | |
US7692460B2 (en) | Structure for precision integrated phase lock loop circuit loop filter | |
TWI637601B (zh) | 頻帶選擇時脈資料回復電路以及相關方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20110802 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20110822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120124 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120817 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130111 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20130914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131004 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5385907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |