JP5380306B2 - 多層構造及びその製造プロセス - Google Patents
多層構造及びその製造プロセス Download PDFInfo
- Publication number
- JP5380306B2 JP5380306B2 JP2009549858A JP2009549858A JP5380306B2 JP 5380306 B2 JP5380306 B2 JP 5380306B2 JP 2009549858 A JP2009549858 A JP 2009549858A JP 2009549858 A JP2009549858 A JP 2009549858A JP 5380306 B2 JP5380306 B2 JP 5380306B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- pattern
- growth
- iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 77
- 239000010703 silicon Substances 0.000 claims description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 28
- 229910052732 germanium Inorganic materials 0.000 claims description 27
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 27
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 7
- 238000003486 chemical etching Methods 0.000 claims description 4
- 229910002704 AlGaN Inorganic materials 0.000 claims description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical group Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 85
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 17
- 239000013078 crystal Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000005693 optoelectronics Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006664 bond formation reaction Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005691 oxidative coupling reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Laminated Bodies (AREA)
Description
本発明は、電子的、光電子的及び／又は電力的コンポーネント／機能性を統合することを容易にする多層複合構造の製造プロセスに関する。
１つ及び同じ基板（platform）上で、ＭＯＳ型の電子的コンポーネント（例えば、ＣＭＯＳ回路）及びＩＩＩ−Ｖ族の電子的、光電子的及び／又は電力的コンポーネント（例えば、トランジスタ又は光源／光学検波器）を統合するための構造の製造は、同じ基板上で、ＭＯＳ型電子的コンポーネントの製造を可能にする高い結晶品質の単結晶シリコン層と、ＩＩＩ−Ｖ族の電子的、光電子的及び／又は電力的コンポーネントの製造のためのＩＩＩ−Ｖ族の物質（ＧａＡｓ、ＩｎＰ及びそれらの合金）とを組み合わせる機能に依存している。
これらの層を製造する十分な方法を見つけるために多くの技術が研究チームによって研究されてきた。
ＣＶＤ（化学気相蒸着；Chemical Vapor Deposition）技術又はＭＢＥ（分子線エピタキシー；Molecular Beam Epitaxy）技術によるシリコン上でのＩＩＩ−Ｖ族の物質（ＧａＡｓ、ＩｎＰ、合金等）の直接エピタキシャル成長は、しかしながら、結晶品質（突発的な転位、逆位相領域、点欠陥等の問題）に関してよい結果を得ずに、ここ１０年以上研究されてきた。
他の周知の技術によると、例えば、非特許文献１の文書に説明されているように、これらの膜の固有の結晶品質を著しく損なわずに、シリコン基板上へＩｎＰ又はＧａＡｓ物質の単結晶薄膜を物理的に転移することが可能である。この膜転移は、周知のSmart-Cut（登録商標）技術を使用して実行され、特に、特許文献１又は非特許文献２の文書で説明されている実装例である。
さらに、同じ力学的基板（mechanical platform）上でシリコンとＩＩＩ−Ｖ族の物質とを統合するために成長技術と膜転移技術とを組み合わせることが可能であることが実証された。
実装の第１の方法によると、ＧａＡｓドナー基板を有することなく、直径２００ｍｍのシリコンウエハ上でＧａＡｓを得る一つの方法は、単結晶ゲルマニウム（Ｇｅ）基板上でＧａＡｓを成長させることから成る。ゲルマニウム上でＧａＡｓを成長させることは、これらの２つの物質間の非常に小さな格子定数の不整合による非常に高い結晶品質の薄膜を得ることを可能にする。しかしながら、これらのバルク基板のコスト及び力学的脆弱性ために、シリコン上のゲルマニウム薄膜（ＧａＡｓ及びＩｎＰなど）を転移し、次いでＧａＡｓの結晶成長を実行することにより有利である。このようにして得られたＧａＡｓは、バルクＧａＡｓ基板上のＧａＡｓエピタキシャル成長と同等の品質を有する。
ＧｅＯＩ構造（中間絶縁膜を有するシリコン上のゲルマニウム）は、大きな直径、すなわち最大２００ｍｍの直径を実現した。今までで、これがシリコンとＧａＡｓとを組み合わせるための最も直接的な方法である。
"Transfer of 3 in GaAs film on silicon substrate", ElectronicLetters, February 19, 1998, Vol. 34, No. 4, pp.408-409
"Why can Smart-Cut change the future of microelectronics?", A.J. Auberton-Herve et al., International Journal of High-speed Electronics and systems, Vol. 10, No.1, 2000, pp.131-146
"High-quality Ge epilayers on Si with low threading-dislocation densities", Luan et al,. APL 75 No, 19, November 1999, pp. 2909-2911
しかしながら、本発明において対象とされる用途に関して、すなわちシリコン及びＩＩＩ−Ｖ族の物質上のミクロ電子的、光電子的及び／又は電力的機能の統合に関して、この構造は、実現しうる最高のものではない。これは構造を転移されたＧａＡｓ／Ｇｅのエピタキシャル成長を用いるためであって、それら上に回路を作成するために局所的にシリコンを暴露する必要が第１にあるため、シリコン支持基板上にＣＭＯＳコンポーネントを製造することは困難である。
この技術を実装する第２の方法によると、表面ＣＭＯＳコンポーネントのためのシリコン活性層及びシリコン層の下の光学的な活性層を有する構造は、従って、これらの欠点を克服するために開発されてきた。
従って、特許文献２及び特許文献３の文書は、［Ｓｉ基板／ＳｉＯ2酸化物／Ｇｅ層／Ｓｉ層］又は他に［Ｓｉ基板／ＳｉＯ2酸化物／Ｓｉ層／Ｇｅ層／ＳｉＯ2酸化物／Ｓｉ層］などの埋め込み活性光学層を含む構造の製造を説明する。
しかしながら、このタイプのそのような構造において、光学的な活性層は、このシリコン層を製造するために用いられる製造方法（エピタキシー又は結合形成）に依存して、より良い又はより悪い品質のシリコン層と常に直接接触している。
さらに、特許文献３の文書は、多層モノリシック電子素子を結合することによって多層構造を形成することを提案する。多層モノリシック電子素子は、他の基板上に、電子的な活性層及び光学的な活性層を含み、電子的及び光学的層は場合によっては支持基板上に転移されたＳＯＩ層となる。
上記の欠点を回避するために、本発明は、均一的にＩＩＩ−Ｖ族の物質とシリコン活性壮途を統合する一方で、生産量を向上させるために、同時に必要とされるステップの数を簡略化する多層構造を製造する解決策を提案する。
この目的のために、本発明は、多層構造を製造するためのプロセスであって、ａ）シリコン基板上で成長層をエピタキシャル成長するステップと、ｂ）成長層において少なくとも１つのパターンを形成するステップと、ｃ）シリコン基板上に酸化層を堆積するステップと、ｄ）シリコン層を酸化層上へ転移するステップと、ｅ）各パターンの上のシリコン層及び酸化層内にキャビティを形成するステップと、ｆ）ＩＩＩ−Ｖ族の物質のキャビティを成長層の各々の暴露されたパターンから成長させるステップとを少なくとも備えるプロセスに関する。
本発明のプロセスは、表面上に直接、ＭＯＳコンポーネントのための活性シリコン層と、電子的、光電子的及び／又は電力コンポーネントのためのＩＩＩ−Ｖ族の物質の島との両方を備える。この構造はさらに、特に本発明のプロセスが全体の製造サイクルを介して転移された単一の層だけを含むという事実によって、従前の技術を用いるよりもより簡単に製造される。
本発明の１つの態様によると、ステップｂ）において、各パターンは、成長層に適合される第１の開口マスクを介して成長層をケミカルエッチングすることによって製造される。パターンの数及び形態は、可変とすることができる。複数のパターンを形成する場合において、これらは、互いに離れて均一に間隔を空けることが好ましい。
本発明の他の態様によると、ステップｅ）において、キャビティはシリコン活性層と酸化層とをシリコン活性層に適合される第２の開口マスクを介してケミカルエッチングすることによって製造され、マスクは成長層の各パターンに関して整列される。
ステップｄ）において、シリコン活性層は、ＳＯＩ構造を結合することによって酸化層上へ転移され、ＳＯＩ構造のベース基板は、結合後に除去される。
好ましくは、シリコン基板は、排他的でないが、配向ミス（misoriented）シリコン基板である。
成長層は、ゲルマニウム層とすることができ、ＩＩＩ−Ｖ族の物質は、少なくともヒ化ガリウム（ＧａＡｓ）、ＡｌＧａＡｓ及びＩｎＧａＡｓから選択された物質とすることができる。
さらに、成長層は、アルミニウム窒化物層（ＡｌＮ）とすることもできる。この場合において、ＩＩＩ−Ｖ族の物質は、少なくともＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＺｎＧａＮから選択された物質とすることができる。
本プロセスは、ステップｂ）の後及びステップｃ）の前に、転位が各パターンの端に対して移動することを可能にするために、及び転位を消滅（annihilation）することを可能にするために、少なくとも１つの熱処理ステップをさらに含むことができる。
本発明は、シリコン基板と、ＩＩＩ−Ｖ族の物質の成長層における少なくとも１つのパターンと、シリコン基板上の酸化層と、シリコン酸化層上のシリコン活性層とを備え、酸化層及びシリコン活性層は、成長層の各パターンの上にキャビティを有し、キャビティはＩＩＩ−Ｖ族の物質で満たされる、多層構造にも関する。
本発明の特徴及び利点は、添付の図面と併せて、限定されない表示の目的で与えられる以下の説明からより明らかになるであろう。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
本発明の一実装方法にかかる多層構造の製造を示す概略断面図である。
図１Ａから図１Ｋにおいて実装されるステップのフローチャートを示す図である。
本発明は、一般的に多層構造の製造に適用し、好ましくはウエハの形成において、シリコン技術に基づくミクロ電子回路上のＩＩＩ−Ｖ族の物質に基づく電子的コンポーネント（例えば、ＦＥＴ、ＭＯＳＦＥＴ又はＨＢＴトランジスタ）、光電子的コンポーネント（例えば、光源／光学検波器）及び／又は電力コンポーネント（例えば、ＨＥＭＴ（高電子移動度トランジスタ；high electron mobility transistor）の容易な統合を可能にする。このタイプの回路は、例えば論理機能及び／又はアナログ機能、メモリ機能などのシリコン技術において通常用いられる全てのコンポーネントを備えることができる。
この目的のために、本発明の多層構造は、活性シリコン表面層及びこのシリコン層から現れるＩＩＩ−Ｖ族の物質の１つ又は複数の島を含む。
本発明の一実施形態にかかる多層構造を製造するための１つのプロセスは、図１Ａから１Ｋ及び図２を参照してここで説明されることになる。
第１のステップは、エピタキシャル成長によって、シリコン基板１（ステップＳ１、図１Ａ）上のゲルマニウム層２を形成することからなる。ゲルマニウム層２は、成長層と対応する、すなわちＩＩＩ−Ｖ族の物質が選択的なエピタキシャル再成長によって次々に形成されることになる核生成成長又はシード層と対応する。エピタキシャル成長は周知の技術であり、結果的に詳しく説明されないであろう。
このように形成されたゲルマニウム層２は、約１００ナノメートルから１０ミクロンの間の厚さを有し、約１×１０6／ｃｍ2から１×１０8／ｃｍ2の間の転位密度を有する。
シリコン基板１は、配向シリコン基板（結晶軸及び（１００）面法線は整列される）又は配向ミスシリコン基板（結晶軸と（１００）面法線との間で「ミスカット（miscut）」又は「オフカット（offcut）」とも呼ばれる角度がある）から形成することができる。好ましくは、基板１は、必要ではないが、エピタキシャル成長層が非常に少ない欠陥で得られることを可能にするような配向ミスシリコン基板である。
第２のステップは、ゲルマニウム層２から１つ又は複数のゲルマニウムパターンを形成することからなる。ここで説明される例において、マスク１０は、例えば、リソグラフィ（ステップＳ２、図１Ｂ）によって、ゲルマニウム層２上に適合され、その後、マスク１０の開口を介して暴露されたゲルマニウム層２のこれらの部分がケミカルエッチングされる（ステップＳ３、図１Ｃ）。エッチングが完了してマスクが除去されると、図１Ｃに示されるように、ゲルマニウムパターン２０はシリコン基板１上に残る。
ここで説明される例において、単一のゲルマニウムパターンのみが形成される。しかしながら、本発明によると、いくつかのパターンを成長層から形成することができる。同様に、各パターンは、特定の形態に限定されない。パターンは、必要に応じて、任意の形態（四角、丸、環状など）とすることができる。１つ又は複数のパターンの形成は、例えば、プラズマエッチング又はイオンエッチングなどの他のエッチング技術を使用してさらに得ることができる。
いくつかのパターンが形成されるとき、これらはシリコン基板１上で離れて均一に間隔を空けることが好ましい。ゲルマニウムパターン２０を有するシリコン基板１は、消滅に続くパターンの端に対して移動する転位によってパターン２０で全ての転位を実質的に除去するための熱循環をさらに経ることができる（ステップＳ４）。そのような熱循環は例えば非特許文献３に説明される。この循環は、８００から１０００℃の温度で、数十分から数時間実行される。いくつかの熱循環が何回か必要となる場合がある。
次に、厚い酸化結合層３は、シリコン基板１及びゲルマニウムパターン２０上に堆積される（ステップＳ５、図１Ｄ）。ゲルマニウム層３がパターン付けされない場合（すなわちパターンが形成されない）、酸化結合層は、例えば数百ナノメートルの厚さを有するＳｉＯ2層である。そうでなければ、ＳｉＯ2層は、形成されたゲルマニウムパターンの高さの約３倍の厚さを有する。酸化結合層３は、例えばＣＭＰ（化学機械研磨；chemical mechanical polishing）によって平坦化される（ステップＳ６）。
その後、ＳＯＩ構造４は、酸化結合層３の表面上に結合される（ステップＳ７、図１Ｅ）。ＳＯＩ構造４は、周知のように、シリコン基板４３と、埋め込み酸化（ＳｉＯ2）層４２と、シリコン活性層４１とを備える。すなわち、高い結晶品質の単結晶シリコン層であって、ＭＯＳ電子的コンポーネントの製造を可能にする。そのようなＳＯＩ（シリコンオンインシュレータ；silicon-on-insulator）構造を、周知の用法において、Smart Cut（登録商標）技術を用いて製造することができる。Smart Cut（登録商標）技術は、基板に弱い領域を形成するために第１の酸化シリコン層にガス種（Ｈ、Ｈｅなど、別々に又は組み合わせて）を注入して、ドナーシリコンウエハを定めるステップと、例えば分子付着（molecular adhesion）によって、第１のシリコン基板を上記で説明されたように準備された支持基板に対応する第２のシリコン基板に結合するステップと、注入するステップによって弱い領域でドナーシリコンウエハを（熱的及び／又は力学的に）分割するステップと、ケミカルエッチング、研磨／平坦化及び／又は熱処理によって終了するステップとを備える。
埋め込み酸化層（埋め込み酸化（ＳｉＯ2）層４２を有するシリコン基板４３と同一）を有するシリコン支持基板と、ドナーシリコンウエハ（シリコン活性層４１に対応する）を転移することによって得られるシリコン膜とを備えるＳＯＩ構造（構造４と同一）は、このようにして得られる。
ＳＯＩ構造４は、例えばプラズマ活性（酸素プラズマ、窒素プラズマなど）を介して結合する分子付着を用いて達成される非常に低温の結合によって酸化結合層３と結合される。約６００℃から１１００℃の間の温度でのアニーリングは、酸化結合層３とＳＯＩ構造４との間の結合中間体を強化し（ステップＳ８）、シリコンの初期の特性を修復するためにも適用することができる。
次に、シリコン基板４３は、ウエハ研削（wafer grinding）、研磨（ＣＭＰ）及びケミカルエッチング（ステップＳ９、図１Ｆ）によって除去される。埋め込み酸化層も、例えばドライケミカルエッチング（例えばプラズマエッチング）又はウェットケミカルエッチングによって除去され（ステップ１０、図１Ｇ）、又は他にはＴＭＡＨ（水酸化テトラメチルアンモニウム；tetramethylammonium hydroxide）を用いて選択的にエッチングすることによって除去される。
図１０Ｇにおいて示されるように、このようにして得られるものは、ゲルマニウムパターン２０を含むシリコン基板型上のＳＯＩの二重層である。
次の２つのステップは、ゲルマニウムパターン２０の上の構造を開放するためのキャビティを形成するステップからなる。ステップＳ３中のように、開口マスク１１は、例えばリソグラフィによって、シリコン活性層４１（ステップＳ１１、図１Ｈ）に適合され、次にマスク１１の開口を介して暴露されたシリコン活性層４１のこれらの部分がケミカルエッチングされる（ステップＳ１２、図１Ｉ）。開口マスク１１は、ゲルマニウムパターン２０の上の層４１を開放するために整列しなければならない。マスク１１は、ステップＳ３において用いられるマスク１０の対応する型に対応する。エッチングが完了してマスクが除去されると、シリコン活性層４１は、図１Ｉに示すように、ゲルマニウムパターン２０の上にあるキャビティを有する。次に、ゲルマニウムパターン２０とキャビティ１２との間にある酸化層３の一部は、キャビティをパターン２０まで拡張するために（ステップＳ１３、図１Ｊ）、ドライエッチング（例えばプラズマエッチング）又はウェットエッチングによって除去される。
ゲルマニウムパターン２０が暴露されると、ヒ化ガリウム（ＧａＡｓ）の選択的なエピタキシャル再成長が実行される（ステップＳ１４、図１Ｋ）。この再成長によって、キャビティ１２が、ここでシリコン活性層４１の表面の高さで出現するヒ化ガリウム（ＧａＡｓ）からなる、ＧａＡｓの島又はパターン５で満たされることを可能にする。
ＧａＡｓは、再成長によるゲルマニウム層又はパターン上に形成することができるＩＩＩ−Ｖ族の物質だけではない。例えば、ＡｌＧａＡｓ又はＩｎＧａＡｓを、ゲルマニウム成長層から形成することもできる。
さらに、成長層の物質は、ゲルマニウムだけに限定されない。成長層は（１１０）又は（１００）シリコン基板上に形成された窒化アルミニウム（ＡｌＮ）とすることもでき、ＧａＮ及び／又はＡｌＧａＮ及び／又はＩｎＧａＮ及び／又はＺｎＧａＮなどのＩＩＩ−Ｖ族の物質を形成することが可能である。
本発明の製造プロセスによって、例えば直径２００ｍｍ又は３００ｍｍのウエハなど、製造されるウエハのサイズに関わらず、ＩＩＩ−Ｖ族の物質及びシリコンが１つ及び同一のメカニカルサポートで均一的に統合されることを可能にする。
多くの利益的な適用は、本発明の多層構造を用いて可能になる。特に、形成されたＩＩＩ−Ｖ族の物質の島を用いて、接続手段として用いることができる光源又は光検波器型の光電子的コンポーネントを製造することができる。その後、そのような構造から製造される電子的チップは、光リンクを介して外部素子と接続することができ、電気的接続及び電気的結合を用いるよりも大きな帯域幅及びデータレートを得ることができる。
他の利益的な適用によると、本発明の構造は、シリコン回路内で、ＭＯＳトランジスタよりも大きな固有の性能のＩＩＩ−Ｖ族の物質に基づくトランジスタのセットを配置するために用いることができる。
Claims (11)
- 多層構造を製造するためのプロセスであって、
ａ）シリコン基板（１）上で成長層（２）をエピタキシャル成長するステップと、
ｂ）前記成長層（２）において少なくとも１つのパターン（２０）を形成するステップと、
ｃ）前記シリコン基板（１）上に酸化層（３）を堆積するステップと、
ｄ）シリコン活性層（４１）を前記酸化層（３）上へ転移するステップと、
ｅ）各パターン（２０）の上の前記シリコン活性層（４１）及び前記酸化層（３）内にキャビティ（１２）を形成するステップと、
ｆ）ＩＩＩ−Ｖ族の物質の前記キャビティ（１２）を前記成長層（２）の各々の暴露されたパターン（２０）から成長させるステップと
を少なくとも備えることを特徴とするプロセス。 - ステップｂ）において、各パターン（２０）は、前記成長層に適合される開口マスク（１０）を介して前記成長層（２）をケミカルエッチングすることによって製造されることを特徴とする請求項１に記載のプロセス。
- ステップｅ）において、前記キャビティ（１２）は、前記シリコン活性層（４１）と前記酸化層（３）とを前記シリコン活性層に適合される開口マスク（１１）を介してケミカルエッチングすることによって製造され、前記マスクは前記成長層（２）の各パターン（２０）に関して整列されることを特徴とする請求項１又は２に記載のプロセス。
- ステップｄ）において、前記シリコン活性層（４１）は、ＳＯＩ構造（４）を結合することによって前記酸化層（３）上へ転移され、前記ＳＯＩ構造（４）のベース基板（４３）は、結合後に除去されることを特徴とする請求項１から３のいずれかに記載のプロセス。
- 前記シリコン基板（１）は、配向ミス（misoriented）シリコン基板であることを特徴とする請求項１から４のいずれかに記載のプロセス。
- 前記成長層（２）は、ゲルマニウム層であることを特徴とする請求項１から５のいずれかに記載のプロセス。
- ステップｂ）の後及びステップｃ）の前に、転位が各パターンの端に対して移動することを可能にするために、及び転位を消滅（annihilation）するために少なくとも１つの熱処理ステップをさらに含むことを特徴とする請求項６に記載のプロセス。
- 前記ＩＩＩ−Ｖ族の物質は、ヒ化ガリウム（ＧａＡｓ）、ＡｌＧａＡｓ及びＩｎＧａＡｓのうちの少なくとも１つから選択されることを特徴とする請求項６又は７に記載のプロセス。
- 前記成長層は、窒化アルミニウム層であることを特徴とする請求項１から５のいずれかに記載のプロセス。
- 前記ＩＩＩ−Ｖ族の物質は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＺｎＧａＮのうちの少なくとも１つから選択されることを特徴とする請求項９に記載のプロセス。
- シリコン基板（１）と、
ＩＩＩ−Ｖ族の物質の成長層（２）における少なくとも１つのパターン（２０）と、
前記シリコン基板（１）上に堆積された酸化層（３）と、
前記酸化層（３）上に転移されたシリコン活性層（４１）とを備え、
各パターン（２０）の上の前記酸化層（３）及び前記シリコン活性層（４１）内にキャビティ（１２）が形成されており、前記キャビティはＩＩＩ−Ｖ族の物質（５）で満たされることを特徴とする多層構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0753260 | 2007-02-14 | ||
| FR0753260A FR2912552B1 (fr) | 2007-02-14 | 2007-02-14 | Structure multicouche et son procede de fabrication. |
| PCT/IB2008/000201 WO2008099246A2 (en) | 2007-02-14 | 2008-01-28 | Multilayer structure and its fabrication process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010519741A JP2010519741A (ja) | 2010-06-03 |
| JP5380306B2 true JP5380306B2 (ja) | 2014-01-08 |
Family
ID=38565526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009549858A Active JP5380306B2 (ja) | 2007-02-14 | 2008-01-28 | 多層構造及びその製造プロセス |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7611974B2 (ja) |
| EP (1) | EP2111633A2 (ja) |
| JP (1) | JP5380306B2 (ja) |
| KR (1) | KR101301771B1 (ja) |
| CN (1) | CN101584024B (ja) |
| FR (1) | FR2912552B1 (ja) |
| WO (1) | WO2008099246A2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2912552B1 (fr) | 2007-02-14 | 2009-05-22 | Soitec Silicon On Insulator | Structure multicouche et son procede de fabrication. |
| US8299485B2 (en) | 2008-03-19 | 2012-10-30 | Soitec | Substrates for monolithic optical circuits and electronic circuits |
| DE102009051520B4 (de) * | 2009-10-31 | 2016-11-03 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Siliziumhalbleiterscheiben mit Schichtstrukturen zur Integration von III-V Halbleiterbauelementen |
| US9190269B2 (en) * | 2010-03-10 | 2015-11-17 | Purdue Research Foundation | Silicon-on-insulator high power amplifiers |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| US9329336B2 (en) | 2012-07-06 | 2016-05-03 | Micron Technology, Inc. | Method of forming a hermetically sealed fiber to chip connection |
| EP2685297B1 (en) * | 2012-07-13 | 2017-12-06 | Huawei Technologies Co., Ltd. | A process for manufacturing a photonic circuit with active and passive structures |
| JP6087192B2 (ja) * | 2013-04-03 | 2017-03-01 | 京セラ株式会社 | 発電システムおよび発電システムの制御方法ならびに燃料電池 |
| US9698046B2 (en) | 2015-01-07 | 2017-07-04 | International Business Machines Corporation | Fabrication of III-V-on-insulator platforms for semiconductor devices |
| US9496239B1 (en) | 2015-12-11 | 2016-11-15 | International Business Machines Corporation | Nitride-enriched oxide-to-oxide 3D wafer bonding |
| US10510582B2 (en) | 2016-06-14 | 2019-12-17 | QROMIS, Inc. | Engineered substrate structure |
| WO2017218536A1 (en) * | 2016-06-14 | 2017-12-21 | Quora Technology, Inc. | Engineered substrate structure for power and rf applications |
| US10297445B2 (en) | 2016-06-14 | 2019-05-21 | QROMIS, Inc. | Engineered substrate structure for power and RF applications |
| WO2021077104A1 (en) * | 2019-10-18 | 2021-04-22 | PsiQuantum Corp. | Electro-optical device fabricated on a substrate and comprising ferroelectric layer epitaxially grown on the substrate |
| US11677039B2 (en) | 2021-11-18 | 2023-06-13 | International Business Machines Corporation | Vertical silicon and III-V photovoltaics integration with silicon electronics |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3914137A (en) * | 1971-10-06 | 1975-10-21 | Motorola Inc | Method of manufacturing a light coupled monolithic circuit by selective epitaxial deposition |
| JPS5116928B2 (ja) * | 1972-06-12 | 1976-05-28 | ||
| JPS60210832A (ja) * | 1984-04-04 | 1985-10-23 | Agency Of Ind Science & Technol | 化合物半導体結晶基板の製造方法 |
| US4876210A (en) * | 1987-04-30 | 1989-10-24 | The University Of Delaware | Solution growth of lattice mismatched and solubility mismatched heterostructures |
| AU623601B2 (en) * | 1987-08-08 | 1992-05-21 | Canon Kabushiki Kaisha | Method for growth of crystal |
| US5286985A (en) * | 1988-11-04 | 1994-02-15 | Texas Instruments Incorporated | Interface circuit operable to perform level shifting between a first type of device and a second type of device |
| EP0380815B1 (en) * | 1989-01-31 | 1994-05-25 | Agfa-Gevaert N.V. | Integration of GaAs on Si substrate |
| FR2807909B1 (fr) | 2000-04-12 | 2006-07-28 | Centre Nat Rech Scient | COUCHE MINCE SEMI-CONDUCTRICE DE GaInN, SON PROCEDE DE PREPARATION; DEL COMPRENANT CETTE COUCHE ET DISPOSITIF D'ECLAIRAGE COMPRENANT CETTE DEL |
| FR2810159B1 (fr) | 2000-06-09 | 2005-04-08 | Centre Nat Rech Scient | Couche epaisse de nitrure de gallium ou de nitrure mixte de gallium et d'un autre metal, procede de preparation, et dispositif electronique ou optoelectronique comprenant une telle couche |
| WO2002013342A2 (en) | 2000-08-04 | 2002-02-14 | Amberwave Systems Corporation | Silicon wafer with embedded optoelectronic material for monolithic oeic |
| FR2832224B1 (fr) | 2001-11-15 | 2004-01-16 | Commissariat Energie Atomique | Dispositif electronique monolithique multicouches et procede de realisation d'un tel dispositif |
| US20040012037A1 (en) * | 2002-07-18 | 2004-01-22 | Motorola, Inc. | Hetero-integration of semiconductor materials on silicon |
| JP3966207B2 (ja) * | 2003-03-28 | 2007-08-29 | 豊田合成株式会社 | 半導体結晶の製造方法及び半導体発光素子 |
| JP2004335837A (ja) * | 2003-05-09 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 半導体基板の製造方法 |
| EP1973155B1 (en) * | 2004-11-19 | 2011-07-06 | S.O.I. TEC Silicon | Method for fabricating a germanium on insulator (GeOI) type wafer |
| FR2912552B1 (fr) | 2007-02-14 | 2009-05-22 | Soitec Silicon On Insulator | Structure multicouche et son procede de fabrication. |
-
2007
- 2007-02-14 FR FR0753260A patent/FR2912552B1/fr active Active
- 2007-09-05 US US11/899,340 patent/US7611974B2/en active Active
-
2008
- 2008-01-28 EP EP08702336A patent/EP2111633A2/en not_active Withdrawn
- 2008-01-28 CN CN2008800020084A patent/CN101584024B/zh active Active
- 2008-01-28 JP JP2009549858A patent/JP5380306B2/ja active Active
- 2008-01-28 WO PCT/IB2008/000201 patent/WO2008099246A2/en active Application Filing
- 2008-01-28 KR KR1020097014816A patent/KR101301771B1/ko active IP Right Grant
-
2009
- 2009-09-22 US US12/564,147 patent/US7863650B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008099246A3 (en) | 2008-10-30 |
| US7863650B2 (en) | 2011-01-04 |
| JP2010519741A (ja) | 2010-06-03 |
| CN101584024B (zh) | 2011-11-30 |
| US20080191239A1 (en) | 2008-08-14 |
| FR2912552B1 (fr) | 2009-05-22 |
| KR101301771B1 (ko) | 2013-09-02 |
| WO2008099246A2 (en) | 2008-08-21 |
| KR20090110836A (ko) | 2009-10-22 |
| US7611974B2 (en) | 2009-11-03 |
| EP2111633A2 (en) | 2009-10-28 |
| FR2912552A1 (fr) | 2008-08-15 |
| US20100006857A1 (en) | 2010-01-14 |
| CN101584024A (zh) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5380306B2 (ja) | 多層構造及びその製造プロセス | |
| US7504311B2 (en) | Structure and method of integrating compound and elemental semiconductors for high-performance CMOS | |
| US7442657B2 (en) | Producing stress-relaxed crystalline layer on a substrate | |
| US20070278574A1 (en) | Compound semiconductor-on-silicon wafer with a thermally soft insulator | |
| US8664084B2 (en) | Method for making a thin-film element | |
| US7687378B2 (en) | Fabricating method of nitride semiconductor substrate and composite material substrate | |
| US20050269671A1 (en) | Support for hybrid epitaxy and method of fabrication | |
| JP4733201B2 (ja) | エピタキシャル成長のための基板の作成方法 | |
| US20180005815A1 (en) | Manufacture of group iiia-nitride layers on semiconductor on insulator structures | |
| JP2019195066A (ja) | 多層構造体 | |
| US5084409A (en) | Method for patterned heteroepitaxial growth | |
| JP2007515790A (ja) | ＭＯＳＦＥＴ構造体内に歪みＳｉチャネルを形成する方法 | |
| JP4296726B2 (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法 | |
| US20120168823A1 (en) | Semiconductor device and method for manufacturing the same | |
| US10340188B2 (en) | Method of transferring a semiconductor layer | |
| JP2003068593A (ja) | 半導体積層基板およびその製造方法 | |
| KR102203033B1 (ko) | 평면형 이종 디바이스 | |
| US8846503B1 (en) | Self-aligned and lateral-assembly method for integrating heterogeneous material structures on the same plane | |
| KR20060056955A (ko) | 고온 내응력성 피응력 ＳeＯＩ 구조체 | |
| TW201729355A (zh) | 製造混合式基材的方法 | |
| FR2913815A1 (fr) | PROCEDE DE CO-INTEGRATION DE SEMI-CONDUCTEURS, EN PARTICULIER SOI ET GeOI OU GaAsOI | |
| TWI476817B (zh) | 多層材料之自我組裝堆疊製程方法 | |
| WO2012088808A1 (zh) | 半导体器件及其制作方法 | |
| JP2001297990A (ja) | エッジ成長ヘテロエピタキシ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130930 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5380306 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |