JP5376559B2 - 電源回路及び電源制御方法 - Google Patents
電源回路及び電源制御方法 Download PDFInfo
- Publication number
- JP5376559B2 JP5376559B2 JP2008118358A JP2008118358A JP5376559B2 JP 5376559 B2 JP5376559 B2 JP 5376559B2 JP 2008118358 A JP2008118358 A JP 2008118358A JP 2008118358 A JP2008118358 A JP 2008118358A JP 5376559 B2 JP5376559 B2 JP 5376559B2
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- circuit
- power supply
- regulator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
図1に示す電源回路100では、2つのレギュレータ110,120が必要となるため、回路規模やコストが増大するという問題がある。更には、2つの出力電圧OUT1,OUT2を個別のレギュレータ110,120により生成するため、2つの出力電圧OUT1,OUT2を精度良く同じ電圧に維持することが難しいという問題がある。
図4は、一実施形態の電源回路10の概略的な回路図である。図5は、図4の電源回路10の動作、及び該電源回路10により生成される2つの出力電圧の波形を示す概略的な波形図である。
プリチャージ回路20は、電流制御回路51と、コンパレータ52と、ロジック回路53と、第2スイッチ回路SW2とを含む。ロジック回路53は、第1〜第4NANDゲート61〜64と、インバータゲート65と、ANDゲート66とを含む。
ANDゲート66は、イネーブル信号ENを受け取る第1入力端子と、ラッチ回路の出力端子に接続された第2入力端子と、第1スイッチ回路SW1に接続された出力端子とを有する。ANDゲート66は、イネーブル信号ENとラッチ回路の出力信号とに基づいて第1制御信号S11を生成する。
初期状態において、電源回路10は、レギュレータ12により生成される第1出力電圧OUT1を負荷に供給する。第2出力電圧OUT2は0Vである。図5に示すように、この初期状態では、プリチャージ回路20の第1及び第2制御信号S11,S12の各々は、ラッチ回路に保持された論理値「0」に相当するLレベルのラッチ信号と、Lレベルのイネーブル信号ENとによりLレベルに維持されている。従って、第1及び第2スイッチ回路SW1,SW2はともにオフされている。
(1)電源回路10は、プリチャージ動作によって第1出力電圧OUT1と同じレベルまで第2出力電圧OUT2を引き上げた後、第2出力電圧OUT2をレギュレータ12の出力電圧に切り替える。第2出力電圧OUT2の立ち上げ時にレギュレータ12を利用しないため、容量C1,C2の電荷共有による第1出力電圧OUT1の低下が防止される。
なお、上記実施形態は、以下のように変形してもよい。
・電流制御回路51は、第2スイッチ回路SW2と第2出力端子36との間に設けてもよい。この場合、好適には、電流制御回路51は、第1スイッチ回路SW1の第2端子と第2スイッチ回路SW2の第2端子との間に設けられる。
・コンパレータ52は、第1出力電圧OUT1の代わりに他の基準電圧を用いることもできる。この場合、好適には、基準電圧は、レギュレータ12により生成される第1出力電圧OUT1と実質的に同じレベルに設定される。
Claims (14)
- 入力電圧を受け取り、第1出力電圧と第2出力電圧を生成する電源回路であって、
前記入力電圧から前記第1出力電圧を生成するレギュレータと、
前記レギュレータに接続され、前記レギュレータの第1出力電圧を第2出力電圧として前記電源回路から選択的に出力するための第1スイッチ回路と、
前記レギュレータ及び前記第1スイッチ回路に接続され、前記第1スイッチ回路を制御しながら、前記レギュレータの第1出力電圧を前記第2出力電圧として出力する前に前記入力電圧から前記第2出力電圧を生成するプリチャージ回路と、
を備える電源回路。 - 請求項1記載の電源回路において、
前記プリチャージ回路は、前記入力電圧を前記第2出力電圧として前記電源回路から出力するためのプリチャージパスを含む、電源回路。 - 請求項2記載の電源回路において、
前記プリチャージ回路は更に、前記プリチャージパスに配置され、該プリチャージパスを選択的に活性するための第2スイッチ回路を含む、電源回路。 - 請求項3記載の電源回路において、
前記プリチャージ回路は更に、イネーブル信号により活性され、前記第1及び第2スイッチ回路を相補にオンオフする第1及び第2制御信号を生成するロジック回路を含む、電源回路。 - 請求項4記載の電源回路において、
前記ロジック回路は、前記イネーブル信号に応答して前記第2スイッチ回路をオンし、前記第2出力電圧が前記第1出力電圧とほぼ同じレベルに達した後に、前記第2スイッチ回路をオフするように前記第2制御信号を生成する、電源回路。 - 請求項4又は5記載の電源回路において、
前記プリチャージ回路は更に、前記第1出力電圧と前記第2出力電圧とを比較し、その比較結果を示す判定信号を生成するコンパレータを含み、
前記ロジック回路は、前記コンパレータの判定信号と前記イネーブル信号とを用いて前記第1及び第2制御信号を生成する、電源回路。 - 請求項6記載の電源回路において、
前記ロジック回路は、前記コンパレータの判定信号と前記イネーブル信号とを用いて前記第1及び第2制御信号の各々の状態を保持するラッチ回路を含む、電源回路。 - 請求項2乃至7のいずれか一項記載の電源回路において、
前記プリチャージ回路は更に、前記プリチャージパスに配置され、該プリチャージパスを流れる電流を制限する電流制御回路を含む、電源回路。 - 請求項8記載の電源回路において、
前記電流制御回路は、抵抗を含む、電源回路。 - 請求項8又は9記載の電源回路において、
前記レギュレータは、前記入力電圧を受け取る入力端子と、前記第1出力電圧を出力する出力端子とを有し、前記第1スイッチ回路は、前記レギュレータの出力端子に接続された第1端子と、第2端子とを有し、
前記電流制御回路は、前記レギュレータの入力端子と前記第1スイッチ回路の第2端子との間に配置される、電源回路。 - 電源回路であって、
入力電圧から第1出力電圧を生成するレギュレータと、
前記レギュレータに接続され、前記レギュレータの前記第1出力電圧を前記電源回路から第2出力電圧として選択的に出力するための第1スイッチ回路と、
前記第1スイッチ回路に接続され、前記入力電圧を前記第2出力電圧として前記電源回路から選択的に出力するための第2スイッチ回路と、
前記レギュレータ及び前記第2スイッチ回路に接続され、前記第1出力電圧と前記第2出力電圧とを比較して該比較結果に応じた判定信号を生成するコンパレータと、
前記コンパレータ、前記第1スイッチ回路及び前記第2スイッチ回路に接続され、前記コンパレータの判定信号を用いて前記第1及び第2スイッチ回路を制御するロジック回路と、
を備え、
前記第1及び第2スイッチ回路がオフされているとき、前記ロジック回路はイネーブル信号に応答して前記第2スイッチ回路をオンし、
前記第2スイッチ回路を介して出力される前記第2出力電圧が前記第1出力電圧よりも低いとき、前記ロジック回路は前記判定信号に応答して前記第1スイッチ回路のオフ状態を維持するとともに前記第2スイッチ回路のオン状態を維持し、
前記第2スイッチ回路を介して出力される前記第2出力電圧が前記第1出力電圧に達すると、前記ロジック回路は前記判定信号に応答して前記第1スイッチ回路をオンするとともに前記第2スイッチ回路をオフする、電源回路。 - レギュレータを含む電源回路において入力電圧から第1及び第2出力電圧を生成するための電源制御方法であって、
前記レギュレータを用いて前記入力電圧から前記第1出力電圧を生成すること、
前記レギュレータの第1出力電圧を第2出力電圧として前記電源回路から出力すること、
前記レギュレータの第1出力電圧を前記第2出力電圧として出力する前に前記入力電圧から前記第2出力電圧を生成すること、
を備える電源制御方法。 - 請求項12記載の電源制御方法は更に、
前記第1及び第2出力電圧を検出し、該検出結果を示す判定信号を生成すること、
前記判定信号に基づいて、前記第2出力電圧が前記第1出力電圧とほぼ同じレベルに達したとき、前記レギュレータの第1出力電圧を前記第2出力電圧として出力すること、
を備える、電源制御方法。 - 請求項12記載の電源制御方法において、
前記入力電圧から前記第2出力電圧を生成することは、前記レギュレータの第1出力電圧を前記第2出力電圧として出力することを制限することを含み、
前記レギュレータの第1出力電圧を前記第2出力電圧として出力することは、前記入力電圧から前記第2出力電圧を生成することを制限することを含む、電源制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/746,071 | 2007-05-09 | ||
US11/746,071 US7795848B2 (en) | 2007-05-09 | 2007-05-09 | Method and circuit for generating output voltages from input voltage |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008283850A JP2008283850A (ja) | 2008-11-20 |
JP5376559B2 true JP5376559B2 (ja) | 2013-12-25 |
Family
ID=39968919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008118358A Expired - Fee Related JP5376559B2 (ja) | 2007-05-09 | 2008-04-30 | 電源回路及び電源制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7795848B2 (ja) |
JP (1) | JP5376559B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5247240B2 (ja) * | 2008-05-22 | 2013-07-24 | キヤノン株式会社 | 集積回路、集積回路を備える電子機器 |
JP5305519B2 (ja) * | 2009-04-21 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | 電圧レギュレータ回路 |
US8261120B2 (en) | 2009-12-04 | 2012-09-04 | Macronix International Co., Ltd. | Clock integrated circuit |
US8493795B2 (en) * | 2009-12-24 | 2013-07-23 | Samsung Electronics Co., Ltd. | Voltage stabilization device and semiconductor device including the same, and voltage generation method |
JP5475435B2 (ja) * | 2009-12-24 | 2014-04-16 | 三星電子株式会社 | 電圧安定化装置及びそれを用いた半導体装置並びに電圧安定化方法 |
US8841892B2 (en) * | 2012-11-27 | 2014-09-23 | Freescale Semiconductor, Inc. | Method and integrated circuit that provides tracking between multiple regulated voltages |
US9645591B2 (en) | 2014-01-09 | 2017-05-09 | Qualcomm Incorporated | Charge sharing linear voltage regulator |
US10775834B2 (en) | 2018-10-23 | 2020-09-15 | Macronix International Co., Ltd. | Clock period tuning method for RC clock circuits |
IT201900003331A1 (it) | 2019-03-07 | 2020-09-07 | St Microelectronics Srl | Circuito regolatore di tensione e corrispondente procedimento |
US11043936B1 (en) | 2020-03-27 | 2021-06-22 | Macronix International Co., Ltd. | Tuning method for current mode relaxation oscillator |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54136765A (en) * | 1978-04-13 | 1979-10-24 | Mitsubishi Electric Corp | Lamp lighting circuit |
US5459652A (en) * | 1994-01-28 | 1995-10-17 | Compaq Computer Corp. | Boot strap circuit for power up control of power supplies |
JPH103992A (ja) * | 1996-06-14 | 1998-01-06 | Canon Inc | ランプ点灯装置 |
JP3848205B2 (ja) * | 2002-04-26 | 2006-11-22 | シャープ株式会社 | 電源供給装置 |
JP3610964B2 (ja) * | 2002-05-13 | 2005-01-19 | 松下電器産業株式会社 | スイッチング電源装置 |
JP4462528B2 (ja) | 2002-06-24 | 2010-05-12 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2004054547A (ja) | 2002-07-19 | 2004-02-19 | Nec Electronics Corp | バスインタフェース回路及びレシーバ回路 |
JP2006320060A (ja) | 2005-05-11 | 2006-11-24 | Nec Electronics Corp | 電源供給装置 |
JP4601558B2 (ja) * | 2006-02-03 | 2010-12-22 | 株式会社小糸製作所 | 車両用発光装置 |
-
2007
- 2007-05-09 US US11/746,071 patent/US7795848B2/en not_active Expired - Fee Related
-
2008
- 2008-04-30 JP JP2008118358A patent/JP5376559B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008283850A (ja) | 2008-11-20 |
US20080278124A1 (en) | 2008-11-13 |
US7795848B2 (en) | 2010-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5376559B2 (ja) | 電源回路及び電源制御方法 | |
US7579821B2 (en) | Voltage generator | |
US20110274295A1 (en) | Negative-voltage charge pump circuit | |
JP6344956B2 (ja) | 電源回路 | |
KR20070120894A (ko) | 저전압 검지 리세트 회로 | |
KR100818105B1 (ko) | 내부 전압 발생 회로 | |
JP2011123861A (ja) | 内部電圧発生器 | |
US20150061631A1 (en) | Semiconductor device and current amount control method | |
KR100909636B1 (ko) | 듀얼 파워 업 신호 발생 회로 | |
US7545128B2 (en) | Regulator circuit | |
KR100812299B1 (ko) | 전압 강하 회로 | |
JP6998850B2 (ja) | 定電流回路 | |
KR20150019000A (ko) | 기준 전류 생성 회로 및 이의 구동 방법 | |
US8803557B2 (en) | Comparator circuit and signal comparison method | |
JP4140420B2 (ja) | 半導体装置及びリセット信号送出方法 | |
US7564232B2 (en) | Charging circuit and control method and integrated circuit utilizing the same | |
US8385138B2 (en) | Internal voltage generation circuit | |
JP2008152433A (ja) | ボルテージレギュレータ | |
JP6530226B2 (ja) | 電圧レギュレータ、半導体装置、及び電圧レギュレータの電圧生成方法 | |
JP2002258956A (ja) | 電圧制御回路 | |
KR100702771B1 (ko) | 안정적인 내부 전압을 발생하는 반도체 메모리 장치의 내부전압 발생 회로 | |
JPH0774638A (ja) | A−d変換器 | |
KR100930393B1 (ko) | 내부전압 제어 장치 및 이를 이용한 반도체 메모리 장치 | |
JP2008152690A (ja) | 電源装置 | |
US7075833B2 (en) | Circuit for detecting negative word line voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130919 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |