JP4899114B2 - 固体電解コンデンサ - Google Patents
固体電解コンデンサ Download PDFInfo
- Publication number
- JP4899114B2 JP4899114B2 JP2009508732A JP2009508732A JP4899114B2 JP 4899114 B2 JP4899114 B2 JP 4899114B2 JP 2009508732 A JP2009508732 A JP 2009508732A JP 2009508732 A JP2009508732 A JP 2009508732A JP 4899114 B2 JP4899114 B2 JP 4899114B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- solid electrolytic
- electrolytic capacitor
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 307
- 239000007787 solid Substances 0.000 title claims description 177
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 225
- 239000010408 film Substances 0.000 description 77
- 238000004519 manufacturing process Methods 0.000 description 42
- 230000004048 modification Effects 0.000 description 36
- 238000012986 modification Methods 0.000 description 36
- 238000000034 method Methods 0.000 description 35
- 239000011241 protective layer Substances 0.000 description 32
- 230000004888 barrier function Effects 0.000 description 22
- 230000008878 coupling Effects 0.000 description 22
- 238000010168 coupling process Methods 0.000 description 22
- 238000005859 coupling reaction Methods 0.000 description 22
- 229910000679 solder Inorganic materials 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- 239000011159 matrix material Substances 0.000 description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 10
- 229920001940 conductive polymer Polymers 0.000 description 10
- 229910052709 silver Inorganic materials 0.000 description 10
- 239000004332 silver Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 238000003466 welding Methods 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 4
- KAESVJOAVNADME-UHFFFAOYSA-N Pyrrole Chemical compound C=1C=CNC=1 KAESVJOAVNADME-UHFFFAOYSA-N 0.000 description 4
- 238000007743 anodising Methods 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229920000128 polypyrrole Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010407 anodic oxide Substances 0.000 description 3
- 239000003985 ceramic capacitor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- FLDCSPABIQBYKP-UHFFFAOYSA-N 5-chloro-1,2-dimethylbenzimidazole Chemical compound ClC1=CC=C2N(C)C(C)=NC2=C1 FLDCSPABIQBYKP-UHFFFAOYSA-N 0.000 description 2
- 239000001741 Ammonium adipate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 235000019293 ammonium adipate Nutrition 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000178 monomer Substances 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000123 polythiophene Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/008—Terminals
- H01G9/012—Terminals specially adapted for solid capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/15—Solid electrolytic capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/16—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture specially for use as rectifiers or detectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、半導体集積回路の近傍に実装し、半導体集積回路の高周波領域における安定動作に寄与するデカップリングキャパシタに適用して好適な固体電解コンデンサに関する。
高周波電圧で駆動するＬＳＩにおいては、同時スイッチングにより発生する電源電圧の変動（同時スイッチングノイズ）による誤動作を防止するため、ノイズを吸収するいわゆるデカップリングコンデンサを電源系に並列に挿入し、電源系のインピーダンスを低下させる方法が用いられている。
電源系のインピーダンスＺは、以下の(１) 式で表される。
Ｚ∝Ｖ／ｎ・ｉ・ｆ ・・・（１）
Ｚ:電源系のインピーダンス
Ｖ:駆動電圧
ｎ:ＬＳＩ当たりの素子数
ｉ:スイッチング電流
ｆ：駆動周波数
Ｚ∝Ｖ／ｎ・ｉ・ｆ ・・・（１）
Ｚ:電源系のインピーダンス
Ｖ:駆動電圧
ｎ:ＬＳＩ当たりの素子数
ｉ:スイッチング電流
ｆ：駆動周波数
ＬＳＩの低電圧化、素子の高集積化、高周波数化の進展により、要求されるインピーダンスは、急激に低下している。また、デカップリングコンデンサのインピーダンスは以下の（２）式で表される。
Ｚ＝２πｆＬ＋（１／２πｆＣ）＋Ｒ ・・・（２）
Ｌ：コンデンサのインダクタンス
Ｃ：コンデンサの容量
Ｒ：コンデンサの直流抵抗
Ｚ＝２πｆＬ＋（１／２πｆＣ）＋Ｒ ・・・（２）
Ｌ：コンデンサのインダクタンス
Ｃ：コンデンサの容量
Ｒ：コンデンサの直流抵抗
低インピーダンスを得るには、デカップリングコンデンサの低インダクタンス化と大容量化が必要である。インピーダンスの急激な低下、更にはデバイスの高周波化により、デカップリングキャパシタの大幅な大容量及び低インダクタンスが要求されている。特に、例えば１００ＭＨｚ以上の高周波で駆動するデカップリングコンデンサについて、深刻な状況となりつつある。通常、デカップリングコンデンサは、ＬＳＩの周辺に積層セラミックコンデンサを配置する方法が一般的に用いられている。しかしながら、動作周波数が数百ＭＨｚ程度まで高くなると、積層セラミックコンデンサではインダクタンスが大きく、対応しきれなくなる。
バイパスコンデンサの低インダクタンス化を狙い、高誘電率のセラミック薄膜を絶縁基板上に形成してなる薄膜コンデンサが提案されている。薄膜コンデンサは、半導体プロセスが利用でき、ハンダバンプによる表面実装が可能であるため、バンプピッチを短くして、低インダクタンス化を図ることができる。しかしながら、薄膜コンデンサでは、積層セラミックコンデンサ並みの容量を得ることは困難である。
また、半導体素子及びキャパシタ等を備えたいわゆるシステムインパッケージにおいて、大容量化を図るデカップリングコンデンサが案出されされている（例えば、特許文献１を参照）。しかしながら、未だ十分な容量を得るには至っていない。
このような背景の下、複数のバンプを同一平面に狭ピッチで形成することで、低インダクタンスと大容量を両立する平面型の固体電解コンデンサが案出されている。
しかしながら固体電解コンデンサでも、更なる大容量が要求されており、これに応える新たな手法が模索されている現況にある。
しかしながら固体電解コンデンサでも、更なる大容量が要求されており、これに応える新たな手法が模索されている現況にある。
本発明は、上記の課題に鑑みてなされたものであり、インダクタンスを増加させることなく、更なる大容量を得ることを可能とする信頼性の高い平面状の固体電解コンデンサを提供することを目的とする。
本発明の固体電解コンデンサは、弁金属からなる第１の導電層と、前記第１の導電層の少なくとも表面及び裏面を覆い、電気的に一体化されてなる第２の導電層と、前記第１の導電層が陽極酸化されてなり、前記第１の導電層と前記第２の導電層との間に設けられた誘電体膜と、前記第１の導電層の表面側における同一平面上に形成された、前記第１の導電層と電気的に導通する複数の第１の電極パッド及び前記第２の導電層と電気的に導通する複数の第２の電極パッドとを含み、前記第１の導電層、前記誘電体膜及び前記第２の導電層を含む積層体が複数積層されており、複数の前記積層体のうち、最表面部に位置する前記積層体に前記第１の電極パッドが接続形成されるとともに、隣接する前記積層体の前記第２の導電層同士が電気的に接続されており、複数の前記積層体のうち、前記最表面部に位置する前記積層体以外の前記積層体において、前記各第１の導電層の端部が、前記第１の電極パッド及び前記第２の電極パッドと同一平面上に設けられた第３の電極パッドと一体接続されてなる。
本発明によれば、インダクタンスを増加させることなく、更なる大容量を得ることを可能とする信頼性の高い平面状の固体電解コンデンサが実現する。
−本発明の基本骨子−
本発明者は、複数の電極パッド（及びバンプ）が同一平面に狭ピッチで形成されてなる、いわゆる多端子平面型の固体電解コンデンサにおいて、更なる大容量を得るべく鋭意検討した結果、本発明に想到した。
本発明者は、複数の電極パッド（及びバンプ）が同一平面に狭ピッチで形成されてなる、いわゆる多端子平面型の固体電解コンデンサにおいて、更なる大容量を得るべく鋭意検討した結果、本発明に想到した。
本発明による平面型の固体電解コンデンサでは、弁金属からなる第１の導電層（陽極）の表面のみならず裏面も容量結合に利用する。具体的に、本発明の平面型の固体電解コンデンサにおける基本構成は、第１の導電層の少なくとも表面及び裏面が陽極酸化膜である誘電体膜を介して第２の導電層で覆われ、第１の導電層の表面側における同一平面上に当該第１の導電層と電気的に導通する複数の第１の電極パッド及び前記第２の導電層と電気的に導通する複数の第２の電極パッドが設けられるものである。
当該基本構成では、第１の導電層の表面側では多端子平面型の固体電解コンデンサとして機能し、裏面側では無端子平面型の固体電解コンデンサとして機能することになる。この構成を採ることにより、インダクタンスを損なうことなく、陽極層の片面のみを容量結合に利用する場合と比較して、同じ占有面積で２倍以上の容量を得ることができる。
−本発明を適用した具体的な諸実施形態−
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
以下、本発明を適用した好適な諸実施形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
［固体電解コンデンサの構成］
図１Ａ，図１Ｂは、第１の実施形態による多端子平面型の固体電解コンデンサの概略構成を示す模式図であり、図１Ａが平面図、図１Ｂが図１Ａの破線Ｉ−Ｉに沿った断面図である。
［固体電解コンデンサの構成］
図１Ａ，図１Ｂは、第１の実施形態による多端子平面型の固体電解コンデンサの概略構成を示す模式図であり、図１Ａが平面図、図１Ｂが図１Ａの破線Ｉ−Ｉに沿った断面図である。
本実施形態による固体電解コンデンサは、弁金属からなる陽極として機能する第１の導電層１と、第１の導電層１の表面が陽極酸化されてなる誘電体膜２を介して、第１の導電層１の表面１ａ、側面１ｃ及び裏面１ｂにかけて覆う、陰極として機能する第２の導電層３とを有し、第１の導電層１と第２の導電層３とが容量結合してなるキャパシタ部１０を備える。
キャパシタ部１０には、第１の導電層１の表面１ａ側において、第２の導電層３及び誘電体膜２を貫通して第１の導電層１の表面１ａを露出させる複数の開孔１１が形成されており、当該キャパシタ部１０の全体を絶縁物で覆う保護層４が形成されている。
第１の導電層１の表面１ａ側において、保護層４（及び不図示のバリア層）の開孔１１に位置整合する部位に第１の導電層１の表面１ａを露出させる第１の接続孔１２が、保護層４の隣接する開孔１１間の部位に第２の導電層３の表面を露出させる第２の接続孔１３がそれぞれ形成されている。そして、第１の接続孔１２を介して第１の導電層１と電気的に接続される第１の電極パッド５と、第２の接続孔１３を介して第２の導電層３と電気的に接続される第２の電極パッド６とが形成され、各電極パッド５，６上にハンダバンプ７が形成されて、固体電解コンデンサが構成される。ここで、各電極パッド５，６（及びハンダバンプ７）は、保護層４の表面である同一平面上に、マトリクス状に配設されている。
本実施形態の固体電解コンデンサでは、第１の導電層１の表面１ａ側では多端子平面型の固体電解コンデンサ（コンデンサＡとする）として機能し、裏面１ｂ側では無端子平面型の固体電解コンデンサ（コンデンサＢとする）として機能することになる。この構成を採ることにより、インダクタンスの増加を抑えつつ、陽極層の片面のみを容量結合に利用する場合と比較して、同じ占有面積で２倍以上の容量を得ることができる。
またこの場合、第２の導電層３は言わば電気的に一体形成されているため、第１の電極パッド５と並設される第２の電極パッド６のみにより第２の導電層３の電気的導通をとる、比較的簡素な構成とすることができる。
ここで、本実施形態による固体電解コンデンサの周波数特性について、従来の陽極層の片面のみを容量結合に利用する多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサとを単純に並列接続したコンデンサとの比較に基いて調べてみた。その結果を図２に示す。図２のように、本実施形態による固体電解コンデンサでは、多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサに比べて、中間周波数における周波数特性が大幅に改善されていることが判る。これは、本実施形態による固体電解コンデンサでは、コンデンサＡ，Ｂにおいて陽極パッドである第２の電極パッド６が共通化されていることに起因するものである。
このように、本実施形態によれば、インダクタンスの増加を抑えつつ、陽極層の片面のみを容量結合に利用する場合と比較して、同じ占有面積で２倍以上の容量を得ることができる。
［固体電解コンデンサの製造方法］
以下、上記構成の固体電解コンデンサの製造方法について説明する。
図３Ａ〜図３Ｅは、第１の実施形態による多端子平面型の固体電解コンデンサの製造方法について、工程順に示す概略断面図である。
以下、上記構成の固体電解コンデンサの製造方法について説明する。
図３Ａ〜図３Ｅは、第１の実施形態による多端子平面型の固体電解コンデンサの製造方法について、工程順に示す概略断面図である。
先ず、図３Ａに示すように、第１の導電層１の表面１ａ上にレジストパターン２１を形成する。
詳細には、弁金属、ここでは例えば厚み１００μｍ程度のアルミニウム（Ａｌ）箔を第１の導電層１として用い、この第１の導電層１の表面１ａ上にレジストを塗布し、これをパターニングして、陽極端子である第１の電極パッド５の形成部位に、例えば４００μｍピッチで２００μｍ径のレジストパターン２１を形成する。ここで、第１の導電層１の弁金属としては、粗面化処理及び表面の陽極酸化が可能な金属であれば良く、Ａｌの代わりに、タンタル（Ｔａ）、ニオブ（Ｎｂ）、更にはこれらの合金等も使用可能である。また、銅をコア材にして表面にＡｌ箔を張り合わせた積層板等を第１の導電層１して用いても良い。
詳細には、弁金属、ここでは例えば厚み１００μｍ程度のアルミニウム（Ａｌ）箔を第１の導電層１として用い、この第１の導電層１の表面１ａ上にレジストを塗布し、これをパターニングして、陽極端子である第１の電極パッド５の形成部位に、例えば４００μｍピッチで２００μｍ径のレジストパターン２１を形成する。ここで、第１の導電層１の弁金属としては、粗面化処理及び表面の陽極酸化が可能な金属であれば良く、Ａｌの代わりに、タンタル（Ｔａ）、ニオブ（Ｎｂ）、更にはこれらの合金等も使用可能である。また、銅をコア材にして表面にＡｌ箔を張り合わせた積層板等を第１の導電層１して用いても良い。
続いて、図３Ｂに示すように、誘電体膜２及び第２の導電層３を順次形成する。
詳細には、先ず、例えば塩酸水溶液中で第１の導電層１を電解エッチングし、第１の導電層１の表面１ａ及び裏面１ｂを粗面化する。その後、例えばアジピン酸アンモニウム水溶液中で表面１ａ（レジストパターン２１下の部分を除く）、側面１ｃ及び裏面１ｂを陽極酸化し、表面１ａ（レジストパターン２１下の部分を除く）、側面１ｃ及び裏面１ｂに、即ち第１の導電層１の露出部分に陽極酸化膜を形成する。この陽極酸化膜が誘電体膜２となる。
詳細には、先ず、例えば塩酸水溶液中で第１の導電層１を電解エッチングし、第１の導電層１の表面１ａ及び裏面１ｂを粗面化する。その後、例えばアジピン酸アンモニウム水溶液中で表面１ａ（レジストパターン２１下の部分を除く）、側面１ｃ及び裏面１ｂを陽極酸化し、表面１ａ（レジストパターン２１下の部分を除く）、側面１ｃ及び裏面１ｂに、即ち第１の導電層１の露出部分に陽極酸化膜を形成する。この陽極酸化膜が誘電体膜２となる。
次に、誘電体膜２の露出面上に、例えばピロールモノマーを含む水溶液を塗布、重合、乾燥を数回繰り返し、ポリピロールからなる導電性高分子層（不図示）を形成する。導電性高分子としては、一般的な電解コンデンサに使用される各種材料が適用可能であり、例えばポリピロール以外にも、ポリエチレンジオキシチオフェン（ＰＥＤＴ）、ポリチオフェン、ポリアニリン等を用いることができる。
更に、導電性高分子層上に銀ペーストを塗布して、電極層となる銀層（不図示）を形成する。導電性高分子上に形成する電極層については、銀ペースト以外にも、カーボンペースト、Ｃｕ，Ｎｉ，金（Ａｕ）等の金属メッキ膜、蒸着膜、スパッタリング膜を形成しても良い。
導電性高分子層及び銀層の積層体が第２の導電層３となる。
導電性高分子層及び銀層の積層体が第２の導電層３となる。
そして、レジストパターン２１を除去する。以上により、第１の導電層１と、誘電体膜２を介して第１の導電層１の表面１ａ、側面１ｃ及び裏面１ｂにかけて覆う、陰極として機能する第２の導電層３とを備え、第１の導電層１と第２の導電層３とが容量結合してなるキャパシタ部１０が完成する。
続いて、図３Ｃに示すように、キャパシタ部１０を包含するように覆う保護層４を形成する。
詳細には、第１の導電層１の表面１ａのレジストパターン２１が除去された部位にＳｉＯ２膜からなるバリア層（不図示）を例えばＣＶＤ法により形成した後、例えばポリイミドを材料として用い、キャパシタ部１０を包含するように保護層４をする。
詳細には、第１の導電層１の表面１ａのレジストパターン２１が除去された部位にＳｉＯ２膜からなるバリア層（不図示）を例えばＣＶＤ法により形成した後、例えばポリイミドを材料として用い、キャパシタ部１０を包含するように保護層４をする。
続いて、図３Ｄに示すように、保護層４（及びバリア層）に第１の接続孔１２及び第２の接続孔１３をそれぞれ形成する。
詳細には、所定のレーザを用いて、保護層４（及びバリア層）の開孔１１に位置整合する部位に第１の導電層１の表面１ａを露出させる第１の接続孔１２を、保護層４の隣接する開孔１１間の部位に第２の導電層３の表面を露出させる第２の接続孔１３をそれぞれ形成する。
詳細には、所定のレーザを用いて、保護層４（及びバリア層）の開孔１１に位置整合する部位に第１の導電層１の表面１ａを露出させる第１の接続孔１２を、保護層４の隣接する開孔１１間の部位に第２の導電層３の表面を露出させる第２の接続孔１３をそれぞれ形成する。
続いて、図３Ｅに示すように、第１の電極パッド５及び第２の電極パッド６、並びにハンダバンプ７を形成する。
詳細には、例えばニッケル（Ｎｉ）メッキにより、第１の接続孔１２及び第２の接続孔１３を埋め込み表面１ａ上で例えば円板上となる第１の電極パッド５及び第２の電極パッド６を形成する。その後、各電極パッド５，６の円板上にハンダバンプ７を形成する。
しかる後、例えば全面に耐水性バリア膜として例えばＳｉＯ２膜を形成し、多端子平面型の固体電解コンデンサを完成させる。
詳細には、例えばニッケル（Ｎｉ）メッキにより、第１の接続孔１２及び第２の接続孔１３を埋め込み表面１ａ上で例えば円板上となる第１の電極パッド５及び第２の電極パッド６を形成する。その後、各電極パッド５，６の円板上にハンダバンプ７を形成する。
しかる後、例えば全面に耐水性バリア膜として例えばＳｉＯ２膜を形成し、多端子平面型の固体電解コンデンサを完成させる。
ここで、耐水性バリア膜としては、ＳｉＯ２膜の代わりにＳｉ３Ｎ４膜、Ａｌ２Ｏ３膜、ダイヤモンドライクカーボン（ＤＬＣ）膜等も適用できる。また、使用方法によっては耐水性バリア膜を形成しなくても良い場合もある。
また、上記の製造プロセスにおいては、各接続孔１２，１３を形成するに際して、初めに第１の導電層１にレジストパターン２１を形成する場合を例示したが、保護層４の形成後等に孔開け加工を行うようにしても良い。
また、上記の製造プロセスにおいては、各接続孔１２，１３を形成するに際して、初めに第１の導電層１にレジストパターン２１を形成する場合を例示したが、保護層４の形成後等に孔開け加工を行うようにしても良い。
上記のようにして形成した、例えば５ｍｍ角の固体電解コンデンサを、電気特性評価用の基板にハンダバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、以下の特性を得た。ここで、ＥＳＲは等価直列抵抗、ＥＳＬは等価直列インダクタンスである。
静電容量：２５μＦ
ＥＳＲ ：０．５ｍΩ
ＥＳＬ ：４ｐＨ
静電容量：２５μＦ
ＥＳＲ ：０．５ｍΩ
ＥＳＬ ：４ｐＨ
この評価対象とした固体電解コンデンサのインピーダンス特性を示した図が図２となる。従来の陽極層の片面のみを容量結合に利用する多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサとを単純に並列接続したコンデンサに比べて、１ＭＨｚ付近のインピーダンスが低くなっており、より広い周波数帯域で低インピーダンスを確保できることが判る。
［変形例］
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様に多端子平面型の固体電解コンデンサ及びその製造方法を開示するが、キャパシタ部の構造が若干異なる点で第１の実施形態と相違する。なお、第１の実施形態と同様の構成部材等については同符号を付す。
以下、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様に多端子平面型の固体電解コンデンサ及びその製造方法を開示するが、キャパシタ部の構造が若干異なる点で第１の実施形態と相違する。なお、第１の実施形態と同様の構成部材等については同符号を付す。
［固体電解コンデンサの構成］
図４Ａ〜図４Ｃは、第１の実施形態の変形例による多端子平面型の固体電解コンデンサの概略構成を示す模式図であり、図４Ａが平面図、図４Ｂが図４Ａの破線Ｉ−Ｉに沿った断面図、図４Ｃが図４Ａの破線ＩＩ−ＩＩに沿った断面図である。
図４Ａ〜図４Ｃは、第１の実施形態の変形例による多端子平面型の固体電解コンデンサの概略構成を示す模式図であり、図４Ａが平面図、図４Ｂが図４Ａの破線Ｉ−Ｉに沿った断面図、図４Ｃが図４Ａの破線ＩＩ−ＩＩに沿った断面図である。
本例による固体電解コンデンサは、弁金属からなる陽極として機能する第１の導電層１と、第１の導電層１の表面が陽極酸化されてなる誘電体膜２を介して、第１の導電層１の表面１ａ及び裏面１ｂをそれぞれ覆う、陰極として機能する第２の導電層３とを有し、第１の導電層１と第２の導電層３とが容量結合してなるキャパシタ部２０を備える。
第１の導電層１には、各電極パッド５，６と異なる位置に複数の貫通孔１ｄが形成されており、誘電体膜２が各貫通孔１ｄの内壁面を覆うように形成されるとともに、第２の導電層３が誘電体膜２を介して各貫通孔１ｄの内壁面を覆うように形成される。この構成により、第２の導電層３が全体として電気的に一体接続される。
キャパシタ部２０には、第１の導電層１の表面１ａ側において、第２の導電層３及び誘電体膜２を貫通して第１の導電層１の表面１ａを露出させる複数の開孔１１が形成されており、当該キャパシタ部２０の全体を絶縁物で覆う保護層４が形成されている。
第１の導電層１の表面１ａ側において、保護層４（及び不図示のバリア層）の開孔１１に位置整合する部位に第１の導電層１の表面１ａを露出させる第１の接続孔１２が、保護層４の隣接する開孔１１間の部位に第２の導電層３の表面を露出させる第２の接続孔１３がそれぞれ形成されている。そして、第１の接続孔１２を介して第１の導電層１と電気的に接続される第１の電極パッド５と、第２の接続孔１３を介して第２の導電層３と電気的に接続される第２の電極パッド６とが形成され、各電極パッド５，６上にハンダバンプ７が形成されて、固体電解コンデンサが構成される。ここで、各電極パッド５，６（及びハンダバンプ７）は、保護層４の表面である同一平面上に、マトリクス状に配設されている。
本例の固体電解コンデンサでは、第１の導電層１の表面１ａ側では多端子平面型の固体電解コンデンサ（コンデンサＡとする）として機能し、裏面１ｂ側では無端子平面型の固体電解コンデンサ（コンデンサＢとする）として機能することになる。この構成を採ることにより、インダクタンスを損なうことなく、陽極層の片面のみを容量結合に利用する場合と比較して、同じ占有面積で２倍以上の容量を得ることができる。
ここで、第２の導電層３における、当該第２の導電層３内を通る距離（「層内距離」と言う）を考える。第１の実施形態による固体電解コンデンサでは、第２の導電層３において、その裏面１ｂ側の例えば中央部位から側面１ｃの部分を通って最も近い位置である端部の第２の電極パッド６に至るまでの層内距離は、キャパシタ面積が大きくなるほど長大化し、コンデンサＢとしてのインダクタンスが大きくなる。本例の固体電解コンデンサでは、第１の導電層１に複数の貫通孔１ｄが適宜形成されているため、裏面１ｂ側の部分と当該部分から最も近い位置にある第２の電極パッド６までの層内距離は、貫通孔１ｄを通る経路が形成されることにより極めて短くなり、インダクタンスが大幅に低減する。
本例による固体電解コンデンサの周波数特性について、従来の陽極層の片面のみを容量結合に利用する多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサとを単純に並列接続したコンデンサとの比較に基いて調べてみた。その結果を図５に示す。図５のように、本例による固体電解コンデンサでは、多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサに比べて、中間周波数における周波数特性が更に大幅に改善されていることが判る。これは、本例による固体電解コンデンサでは、コンデンサＡ，Ｂにおいて陽極パッドである第２の電極パッド６が共通化されていることに加え、貫通孔１ｄにより表裏面の第２の導電層３を接続することにより更にインダクタンスが低減したことに起因するものである。
このように、本実施形態によれば、更なるインダクタンスの低減を実現するも、陽極層の片面のみを容量結合に利用する場合と比較して、同じ占有面積で２倍以上の容量を得ることができる。
［固体電解コンデンサの製造方法］
以下、上記構成の固体電解コンデンサの製造方法について説明する。
図６−１Ａ〜図６−１Ｅ及び図６−２Ａ，図６−２Ｂは、第１の実施形態の変形例による多端子平面型の固体電解コンデンサの製造方法について、工程順に示す概略断面図であり、図６−１Ａ〜図６−１Ｅが図４Ａの破線Ｉ−Ｉに沿った断面に、図６−２Ａ，図６−２Ｂが図４Ａの破線ＩＩ−ＩＩに沿った断面にそれぞれ相当する。
以下、上記構成の固体電解コンデンサの製造方法について説明する。
図６−１Ａ〜図６−１Ｅ及び図６−２Ａ，図６−２Ｂは、第１の実施形態の変形例による多端子平面型の固体電解コンデンサの製造方法について、工程順に示す概略断面図であり、図６−１Ａ〜図６−１Ｅが図４Ａの破線Ｉ−Ｉに沿った断面に、図６−２Ａ，図６−２Ｂが図４Ａの破線ＩＩ−ＩＩに沿った断面にそれぞれ相当する。
先ず、図６−１Ａ及び図６−２Ａに示すように、第１の導電層１の所定部位に複数の貫通孔１ｄを形成した後、第１の導電層１の表面１ａ上にレジストパターン２１を形成する。
詳細には、先ず、第１の導電層１の所定部位（但し、各電極パッド５，６の形成部位以外の部位）に例えばパンチングにより複数の貫通孔１ｄを、内壁面に誘電体膜２を形成しても孔内が閉塞しない程度に大きい径、例えば１００μｍ径に形成する。
詳細には、先ず、第１の導電層１の所定部位（但し、各電極パッド５，６の形成部位以外の部位）に例えばパンチングにより複数の貫通孔１ｄを、内壁面に誘電体膜２を形成しても孔内が閉塞しない程度に大きい径、例えば１００μｍ径に形成する。
次に、弁金属、ここでは例えば厚み１００μｍ程度のアルミニウム（Ａｌ）箔を第１の導電層１として用い、この第１の導電層１の表面１ａ上にレジストを塗布し、これをパターニングして、陽極端子である第１の電極パッド５の形成部位に、例えば４００μｍピッチで２００μｍ径のレジストパターン２１を形成する。ここで、第１の導電層１の弁金属としては、粗面化処理及び表面の陽極酸化が可能な金属であれば良く、Ａｌの代わりに、タンタル（Ｔａ）、ニオブ（Ｎｂ）、更にはこれらの合金等も使用可能である。また、銅をコア材にして表面にＡｌ箔を張り合わせた積層板等を第１の導電層１として用いても良い。
続いて、図６−１Ｂ及び図６−２Ｂに示すように、誘電体膜２及び第２の導電層３を順次形成する。
詳細には、先ず、例えば塩酸水溶液中で第１の導電層１を電解エッチングし、第１の導電層１の表面１ａ及び裏面１ｂを粗面化する。その後、例えばアジピン酸アンモニウム水溶液中で表面１ａ（レジストパターン２１下の部分を除く）、側面１ｃ及び裏面１ｂを陽極酸化し、表面１ａ（レジストパターン２１下の部分を除く）、側面１ｃ及び裏面１ｂ、並びに各貫通孔１ｄの内壁面に、即ち第１の導電層１の露出部分に陽極酸化膜を形成する。この陽極酸化膜が誘電体膜２となる。
詳細には、先ず、例えば塩酸水溶液中で第１の導電層１を電解エッチングし、第１の導電層１の表面１ａ及び裏面１ｂを粗面化する。その後、例えばアジピン酸アンモニウム水溶液中で表面１ａ（レジストパターン２１下の部分を除く）、側面１ｃ及び裏面１ｂを陽極酸化し、表面１ａ（レジストパターン２１下の部分を除く）、側面１ｃ及び裏面１ｂ、並びに各貫通孔１ｄの内壁面に、即ち第１の導電層１の露出部分に陽極酸化膜を形成する。この陽極酸化膜が誘電体膜２となる。
次に、誘電体膜２の露出面上に、例えばピロールモノマーを含む水溶液を塗布、重合、乾燥を数回繰り返し、ポリピロールからなる導電性高分子層（不図示）を形成する。導電性高分子としては、一般的な電解コンデンサに使用される各種材料が適用可能であり、例えばポリピロール以外にも、ポリエチレンジオキシチオフェン（ＰＥＤＴ）、ポリチオフェン、ポリアニリン等を用いることができる。
更に、導電性高分子層上に銀ペーストを塗布して、電極層となる銀層（不図示）を形成する。導電性高分子上に形成する電極層については、銀ペースト以外にも、カーボンペースト、Ｃｕ，Ｎｉ，金（Ａｕ）等の金属メッキ膜、蒸着膜、スパッタリング膜を形成しても良い。
導電性高分子層及び銀層の積層体が第２の導電層３となる。
導電性高分子層及び銀層の積層体が第２の導電層３となる。
そして、レジストパターン２１を除去し、第１の導電層１の側面に存する第２の導電層３及び誘電体膜２を切断除去する。なお、図示の例では当該切断除去後の場合を例示するが、この切断除去工程を行わなくても良い。以上により、第１の導電層１と、誘電体膜２を介して第１の導電層１の表面１及び裏面１ｂ、並びに各貫通孔１ｄの内壁面を覆う、陰極として機能する第２の導電層３とを備え、第１の導電層１と第２の導電層３とが容量結合してなるキャパシタ部２０が完成する。
続いて、図６−１Ｃに示すように、キャパシタ部１０を包含するように覆う保護層４を形成する。
詳細には、第１の導電層１の表面１ａのレジストパターン２１が除去された部位にＳｉＯ２膜からなるバリア層（不図示）を例えばＣＶＤ法により形成した後、例えばポリイミドを材料として用い、キャパシタ部２０を包含するように保護層４をする。
詳細には、第１の導電層１の表面１ａのレジストパターン２１が除去された部位にＳｉＯ２膜からなるバリア層（不図示）を例えばＣＶＤ法により形成した後、例えばポリイミドを材料として用い、キャパシタ部２０を包含するように保護層４をする。
続いて、図６−１Ｄに示すように、保護層４（及びバリア層）に第１の接続孔１２及び第２の接続孔１３をそれぞれ形成する。
詳細には、所定のレーザを用いて、保護層４（及びバリア層）の開孔１１に位置整合する部位に第１の導電層１の表面１ａを露出させる第１の接続孔１２を、保護層４の隣接する開孔１１間の部位に第２の導電層３の表面を露出させる第２の接続孔１３をそれぞれ形成する。
詳細には、所定のレーザを用いて、保護層４（及びバリア層）の開孔１１に位置整合する部位に第１の導電層１の表面１ａを露出させる第１の接続孔１２を、保護層４の隣接する開孔１１間の部位に第２の導電層３の表面を露出させる第２の接続孔１３をそれぞれ形成する。
続いて、図６−１Ｅに示すように、第１の電極パッド５及び第２の電極パッド６、並びにハンダバンプ７を形成する。
詳細には、例えばニッケル（Ｎｉ）メッキにより、第１の接続孔１２及び第２の接続孔１３を埋め込み表面１ａ上で例えば円板上となる第１の電極パッド５及び第２の電極パッド６を形成する。その後、各電極パッド５，６の円板上にハンダバンプ７を形成する。
しかる後、例えば全面に耐水性バリア膜として例えばＳｉＯ２膜を形成し、多端子平面型の固体電解コンデンサを完成させる。
詳細には、例えばニッケル（Ｎｉ）メッキにより、第１の接続孔１２及び第２の接続孔１３を埋め込み表面１ａ上で例えば円板上となる第１の電極パッド５及び第２の電極パッド６を形成する。その後、各電極パッド５，６の円板上にハンダバンプ７を形成する。
しかる後、例えば全面に耐水性バリア膜として例えばＳｉＯ２膜を形成し、多端子平面型の固体電解コンデンサを完成させる。
ここで、耐水性バリア膜としては、ＳｉＯ２膜の代わりにＳｉ３Ｎ４膜、Ａｌ２Ｏ３膜、ダイヤモンドライクカーボン（ＤＬＣ）膜等も適用できる。また、使用方法によっては耐水性バリア膜を形成しなくても良い場合もある。
また、上記の製造プロセスにおいては、各接続孔１２，１３を形成するに際して、初めに第１の導電層１にレジストパターン２１を形成する場合を例示したが、保護層４の形成後等に孔開け加工を行うようにしても良い。
また、上記の製造プロセスにおいては、各接続孔１２，１３を形成するに際して、初めに第１の導電層１にレジストパターン２１を形成する場合を例示したが、保護層４の形成後等に孔開け加工を行うようにしても良い。
上記のようにして形成した、例えば１０ｍｍ角の固体電解コンデンサを、電気特性評価用の基板にハンダバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、以下の特性を得た。
静電容量：１００μＦ
ＥＳＲ ：０．２ｍΩ
ＥＳＬ ：１ｐＨ
静電容量：１００μＦ
ＥＳＲ ：０．２ｍΩ
ＥＳＬ ：１ｐＨ
この評価対象とした固体電解コンデンサのインピーダンス特性を示した図が図５となる。従来の陽極層の片面のみを容量結合に利用する多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサとを単純に並列接続したコンデンサに比べて、３００ｋＨｚ〜１０ＭＨｚにかけてのインピーダンスが低くなっており、より広い周波数帯域で低インピーダンスを確保できることが判る。
（第２の実施形態）
以下、第２の実施形態について説明する。本実施形態では、第１の実施形態と同様に多端子平面型の固体電解コンデンサ及びその製造方法を開示するが、キャパシタ部を積層構造とする点で第１の実施形態と相違する。なお、第１の実施形態と同様の構成部材等については同符号を付す。
以下、第２の実施形態について説明する。本実施形態では、第１の実施形態と同様に多端子平面型の固体電解コンデンサ及びその製造方法を開示するが、キャパシタ部を積層構造とする点で第１の実施形態と相違する。なお、第１の実施形態と同様の構成部材等については同符号を付す。
［固体電解コンデンサの構成］
図７Ａ〜図７Ｃは、第２の実施形態による多端子平面型の固体電解コンデンサの概略構成を示す模式図であり、図７Ａが平面図、図７Ｂが図７Ａの破線Ｉ−Ｉに沿った断面図、図７Ｃが図７Ａの破線ＩＩ−ＩＩに沿った断面図である。なお、第１の実施形態と同様の構成部材等については同符号を付す。
図７Ａ〜図７Ｃは、第２の実施形態による多端子平面型の固体電解コンデンサの概略構成を示す模式図であり、図７Ａが平面図、図７Ｂが図７Ａの破線Ｉ−Ｉに沿った断面図、図７Ｃが図７Ａの破線ＩＩ−ＩＩに沿った断面図である。なお、第１の実施形態と同様の構成部材等については同符号を付す。
本実施形態による固体電解コンデンサは、複数層（図示の例では３層）のキャパシタ部３１が積層されてなる、キャパシタ積層体３０を備える。
各キャパシタ部３１は、弁金属からなる陽極として機能する第１の導電層１と、第１の導電層１の表面が陽極酸化されてなる誘電体膜２を介して第１の導電層１を覆う、陰極として機能する第２の導電層３とを有し、第１の導電層１と第２の導電層３とが容量結合するように構成されている。第２の導電層３は、誘電体膜２を介して、第１の導電層１の表面１ａ及び裏面１ｂをそれぞれ覆う（図７Ｂ参照）とともに、第１の導電層１の表面１ａ、側面１ｃ及び裏面１ｂにかけて覆う（図７Ｃ参照）ように形成されており、全体として電気的に一体接続されている。
各キャパシタ部３１は、弁金属からなる陽極として機能する第１の導電層１と、第１の導電層１の表面が陽極酸化されてなる誘電体膜２を介して第１の導電層１を覆う、陰極として機能する第２の導電層３とを有し、第１の導電層１と第２の導電層３とが容量結合するように構成されている。第２の導電層３は、誘電体膜２を介して、第１の導電層１の表面１ａ及び裏面１ｂをそれぞれ覆う（図７Ｂ参照）とともに、第１の導電層１の表面１ａ、側面１ｃ及び裏面１ｂにかけて覆う（図７Ｃ参照）ように形成されており、全体として電気的に一体接続されている。
隣接するキャパシタ部３１間には導電材料からなる接続電極２２が設けられている。隣接するキャパシタ部３１のうち、一方のキャパシタ部３１の第２の導電層３の裏面側部分と、他方のキャパシタ部３１の第２の導電層３の表面側部分とが接続電極２２により電気的に接続される。この構成により、キャパシタ積層体３０では、各キャパシタ部３１の第２の導電層３が全体として電気的に一体接続されたものとなる。キャパシタ積層体３０には、その全体を絶縁物で覆う保護層２３が形成されている。
キャパシタ積層体３０において、最表面部（図７Ａ，図７Ｂでは最下部）のキャパシタ部３１には、第１の導電層１の表面１ａ側において、第２の導電層３及び誘電体膜２を貫通して第１の導電層１の表面１ａを露出させる複数の開孔１１が形成されている。
最表面部のキャパシタ部３１には、第１の導電層１の表面１ａ側において、保護層２３（及び不図示のバリア層）の開孔１１に位置整合する部位に第１の導電層１の表面１ａを露出させる第１の接続孔１２が、保護層２３の隣接する開孔１１間の部位に第２の導電層３の表面を露出させる第２の接続孔１３がそれぞれ形成されている。そして、第１の接続孔１２を介して第１の導電層１と電気的に接続される第１の電極パッド５と、第２の接続孔１３を介して第２の導電層３と電気的に接続される第２の電極パッド６とが形成され、各電極パッド５，６上にハンダバンプ７が形成されて、固体電解コンデンサが構成される。ここで、各電極パッド５，６（及びハンダバンプ７）は、保護層２３の表面である同一平面上に、マトリクス状に配設されている。
また、最表面部を除く各キャパシタ部３１（図示の例では２層目及び３層目）では、各第１の導電層１の両端部にリード１Ａがそれぞれ設けられており、最端部の各電極パッド５，６に隣接して保護層２３の表面である同一平面上に配設された第３の電極パッド８と各第１の導電層１とが各リード１Ａを介して電気的に接続されている。第３の電極パッド８上にもハンダバンプ７が形成されている。
ここで、図７Ａでは、電極パッド５，６のマトリクスにおける各行毎に一対の第３の電極パッド８を配設する場合を例示したが、例えば図８のように、当該マトリクスにおける全行に共通するように保護層２３上でライン形状に延在する一対の第３の電極パッド９を配設し、構成の簡略化を図るようにしても良い。
また、図９Ａ〜図９Ｃ（図９Ａが平面図、図９Ｂが図９Ａの破線Ｉ−Ｉに沿った断面図、図９Ｃが図９Ａの破線ＩＩ−ＩＩに沿った断面図）に示すように、第３の電極パッド８の配設を省略し、最表面部を除く各キャパシタ部３１における各第１の導電層１の両端部に設けられた各リード１Ａを、保護層２３内で各端部毎にまとめて接続し（図示の例では、当該マトリクスにおける各行毎に各端部でまとめて接続し）、更なる構成の簡略化及びキャパシタ占有面積の縮小化を図るようにしても好適である。
本実施形態の固体電解コンデンサは、キャパシタ積層体３０において、最表面部のキャパシタ部３１では、第１の導電層１の表面１ａ側では多端子平面型の固体電解コンデンサ（コンデンサＡとする）として機能し、裏面１ｂ側では無端子平面型の固体電解コンデンサ（コンデンサＢとする）として機能する。そして、最表面部を除く各キャパシタ部３１では、表面１ａ側及び裏面１ｂ側の双方において、無端子平面型の固体電解コンデンサ（それぞれコンデンサＣとする）として機能することになる。この構成を採ることにより、インダクタンスの増加を抑えつつ、同じ占有面積で第１の実施形態による固体電解コンデンサのキャパシタ積層数倍以上（図示の例では３倍以上）の容量を得ることができる。これは、通常の陽極層の片面のみを容量結合に利用する固体電解コンデンサとの比較では、キャパシタ積層数×２倍以上（図示の例では６倍以上）の大容量となる。
またこの場合、各第２の導電層３は言わば全体で電気的に一体形成されているため、最表面部のキャパシタ部３１において、第１の電極パッド５と並設される第２の電極パッド６のみにより第２の導電層３の電気的導通をとる、比較的簡素な構成とすることができる。
ここで、本実施形態による固体電解コンデンサの周波数特性について、従来の陽極層の片面のみを容量結合に利用する多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサとを単純に並列接続したコンデンサとの比較に基いて調べてみた。その結果を図１０に示す。図１０のように、本実施形態による固体電解コンデンサでは、多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサに比べて、中間周波数における周波数特性が大幅に改善されていることが判る。これは、本実施形態による固体電解コンデンサでは、コンデンサＡ，Ｂ，Ｃにおいて陽極パッドである第２の電極パッド６が共通化されていることに起因するものである。
このように、本実施形態によれば、インダクタンスの増加を抑えつつ、陽極層の片面のみを容量結合に利用する場合と比較して、同じ占有面積で極めて大きい容量を得ることができる。
［固体電解コンデンサの製造方法］
以下、上記構成の固体電解コンデンサの製造方法について説明する。
図１１Ａ〜図１１Ｄは、第２の実施形態による多端子平面型の固体電解コンデンサの製造方法について、工程順に示す概略断面図である。なおここでは、作製の容易性等を考慮して、図７Ａ〜図７Ｃとは若干異なる構成例で説明する。
以下、上記構成の固体電解コンデンサの製造方法について説明する。
図１１Ａ〜図１１Ｄは、第２の実施形態による多端子平面型の固体電解コンデンサの製造方法について、工程順に示す概略断面図である。なおここでは、作製の容易性等を考慮して、図７Ａ〜図７Ｃとは若干異なる構成例で説明する。
本実施形態では、図１１Ａに示すように、第１の接続孔１２、第２の接続孔１３及びを介して第１の電極パッド５、第２の電極パッド６及び第３の電極パッド８がマトリクス状に配設され、更に当該マトリクスの両端部で第３の接続孔３３を介して第３の電極パッド８が配設されてなるプリント基板３２を用いる。各電極パッド５〜７は、同一平面上に隣接して配設されている。勿論、所定の基板に、第１の接続孔１２及び第２の接続孔１３、及び第１の電極パッド５及び第２の電極パッド６をマトリクス状に形成し、更に第３の接続孔３３及び第３の電極パッド８を形成して、当該基板を以下の諸工程に供するようにしても良い。
なお、プリント基板の代わりに、セラミック基板又はガラス基板等を用いても良い。
なお、プリント基板の代わりに、セラミック基板又はガラス基板等を用いても良い。
初めに、図１１Ｂに示すように、最表面部のキャパシタ部３１を形成し、プリント基板３２に接続する。
詳細には、先ず、第１の実施形態における図３Ａ，図３Ｂと同様の工程により、最表面部のキャパシタ部３１を形成する。そして、この最表面部のキャパシタ部３１を、各開孔１１から露出する第１の導電層１の表面１ａの部分が第１の電極パッド５と、第２の導電層３の表面の部分が第２の電極パッド６と電気的に接続されるように、例えば導電性接着剤３３によりプリント基板３２に貼り合せる。
詳細には、先ず、第１の実施形態における図３Ａ，図３Ｂと同様の工程により、最表面部のキャパシタ部３１を形成する。そして、この最表面部のキャパシタ部３１を、各開孔１１から露出する第１の導電層１の表面１ａの部分が第１の電極パッド５と、第２の導電層３の表面の部分が第２の電極パッド６と電気的に接続されるように、例えば導電性接着剤３３によりプリント基板３２に貼り合せる。
続いて、図１１Ｃに示すように、最表面部のキャパシタ部３１上に、電極パッドのないキャパシタ部３１を接続電極２２を介して複数（図示の例では２層）積層する。
詳細には、先ず、両端部にリード１Ａをそれぞれ有する第１の導電層１を用意し、レジストパターン２１を形成することなく、第１の実施形態における図３Ｂと同様の工程を実行し、各キャパシタ部３１を形成する。
詳細には、先ず、両端部にリード１Ａをそれぞれ有する第１の導電層１を用意し、レジストパターン２１を形成することなく、第１の実施形態における図３Ｂと同様の工程を実行し、各キャパシタ部３１を形成する。
次に、最表面部のキャパシタ部３１上に、例えば銀ペーストからなる接続電極２２を介してキャパシタ部３１を接着固定し、同様にキャパシタ部３１上に接続電極２２を介してキャパシタ部３１を順次積層する。以上により、キャパシタ積層体３０が完成する。
続いて、図１１Ｄに示すように、リード１Ａの接続、保護膜２３の形成、及びハンダバンプ７の形成を行う。
詳細には、先ず、各キャパシタ部３１における第１の導電層１の各リード１Ａを適宜折り曲げ、プリント基板３２に配設された、当該リード１Ａに対応する第３の電極パッド８と例えばレーザ溶接により接続する。
なお、レーザ溶接の代わりに、スポット溶接、超音波ボンディング、又はハンダ接続等を用いても良い。
詳細には、先ず、各キャパシタ部３１における第１の導電層１の各リード１Ａを適宜折り曲げ、プリント基板３２に配設された、当該リード１Ａに対応する第３の電極パッド８と例えばレーザ溶接により接続する。
なお、レーザ溶接の代わりに、スポット溶接、超音波ボンディング、又はハンダ接続等を用いても良い。
次に、例えばモールド樹脂を用いて、キャパシタ積層体３０及び各リード１Ａを覆うように保護膜２３を形成する。ここで、モールド樹脂の代わりに、メタルキャップにより封止するようにしても良い。
そして、各電極パッド５〜７の円板上にハンダバンプ７を形成する。
しかる後、例えば全面に耐水性バリア膜として例えばＳｉＯ２膜を形成し、多端子平面型の固体電解コンデンサを完成させる。
そして、各電極パッド５〜７の円板上にハンダバンプ７を形成する。
しかる後、例えば全面に耐水性バリア膜として例えばＳｉＯ２膜を形成し、多端子平面型の固体電解コンデンサを完成させる。
ここで、耐水性バリア膜としては、ＳｉＯ２膜の代わりにＳｉ３Ｎ４膜、Ａｌ２Ｏ３膜、ダイヤモンドライクカーボン（ＤＬＣ）膜等も適用できる。また、使用方法によっては耐水性バリア膜を形成しなくても良い場合もある。
上記のようにして形成した、例えば７ｍｍ角の固体電解コンデンサを、電気特性評価用の基板にハンダバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、以下の特性を得た。
静電容量：２５０μＦ
ＥＳＲ ：０．５ｍΩ
ＥＳＬ ：４ｐＨ
静電容量：２５０μＦ
ＥＳＲ ：０．５ｍΩ
ＥＳＬ ：４ｐＨ
この評価対象とした固体電解コンデンサのインピーダンス特性を示した図が図１０となる。従来の陽極層の片面のみを容量結合に利用する多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサとを単純に並列接続したコンデンサに比べて、極めて大きな容量が得られているとともに、１ＭＨｚ付近のインピーダンスが低くなっており、より広い周波数帯域で低インピーダンスを確保できることが判る。
［変形例］
以下、第２の実施形態の変形例について説明する。本例では、第２の実施形態と同様に多端子平面型の固体電解コンデンサ及びその製造方法を開示するが、キャパシタ積層体の構造が若干異なる点で第２の実施形態と相違する。なお、第２の実施形態と同様の構成部材等については同符号を付す。
以下、第２の実施形態の変形例について説明する。本例では、第２の実施形態と同様に多端子平面型の固体電解コンデンサ及びその製造方法を開示するが、キャパシタ積層体の構造が若干異なる点で第２の実施形態と相違する。なお、第２の実施形態と同様の構成部材等については同符号を付す。
［固体電解コンデンサの構成］
図１２Ａ〜図１２Ｃは、第２の実施形態の変形例による多端子平面型の固体電解コンデンサの概略構成を示す模式図であり、図１２Ａが平面図、図１２Ｂが図１２Ａの破線Ｉ−Ｉに沿った断面図、図１２Ｃが図１２Ａの破線ＩＩ−ＩＩに沿った断面図である。なお、第２の実施形態と同様の構成部材等については同符号を付す。
図１２Ａ〜図１２Ｃは、第２の実施形態の変形例による多端子平面型の固体電解コンデンサの概略構成を示す模式図であり、図１２Ａが平面図、図１２Ｂが図１２Ａの破線Ｉ−Ｉに沿った断面図、図１２Ｃが図１２Ａの破線ＩＩ−ＩＩに沿った断面図である。なお、第２の実施形態と同様の構成部材等については同符号を付す。
本例による固体電解コンデンサは、複数層（図示の例では３層）のキャパシタ部４１が積層されてなる、キャパシタ積層体４０を備える。
各キャパシタ部４１は、弁金属からなる陽極として機能する第１の導電層１と、第１の導電層１の表面が陽極酸化されてなる誘電体膜２を介して第１の導電層１を覆う、陰極として機能する第２の導電層３とを有し、第１の導電層１と第２の導電層３とが容量結合するように構成されている。第２の導電層３は、誘電体膜２を介して、第１の導電層１の表面１ａ及び裏面１ｂをそれぞれ覆うように形成されており、全体として電気的に一体接続されている。
各キャパシタ部４１は、弁金属からなる陽極として機能する第１の導電層１と、第１の導電層１の表面が陽極酸化されてなる誘電体膜２を介して第１の導電層１を覆う、陰極として機能する第２の導電層３とを有し、第１の導電層１と第２の導電層３とが容量結合するように構成されている。第２の導電層３は、誘電体膜２を介して、第１の導電層１の表面１ａ及び裏面１ｂをそれぞれ覆うように形成されており、全体として電気的に一体接続されている。
各キャパシタ部４１において、各第１の導電層１には、各電極パッド５，６と異なる位置に複数の貫通孔１ｄが形成されており、誘電体膜２が各貫通孔１ｄの内壁面を覆うように形成されるとともに、第２の導電層３が誘電体膜２を介して各貫通孔１ｄの内壁面を覆うように形成される。この構成により、第２の導電層３が全体として電気的に一体接続される。
隣接するキャパシタ部４１間には接続電極２２が設けられている。隣接するキャパシタ部４１のうち、一方のキャパシタ部４１の第２の導電層３の裏面側部分と、他方のキャパシタ部４１の第２の導電層３の表面側部分とが接続電極２２により電気的に接続される。この構成により、キャパシタ積層体４０では、各キャパシタ部４１の第２の導電層３が全体として電気的に一体接続されたものとなる。キャパシタ積層体４０には、その全体を絶縁物で覆う保護層２３が形成されている。
キャパシタ積層体４０において、最表面部（図１２Ａ，図１２Ｂでは最下部）のキャパシタ部４１には、第１の導電層１の表面１ａ側において、第２の導電層３及び誘電体膜２を貫通して第１の導電層１の表面１ａを露出させる複数の開孔１１が形成されている。
最表面部のキャパシタ部４１には、第１の導電層１の表面１ａ側において、保護層２３（及び不図示のバリア層）の開孔１１に位置整合する部位に第１の導電層１の表面１ａを露出させる第１の接続孔１２が、保護層２３の隣接する開孔１１間の部位に第２の導電層３の表面を露出させる第２の接続孔１３がそれぞれ形成されている。そして、第１の接続孔１２を介して第１の導電層１と電気的に接続される第１の電極パッド５と、第２の接続孔１３を介して第２の導電層３と電気的に接続される第２の電極パッド６とが形成され、各電極パッド５，６上にハンダバンプ７が形成されて、固体電解コンデンサが構成される。ここで、各電極パッド５，６（及びハンダバンプ７）は、保護層２３の表面である同一平面上に、マトリクス状に配設されている。
また、最表面部を除く各キャパシタ部４１（図示の例では２層目及び３層目）では、各第１の導電層１の両端部にリード１Ａがそれぞれ設けられており、最端部の各電極パッド５，６に隣接して保護層２３の表面である同一平面上に配設された第３の電極パッド９と各第１の導電層１とが各リード１Ａを介して電気的に接続されている。第３の電極パッド９上にもハンダバンプ７が形成されている。
ここで、図１２Ａでは、電極パッド５，６のマトリクスにおける全行に共通するように保護層２３上でライン形状に延在する一対の第３の電極パッド９を配設し、構成の簡略化を図る場合を例示したが、例えば、電極パッド５，６のマトリクスにおける各行毎に一対の第３の電極パッドを配設するようにしても良い。
また、図１３Ａ〜図１３Ｃ（図１３Ａが平面図、図１３Ｂが図１３Ａの破線Ｉ−Ｉに沿った断面図、図１３Ｃが図１３Ａの破線ＩＩ−ＩＩに沿った断面図）に示すように、第３の電極パッド８の配設を省略し、最表面部を除く各キャパシタ部４１における各第１の導電層１の両端部に設けられた各リード１Ａを、保護層２３内で各端部毎にまとめて接続し（図示の例では、当該マトリクスにおける各行毎に各端部でまとめて接続し）、更なる構成の簡略化及びキャパシタ占有面積の縮小化を図るようにしても好適である。
本実施形態の固体電解コンデンサは、キャパシタ積層体３０において、最表面部のキャパシタ部３１では、第１の導電層１の表面１ａ側では多端子平面型の固体電解コンデンサ（コンデンサＡとする）として機能し、裏面１ｂ側では無端子平面型の固体電解コンデンサ（コンデンサＢとする）として機能する。そして、最表面部を除く各キャパシタ部３１では、表面１ａ側及び裏面１ｂ側の双方において、無端子平面型の固体電解コンデンサ（それぞれコンデンサＣとする）として機能することになる。この構成を採ることにより、インダクタンスの増加を抑えつつ、同じ占有面積で第１の実施形態による固体電解コンデンサのキャパシタ積層数倍以上（図示の例では３倍以上）の容量を得ることができる。これは、通常の陽極層の片面のみを容量結合に利用する固体電解コンデンサとの比較では、キャパシタ積層数×２倍以上（図示の例では６倍以上）の大容量となる。
ここで、各キャパシタ部４１において、各第２の導電層３における、当該第２の導電層３内を通る距離（「層内距離」と言う）を考える。第２の実施形態による固体電解コンデンサでは、各第２の導電層３において、その裏面１ｂ側の例えば中央部位から側面１ｃの部分を通って最も近い位置である端部の第２の電極パッド６に至るまでの層内距離は、キャパシタ面積が大きくなるほど長大化し、コンデンサＢとしてのインダクタンスが大きくなる。本例の固体電解コンデンサでは、第１の導電層１に複数の貫通孔１ｄが適宜形成されているため、裏面１ｂ側の部分と当該部分から最も近い位置にある第２の電極パッド６までの層内距離は、貫通孔１ｄを通る経路が形成されることにより極めて短くなり、インダクタンスが大幅に低減する。
本実施形態による固体電解コンデンサの周波数特性について、従来の陽極層の片面のみを容量結合に利用する多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサとを単純に並列接続したコンデンサとの比較に基いて調べてみた。その結果を図１４に示す。図１４のように、本実施形態による固体電解コンデンサでは、多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサに比べて、中間周波数における周波数特性が更に大幅に改善されていることが判る。これは、本実施形態による固体電解コンデンサでは、コンデンサＡ，Ｂ，Ｃにおいて陽極パッドである第２の電極パッド６が共通化されていることに加え、各キャパシタ部４１において貫通孔１ｄにより表裏面の第２の導電層３を接続することにより更にインダクタンスが低減したことに起因するものである。
このように、本実施形態によれば、更なるインダクタンスの低減を実現するも、陽極層の片面のみを容量結合に利用する場合と比較して、同じ占有面積で極めて大きい容量を得ることができる。
［固体電解コンデンサの製造方法］
以下、上記構成の固体電解コンデンサの製造方法について説明する。
図１５−１Ａ〜図１５−１Ｄ及び図１５−２Ａ〜図１５−２Ｄは、第２の実施形態の変形例による多端子平面型の固体電解コンデンサの製造方法について、工程順に示す概略断面図であり、図１５−１Ａ〜図１５−１Ｄが図１２Ａの破線Ｉ−Ｉに沿った断面に、図１５−２Ａ〜図１５−２Ｄが図１２Ａの破線ＩＩ−ＩＩに沿った断面にそれぞれ相当する。
なお本例では、図１１Ａ〜図１１Ｄの諸工程に、貫通孔１ｄの形成工程が加わる。貫通孔形成工程は、第１の実施形態の変形例と同様である。
以下、上記構成の固体電解コンデンサの製造方法について説明する。
図１５−１Ａ〜図１５−１Ｄ及び図１５−２Ａ〜図１５−２Ｄは、第２の実施形態の変形例による多端子平面型の固体電解コンデンサの製造方法について、工程順に示す概略断面図であり、図１５−１Ａ〜図１５−１Ｄが図１２Ａの破線Ｉ−Ｉに沿った断面に、図１５−２Ａ〜図１５−２Ｄが図１２Ａの破線ＩＩ−ＩＩに沿った断面にそれぞれ相当する。
なお本例では、図１１Ａ〜図１１Ｄの諸工程に、貫通孔１ｄの形成工程が加わる。貫通孔形成工程は、第１の実施形態の変形例と同様である。
本実施形態では、第２の実施形態の図１１Ａ，図１１Ｂと同様に、先ず図１５−１Ａ及び図１５−２Ａ、図１５−１Ｂ及び図１５−２Ｂの各工程を経る。
続いて、図１１Ｃ及び図１５−１Ｃ及び図１５−２Ｃに示すように、最表面部のキャパシタ部４１上に、電極パッドのないキャパシタ部４１を接続電極２２を介して複数（図示の例では２層）積層する。
詳細には、先ず、両端部にリード１Ａをそれぞれ有する第１の導電層１を用意し、レジストパターン２１を形成することなく、第１の実施形態の変形例における図６−１Ｂ及び図６−２Ｂと同様の工程を実行し、各キャパシタ部４１を形成する。
続いて、図１１Ｃ及び図１５−１Ｃ及び図１５−２Ｃに示すように、最表面部のキャパシタ部４１上に、電極パッドのないキャパシタ部４１を接続電極２２を介して複数（図示の例では２層）積層する。
詳細には、先ず、両端部にリード１Ａをそれぞれ有する第１の導電層１を用意し、レジストパターン２１を形成することなく、第１の実施形態の変形例における図６−１Ｂ及び図６−２Ｂと同様の工程を実行し、各キャパシタ部４１を形成する。
次に、最表面部のキャパシタ部４１上に、例えば銀ペーストからなる接続電極２２を介してキャパシタ部４１を接着固定し、同様にキャパシタ部４１上に接続電極２２を介してキャパシタ部４１を順次積層する。以上により、キャパシタ積層体４０が完成する。
続いて、図１１Ｄ及び図１５−１Ｄ及び図１５−２Ｄに示すように、リード１Ａの接続、保護膜２３の形成、及びハンダバンプ７の形成を行う。
詳細には、先ず、各キャパシタ部３１における第１の導電層１の各リード１Ａを適宜折り曲げ、プリント基板３２に配設された、当該リード１Ａに対応する第３の電極パッド８と例えばレーザ溶接により接続する。
なお、レーザ溶接の代わりに、スポット溶接、超音波ボンディング、又はハンダ接続等を用いても良い。
詳細には、先ず、各キャパシタ部３１における第１の導電層１の各リード１Ａを適宜折り曲げ、プリント基板３２に配設された、当該リード１Ａに対応する第３の電極パッド８と例えばレーザ溶接により接続する。
なお、レーザ溶接の代わりに、スポット溶接、超音波ボンディング、又はハンダ接続等を用いても良い。
次に、例えばモールド樹脂を用いて、キャパシタ積層体４０及び各リード１Ａを覆うように保護膜２３を形成する。ここで、モールド樹脂の代わりに、メタルキャップにより封止するようにしても良い。
そして、各電極パッド５〜７の円板上にハンダバンプ７を形成する。
しかる後、例えば全面に耐水性バリア膜として例えばＳｉＯ２膜を形成し、多端子平面型の固体電解コンデンサを完成させる。
そして、各電極パッド５〜７の円板上にハンダバンプ７を形成する。
しかる後、例えば全面に耐水性バリア膜として例えばＳｉＯ２膜を形成し、多端子平面型の固体電解コンデンサを完成させる。
ここで、耐水性バリア膜としては、ＳｉＯ２膜の代わりにＳｉ３Ｎ４膜、Ａｌ２Ｏ３膜、ダイヤモンドライクカーボン（ＤＬＣ）膜等も適用できる。また、使用方法によっては耐水性バリア膜を形成しなくても良い場合もある。
上記のようにして形成した、例えば１２ｍｍ角の固体電解コンデンサを、電気特性評価用の基板にハンダバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、以下の特性を得た。
静電容量：１０００μＦ
ＥＳＲ ：０．２ｍΩ
ＥＳＬ ：１ｐＨ
静電容量：１０００μＦ
ＥＳＲ ：０．２ｍΩ
ＥＳＬ ：１ｐＨ
この評価対象とした固体電解コンデンサのインピーダンス特性を示した図が図１４となる。従来の陽極層の片面のみを容量結合に利用する多端子平面型の固体電解コンデンサ、及び多端子平面型の固体電解コンデンサと無端子平面型の固体電解コンデンサとを単純に並列接続したコンデンサに比べて、極めて大きな容量が得られているとともに、１００ｋＨｚ〜１０ＭＨｚにかけてのインピーダンスが低くなっており、より広い周波数帯域で低インピーダンスを確保できることが判る。
本発明によれば、インダクタンスを増加させることなく、更なる大容量を得ることを可能とする信頼性の高い平面状の固体電解コンデンサが実現する。
Claims (5)
- 弁金属からなる第１の導電層と、
前記第１の導電層の少なくとも表面及び裏面を覆い、電気的に一体化されてなる第２の導電層と、
前記第１の導電層が陽極酸化されてなり、前記第１の導電層と前記第２の導電層との間に設けられた誘電体膜と、
前記第１の導電層の表面側における同一平面上に形成された、前記第１の導電層と電気的に導通する複数の第１の電極パッド及び前記第２の導電層と電気的に導通する複数の第２の電極パッドと
を含み、
前記第１の導電層、前記誘電体膜及び前記第２の導電層を含む積層体が複数積層されており、
複数の前記積層体のうち、最表面部に位置する前記積層体に前記第１の電極パッドが接続形成されるとともに、隣接する前記積層体の前記第２の導電層同士が電気的に接続されており、
複数の前記積層体のうち、前記最表面部に位置する前記積層体以外の前記積層体において、前記各第１の導電層の端部が、前記第１の電極パッド及び前記第２の電極パッドと同一平面上に設けられた第３の電極パッドと一体接続されてなることを特徴とする固体電解コンデンサ。 - 前記各積層体の前記第２の導電層は、前記第１の導電層をその表面、一部の側面及び裏面にかけて覆うように一体形成されてなることを特徴とする請求項１に記載の固体電解コンデンサ。
- 前記各積層体の前記第１の導電層に貫通孔が形成されており、前記貫通孔の内壁面を介して前記第２の導電層が一体形成されていることを特徴とする請求項１に記載の固体電解コンデンサ。
- 前記各第１の導電層の端部から延在する接続体が設けられており、
前記各接続体とそれぞれ接続されるように、複数の前記第３の電極パッドが設けられていることを特徴とする請求項１に記載の固体電解コンデンサ。 - 前記各第１の導電層の端部から延在する接続体が複数設けられており、
前記各接続体が一体接続されるように、ライン形状の前記第３の電極パッドが設けられていることを特徴とする請求項１に記載の固体電解コンデンサ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2007/055265 WO2008126181A1 (ja) | 2007-03-15 | 2007-03-15 | 固体電解コンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008126181A1 JPWO2008126181A1 (ja) | 2010-07-22 |
| JP4899114B2 true JP4899114B2 (ja) | 2012-03-21 |
Family
ID=39863365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009508732A Expired - Fee Related JP4899114B2 (ja) | 2007-03-15 | 2007-03-15 | 固体電解コンデンサ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4899114B2 (ja) |
| WO (1) | WO2008126181A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4952456B2 (ja) * | 2007-09-07 | 2012-06-13 | 日本ケミコン株式会社 | 固体電解コンデンサの実装基板への接続構造 |
| JP2009065059A (ja) * | 2007-09-07 | 2009-03-26 | Nippon Chemicon Corp | 固体電解コンデンサおよび固体電解コンデンサの実装基板への接続構造 |
| JP5428471B2 (ja) * | 2009-03-31 | 2014-02-26 | 日本ケミコン株式会社 | 固体電解コンデンサ及びその製造方法 |
| JP5428472B2 (ja) * | 2009-03-31 | 2014-02-26 | 日本ケミコン株式会社 | 固体電解コンデンサの製造方法 |
| WO2020179170A1 (ja) * | 2019-03-05 | 2020-09-10 | 株式会社村田製作所 | 電解コンデンサ |
| CN115039190B (zh) * | 2020-03-24 | 2023-08-25 | 株式会社村田制作所 | 电容器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3047024B2 (ja) * | 1990-09-10 | 2000-05-29 | ルビコン株式会社 | 固体電解コンデンサ |
| JP2002289470A (ja) * | 2001-03-26 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 固体電解コンデンサ及びその製造方法 |
| JP2002289469A (ja) * | 2001-03-26 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 固体電解コンデンサ及びその製造方法 |
| JP2003297690A (ja) * | 2002-03-28 | 2003-10-17 | Seiko Epson Corp | 固体電解コンデンサ、固体電解コンデンサ内蔵型配線基板、電子機器、および固体電解コンデンサの製造方法 |
| JP4450378B2 (ja) * | 2004-10-27 | 2010-04-14 | Ｎｅｃトーキン株式会社 | 表面実装型コンデンサ及びその製造方法 |
-
2007
- 2007-03-15 WO PCT/JP2007/055265 patent/WO2008126181A1/ja active Application Filing
- 2007-03-15 JP JP2009508732A patent/JP4899114B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008126181A1 (ja) | 2008-10-23 |
| JPWO2008126181A1 (ja) | 2010-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5374814B2 (ja) | キャパシタ内蔵型配線基板およびその製造方法 | |
| KR100534966B1 (ko) | 인쇄 배선판 및 그 제조방법 및 반도체 장치 | |
| JP4899114B2 (ja) | 固体電解コンデンサ | |
| JP2006324555A (ja) | 積層型コンデンサ及びその製造方法 | |
| US8014129B2 (en) | Stacked solid electrolytic capacitor | |
| JP4084391B2 (ja) | 固体電解コンデンサ | |
| KR101641574B1 (ko) | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| US11276528B2 (en) | Electronic component | |
| JP4743896B2 (ja) | 固体電解コンデンサ | |
| JP5211777B2 (ja) | 電解キャパシタ及びその製造方法並びに配線基板 | |
| JP2002237431A (ja) | 固体電解コンデンサ及びその製造方法 | |
| US11728095B2 (en) | Electronic component | |
| JP4910747B2 (ja) | キャパシタの製造方法 | |
| JP2002353073A (ja) | 回路モジュール | |
| JP4276774B2 (ja) | チップ状固体電解コンデンサ | |
| JP5017164B2 (ja) | 固体電解コンデンサ | |
| JP2008021774A (ja) | チップ形固体電解コンデンサ及びその製造方法 | |
| US20140071591A1 (en) | Decoupling device with three-dimensional lead frame and fabricating method thereof | |
| JP4688704B2 (ja) | ヒューズ内蔵型固体電解コンデンサ | |
| JP5954404B2 (ja) | 固体電解コンデンサ | |
| JP5279019B2 (ja) | 固体電解コンデンサ | |
| CN111095452A (zh) | 固体电解电容器及其制造方法 | |
| JP2003297702A (ja) | 固体電解コンデンサ及びその製造方法 | |
| KR100835086B1 (ko) | 박막 캐패시터 제조방법, 및 박막 캐패시터 내장형인쇄회로기판의 제조방법 | |
| JP2022075474A (ja) | 積層型キャパシタ及びその実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |