JP5360756B2 - 有機電界発光表示装置及びその製造方法 - Google Patents
有機電界発光表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP5360756B2 JP5360756B2 JP2009033777A JP2009033777A JP5360756B2 JP 5360756 B2 JP5360756 B2 JP 5360756B2 JP 2009033777 A JP2009033777 A JP 2009033777A JP 2009033777 A JP2009033777 A JP 2009033777A JP 5360756 B2 JP5360756 B2 JP 5360756B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- area
- layer
- gate
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 59
- 229920005591 polysilicon Polymers 0.000 claims description 59
- 239000010409 thin film Substances 0.000 claims description 41
- 239000003990 capacitor Substances 0.000 claims description 37
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 19
- 239000002210 silicon-based material Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005499 laser crystallization Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000027756 respiratory electron transport chain Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000862 absorption spectrum Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、表示装置及びその製造方法に関し、特に、有機電界発光表示装置及びその製造方法に関するものである。
近年来、アクティブマトリックス式（ａｃｔｉｖｅ−ｍａｔｒｉｘ）のフラットパネルディスプレー（ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ）の需要が絶えずに増加されたため、アクティブマトリックス式のフラットパネルディスプレー装置に用いられる薄膜トランジスタ（ＴＦＴ）の製造技術が急速に必要とされる。従来の薄膜トランジスタの製造技術は、ガラス基板上に形成された非晶質シリコン層を採用し、薄膜トランジスタのチャネル層とする。
非晶質シリコン材料は、ポリシリコン材料と比べ、結晶粒（ｇｒａｉｎ）が小さく、且つ排列が不規則であるため、電子移動能力の低下を招き、薄膜トランジスタの効果もつれて低くなる。通常、電子がポリシリコン層での移動能力は非晶質シリコン層の１００倍以上である。半導体製造技術において、ポリシリコン層は、通常、低圧化学気相堆積（ＬＰＣＶＤ）と９００℃のアニールによって形成される。しかしながら、このような方式は、フラットパネルディスプレーの技術に用いることができず、ガラスが耐えられる温度は、６５０度だけである。よって、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙｓｉｌｉｃｏｎ，ＬＴＰＳ）技術は、新興技術となり、フラットパネルディスプレーの薄膜トランジスタに用いられる製造である。ＬＴＰＳの技術を用いて、画素を有するガラス基板上の駆動回路を統合することができ、それによって、製造コストを下げる。
現行に使用される低温ポリシリコンのプロセスで、主に、エキシマレーザアニール（ｅｘｃｉｍｅｒ ｌａｓｅｒ ａｎｎｅａｌ）結晶技術を用いて、非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）をポリシリコン(ｐｏｌｙｓｉｌｉｏｎ)に変換させる。しかしながら、現行に使用されるエキシマレーザアニールプロセスは、主に、レーザビームシステム（ｌａｓｅｒ ｂｅａｍ ｓｙｓｔｅｍ）であり、レーザエネルギーの変動は、ポリシリコン内部の結晶状況を直接影響することができ、後の薄膜トランジスタのしきい値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）及び有機電界発光表示装置を駆動する電流表現にも直接影響して、有機電界発光表示装置に影像不均一（ｉｍａｇｅ ｍｕｒａ）の現象を引起こす、有機電界発光表示装置の表示品質（ｄｉｓｐｌａｙ ｑｕａｌｉｔｙ）を厳重に影響する。この問題に対して、今、研究ですでに示されているのは、非レーザ結晶化（ｎｏｎ-ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）の技術によって、結晶粒が比較的に均一な微結晶シリコン（ｍｉｃｒｏ-ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ）を形成することができる。しかしながら、微結晶シリコンの結晶粒がポリシリコンに相対して比較的に小さいことから、ポリシリコンより比較的に低い電子移動率（ｍｏｂｉｌｉｔｙ）を有する。
注意すべきことは、アクティブマトリックス式有機発光表示装置（ａｃｔｉｖｅ−ｍａｔｒｉｘ ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ，ＡＭＯＬＥＤ）の中で、画素エリアの駆動素子の電気特性は、画素エリアのスイッチ素子と異なる。例えば、駆動素子のしきい値電圧の概ねは、一致する必要があり、しかし、画素エリアの中で有機発光ダイオードのスイッチ素子について言えば、比較的小さいなしきい値電圧が必要になり、省エネルギー及び有機発光ダイオードの寿命を延長する効果に達する。言替えれば、微結晶シリコンは、比較的に均一な結晶粒を有していることから、画素エリアの駆動素子にし、前記の影像不均一な現象を改善することができ、ポリシリコンの比較的高い電子移動率を有する特性は、画素エリアのスイッチ素子に適合し、比較的に小さなしきい値電圧を発生させる。
しかしながら、微結晶シリコンの電子移動率が相対的に低いことから、非レーザ結晶化技術から形成された微結晶シリコン材料とレーザ結晶化技術から形成されたポリシリコンが結合し、駆動素子とスイッチ素子が同時に必要とされる電気特性を有する薄膜トランジスタを製造するのは難しい。
よって、前記の問題を解決するために、有機電界発光表示装置に適合した低温ポリシリコン薄膜トランジスタ及びその製造方法を発展し、アクティブ式有機電界発光ダイオードプロセス技術上の研究の重点の一つである。
本発明の目的は、有機電界発光表示装置及びその製造方法を提供することにある。
本発明は、基板を含む有機電界発光表示装置であって、第一制御エリアと第二制御エリアを含む基板、前記第一制御エリア上に位置するポリシリコンアクティブ層、前記ポリシリコンアクティブ層内に位置する第一導電型ソース／ドレインエリア、前記ポリシリコンアクティブ層上に位置し、第一ゲート誘電体層とする第一誘電体層、前記ポリシリコンアクティブ層と前記第二制御エリア上にそれぞれ位置する第一ゲートと第二ゲート、前記第一ゲートと前記第二ゲート上に位置し、第二ゲート誘電体層とする第二誘電体層、前記第二ゲートの上に位置する微結晶シリコンアクティブ層、及び前記微結晶シリコンアクティブ層内に位置する第二導電型ソース／ドレインエリアを含み、前記第一ゲートと前記第一導電型ソース／ドレインエリアがスイッチ素子として機能する第一導電型薄膜トランジスタを構成し、前記第二ゲート及び前記第二導電型ソース／ドレインエリアは駆動素子として機能する第二導電型薄膜トランジスタを構成する有機電界発光表示装置を提供する。
また、本発明は、有機電界発光表示装置の製造方法を提供する。有機電界発光表示装置の製造方法は、第一制御エリアと第二制御エリアを含む基板を提供するステップ、前記第一制御エリア上にポリシリコンアクティブ層を形成するステップ、前記ポリシリコンアクティブ層内に第一型ソース／ドレインエリアを形成するステップ、第一ゲート誘電体層とし、前記ポリシリコンアクティブ層上に第一誘電体層を形成するステップ、前記第一誘電体層上にゲート導電層を形成するステップ、前記ポリシリコンアクティブ層と前記第二制御エリア上にそれぞれ位置し、前記第一型ソース／ドレインエリアと第一型薄膜トランジスタを構成し、スイッチ素子とし、前記ゲート導電層をパターン化し、第一ゲートと第二ゲートを形成するステップ、第二ゲート誘電体層とし、前記第一ゲートと前記第二ゲート上に第二誘電体層を形成するステップ、前記第二ゲートの上に微結晶シリコンアクティブ層を形成するステップ、及び前記第二ゲートと第二型薄膜トランジスタを構成し、駆動素子とし、前記微結晶シリコンアクティブ層内に前記第二型ソース／ドレインエリアを形成するステップを含む。
本発明は、有機電界発光表示装置を提供する。有機電界発光表示装置は、第一制御エリアと第二制御エリアを含む基板、及び前記第一制御エリアと前記第二制御エリアにそれぞれ位置するスイッチ素子と駆動素子を含み、前記スイッチ素子は、ポリシリコンアクティブ層を有し、且つ前記駆動素子は、微結晶シリコンアクティブ層を有する。
本発明の有機電界発光表示装置及びその製造方法によれば、従来ポリシリコン材料がレーザアニールプロセス後に発生しうる不均一な結晶粒を減らし、影像不均一な現象を改善することができ、且つ、コンデンサは、並列となることができることから、コンデンサのキャパシタンス値を上げることができ、或いは並列のコンデンサの占有面積を下げることによって、従来コンデンサと同じのキャパシタンス値を形成し、画素の開口率を上げることができる。また、光感知層は、前記微結晶シリコン材料から組成され、微結晶シリコン材料は、ポリシリコンより比較的広い吸収のスペクトルを有している。よって、微結晶シリコン光感知層を用いれば、従来のポリシリコン光感知層に代わることができる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
図１〜図１０は、本発明の好ましい実施例の製造プロセスの断面図である。
以下は、各図面、及び本発明の好ましい実施例の製造プロセスによって、例示説明する。本発明の各実施例において、同じ素子には同じ符号によって説明がされる。
以下は、各図面、及び本発明の好ましい実施例の製造プロセスによって、例示説明する。本発明の各実施例において、同じ素子には同じ符号によって説明がされる。
図１を参照下さい。基板３０２を提供する。基板３０２は、第一制御エリア３０４、第二制御エリア３０５、感知エリア３０６と、コンデンサ３０８を含む。まず、基板３０２上に緩衝層３１０を形成し、緩衝層３１０は、酸化ケイ素、或いはシリコン窒化物から組成することができる。好ましい実施例において、緩衝層３１０は、酸化ケイ素、或いはシリコン窒化物のスタック層であり、その厚みは、例えば、シリコン窒化物の約３５０〜６５０Åであり、酸化ケイ素は、約１０００〜１６００Åである。
続いて、緩衝層３１０上に第一導電層（図に図示しない）を形成し、第一導電層はポリシリコンから組成され、例えば、導電層は、まず化学気相堆積方法で非晶質シリコンを堆積し、エキシマレーザアニールプロセスでポリシリコンに変換する。第一導電層は、従来のリソグラフィーとエッチング方法によって基板３０２の第一制御エリアの上方に配置されるポリシリコンアクティブ層３１２とポリシリコンアクティブ層３１４に定義し、且つ基板３０２のコンデンサ３０８上に配置される第一電極３１８を定義する。前記の非晶質シリコンを、エキシマレーザによってアニールし、ポリシリコンアクティブ層３１２、ポリシリコンアクティブ層３１４と第一電極３１８を、比較的高い電子伝送速度を有するポリシリコンに変換する。
続いて、図２に示されるように、フォトレジスト層３２０によって、ポリシリコンアクティブ層３１４、第二制御エリア３０５と感知エリア３０６をそれぞれ覆い、ポリシリコンアクティブ層３１２と第一電極３１８に対してチャンネルドーピングステップ（ｃｈａｎｎｅｌ ｄｏｐｉｎｇ）を行い、好ましい実施例において、ドーピングステップは、Ｂ+イオンをドーバントすることができ、ドーバント量は、１ｘ１０13ｉｏｎｓ／ｃｍ2以下である。前記チャンネルドーピングステップは、選択性なステップである。続いて、前記フォトレジスト層３２０を取除く。
図３を参照して下さい。もう一つのフォトレジスト層３３０を形成して、ポリシリコンアクティブ層３１２の予め定められたチャネル領域、ポリシリコンアクティブ層３１４、第二制御エリアと感知エリア３０６を覆い、続いて、Ｎ+イオン３２１をポリシリコンアクティブ層３１２に植付け、Ｎ型薄膜トランジスタのソース３３２、ドレイン３３４と植付けられていないチャネル領域３２２を形成し、且つＮ+イオン３２１を第一電極３１８に同時に植付け、植付け後に、第一電極３１８は、Ｎ型を形成することができる。好ましい実施例において、ドーピングステップはリンを植付けることができ、１ｘ１０14〜１ｘ
１０16ｉｏｎｓ／ｃｍ2である。
１０16ｉｏｎｓ／ｃｍ2である。
図４を参照下さい。前記フォトレジスト層３３０を取除き、且つブランケット式で第一誘電体層３４０を第一制御エリア３０４のポリシリコンアクティブ層３１２とポリシリコンアクティブ層３１４上、第二制御エリア３０５上、感知エリア３０６上と、コンデンサ３０８の第一電極３１８上に堆積する。第一誘電体層３４０は、酸化ケイ素、シリコン窒化物、酸窒化ケイ素、その組合わせ、或いは、スタック層である。よって、コンデンサ３０８の第一電極３１８上の第一誘電体層３４０は、コンデンサ誘電体層である。
図５を参照下さい。ブランケット式でゲート導電層（図に図示しない）を前記第一誘電体層３４０上に堆積する。ゲート導電層は、ドーブのポリシリコン、或いは金属であり、好ましい実施例において、ゲート導電層の厚みは、約１５００〜２５００Åの金属材料である。
従来のリソグラフィーとエッチング方法で前記ゲート導電層に対してパターン化を行い、ポリシリコンアクティブ層３１２の上方にゲート３４２を形成し、ポリシリコンアクティブ層３１４の上方にゲート３４４を形成し、第二制御エリア３０５の上方にゲート３４６を形成し、感知エリア３０６上方に遮光金属３４８を形成し、及び第一誘電体層３４０の上方に第二電極３４９を形成する。ポリシリコンアクティブ層３１２上方に位置するゲート３４２の幅は、チャネル領域３２２の幅より小さい。続いて、ポリシリコンアクティブ層３１２に対して、低濃度ドーブを行い、例えば、イオンの植付け方法によって、前記Ｎ型薄膜トランジスタのポリシリコンアクティブ層３１２のチャネル領域３２２の両側に低濃度ドーブソース／ドレインエリア３５０（ｌｉｇｈｔ ｄｏｐｅｄ ｄｒａｉｎ，ＬＤＤ）を形成する。
図６を参照下さい。ブランケット式で第二誘電体層３５２を第一制御エリア３０４、第二制御エリア３０５と、感知エリア３０６の第一誘電体層３４０と、コンデンサ３０８の第二電極３４９上に堆積し、第二誘電体層３５２は、第一制御エリア３０４、第二制御エリア３０５と、感知エリア３０６において、第二ゲート誘電体層にすることができ、第二誘電体層３５２がコンデンサ３０８において、コンデンサ誘電体層とすることができる。
一般的に言えば、第二誘電体層３５２は、製品の必要、或いは製造規格によって、組成と厚みを決定することができ、例えば、第二誘電体層３５２は、酸化ケイ素、シリコン窒化物、酸窒化ケイ素、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、スピンオンガラス（ｓｐｉｎ-ｏｎ-ｇｌａｓｓ，ＳＯＧ）、フッ化物ドープのケイ酸ガラス（ＦＳＧ）、或いはその他の材料から組成する。この実施例では、第二誘電体層３５２は酸化ケイ素であり、その厚みは、約１５００〜２５００Åである。もう一つの実施例では、第二誘電体層３５２は、シリコン窒化物であり、その厚みは、約２５００〜３５００Åである。
図６を再度参照下さい。ブランケット式で第二導電層４５４を第二誘電体層３５２上に堆積し、第二導電層４５４は、微結晶シリコン（ｍｉｃｒｏ−ｃｒｙｓｔａｌ ｓｉｌｉｃｏｎ）材料から組成される。実施例では、第二導電層４５４は、化学気相堆積法（ＣＶＤ）、プラズマ化学気相堆積法（ＰＥＣＶＤ）、熱酸化法、或いはその他の適当な技術によって形成することができる。また、前記第一導電層のポリシリコンの結晶粒は、第二導電層４５４の微結晶の結晶粒より大きい。
図７を参照下さい。従来のリソグラフィーとエッチング方法によって、第二導電層４５４をパターン化し、第一制御エリア３０４上の第二導電層４５４を取除き、且つ、前記第二導電層４５４は、前記ゲート３４６、遮光金属３４８と、第二電極３４９の第二誘電体層３５２上にそれぞれ対応する微結晶シリコンアクティブ層３５４、光感知層３５５と、第三電極３５６に定義する。よって、コンデンサ３０８の中の前記第一電極３１８、第一誘電体層３４０と、第二電極３４９が第一記憶コンデンサ３６８を構成する。第二電極３４９、第二誘電体層３５２と第三電極３５６が第二記憶コンデンサ３６９を構成する。注意すべきことは、コンデンサ３０８の第一記憶コンデンサ３６８と第二記憶コンデンサ３６９は、互いに積重ね、電気的に並列のコンデンサ４２０を構成することができる。このコンデンサ４２０は、後の光感知器と後の駆動素子のＰ型薄膜トランジスタに接続される。
続いて、図８に示されるように、フォトレジスト３６１によって、第一制御エリア３０４、第二制御エリア３０５と、一部の光感知層３５５をそれぞれ覆い、Ｎ+イオン３９２を光感知層３５５と第三電極３５６に植付け、光感知ダイオードのＮ+領域エリア３７５、本質エリア３５８と、Ｎ+イオンの第三電極３５６エリアを形成する。
図９を参照下さい。前記フォトレジスト３６１を取除き、且つパターン化フォトレジスト層３６２を形成して、ポリシリコンアクティブ層３１２、微結晶シリコンアクティブ層３５４の予め定められたチャネル領域、光感知層３５５の本質エリア３５８と、Ｎ＋領域エリア３７５、及びコンデンサ３０８をそれぞれ覆う。また、イオンをＰ+イオン３９３に植付け、第一制御エリア３０４のポリシリコンアクティブ層３１４によって、Ｐ型薄膜トランジスタのソース３４３、ドレイン３４５を形成する。ゲート３４４に覆われたエリアは、チャネル領域３２４を形成し、微結晶シリコンアクティブ層３５４にイオンをドーブし、ソース３６３、ドレイン３６５と非ドーブのチャネル領域３６４を形成する。また、光感知層３５５の本質エリア３５８の側にもう一つのＰ+領域エリア３７７を形成する。
図１０を参照下さい。前記フォトレジスト層３６２を取除いたため、第一制御エリア３０４にポリシリコンアクティブ層３１２を有するＮ型薄膜トランジスタ３８０とポリシリコンアクティブ層３１４を有するＰ型薄膜トランジスタ３９０を形成する。第二制御エリア３０５は、微結晶シリコンアクティブ層３５４を有するＰ型薄膜トランジスタ４００を形成し、且つ、感知エリア３０６に光感知層３５５を有する光感知器４１０を形成する。Ｎ型薄膜トランジスタ３８０とＰ型薄膜トランジスタ３９０をスイッチ素子にし、Ｐ型薄膜トランジスタ４００を駆動素子にする。
Ｎ型薄膜トランジスタ３８０とＰ型薄膜トランジスタ３９０は、トップゲート構造であり、Ｐ型薄膜トランジスタ４００は、ボトムゲート構造である。また、好ましい実施例では、実質方法と実質材料が相同の前記Ｎ型薄膜トランジスタ３８０とＰ型薄膜トランジスタ３９０によって、基板３０２の非表示エリア上にＮ型薄膜トランジスタとＰ型薄膜トランジスタを形成することができ、外部駆動素子にさせる（図に図示しない）。
注意すべきことは、前記ポリシリコンアクティブ層３１２、ポリシリコンアクティブ層３１４は、ポリシリコン材料から組成され、前記微結晶シリコンアクティブ層３５４、光感知層３５５と、第三電極３５６は、微結晶シリコン材料から組成される。Ｐ型薄膜トランジスタ４００の微結晶シリコンアクティブ層３５４は、比較的均一な結晶粒径を有する微結晶シリコン材料から組成される。よって、前記ソース３６３とドレイン３６５の伝送キャリアがこの微結晶シリコンアクティブ層３５４を通過する時、そのキャリアは、同様な移動速度を有している。言換えれば、微結晶シリコンアクティブ層３５４によって、この表示エリアのＰ型薄膜トランジスタ４００は、従来ポリシリコン材料がレーザアニールプロセス後に発生しうる不均一な結晶粒を減らし、影像不均一（image mura）の現象を改善することができる。
また、前記の実施例の他に、いくつかの長所を有し、例えば、コンデンサ４２０は、並列となることができることから、コンデンサのキャパシタンス値を上げることができ、或いは並列のコンデンサ４２０の占有面積を下げることによって、従来コンデンサと同じのキャパシタンス値を形成し、画素の開口率を上げることができる。
前記光感知層３５５は、前記微結晶シリコン材料から組成され、微結晶シリコン材料は、ポリシリコンより比較的広い吸収のスペクトルを有している。よって、微結晶シリコン光感知層３５５を用いれば、従来のポリシリコン光感知層に代わることができる。
図１１を参照下さい。本発明の有機電界発光表示装置の電子装置の配置図である。一般的に、電子装置８００は、入力ユニット６００と有機電界発光表示装置７００を含み、且つ入力ユニット６００と有機電界発光表示装置７００が接続され、信号を有機電界発光表示装置７００に入力され、有機電界発光表示装置７００に影像を表示させる。電子装置８００は、携帯電話、デジタルカメラ、パーソナルデジタルアシスタント（ＰＤＡ）、ノート型コンピューター、デスクトップコンピューター、テレビジョン、グローバルポジショニングシステム（ＧＰＳ）、カーディスプレー（ｃａｒ ｄｉｓｐｌａｙ）、航空用ディスプレー、デジタルフォトフレーム（Ｄｉｇｉｔａｌ Ｐｈｏｔｏ Ｆｒａｍｅ）、携帯式ＤＶＤプレーヤーである。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
３０２ 基板
３０４ 第一制御エリア
３０５ 第二制御エリア
３０６ 感知エリア
３０８ コンデンサ
３１０ 緩衝層
３１２ ポリシリコンアクティブ層
３１４ ポリシリコンアクティブ層
３１８ 第一電極
３２０、３６１ フォトレジスト層
３２１、３９２〜Ｎ+ イオン
３３２、３４３、３６３、３７３ ソース
３３４、３４５、３６５ ドレイン
３２２、３２４、３６４ チャネル領域
３４０ 第一誘電体層
３４２ ゲート
３４４ ゲート
３４６ ゲート
３４８ 遮光金属
３４９ 第二電極
３５０ 低濃度ドーブソース／ドレインエリア
３５２ 第二誘電体層
３５４ 微結晶シリコンアクティブ層
３５５ 光感知層
３５８ 本質エリア
３７５ Ｎ＋領域エリア
３７７ Ｐ＋領域エリア
３５６ 第三電極
３６２ パターン化フォトレジスト層
３６８ 第一記憶コンデンサ
３６９ 第二記憶コンデンサ
３８０ Ｎ型薄膜トランジスタ
３９０ Ｐ型薄膜トランジスタ
４００ Ｐ型薄膜トランジスタ
４１０ 光感知器
４２０ コンデンサ
４５４ 第二導電層
３０４ 第一制御エリア
３０５ 第二制御エリア
３０６ 感知エリア
３０８ コンデンサ
３１０ 緩衝層
３１２ ポリシリコンアクティブ層
３１４ ポリシリコンアクティブ層
３１８ 第一電極
３２０、３６１ フォトレジスト層
３２１、３９２〜Ｎ+ イオン
３３２、３４３、３６３、３７３ ソース
３３４、３４５、３６５ ドレイン
３２２、３２４、３６４ チャネル領域
３４０ 第一誘電体層
３４２ ゲート
３４４ ゲート
３４６ ゲート
３４８ 遮光金属
３４９ 第二電極
３５０ 低濃度ドーブソース／ドレインエリア
３５２ 第二誘電体層
３５４ 微結晶シリコンアクティブ層
３５５ 光感知層
３５８ 本質エリア
３７５ Ｎ＋領域エリア
３７７ Ｐ＋領域エリア
３５６ 第三電極
３６２ パターン化フォトレジスト層
３６８ 第一記憶コンデンサ
３６９ 第二記憶コンデンサ
３８０ Ｎ型薄膜トランジスタ
３９０ Ｐ型薄膜トランジスタ
４００ Ｐ型薄膜トランジスタ
４１０ 光感知器
４２０ コンデンサ
４５４ 第二導電層
Claims (10)
- 第一制御エリアと第二制御エリアを含む基板、
前記第一制御エリア上に位置するポリシリコンアクティブ層、
前記ポリシリコンアクティブ層内に位置する第一導電型ソース／ドレインエリア、
前記ポリシリコンアクティブ層上に位置し、第一ゲート誘電体層とする第一誘電体層、
前記ポリシリコンアクティブ層と前記第二制御エリア上にそれぞれ位置する第一ゲートと第二ゲート、
前記第一ゲートと前記第二ゲート上に位置し、第二ゲート誘電体層とする第二誘電体層、
前記第二ゲートの上に位置する微結晶シリコンアクティブ層、及び
前記微結晶シリコンアクティブ層内に位置する第二導電型ソース／ドレインエリアを含み、
前記第一ゲートと前記第一導電型ソース／ドレインエリアがスイッチ素子として機能する第一導電型薄膜トランジスタを構成し、前記第二ゲート及び前記第二導電型ソース／ドレインエリアは駆動素子として機能する第二導電型薄膜トランジスタを構成する有機電界発光表示装置。 - 前記基板は、感知エリアを更に含み、前記感知エリアは、
前記基板上に位置する遮光金属層、及び
前記遮光金属層上に位置する光感知層を含み、前記第二誘電体層が前記感知エリアに延伸し、前記遮光金属層と光感知層の間に位置する請求項１に記載の有機電界発光表示装置。 - 前記光感知層は、微結晶シリコン材料から構成される請求項２に記載の有機電界発光表示装置。
- 前記基板は、コンデンサエリアを更に含み、前記コンデンサエリアは、
前記基板上に位置する第一電極、及び
前記第一電極に位置する第二電極を含み、前記第一誘電体層が前記コンデンサエリアに延伸し、前記第一電極と前記第二電極の間に位置し、且つ、前記第一誘電体層と前記第一電極および前記第二電極が第一記憶コンデンサを構成する請求項１に記載の有機電界発光表示装置。 - 前記第二電極上に位置する第三電極を更に含み、前記第二誘電体層が前記コンデンサエリアに延伸し、前記第二電極と前記第三電極の間に位置し、且つ、前記第二誘電体層と前記第二電極及び前記第三電極が前記第二記憶コンデンサを構成する請求項４に記載の有機電界発光表示装置。
- 前記第一記憶コンデンサと前記第二記憶コンデンサは並列である請求項５に記載の有機電界発光表示装置。
- 前記第一型薄膜トランジスタは、Ｎ型薄膜トランジスタであり、前記第二型薄膜トランジスタは、Ｐ型薄膜トランジスタである請求項１に記載の有機電界発光表示装置。
- 前記基板は、外部駆動素子を更に含み、且つ前記外部駆動素子は少なくとも一つの薄膜トランジスタを含む請求項１に記載の有機電界発光表示装置。
- 請求項１に記載の有機電界発光表示装置であって、及び
前記有機電界発光表示装置に接続され、信号を前記有機電界発光表示装置に入力し、前記有機電界発光表示装置に影像を表示させる入力ユニットを含む電子装置。 - 前記電子装置は、携帯電話、デジタルカメラ、パーソナルデジタルアシスタント、ノート型コンピューター、デスクトップコンピューター、テレビジョン、グローバルポジショニングシステム、カーディスプレー、航空用ディスプレー、デジタルフォトフレーム、携帯式ＤＶＤプレーヤーである請求項９に記載の電子装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097105862A TWI371223B (en) | 2008-02-20 | 2008-02-20 | Organic light emitting display device and fabrications thereof and electronic device |
| TW097105862 | 2008-02-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009199080A JP2009199080A (ja) | 2009-09-03 |
| JP5360756B2 true JP5360756B2 (ja) | 2013-12-04 |
Family
ID=40954469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009033777A Active JP5360756B2 (ja) | 2008-02-20 | 2009-02-17 | 有機電界発光表示装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8299471B2 (ja) |
| JP (1) | JP5360756B2 (ja) |
| TW (1) | TWI371223B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656233B (zh) * | 2008-08-22 | 2012-10-24 | 群康科技(深圳)有限公司 | 薄膜晶体管基板的制造方法 |
| US8803151B2 (en) * | 2010-04-16 | 2014-08-12 | Sharp Kabushiki Kaisha | Semiconductor device |
| JP5853614B2 (ja) * | 2011-11-10 | 2016-02-09 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| CN103295962A (zh) * | 2013-05-29 | 2013-09-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法，显示装置 |
| KR102235597B1 (ko) | 2014-02-19 | 2021-04-05 | 삼성디스플레이 주식회사 | 유기 발광 디스플레이 장치 및 이의 제조 방법 |
| KR102238994B1 (ko) * | 2014-07-17 | 2021-04-12 | 엘지디스플레이 주식회사 | 표시장치 |
| CN104538429B (zh) * | 2014-12-26 | 2019-07-02 | 深圳市华星光电技术有限公司 | Amoled背板的制作方法及其结构 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6351010B1 (en) * | 1998-09-22 | 2002-02-26 | Sony Corporation | Electrooptical device, substrate for driving electrooptical device and methods for making the same |
| JP4145495B2 (ja) * | 2000-01-11 | 2008-09-03 | 株式会社半導体エネルギー研究所 | 表示装置、コンピュータ、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、ゲーム機器、携帯情報端末、及び画像再生装置 |
| TW480727B (en) * | 2000-01-11 | 2002-03-21 | Semiconductor Energy Laboratro | Semiconductor display device |
| JP4116465B2 (ja) * | 2003-02-20 | 2008-07-09 | 株式会社日立製作所 | パネル型表示装置とその製造方法および製造装置 |
| KR100496300B1 (ko) * | 2003-04-02 | 2005-06-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터를 구비한 평판표시장치 |
| JP4112527B2 (ja) * | 2003-07-14 | 2008-07-02 | 株式会社半導体エネルギー研究所 | システムオンパネル型の発光装置の作製方法 |
| JP2005123571A (ja) * | 2003-09-22 | 2005-05-12 | Sanyo Electric Co Ltd | トランジスタ基板、表示装置及びそれらの製造方法 |
| US7915723B2 (en) * | 2004-01-29 | 2011-03-29 | Casio Computer Co., Ltd. | Transistor array, manufacturing method thereof and image processor |
| GB0406107D0 (en) * | 2004-03-17 | 2004-04-21 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
| JP4549889B2 (ja) * | 2004-05-24 | 2010-09-22 | 三星モバイルディスプレイ株式會社 | キャパシタ及びこれを利用する発光表示装置 |
| KR101209041B1 (ko) * | 2005-11-25 | 2012-12-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101277606B1 (ko) * | 2006-03-22 | 2013-06-21 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| US7397065B2 (en) * | 2006-05-02 | 2008-07-08 | Tpo Displays Corp. | Organic electroluminescent device and fabrication methods thereof |
| US20070262311A1 (en) * | 2006-05-11 | 2007-11-15 | Toppoly Optoelectronics Corp. | Flat panel display and fabrication method and thereof |
| KR101458899B1 (ko) * | 2007-03-28 | 2014-11-10 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
| US8187956B2 (en) * | 2007-12-03 | 2012-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film, thin film transistor having microcrystalline semiconductor film, and photoelectric conversion device having microcrystalline semiconductor film |
| KR20090078446A (ko) * | 2008-01-15 | 2009-07-20 | 삼성전자주식회사 | 유기 발광 장치 및 그 제조방법 |
-
2008
- 2008-02-20 TW TW097105862A patent/TWI371223B/zh not_active IP Right Cessation
-
2009
- 2009-01-27 US US12/322,039 patent/US8299471B2/en active Active
- 2009-02-17 JP JP2009033777A patent/JP5360756B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20090206737A1 (en) | 2009-08-20 |
| TWI371223B (en) | 2012-08-21 |
| TW200937996A (en) | 2009-09-01 |
| JP2009199080A (ja) | 2009-09-03 |
| US8299471B2 (en) | 2012-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183064B2 (en) | Thin film transistor devices for OLED displays and method for fabricating the same | |
| US7790526B2 (en) | System for displaying images and method for fabricating the same | |
| US10811445B2 (en) | Semiconductor device, method of manufacturing semiconductor device, and display unit | |
| JP5650879B2 (ja) | 画素と駆動領域の異なる電気特性を有する薄膜トランジスタデバイスを有するディスプレイ、およびその製造方法 | |
| US7649583B2 (en) | Semiconductor structure and fabricating method thereof for liquid crystal display device | |
| JP5360756B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
| US7612378B2 (en) | Semiconductor device with multiple impurity regions and image display apparatus | |
| US20130037815A1 (en) | Semiconductor device | |
| TWI430441B (zh) | 影像顯示系統及其製造方法 | |
| US8158985B2 (en) | Thin film transistor devices with different electrical characteristics and method for fabricating the same | |
| US8158986B2 (en) | System for display images and fabrication method thereof | |
| US11637152B2 (en) | Array substrate and method for manufacturing the same, and display device having photosensitive element, light emitting device and sensing transistor | |
| CN112366222A (zh) | 显示面板及其制作方法、显示装置 | |
| CN101789434B (zh) | 影像显示***及其制造方法 | |
| US8624255B2 (en) | Array substrate and method of fabricating the same | |
| JP5328015B2 (ja) | 画像表示システム及びその製造方法 | |
| JP5188106B2 (ja) | 薄膜トランジスタデバイスを含む画像表示システムおよびその製造方法 | |
| US6818922B2 (en) | Thin film transistor array and driving circuit structure | |
| CN101872779B (zh) | 影像显示***及其制造方法 | |
| JP2004015046A (ja) | 平型ディスプレー装備記憶コンデンサーとその製造方法 | |
| JP4128428B2 (ja) | 半導体装置の作製方法 | |
| WO2022083430A1 (zh) | 显示面板、显示面板的制作方法及电子设备 | |
| JP2011187500A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130827 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130827 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5360756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |