JP5355494B2 - 表示装置及びその製造方法 - Google Patents
表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP5355494B2 JP5355494B2 JP2010114778A JP2010114778A JP5355494B2 JP 5355494 B2 JP5355494 B2 JP 5355494B2 JP 2010114778 A JP2010114778 A JP 2010114778A JP 2010114778 A JP2010114778 A JP 2010114778A JP 5355494 B2 JP5355494 B2 JP 5355494B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electrode
- display device
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 62
- 238000005530 etching Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 23
- 238000002834 transmittance Methods 0.000 description 22
- 239000010408 film Substances 0.000 description 19
- 239000010409 thin film Substances 0.000 description 18
- 239000011159 matrix material Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 239000003566 sealing material Substances 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、表示装置及びその製造方法に関し、より詳細には、文字や画像などのイメージを表現することができる表示装置及びその製造方法に関する。
液晶（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ）の電気光学的特性を利用する液晶表示装置や、有機電界発光ダイオード（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）の自発光特性を利用する有機電界発光表示装置などの表示装置は、パッシブマトリクス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）型と、アクティブマトリクス（ａｃｔｉｖｅ ｍａｔｒｉｘ）型とに分けられる。薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）を備えるアクティブマトリクス型は、解像度及び動画の表現能力に優れているため、パッシブマトリクス型に比べて多く採用されている。
アクティブマトリクス型の液晶表示装置（ＴＦＴ−ＬＣＤ）は、２枚の基板の間に液晶が注入された表示パネルと、表示パネルの背面に位置し、光源として用いられるバックライトと、表示パネルを駆動させるための駆動部（Ｄｒｉｖｅ ＩＣ）とを備える。バックライトから提供される光が表示パネルに入射し、駆動部から提供される信号に応じて配向した液晶により光が変調して外部へ出射することにより、文字や画像が表示される。
また、アクティブマトリクス型の有機電界発光表示装置（ＡＭＯＬＥＤ）は、有機電界発光ダイオードが形成された表示パネルと、表示パネルを駆動させるための駆動部とを備える。駆動部から提供される信号に応じて有機電界発光ダイオードから放出された光が外部へ出射することにより、文字や画像が表示される。
したがって、液晶表示装置や有機電界発光表示装置などの表示装置は、表示パネルにおける光透過率が輝度に大きな影響を及ぼす。
アクティブマトリクス型の表示装置は、薄膜トランジスタを備える。そのため、製造過程において、光が透過する画素領域の基板に、シリコン酸化膜、シリコン窒化膜などの絶縁層が積層構造で形成されるため、絶縁層により光の透過率及び散布度が低下するという問題がある。例えば、シリコン窒化膜は、誘電率が高いため、絶縁層として使用する場合は厚く形成しなければならないが、この場合、シリコン窒化膜の低透過率により光の透過率及び散布度が低下し、輝度が減少する。
最近では、ユーザの要求に応じて、表示パネルの大きさは減少し、解像度は増加する傾向にある。表示パネルの大きさが減少すると、光が透過する画素領域の大きさ（開口率）も減少するため、一定レベル以上の輝度を確保するためには、キャパシタの大きさの減少が欠かせない。一定レベル以上の静電容量を確保しながら、キャパシタの大きさを減少させるためには、誘電体の厚さを減少させなければならないが、この場合、歩留まりが減少し、薄膜トランジスタの電気的特性及び信頼性が低下し得る。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、絶縁層による光透過率の低下を防止することができる表示装置を提供することにある。
本発明が他に目的とするところは、前記表示装置の製造方法を提供することにある。
また、本発明がさらに目的とするところは、前記製造方法とは異なる前記表示装置の製造方法を提供することにある。
上記課題を解決するために、本発明のある観点によれば、表示装置は、第１基板上に位置する第１絶縁層と、第１絶縁層上に位置する下部電極と、下部電極の上面及び側面を囲むように形成された誘電体層と、誘電体層上に位置する上部電極とを備える。
また、上記課題を解決するために、本発明の別の観点によれば、表示装置を製造するために、まず、基板上に第１絶縁層を形成する。次に、第１絶縁層上に下部電極を形成する。第１絶縁層上に下部電極を塗布する第２絶縁層を形成する。第２絶縁層上に導電層を形成する。その後、導電層上に下部電極の側部外郭より外側に位置する側部外郭を有するエッチングマスクを形成する。エッチングマスクを用いて第１絶縁層が露出するまで導電層及び第２絶縁層にエッチング工程を行い、導電層及び第２絶縁層をそれぞれ上部電極及び誘電体層に変化させる。
また、上記課題を解決するために、本発明のさらに別の観点によれば、表示装置を製造するために、まず、基板上に第１絶縁層を形成する。第１絶縁層上に下部電極を形成する。第１絶縁層上に下部電極を塗布する第２絶縁層を形成する。第２絶縁層上に下部電極と重なる上部電極を形成する。第２絶縁層上に上部電極の側壁及び上面を覆い、下部電極の側部外郭より外側に位置する側部外郭を有するエッチングマスクを形成する。エッチングマスクを用いて第１絶縁層が露出するまで第２絶縁層にエッチング工程を行い、第２絶縁層を誘電体層に変化させる。
以上説明したように本発明によれば、誘電率の高いシリコン窒化膜をキャパシタの誘電体として用いることにより一定レベル以上の静電容量を確保し、キャパシタの大きさを減少させることができる。また、本発明によれば、光が透過する画素領域にはシリコン窒化膜は形成されないため、シリコン窒化膜による光透過率の低下を防止することができる。したがって、キャパシタの大きさの減少により開口率が確保され、光透過率の低下が防止されることにより、表示装置の輝度及び画質を向上させることができる。
以下、添付図面を参照して表示装置及びその製造方法の実施例を説明する。ここで、ｉ）添付図面に示された形状、大きさ、比率、角度、個数、動作などは一例であって、変更が可能である。ｉｉ）図面は、観察者の視点で示されているため、図面を説明する方向や位置は、観察者の位置によって多様な変更が可能である。ｉｉｉ）図面番号が異なった場合でも、同じ部分に対しては同じ符号を使うことができる。ｉｖ）「含む」、「有する」、「なる」などが使われた場合、「〜のみ」が使われていない限り、他の要素の追加が可能である。ｖ）単数で説明された場合、多数でも解釈可能である。ｖｉ）数値、形状、大きさの比較、位置関係などが「略」、「実質的」などで説明されていなくとも、通常の誤差範囲を含むものとして解釈される。ｖｉｉ）「〜後」、「〜前」、「次に」、「また」、「ここで」、「後続して」などの用語が使われた場合でも、時間的順序を限定する意味としては使われない。ｖｉｉｉ）「第１」、「第２」などの用語は、単に、区分の便宜上、選択的、交換的または繰り返し使われ、限定的な意味としては解釈されない。ｉｘ）「〜上に」、「〜上部に」、「〜下部に」、「〜側に」などと、２つの構成要素の位置関係が説明された場合、「直に」が使われていない限り、当該２つの構成要素の間に１つ以上の他の要素が介在し得る。ｘ）要素が「〜または」で列挙されている場合、要素単独のみならず、要素相互の組合せも含むものとして解釈されるが、「〜または〜の１つ」で列挙されている場合は、要素単独としてのみ解釈される。ｘｉ）「比較例」は、単なる比較のために使われたものであって、必ずしも従来の技術を意味するものではなく、本発明の保護範囲に属する技術のような、従来には知られていない技術であり得る。
図１は、本発明の実施例による表示装置を説明するための斜視図であり、画像を表示する表示パネル１０００を中心に概略的に説明する。図１に示すように、表示パネル１０００は、互いに対向して配置された２枚の基板１１０及び２１０と、２枚の基板１１０及び２１０の間に介在する液晶層３００とを備える。
基板１１０には、マトリクス状に配列された複数のゲートライン１４０及びデータライン１５０により画素Ｐ１が定義される。ゲートライン１４０とデータライン１５０とが交差する部分の基板１１０には、各画素Ｐ１に供給される信号を制御する薄膜トランジスタＴ１と、薄膜トランジスタＴ１に接続された画素電極１３０とが形成される。薄膜トランジスタＴ１には、信号を維持させるためのキャパシタ（図示せず）が接続される。
基板２１０には、カラーフィルタ２２０と、共通電極２３０とが形成される。また、基板１１０及び２１０の背面には偏光板１６０及び２４０がそれぞれ形成され、偏光板１６０の下部には、光源としてバックライト（図示せず）が配置される。
また、表示パネル１０００には、画素Ｐ１を駆動させるための駆動部（ＬＣＤ Ｄｒｉｖｅ ＩＣ）（図示せず）が実装される。駆動部は、外部から提供される電気的信号を走査信号及びデータ信号に変換してゲートライン１４０及びデータライン１５０に供給する。
図２は、図１の基板１１０をより詳細に説明するための断面図であり、薄膜トランジスタＴ１に接続されるキャパシタＣ１を共に示す。
図１及び図２に示すように、薄膜トランジスタＴ１及びキャパシタＣ１は基板１１０上に形成され、基板１１０にはバッファ層１１２が形成され得る。
薄膜トランジスタＴ１は、基板１１０上に形成され、チャネル領域、ソース領域、及びドレイン領域を含む半導体層１１４と、半導体層１１４を含む基板１１０上に形成された第１絶縁層１１６と、チャネル領域の第１絶縁層１１６上に形成されたゲート電極１１８ａと、ゲート電極１１８ａを含む第１絶縁層１１６上に形成された第３絶縁層１２４と、第１絶縁層１１６及び第３絶縁層１２４に形成されたコンタクトホールを介してソース及びドレイン領域の半導体層１１４に接続されたソース及びドレイン電極１２６ａとを備える。
キャパシタＣ１は、第１絶縁層１１６上に薄膜トランジスタＴ１と離隔して形成され、第１絶縁層１１６上に形成された下部電極１１８ｂと、下部電極１１８ｂ上に形成された誘電体層１２０ａと、誘電体層１２０ａ上に形成された上部電極１２２ａとを備える。誘電体層１２０ａは、シリコン窒化物を含み、下部電極１１８ｂの上面及び側面を囲むように形成される。
ソース及びドレイン電極１２６ａを含む第３絶縁層１２４上には第４絶縁層１２８が形成され、第４絶縁層１２８上には、ビアホールを介してソースまたはドレイン電極１２６ａに接続される画素電極１３０が形成される。
このように構成された基板１１０の上部には、画素電極１３０に対向するように共通電極２３０が形成された基板２１０が配置され、基板１１０と基板２１０との間のシールされた空間には液晶層３００が注入される。
前記表示装置は、キャパシタＣ１の誘電体層１２０ａがシリコン窒化物で形成される。シリコン窒化物（誘電率：約７.４）は、シリコン酸化物（誘電率：約３.９）より誘電率が高いため、厚さが薄くても所望のレベルの静電容量を確保することができる。また、第１絶縁層１１６及び第３絶縁層１２４はシリコン酸化物で形成され、第４絶縁層１２８は有機物で形成されるため、光が透過する画素領域にはシリコン窒化膜は形成されない。したがって、キャパシタＣ１の大きさの減少により、ある程度の大きさの開口率を確保することができ、光が透過する画素領域がシリコン窒化物を含まないため、光の透過率及び散布度の低下を防止することができる。
図３ａ及び図３ｂは、本発明による表示装置の他の実施例を説明するための平面図及び断面図であり、画像を表示する表示パネル２０００を中心に概略的に説明する。
図３ａに示すように、基板４１０は、画素領域４４０と、画素領域４４０の周辺の非画素領域４５０とにより定義される。画素領域４４０の基板４１０には、走査ライン４４２とデータライン４４４との間にマトリクス状に接続された複数の画素Ｐ２が形成される。非画素領域４５０の基板４１０には、画素領域４４０の走査ライン４４２及びデータライン４４４から延びた走査ライン４４２及びデータライン４４４と、画素Ｐ２を動作させるための電源供給ライン（図示せず）と、パッド４４６を介して外部から提供される信号を処理して走査ライン４４２及びデータライン４４４に供給する走査駆動部４６０及びデータ駆動部４７０とが形成される。
画素Ｐ２は、有機電界発光ダイオードと、有機電界発光ダイオードの動作を制御するための薄膜トランジスタと、信号を維持させるためのキャパシタとを備える。
図３ｂに示すように、このように構成された基板４１０の上部には、画素領域４４０をシールするための封止基板６００が配置され、シール材７００により封止基板６００が基板４１０に貼り合わされて表示パネル２０００が完成する。
図４は、図３ａの基板４１０をより詳細に説明するための断面図であり、画素Ｐ２を構成する有機電界発光ダイオードＤ、薄膜トランジスタＴ２、及びキャパシタＣ２を示す。
図３ａ及び図４に示すように、有機電界発光ダイオードＤ、薄膜トランジスタＴ２、及びキャパシタＣ２は基板４１０上に形成され、基板４１０にはバッファ層４１２が形成され得る。
まず、薄膜トランジスタＴ２は、基板４１０上に形成され、チャネル領域、ソース領域、及びドレイン領域を含む半導体層４１４と、半導体層４１４を含む基板４１０上に形成された第１絶縁層４１６と、チャネル領域の第１絶縁層４１６上に形成されたゲート電極４１８ａと、ゲート電極４１８ａを含む第１絶縁層４１６上に形成された第２絶縁層４２４と、第１絶縁層４１６及び第２絶縁層４２４に形成されたコンタクトホールを介してソース及びドレイン領域の半導体層４１４に接続されたソース及びドレイン電極４２６とを備える。
キャパシタＣ２は、第１絶縁層４１６上に形成された下部電極４１８ｂと、下部電極４１８ｂを囲むようにシリコン窒化物で形成された誘電体層４２０ａと、誘電体層４２０ａ上に形成された上部電極４２２ａとを備える。
ソース及びドレイン電極４２６を含む第２絶縁層４２４上には第３絶縁層４２８が形成され、第３絶縁層４２８上には、ビアホールを介してソースまたはドレイン電極４２６に接続される画素電極４３０が形成される。
有機電界発光ダイオードＤは、画素電極４３０と、画素電極４３０上に形成され、発光領域の画素電極４３０が露出するように開口部が形成された画素定義膜（ｐｉｘｅｌ ｄｅｆｉｎｅ ｌａｙｅｒ）４３２と、発光領域の画素電極４３０上に形成された有機発光層４３４と、有機発光層４３４上に形成されたカソード電極４３６とを備える。
このように構成された表示装置は、キャパシタＣ２の誘電体層４２０ａがシリコン窒化物で形成される。シリコン窒化物（誘電率：約７.４）は、シリコン酸化物（誘電率：約３.９）より誘電率が高いため、厚さが薄くても所望のレベルの静電容量を確保することができる。また、第１絶縁層４１６及び第２絶縁層４２４はシリコン酸化物で形成され、第３絶縁層４２８は有機物で形成されるため、光が透過する画素領域にはシリコン窒化膜は形成されない。したがって、キャパシタＣ２の大きさの減少により、ある程度の大きさの開口率を確保することができ、光が透過する画素領域がシリコン窒化物を含まないため、光の透過率及び散布度の低下を防止することができる。
ここで、このように構成された表示装置の製造過程により本発明の実施例をより詳細に説明する。
図５ａ〜図５ｇは、本発明の一実施例による表示装置の製造方法を説明するための断面図であり、図２の表示装置を例として説明する。
図５ａに示すように、ガラスまたはプラスチックのような透明基板１１０を準備する。まず、基板１１０上に、不純物の拡散が防止されるようにバッファ層１１２を形成し、バッファ層１１２上に、薄膜トランジスタＴ１のソース領域、ドレイン領域、及びチャネル領域を提供する半導体層１１４を形成する。
図５ｂに示すように、半導体層１１４を含むバッファ層１１２上に第１絶縁層１１６を形成する。第１絶縁層１１６上に導電層を形成した後、パターニングして、チャネル領域上の第１絶縁層１１６上にはゲート電極１１８ａを形成し、ゲート電極１１８ａの一側部の第１絶縁層１１６上にはキャパシタＣ１の下部電極１１８ｂを形成する。
図５ｃに示すように、ゲート電極１１８ａ及び下部電極１１８ｂを含む第１絶縁層１１６上に、第２絶縁層１２０と、金属などの導電性物質を含む導電層１２２とを順次形成する。ここで、第２絶縁層１２０は、第１絶縁層１１６に対してエッチング選択比（ｅｔｃｈｉｎｇ ｓｅｌｅｃｔｉｖｉｔｙ）を有する物質を含む。エッチング選択比とは、所定のエッチングに対してエッチング率の差を有することを意味する。
例えば、第１絶縁層１１６がシリコン酸化物を含む場合、第２絶縁層１２０はシリコン窒化物を含むことができる。他の例として、第１絶縁層１１６がシリコン窒化物を含む場合、第２絶縁層１２０はシリコン酸化物を含むことができる。
導電層１２２上にエッチングマスク１２３を形成する。ここで、エッチングマスク１２３の側部外郭１２は、下部電極１１８ｂの側部外郭１１より外側に位置する。ここで、エッチングマスク１２３は、感光性物質を含むことができる。
図５ｄに示すように、エッチングマスク１２３を用いたエッチング工程により導電層１２２及び第２絶縁層１２０を順次エッチングし、導電層１２２及び第２絶縁層１２０をそれぞれ上部電極１２２ａ及び誘電体層１２０ａに変化させる。
したがって、下部電極１１８ｂ、誘電体層１２０ａ、及び上部電極１２２ａからなるキャパシタＣ１が形成される。残留するエッチングマスク１２３は、アッシングまたはストリッピング工程により除去する。
上述のように、エッチングマスク１２３の側部外郭１２が下部電極１１８ｂの側部外郭１１より外側に位置するため、誘電体層１２０ａは、下部電極１１８ｂの側面及び上面を囲むように形成される。
ここで、エッチング工程は、エッチバック（ｅｔｃｈ−ｂａｃｋ）工程であり得る。上述のように、第２絶縁層１２０に対して第１絶縁層１１６がエッチング選択比を有する。第２絶縁層１２０が十分にエッチングされるまでエッチバック工程を行うことができる。これは、エッチング工程において、第１絶縁層１１６が露出すると、エッチング阻止膜（ｅｔｃｈ ｓｔｏｐｐｅｒ）の役割を果たすからである。また、エッチング工程は、異方性エッチング工程であり得る。したがって、下部電極１１８ｂの側面は、垂直形状（ｐｒｏｆｉｌｅ）を有することができる。
本発明の他の実施例によれば、図５ｅに示すように、第２絶縁層１２０上に下部電極１１８ｂと重なる上部電極１２２ａを形成する。次に、第２絶縁層１２０上に上部電極１２２ａの側壁及び上面を覆い、下部電極の側部外郭より外側に位置する側部外郭を有するエッチングマスク２２３を形成する。次に、エッチングマスク２２３を用いて第１絶縁層１１６が露出するまで第２絶縁層１２０にエッチング工程を行い、第２絶縁層１２０を誘電体層１２０ａに変化させることができる。
この場合も同様に、第１絶縁層１１６は、第２絶縁層１２０に対してエッチング選択比を有することができる。例えば、第１絶縁層１１６及び第２絶縁層１２０は、それぞれシリコン酸化物及びシリコン窒化物を含むことができる。
また、前記エッチング工程は、エッチバック工程であり得る。また、前記エッチング工程は、異方性エッチング工程であり得る。また、エッチングマスク２２３は、感光性物質を含むことができる。また、場合によって、上部電極１２２ａの側部外郭は、下部電極１１８ｂの側部外郭より外側に位置することができるが、エッチングマスク２２３が下部電極の側部外郭より外側に位置する側部外郭を有する場合であれば、その限りでない。
図５ｆに示すように、上面全体に第３絶縁層１２４を形成する。第３絶縁層１２４及び第１絶縁層１１６をパターニングして、ソース及びドレイン領域の半導体層１１４及び上部電極１２２ａの一部が露出するようにコンタクトホールを形成する。第３絶縁層１２４上に、前記コンタクトホールを介してソース及びドレイン領域の半導体層１１４に接続されるソース及びドレイン電極１２６ａと、上部電極１２２ａに接続される配線１２６ｂとを形成する。
図５ｇに示すように、上面全体に第４絶縁層１２８を形成した後、パターニングして、ソースまたはドレイン電極１２６ａが露出するようにビアホールを形成する。第４絶縁層１２８上に、前記ビアホールを介してソースまたはドレイン電極１２６ａに接続される画素電極１３０を形成する。画素電極１３０は、ＩＴＯ及びＩＺＯのような透明電極物質で形成する。
図１に示すように、基板１１０上に共通電極２３０が形成された基板２１０を配置し、スペーサ（図示せず）により基板１１０と基板２１０とを所定間隔離隔させた状態でシール材（図示せず）で基板１１０と基板２１０とを接合する。また、基板１１０と基板２１０との間の空間に液晶層３００を注入して表示パネル１０００を完成する。
表示パネル１０００を備える表示装置は、基板１１０の背面に設置されたバックライトからの光が画素領域の液晶層３００に入射し、駆動部から画素電極１３０及び共通電極２３０に印加される電圧に応じて配向した液晶により光が変調した後、基板２１０を介して外部へ出射することにより、文字や画像を表示する。
図６ａ及び図６ｂは、本発明の実施例による表示装置の製造方法を説明するための断面図であり、図４の構造を例として説明する。
図６ａに示すように、図５ａ〜図５ｅと同じ製造工程により薄膜トランジスタＴ２及びキャパシタＣ２を形成する。また、薄膜トランジスタＴ２及びキャパシタＣ２を含む上部に第３絶縁層４２８を形成した後、パターニングして、ソースまたはドレイン電極４２６が露出するようにビアホールを形成する。第３絶縁層４２８上に、前記ビアホールを介してソースまたはドレイン電極４２６に接続される画素電極４３０を形成する。画素電極４３０は、ＩＴＯ及びＩＺＯのような透明電極物質で形成する。
図６ｂに示すように、画素電極４３０を含む第３絶縁層４２８上に画素定義膜４３２を形成し、発光領域の画素電極４３０が露出するように画素定義膜４３２をパターニングする。露出した画素電極４３０上に有機発光層４３４を形成し、有機発光層４３４を含む画素定義膜４３２上にカソード電極４３６を形成する。
図３ｂに示すように、このように構成された基板４１０の上部に封止基板６００を配置し、シール材７００により基板４１０と封止基板６００とが互いに貼り合わされるようにシールして表示パネル２０００を完成する。
前記表示パネル２０００を備える表示装置は、画素電極４３０及びカソード電極４３６に所定の電圧が印加されると、画素電極４３０を介して注入される正孔と、カソード電極４３６を介して注入される電子とが有機発光層４３４で再結合するようになり、この過程で発生するエネルギーの差により有機発光層４３４から放出された光が基板４１０を介して外部へ出射することにより、文字や画像を表示する。
本発明の実施例による表示装置は、画素領域の絶縁層が比較的光透過率の高いシリコン酸化物及び有機物のみで形成され、光透過率の低いシリコン窒化物は含まない。
図７ａは、シリコン酸化膜の光透過率を示すグラフであり、図７ｂは、本発明の実施例による表示装置の光透過率を示すグラフであり、光透過率はほとんど低下しないことが分かる。
図８ａは、シリコン窒化膜の光透過率を示すグラフであり、図８ｂは、従来の表示装置の光透過率を示すグラフである。図８ａは、図７ａと比較して、約８.６％程度の光透過率の低下を示し、絶縁層がシリコン酸化膜とシリコン窒化膜との積層構造からなる場合、すなわち、シリコン窒化膜を含む従来の表示装置は、光透過率及び散布度の低下が発生することが分かる（図８ｂ参照）。散布度の低下は、光の波動（ｏｓｃｉｌｌａｔｉｏｎ）から確認することができる。
したがって、本発明の実施例による表示装置は、従来に比べて約７％程度向上した光透過率を有し、キャパシタの大きさの減少により開口率を約４５％程度増加させることができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１１０、２１０、４１０ 基板
１１２ バッファ層
１１４ 半導体層
１１６ 第１絶縁層
１１８ａ ゲート電極
１１８ｂ 下部電極
１２０ 第２絶縁層
１２０ａ 誘電体層
１２２ 導電層
１２２ａ 上部電極
１２３ エッチングマスク
１２４ 第３絶縁層
１２６ａ ソース及びドレイン電極
１２８ 第４絶縁層
１３０ 画素電極
１４０ ゲートライン
１５０ データライン
１６０、２４０ 偏光板
２２０ カラーフィルタ
２３０ 共通電極
３００ 液晶層
６００ 封止基板
７００ シール材
１０００、２０００ 表示パネル
Ｃ１ キャパシタ
Ｐ１、Ｐ２ 画素
Ｔ１ 薄膜トランジスタ
１１２ バッファ層
１１４ 半導体層
１１６ 第１絶縁層
１１８ａ ゲート電極
１１８ｂ 下部電極
１２０ 第２絶縁層
１２０ａ 誘電体層
１２２ 導電層
１２２ａ 上部電極
１２３ エッチングマスク
１２４ 第３絶縁層
１２６ａ ソース及びドレイン電極
１２８ 第４絶縁層
１３０ 画素電極
１４０ ゲートライン
１５０ データライン
１６０、２４０ 偏光板
２２０ カラーフィルタ
２３０ 共通電極
３００ 液晶層
６００ 封止基板
７００ シール材
１０００、２０００ 表示パネル
Ｃ１ キャパシタ
Ｐ１、Ｐ２ 画素
Ｔ１ 薄膜トランジスタ
Claims (15)
- 第１基板上に位置する第１絶縁層と、
前記第１絶縁層上に位置する下部電極と、
前記下部電極の上面及び側面を囲むように形成された誘電体層と、
前記誘電体層上に位置する上部電極と、
を備え、
シリコン酸化物を含む前記第１絶縁層は、シリコン窒化物を含む前記誘電体層に対してエッチング選択比を有し、
前記誘電体層は前記下部電極の上面および側面にのみ形成されることを特徴とする表示装置。 - 前記誘電体層の側面は、垂直形状（ｐｒｏｆｉｌｅ）を有することを特徴とする請求項１に記載の表示装置。
- 前記上部電極の側部外郭は、前記下部電極の側部外郭の外側に位置することを特徴とする請求項１に記載の表示装置。
- トランジスタをさらに備え、
前記トランジスタは、
前記第１基板と前記第１絶縁層との間に位置し、チャネル領域、ソース領域、及びドレイン領域を含む半導体層と、
前記第１絶縁層上に前記チャネル領域と重なるように位置するゲート電極と、
前記第１絶縁層上に前記ゲート電極及び前記下部電極を覆って形成される第２絶縁層と、
前記第２絶縁層を貫通して前記ソース領域及びドレイン領域にそれぞれ接続されるソース電極及びドレイン電極とを備えることを特徴とする請求項１に記載の表示装置。 - 前記ソース電極または前記ドレイン電極は、前記上部電極に接続され、
前記第２絶縁層上に形成された第３絶縁層と、
前記第３絶縁層に形成されたビアホールを介して前記ソース電極または前記ドレイン電極に接続された画素電極と、
前記第１基板に対向して配置された第２基板と、
前記第２基板上に形成された共通電極と、
前記第１基板と前記第２基板との間に注入された液晶層とをさらに備えることを特徴とする請求項４に記載の表示装置。 - 前記ソース電極または前記ドレイン電極は、前記上部電極に接続され、
前記第２絶縁層上に形成された第３絶縁層と、
前記第３絶縁層に形成されたビアホールを介して前記ソース電極または前記ドレイン電極に接続された画素電極と、
前記画素電極上に形成され、発光領域の前記画素電極が露出するように開口部が形成された画素定義膜と、
前記発光領域の前記画素電極上に形成された有機発光層と、
前記有機発光層上に形成されたカソード電極とをさらに備え、
前記画素電極は、アノード電極として用いられることを特徴とする請求項４に記載の表示装置。 - 基板上に第１絶縁層を形成するステップと、
前記第１絶縁層上に下部電極を形成するステップと、
前記下部電極を含む前記第１絶縁層上に第２絶縁層を形成するステップと、
前記第２絶縁層上に導電層を形成するステップと、
前記導電層上に前記下部電極の側部外郭より外側に位置する側部外郭を有するエッチングマスクを形成するステップと、
前記エッチングマスクを用いて前記第１絶縁層が露出するまで前記導電層及び前記第２絶縁層にエッチング工程を行い、前記導電層及び前記第２絶縁層をそれぞれ上部電極及び誘電体層に変化させるステップと、を含み、
シリコン酸化物を含む前記第１絶縁層は、シリコン窒化物を含む前記誘電体層に対してエッチング選択比を有し、
前記誘電体層は前記下部電極の上面および側面にのみ形成されることを特徴とする表示装置の製造方法。 - 前記エッチング工程は、エッチバック工程であることを特徴とする請求項７に記載の表示装置の製造方法。
- 前記エッチング工程は、異方性エッチング工程であることを特徴とする請求項７に記載の表示装置の製造方法。
- 前記エッチングマスクは、感光性物質を含むことを特徴とする請求項７に記載の表示装置の製造方法。
- 基板上に第１絶縁層を形成するステップと、
前記第１絶縁層上に下部電極を形成するステップと、
前記下部電極を含む前記第１絶縁層上に第２絶縁層を形成するステップと、
前記第２絶縁層上に前記下部電極と重なる上部電極を形成するステップと、
前記第２絶縁層上に前記上部電極の側壁及び上面を覆い、前記下部電極の側部外郭より外側に位置する側部外郭を有するエッチングマスクを形成するステップと、
前記エッチングマスクを用いて前記第１絶縁層が露出するまで前記第２絶縁層にエッチング工程を行い、前記第２絶縁層を誘電体層に変化させるステップと、を含み、
シリコン酸化物を含む前記第１絶縁層は、シリコン窒化物を含む前記誘電体層に対してエッチング選択比を有し、
前記誘電体層は前記下部電極の上面および側面にのみ形成されることを特徴とする表示装置の製造方法。 - 前記エッチング工程は、エッチバック工程であることを特徴とする請求項１１に記載の表示装置の製造方法。
- 前記エッチング工程は、異方性エッチング工程であることを特徴とする請求項１１に記載の表示装置の製造方法。
- 前記上部電極の側部外郭は、前記下部電極の側部外郭より外側に位置することを特徴とする請求項７に記載の表示装置の製造方法。
- 前記エッチングマスクは、感光性物質を含むことを特徴とする請求項１１に記載の表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0121773 | 2009-12-09 | ||
| KR1020090121773A KR101101087B1 (ko) | 2009-12-09 | 2009-12-09 | 표시 장치 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011124531A JP2011124531A (ja) | 2011-06-23 |
| JP5355494B2 true JP5355494B2 (ja) | 2013-11-27 |
Family
ID=44081705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010114778A Active JP5355494B2 (ja) | 2009-12-09 | 2010-05-18 | 表示装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8390751B2 (ja) |
| JP (1) | JP5355494B2 (ja) |
| KR (1) | KR101101087B1 (ja) |
| CN (1) | CN102096223B (ja) |
| TW (1) | TWI424237B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101839533B1 (ko) * | 2010-12-28 | 2018-03-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치, 이의 구동 방법 및 그 제조 방법 |
| KR101925540B1 (ko) * | 2011-08-04 | 2019-02-28 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
| US20140353622A1 (en) * | 2013-05-30 | 2014-12-04 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
| KR102126379B1 (ko) * | 2013-10-07 | 2020-06-25 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| KR101737865B1 (ko) * | 2014-07-30 | 2017-05-22 | 엘지디스플레이 주식회사 | 유기발광표시패널 |
| CN105655347A (zh) * | 2016-01-04 | 2016-06-08 | 昆山国显光电有限公司 | 一种tft背板、其制备方法及显示装置 |
| KR20200042161A (ko) * | 2018-10-15 | 2020-04-23 | 엘지디스플레이 주식회사 | 디스플레이 패널 및 디스플레이 장치 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3092570B2 (ja) * | 1990-04-11 | 2000-09-25 | セイコーエプソン株式会社 | 液晶表示パネルの製造方法 |
| JPH09218425A (ja) * | 1996-02-09 | 1997-08-19 | Toshiba Electron Eng Corp | 液晶表示装置及びその製造方法 |
| JP3924384B2 (ja) * | 1998-09-10 | 2007-06-06 | シャープ株式会社 | 薄膜トランジスタ |
| JP3844913B2 (ja) * | 1999-06-28 | 2006-11-15 | アルプス電気株式会社 | アクティブマトリックス型液晶表示装置 |
| JP2001242803A (ja) * | 2000-02-29 | 2001-09-07 | Sony Corp | 表示装置及びその製造方法 |
| KR100674238B1 (ko) | 2000-12-30 | 2007-01-25 | 비오이 하이디스 테크놀로지 주식회사 | 고이동도 자기정렬 티에프티 제조방법 |
| JP4306142B2 (ja) * | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
| KR100482328B1 (ko) | 2002-04-29 | 2005-04-13 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 |
| EP1365277B1 (en) * | 2002-05-21 | 2011-07-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR100521272B1 (ko) * | 2002-12-20 | 2005-10-12 | 삼성에스디아이 주식회사 | 휘도가 개선된 유기전계 발광표시장치 |
| JP4245915B2 (ja) * | 2002-12-24 | 2009-04-02 | シャープ株式会社 | 薄膜トランジスタの製造方法及び表示デバイスの製造方法 |
| JP4163567B2 (ja) * | 2003-07-09 | 2008-10-08 | 株式会社 日立ディスプレイズ | 発光型表示装置 |
| KR100611154B1 (ko) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치 |
| JP4708710B2 (ja) * | 2004-01-07 | 2011-06-22 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| JP2005209583A (ja) * | 2004-01-26 | 2005-08-04 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| TWI231153B (en) * | 2004-02-26 | 2005-04-11 | Toppoly Optoelectronics Corp | Organic electroluminescence display device and its fabrication method |
| KR20060078581A (ko) | 2004-12-31 | 2006-07-05 | 엘지.필립스 엘시디 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
| US7652291B2 (en) * | 2005-05-28 | 2010-01-26 | Samsung Mobile Display Co., Ltd. | Flat panel display |
| KR101211265B1 (ko) | 2005-08-31 | 2012-12-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| KR100708722B1 (ko) | 2005-10-22 | 2007-04-17 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
| KR100671647B1 (ko) * | 2006-01-26 | 2007-01-19 | 삼성에스디아이 주식회사 | 유기전계발광 표시 장치 |
| JP2007334297A (ja) * | 2006-05-10 | 2007-12-27 | Epson Imaging Devices Corp | 液晶表示装置及びその製造方法 |
| JP4211855B2 (ja) * | 2006-05-29 | 2009-01-21 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| KR100796654B1 (ko) * | 2006-06-02 | 2008-01-22 | 삼성에스디아이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR100722118B1 (ko) * | 2006-09-04 | 2007-05-25 | 삼성에스디아이 주식회사 | 유기전계발광 표시 장치 |
| JP4872591B2 (ja) * | 2006-10-18 | 2012-02-08 | 三菱電機株式会社 | Ｔｆｔ基板とその製法、ならびに該ｔｆｔ基板を備えた表示装置 |
| KR20080097056A (ko) | 2007-04-30 | 2008-11-04 | 엘지전자 주식회사 | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 |
| KR100867926B1 (ko) | 2007-06-21 | 2008-11-10 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그의 제조 방법 |
| JP4487318B2 (ja) | 2007-07-26 | 2010-06-23 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| JP2009076890A (ja) * | 2007-08-31 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置、及び電子機器 |
| TWI355735B (en) * | 2008-04-08 | 2012-01-01 | Au Optronics Corp | Pixel structure of liquid crystal display panel an |
| KR100964227B1 (ko) | 2008-05-06 | 2010-06-17 | 삼성모바일디스플레이주식회사 | 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법 |
| EP2184783B1 (en) * | 2008-11-07 | 2012-10-03 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and method for manufacturing the same |
| KR101193197B1 (ko) * | 2010-07-07 | 2012-10-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR101372852B1 (ko) * | 2010-10-05 | 2014-03-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
-
2009
- 2009-12-09 KR KR1020090121773A patent/KR101101087B1/ko active IP Right Grant
-
2010
- 2010-05-18 JP JP2010114778A patent/JP5355494B2/ja active Active
- 2010-08-03 TW TW099125698A patent/TWI424237B/zh active
- 2010-09-16 CN CN201010287292.3A patent/CN102096223B/zh active Active
- 2010-11-30 US US12/957,233 patent/US8390751B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI424237B (zh) | 2014-01-21 |
| US20110134381A1 (en) | 2011-06-09 |
| KR20110064970A (ko) | 2011-06-15 |
| CN102096223B (zh) | 2015-06-17 |
| CN102096223A (zh) | 2011-06-15 |
| KR101101087B1 (ko) | 2011-12-30 |
| JP2011124531A (ja) | 2011-06-23 |
| US8390751B2 (en) | 2013-03-05 |
| TW201120550A (en) | 2011-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI651877B (zh) | 顯示裝置 | |
| US10707429B2 (en) | Flexible display panel and flexible display apparatus | |
| JP5161263B2 (ja) | 平板表示装置及びその製造方法 | |
| JP4367346B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| US7787168B2 (en) | Display device and method for fabricating the same | |
| JP6211873B2 (ja) | 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法 | |
| KR101346921B1 (ko) | 평판 표시 장치 및 그 제조방법 | |
| JP5355494B2 (ja) | 表示装置及びその製造方法 | |
| US11018209B2 (en) | Display substrate, display apparatus, and method of fabricating display substrate | |
| JP2008203761A (ja) | 表示装置 | |
| JP2008070873A (ja) | 平板表示装置 | |
| US10134773B2 (en) | Display device and manufacturing method thereof | |
| US11201199B2 (en) | Chip on film package including a protection layer and display device including the chip on film package | |
| JP5241966B2 (ja) | 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法 | |
| JP6361181B2 (ja) | 電気光学装置、電気光学装置の製造方法、電子機器 | |
| WO2019073680A1 (ja) | 表示装置 | |
| KR101085443B1 (ko) | 박막 보호막 및 박막 보호막을 갖는 표시기판 | |
| WO2019167358A1 (ja) | 表示装置 | |
| JP2016170935A (ja) | 電気光学装置の製造方法 | |
| KR20240048033A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR102444782B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| KR102119572B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| EP3679422B1 (en) | Display substrate and display apparatus | |
| JP6557999B2 (ja) | 発光素子、電気光学装置、電子機器、及び発光素子の製造方法 | |
| JP2005215649A (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130605 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130705 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130827 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5355494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |