AV機器やOA機器の表示装置として、薄型、軽量、低消費電力等の利点から液晶表示装置が広く用いられている。この液晶表示装置は、図15に示すように、液晶パネル32とバックライトユニット33とを主な構成要素としており、液晶パネル32は、TFT(Thin Film Transistor)等のスイッチング素子がマトリクス状に形成されたTFT基板34とカラーフィルター(CF)やブラックマトリクス(BM)等が形成された対向基板36と、両基板の間に挟持される液晶35と、両基板の外側に配置される偏光板37などで構成される。
また、図16に示すように、TFT基板34には、透過率を制御する電圧(以下、ドレイン信号)を供給するパターン(以下、ドレイン配線43)と、各画素のON/OFFを制御する電圧(以下、ゲート信号)を供給するパターン(以下、ゲート配線41)と、常に一定の電圧(以下、共通電圧)を供給するパターン(以下、共通配線42)とが形成され、ドレイン配線43とゲート配線41の交点にはTFTが配置されている。また、各画素がマトリクス状に配列される表示領域44の外側には、ゲート配線41に接続される入力端子が配置される端子領域45aと、ドレイン配線43に接続される入力端子が配置される端子領域45bとが設けられている。
各々の画素には、TFTを介してドレイン配線43に接続される画素電極39と、共通配線42に接続される共通電極40とが形成されている。そして、TFTは、ゲート配線41から供給される電圧によりON/OFFされ、ON時にドレイン配線43から供給される電圧を画素電極39に伝達し、画素電極39と共通電極40との間に生じる電界によって液晶35を回転させ、バックライトユニット33からのバックライト光の透過率を制御する。
ここで、ゲート配線41の入力端子近傍(すなわち、端子領域45a近傍)の画素(例えば、図16のA点の画素)と、終端近傍の画素(例えば、図16のB点の画素)とを比較すると、図17に示すように、パターン自身の抵抗によりゲート信号の波形に遅延が生じる。その結果、図18に示すように、TFTが画素電極39に透過率を制御する電圧を送り込む量(以下、書き込み量)がゲート信号の波形の差によって変動し、透過率に差が生じる。
同様に、ドレイン配線43においても、入力端子近傍(すなわち、端子領域45b近傍)の画素(例えば、図16のA点の画素)と終端近傍の画素(例えば、図16のB点の画素)とを比較すると、図17に示すように、パターン自身の抵抗によりドレイン信号の波形に遅延が生じる。その結果、ドレイン信号と共通電圧との電位差(すなわち、液晶にかかる電圧)がドレイン信号の波形の差によって変動し、透過率に差が生じる。
従って、上記ゲート配線41及びドレイン配線43の抵抗により、画面の左、右、上、下において透過率の差が生じ、例えば、透過率の高い順に、左上>左下>右上>右下のような傾向になってしまう。このときバックライトが均一に発光している場合、この透過率の差がそのまま表示面の輝度の差として現れてしまい、液晶表示装置の表示品位が低下するという問題が生じる。
上記問題に対して、例えば、光源であるバックライトの輝度分布を操作し、光源で液晶パネル32の透過率分布を補償する方法が考えられる。例えば、下記特許文献1には、エッジライト方式のバックライトに対して、導光板裏面の光乱反射層のパターン密度を変えて光源側の輝度分布を調整することによって、液晶パネルの画質を補う方法が提案されている。また、下記特許文献2には、ランプ輝度を制御する回路と表示データからランプ輝度補正係数を演算する回路を付与することにより、液晶パネルの画質を補う方法が提案されている。
また、図16のTFT基板34は、ゲート配線41の入力端子が液晶パネル32の短辺の一方に配置され、ドレイン配線43の入力端子が液晶パネル32の長辺の一方に配置された、いわゆる、片側取り出し方法であるが、液晶パネル32を垂直方向又は水平方向に分割して、液晶パネル32の短辺の両側、あるいは長辺の両側に信号の入力端子が配置された、いわゆる、両側取り出し方法にすることにより、配線の抵抗を小さくする方法も提案されている。
また、ゲート配線41及びドレイン配線43の抵抗に起因する問題ではなく、面光源の輝度に起因する問題に対して、下記特許文献3には、面光源の輝度分布を相殺するように液晶表示装置の透過率分布を制御する方法が開示されている。
ここで、液晶表示装置の画質性能のひとつである輝度均一性については、フル階調(全白)表示時の輝度均一性が仕様書などで規格化される場合が多かった。
一方、近年、特に医療用途に大型高精細の液晶表示装置が使用されるようになってきており、医療用途のディスプレイに対しては、その画質に関して、表1に示すようなDIN(ドイツ工業規格)やAAPM(アメリカ医用物理学会)などの独自の規格があり、一般の液晶テレビジョンなどとは異なる評価基準(要求値)が設定され、特に、X線画像で患部を発見するために中間調表示時における輝度均一性に関して厳しい性能が要求されている。
従って、医療用途にも利用可能な液晶表示装置を提供するためには、フル階調(全白)表示時のみならず中間調表示時においても輝度均一性を満たすことが求められるが、前述した波形の差が透過率(輝度)の変化に及ぼす影響は、全白表示時よりも中間調表示時の方が大きいため、フル階調(全白)表示時の輝度均一性が規格内であっても、中間調表示時の輝度均一性が規格から外れてしまうという問題が生じている。
すなわち、図19に示すように、通常、液晶パネルの電圧−透過率特性は、全白表示領域でフラットであるが、中間調表示領域では急峻に変化する特性であるため、パターン自身の抵抗によりゲート信号やドレイン信号の波形に遅延が生じた場合に、中間調表示領域では透過率が大きく変化してしまう。具体的には、図20(a)のように液晶パネルを分割した場合に、図20(b)に示す全白表示では、透過率の変化はそれほど大きくないが、図20(c)に示す中間調表示では、端子領域45aに近い領域(領域a、d)に対して、端子領域45aから離れた領域(領域c、f)では透過率が大きく低下する。
この問題に対して、上記特許文献1の方法を用いて、中間調表示時の輝度が均一になるように光源側の輝度を調整することも可能であるが、この場合、トレードオフとして、全白表示時の輝度むらが悪化してしまう。これは、光源の輝度分布が不均一になると液晶パネルを全白表示にしたとき、不均一な輝度の光がそのまま透過されるためである。
また、上記特許文献2の方法では、液晶パネルの透過率の分布が全白表示時と中間調表示時で異なる場合でも、任意に光源側の輝度分布を制御することによって液晶パネルの透過率を補うことは可能であるが、そのためには複雑な制御回路が必要になり、コストが高くなってしまう。
また、液晶パネルを垂直方向、または水平方向に分割してパネルの短辺の両側、あるいは長辺の両側に信号の入力端子を配置した、いわゆる両側取り出し方式では、画面が大型化されると、いわゆる片側取り出し方式と同様に配線抵抗の問題が生じてしまい、単に両側取り出し方式を適用しただけでは、上記問題が解決できたことにはならない。
また、上記特許文献3には、液晶表示装置の透過率分布を制御する方法として、液晶層の厚みや光を透過する領域の割合、櫛形電極の電極間隔を規定する方法が開示されているが、これらの要素は、面光源の輝度のばらつきに基づいてその範囲が規定されているため、特許文献3の方法を利用したとしても、ゲート配線41及びドレイン配線43の抵抗に起因する問題を解決することはできない。
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、フル階調表示時及び中間調表示時の双方において透過率の画面内均一性のよい液晶パネル及び液晶表示装置を提供することにある。
上記目的を達成するため、本発明は、対向する一対の基板間に液晶が挟持され、一方の基板上に、互いに略直交する走査線と信号線とが複数形成され、前記走査線と前記信号線とで囲まれる画素がマトリクス状に配列された表示領域の外側の少なくとも一辺に、前記走査線の入力端子が配置された走査線端子領域が形成され、前記表示領域外側の他の少なくとも一辺に、前記信号線の入力端子が配置された信号線端子領域が形成され、基板面に略平行な電界によって前記液晶を駆動する横電界方式の液晶パネルにおいて、他方の基板に柱状スペーサが形成され、前記柱状スペーサの高さを変えることによって、前記走査線端子領域から相対的に近い第1の画素よりも、前記走査線端子領域から相対的に遠い第2の画素の方が、前記一対の基板の間隔が広く設定されるものである。
また、本発明は、対向する一対の基板間に液晶が挟持され、一方の基板上に、互いに略直交する走査線と信号線とが複数形成され、前記走査線と前記信号線とで囲まれる画素がマトリクス状に配列された表示領域の外側の少なくとも一辺に、前記走査線の入力端子が配置された走査線端子領域が形成され、前記表示領域外側の他の少なくとも一辺に、前記信号線の入力端子が配置された信号線端子領域が形成され、基板面に略平行な電界によって前記液晶を駆動する横電界方式の液晶パネルにおいて、他方の基板に柱状スペーサが形成され、前記柱状スペーサの高さを変えることによって、前記信号線端子領域から相対的に近い第1の画素よりも、前記信号線端子領域から相対的に遠い第2の画素の方が、前記一対の基板の間隔が広く設定されるものである。
本発明においては、前記第1の画素近傍の前記液晶パネルの透過率をT1、前記第2の画素近傍の前記液晶パネルの透過率をT2とした場合に、前記第1の画素におけるリタデーションΔnd1、前記第2の画素におけるリタデーションΔnd2は、T2/T1=sin2(βΔnd2)/sin2(βΔnd1)、β=π/λ、によって規定される構成とすることができる。
また、本発明の液晶表示装置は、上記いずれかの液晶パネルとバックライトとを少なくとも備えるものである。
このように、本発明では、TFT基板と対向基板との間隔を液晶パネル内で変化させることによって、ゲート配線やドレイン配線の配線抵抗による信号波形の遅延に起因する透過率の画面内不均一性を補償し、フル階調表示時及び中間調表示時の双方において透過率の画面内均一性のよい液晶パネル及び液晶表示装置を提供することができる。
本発明によれば、フル階調表示時及び中間調表示時の双方において透過率の画面内均一性のよい液晶パネル及び液晶表示装置を提供することができる。
その理由は、ゲート配線又はドレイン配線の入力端子から相対的に近い画素で、TFT基板と対向基板との間隔が相対的に狭く、ゲート配線又はドレイン配線の入力端子から相対的に遠い画素で、TFT基板と対向基板との間隔が相対的に広くなるように、柱状スペーサを形成することによって、液晶に作用する配向規制力を変え、これによりゲート配線やドレイン配線の配線抵抗による信号波形の遅延に起因する透過率の面内不均一性を補償することができるからである。
液晶表示装置において、液晶にTFT基板面と平行な方向に電界を印加することで広視野角性を有する横電界(IPS:In Plane Switching)方式がよく知られており、横電界方式における液晶の光学的閾値電圧VCは次式で表される。
Vc=(π・L/d)・(K22/ε0・Δε)1/2 …(1)
L:電極間隔
d:基板間隔
K22:液晶のツイスト弾性定数
ε0:真空の誘電率
Δε:液晶の誘電率異方性
この式によると、画素電極と共通電極との間隔Lを小さくするか、または、TFT基板と対向基板との間隔dを大きくすることによって、液晶の光学的閾値電圧Vcは小さくなり、液晶パネルの印加電圧−透過率特性を考えた場合、液晶の光学的閾値電圧Vcが小さくなると、同じ電圧が印加された場合、相対的に透過率は大きくなる。
そこで、本発明では、ゲート配線やドレイン配線の配線抵抗による信号波形の遅延に起因する透過率の面内不均一性を、光源の輝度や制御回路、端子領域の配置によって補償するのではなく、液晶パネルの構造を変えることによって補償する。すなわち、信号の遅延によって透過率が低下する領域(すなわち、ゲート配線又はドレイン配線の入力端子から相対的に遠い領域)の画素における画素電極と共通電極との間隔が相対的に狭くなるように画素電極及び/又は共通電極の幅を変えるか、もしくは、TFT基板と対向基板との間隔が相対的に広くなるように柱状スペーサの高さや絶縁膜の膜厚を変えて透過率を大きくし、これにより信号波形の遅延に起因する透過率の面内不均一性を補償する。以下、図面を参照して具体的に説明する。
まず、本発明の第1の実施例に係る液晶パネル及び液晶表示装置について、図1乃至図8を参照して説明する。図1は、本実施例の液晶表示装置の構成を示す断面図であり、図2は、TFT基板の構成を示す上面図である。また、図3は、TFT基板の一画素の構成を示す上面図であり、図4は、そのA−A’、B−B’線における断面図である。また、図5は、ゲート配線又はドレイン配線の入力端子から相対的に近い領域(A点)と相対的に遠い領域(B点)における画素の一部を模式的に示す断面図及び上面図であり、図6及び図7は、A点及びB点におけるTFT基板の製造方法の一部を示す工程断面図である。また、図8は、電極幅比(電極間隔比)と透過率比との相関を示す図である。
図1に示すように、本実施例の液晶表示装置1は、TFT等のスイッチング素子がマトリクス状に形成されたTFT基板3と、TFT基板3に対向する対向基板5と、両基板の間に狭持される液晶4と、両基板の外側に配置される偏光板6とを含む液晶パネル2と、TFT基板3の裏面に配置され、液晶パネル2を照明するバックライトユニット7などで構成される。
また、図2に示すように、TFT基板3は、所定の方向(ここでは水平方向)に延在する走査線(以下、ゲート配線11と呼ぶ。)及び共通配線12と、所定の方向に交差する方向(ここでは垂直方向)に延在する信号線(以下、ドレイン配線17と呼ぶ。)とを備え、ゲート配線11とドレイン配線17とで挟まれた領域に形成される画素がマトリクス状に配列されて表示領域8が形成され、表示領域8の外側に、ゲート配線11の入力端子が配置される端子領域9aと、ドレイン配線17の入力端子が配置される端子領域9bとが形成される。
また、図3及び図4に示すように、表示領域8の各々の画素は、ゲート配線11とドレイン配線17との交差部近傍にTFT16が配置されている。画素内には櫛歯状の画素電極18と、画素電極18に対向する共通電極13とが形成されており、画素電極18はTFT16のソース電極に接続され、共通電極13は共通配線12に接続されている。
一方、図示しない対向基板5上には、カラー表示を行うためのRGB各色の色層と、各色層の間に入射する光を遮光するためのブラックマトリクスと、これらを保護する保護膜などが形成されている。
また、TFT基板3及び対向基板5の表面には配向膜が塗布されて所定の方向にラビング処理され、少なくとも一方の基板に基板間のギャップを規定する柱状スペーサなどが配置され、両基板の間に液晶4が狭持されている。そして、全ての共通電極13に共通配線12を通じて一定の共通電圧を供給し、TFT16を介して画素電極18に電位を書き込み、画素電極18と共通電極13との間に横電界を与えることにより、液晶4を基板に平行な面内でツイスト変形させて表示が制御される。
ここで、図2から明らかなように、表示領域8には、端子領域9a、9bからの距離が近い画素(例えば、A点の画素)もあれば、端子領域9a、9bからの距離が遠い画素(例えば、B点の画素)もあるため、端子領域9a、9bから各画素までのゲート配線11又はドレイン配線17の長さが変化し、ゲート配線11又はドレイン配線17の配線抵抗によって信号波形が変化し、その結果、透過率が変化してしまうという問題があった。一方、式(1)より、画素電極18と共通電極13との間隔Lが小さくなれば、液晶の光学的閾値電圧Vcは小さくなり、同じ電圧が印加された場合、相対的に透過率を高くすることができる。
そこで、本実施例では、端子領域9a、9bから各画素までの距離に関連付けてその画素の画素電極18と共通電極13との間隔Lを変化させる。具体的には、図3のC−C’断面を模式的に表す図5に示すように、端子領域9a、9bからの距離が近い画素(例えば、A点の画素)に対しては、画素電極18と共通電極13との間隔Lを相対的に大きくして電極間の電界を小さくし、端子領域9a、9bからの距離が遠い画素(例えば、B点の画素)に対しては、画素電極18と共通電極13との間隔Lを相対的に小さくして電極間の電界を大きくし、液晶4の回転角を変化させることによって透過率の低下を補償する。その際、画素ピッチは決まっているため、画素電極18及び/又は共通電極13の電極幅を変えることによって画素電極18と共通電極13との間隔Lを変える。
なお、図2ではTFT基板3を横長にしているが、縦横の比率は任意である。また、図2では、TFT基板3の一方の長辺に端子領域9bを設け、TFT基板3の一方の短辺に端子領域9aを設けているが、TFT基板3の両側の長辺及び両側の短辺に端子領域9a、9bを備える構成(いわゆる両側取り出し方法)としてもよく、その場合は、端子領域9a、9bからの距離は、近い方の端子領域からの距離としてもよいし、双方の端子領域からの距離の平均としてもよい。また、図2におけるA点及びB点は例示であり、B点はA点よりも端子領域9a、9bからの距離が大きければよい。
また、図3では、画素内に共通配線12が2本配置される構成を示したが、共通配線12の本数や配置は特に限定されない。また、図3及び図4では、画素内に画素電極18が2本、共通電極13が3本配置される構造を示したが、画素電極18及び共通電極13の本数や形状は特に限定されない。また、図3及び図4では、共通配線12と共通電極13を同層に形成しているが、共通電極13を層間絶縁膜19の上層に形成し、コンタクトを介して共通配線12に接続する構成とすることもでき、その場合、共通電極13をITO(Indium Tin Oxide)などで形成すれば、共通電極13の幅を大きくことによる光の透過領域の面積減少を抑制することができる。また、図4では、TFT16を、ゲート配線11が下側、ソース/ドレイン電極が上側に形成される逆スタガー型(ボトムゲート型)としているが、ゲート配線11が上側、ソース/ドレイン電極が下側に形成される正スタガー型(トップゲート型)としてもよく、TFT16の構造に合わせて、画素電極18及び共通電極13の形成位置は適宜変更することができる。
また、図5では、画素電極18及び共通電極13の双方の幅を変化させているが、画素電極18又は共通電極13の一方の幅を変化させて、画素電極18と共通電極13との間隔Lを変えてもよい。
以下、本実施例のTFT基板の製造方法について、図6及び図7の工程断面図を参照して説明する。なお、図の左側は図2のA点の画素の一部を示し、図の右側は図2のB点の画素の一部を示している。
まず、ガラスやプラスチックなどの絶縁性の基板10の上に、スパッタリング法等を用いて、ゲート配線11、共通配線12、共通電極13となるCrなどのメタル13aを成膜し、その上に感光性のレジスト21を塗布、乾燥して成膜する(図6(a)参照)。
次に、フォトマスクを用いてメタル13aをパターニングするが、その際、透過率の低い領域(すなわち、端子領域9a、9bに遠い画素、例えば、B点)ほど、共通電極13の幅が太くなるように開口部22aが形成されたフォトマスク22を使って露光し(図6(b)参照)、現像液にて感光していないレジスト21を除去する(図6(c)参照)。
次に、レジスト21をマスクとしてメタル13aをエッチングした後(図6(d)参照)、レジスト21をアッシングや有機溶剤などを用いて除去する(図6(e)参照)。これにより、透過率の低い領域ほど幅が太い共通電極13が形成される。
次に、プラズマCVD法等を用いてシリコン酸化膜やシリコン窒化膜などからなるゲート絶縁膜14を形成し、その上にアモルファスシリコンやポリシリコンなどを堆積し、レジストをマスクとしてドライエッチングを行って、島状の半導体層15を形成する。
次に、スパッタリング法等を用いて、ドレイン配線17、画素電極18、ソース/ドレイン電極となるCrなどのメタル18aを成膜し、その上に感光性のレジスト23を塗布、乾燥して成膜する(図7(a)参照)。
次に、フォトマスクを用いてメタル18aをパターニングするが、その際、透過率の低い領域(すなわち、端子領域9a、9bに遠い画素、例えば、B点)ほど、画素電極18の幅が太くなるように開口部24aが形成されたフォトマスク24を使って露光し(図7(b)参照)、現像液にて感光していないレジスト23を除去する(図7(c)参照)。
次に、レジスト23をマスクとしてメタル18aをエッチングした後(図7(d)参照)、レジスト23をアッシングや有機溶剤などを用いて除去する(図7(e)参照)。これにより、透過率の低い領域ほど幅が太い画素電極18が形成され、透過率の低い領域の共通電極13と画素電極18との間隔(L2)は、透過率の高い領域の共通電極13と画素電極18との間隔(L1)よりも小さくなる。
次に、ソース/ドレイン電極をマスクとしてチャネルドライエッチングを行った後、プラズマCVD法等を用いてシリコン酸化膜やシリコン窒化膜などからなる層間絶縁膜19を形成する。
一方、対向基板は、絶縁性の基板上の各々の画素領域にRGB各色の色層を形成し、色層間の領域にブラックマトリクスを形成し、その上に保護膜を形成した後、柱状スペーサを形成する。
次に、印刷装置などを用いてTFT基板3と対向基板5に配向膜の材料となるポリイミドの溶液を塗布し、焼成した後、配向膜表面を回転金属ローラに巻き付けたバフ布などで一定方向に擦ってラビング処理を行う。そして、一方の基板に光硬化性又は熱硬化性のシール材料を形成し、液晶を滴下した後、両基板を重ね合わせ、シール材のUV硬化及び熱硬化を行うことで、液晶パネル2が形成される。
上記方法で形成した液晶パネル2にバックライトユニット7を組み合わせて、表示領域8の各領域の透過率を測定し、表示領域8の略中央の画素の電極幅及び透過率を基準にした場合の電極幅比と透過率比との相関を調べた。その結果を図8に示す。
図8より、電極幅比が大きくなるに従って(すなわち、ピッチが同じであるため電極間隔が小さくなるに従って)透過率比が大きくなっており、ゲート配線11又はドレイン配線17の配線抵抗に起因する透過率の低下を電極間隔で補償できることが分かる。
この共通電極13及び画素電極18の幅(又は、共通電極13と画素電極18と間隔)は、フォトマスク22、24の開口部22a、24aのサイズ、レジスト21、23の塗布、露光、現像条件などによって調整可能であり、目標とする電極幅比(又は電極間隔比)は実際の液晶パネル2の透過率変化を考慮して設定することになるが、以下の式によって算出することができる。
例えば、端子領域9a、9bに相対的に近い画素の透過率をT1、端子領域9a、9bから相対的に遠い画素の透過率をT2とした場合に、T1、T2は以下のように表される。
T1=αsin2(2ψ1)
T2=αsin2(2ψ2)
α=1/2・sin2(πΔn・d/λ)
ψ:液晶回転角
従って、
T2/T1=sin2(2ψ2)/sin2(2ψ1) …(2)
となる。
一方、端子領域9a、9bに相対的に近い画素の電極間隔をL1、端子領域9a、9bから相対的に遠い画素の電極間隔をL2とした場合に、IPSの基本方程式より、以下の関係が成り立つ。
K22d2φ/dz2=ε0・Δε・(V/L1)2・sinψ1・cosψ1
K22d2φ/dz2=ε0・Δε・(V/L2)2・sinψ2・cosψ2
従って、
L2/L1=((sinψ2・cosψ2)/(sinψ1・cosψ1))1/2…(3)
となる。
以上より、式(2)から、T2/T1に合致するψ1、ψ2を設定すれば、式(3)から、そのψ1、ψ2におけるL2/L1を算出することができる。
具体的な値としては、図8の特性を持つ液晶パネルの場合、グラフの傾きは略−7であることから、各画素のTFT16の特性が一定であり、透過率が低い領域と高い領域の透過率比が略15%であれば、透過率が低い領域の電極間隔を透過率が高い領域の電極間隔に対して、略2.2%小さくなるように調整する。
次に、本発明の第2の実施例に係る液晶パネル及び液晶表示装置について、図9乃至図11を参照して説明する。図9は、ゲート配線又はドレイン配線の入力端子から相対的に近い画素(A点)と相対的に遠い画素(B点)におけるTFT基板の製造方法の一部を示す工程断面図であり、図10は、エッチング工程を模式的に示す図である。また、図11液晶パネルの透過率分布を示す図である。
前記した第1の実施例では、画素電極18及び共通電極13の間隔をフォトマスクの開口部の大きさを変えることによって調整したが、本実施例では、フォトマスクの開口部の大きさを変えずに、エッチングによって調整することを特徴とする。
以下、本実施例のTFT基板3の製造方法について、図9の工程断面図を参照して説明する。
第1の実施例と同様に、ガラスやプラスチックなどの絶縁性の基板10の上に、スパッタリング法等を用いて、ゲート配線11、共通配線12、共通電極13となるCrなどのメタル13aを成膜し、その上に感光性のレジスト21を塗布、乾燥して成膜する(図9(a)参照)。
次に、本実施例では、同じサイズの開口部22aが形成されたフォトマスク22を使って露光し(図9(b)参照)、現像液にて感光していないレジスト21を除去する(図9(c)参照)。
次に、レジスト21をマスクとしてメタル13aをエッチングするが、その際、透過率の高い領域(例えば、ゲート配線11の入力端子が形成される端子領域9a側、図2の左辺)が先にエッチング液に浸漬するようにし、取り出すときは基板全体を同時に取り出す(図9(d)参照)。すなわちエッチングに時間差が生じるようにする。その後、レジスト21をアッシングや有機溶剤などを用いて除去する(図9(e)参照)。これにより、端子領域9a、9bに近い画素、例えば、A点ほどエッチングが進行し、レジスト21下層のメタル13aがオーバーエッチングされて共通電極13の幅が小さくなる。
次に、プラズマCVD法等を用いてシリコン酸化膜やシリコン窒化膜などからなるゲート絶縁膜14を形成し、その上にアモルファスシリコンやポリシリコンなどを堆積し、レジストをマスクとしてドライエッチングを行って、島状の半導体層15を形成する。
次に、スパッタリング法等を用いてドレイン配線17、ソース/ドレイン電極及び画素電極18となるCrなどのメタルを成膜し、同様の方法により、エッチングに時間差が生じるようにして、端子領域9a、9bに近い画素、例えば、A点ほど画素電極18の幅が小さくなるようにする。その後、第1の実施例と同様の方法で液晶パネル2を形成する。
このように、エッチングに時間差を設けて、透過率の高い領域の共通電極13及び/又は画素電極18の幅が小さくなるようにすることによっても、第1の実施例と同様の効果を得ることができる。
上記エッチングに時間差を設ける手法の効果を確認するために、図10(a)に示すように、透過率の低い領域(端子領域9aから遠い辺、図2の右辺)が先にエッチング液に浸漬するようにした場合と、図10(b)に示すように、透過率の高い領域(端子領域9aに近い辺、図2の左辺)が先にエッチング液に浸漬するようにした場合とでTFT基板3を製作し、表示領域8の略中央の画素の透過率を基準にした場合の液晶パネル2の透過率分布を測定した。その結果を図11に示す。
図11より、透過率の低い領域をエッチング液に先に漬けた場合は、ゲート配線11又はドレイン配線17の配線抵抗に起因する透過率の低下に加えて、透過率の低い領域ほどオーバーエッチングによって共通電極13と画素電極18との間隔が広くなるため、透過率比が大きく変化しているが、透過率の高い領域をエッチング液に先に漬けた場合は、ゲート配線11又はドレイン配線17の配線抵抗に起因する透過率の低下が、透過率の高い領域ほどオーバーエッチングによって共通電極13と画素電極18との間隔が広くなることによって補償されるため、画面全体の透過率が均一になっていることが分かる。
次に、本発明の第3の実施例に係る液晶パネル及び液晶表示装置について、図12乃至図14を参照して説明する。図12は、ゲート配線又はドレイン配線の入力端子から相対的に近い領域(A点)と相対的に遠い領域(B点)における画素の一部を模式的に示す断面図及び上面図であり、図13は、その製造方法の一部を示す工程断面図である。また、図14は、基板間隔比(リタデーション比)と透過率比との相関を示す図である。
前記した第1及び第2の実施例では、画素電極18及び共通電極13の間隔を変えることによって透過率を変化させたが、本実施例では、TFT基板と対向基板との間隔を変えることによって透過率を変化させることを特徴とする。
TFT基板と対向基板は、通常、柱状スペーサによって間隔を保っており、一般的な柱状スペーサは、対向基板側のブラックマトリクスの保護膜上にレジストによって形成される。一方、式(1)より、TFT基板3と対向基板5との間隔dが大きくなれば、液晶の光学的閾値電圧Vcは小さくなり、同じ電圧が印加された場合、相対的に透過率を高くすることができる。
そこで、本実施例では、端子領域9a、9bからの距離に関連付けてTFT基板3と対向基板5との間隔dを変化させる。具体的には、図12に示すように、端子領域9a、9bからの距離が近い画素(例えば、A点の画素)に対しては、TFT基板3と対向基板5との間隔dを小さくして配向規制力を大きくし、端子領域9a、9bからの距離が遠い画素(例えば、B点の画素)に対しては、TFT基板3と対向基板5との間隔dを大きくして配向規制力を小さくし、液晶4の回転角を変化させることによって透過率の低下を補償する。
なお、図12では、対向基板5側に柱状スペーサ29を形成する構成としているが、TFT基板3側に柱状スペーサ29を形成する構成としてもよいし、対向基板5及びTFT基板3の双方に柱状スペーサ29を形成する構成としてもよい。また、本実施例では、柱状スペーサ29によってTFT基板3と対向基板5との間隔dを変化させているが、例えば、TFT基板3の層間絶縁膜19や平坦化膜、配向膜、対向基板5のブラックマトリクスや保護膜、配向膜などの膜厚を変えることによって、TFT基板3と対向基板5との間隔dを変化させてもよい。
以下、本実施例の対向基板5の製造方法について、図13の工程断面図を参照して説明する。
まず、ガラスやプラスチックなどの絶縁性の基板25上の各々の画素領域にRGB各色の色層26を形成した後、色層26間の領域にブラックマトリクス27を形成し、その上に保護膜28を形成する。次に、保護膜28上に感光性のレジスト29aを塗布、乾燥して成膜する(図13(a)参照)。
次に、フォトマスクを用いてレジスト29aをパターニングするが、その際、透過率の低い領域(すなわち、端子領域9a、9bに遠い画素、例えば、B点)ほど、開口面積が大きくなるように開口部30aが形成されたフォトマスク30を使って露光する(図13(b)参照)。これにより透過率の低い領域ほど感光が進む。
次に、液晶パネル全体で開口部31aの大きさが等しいフォトマスク31を使って露光する(図13(c)参照)。その後、現像液にて感光していないレジスト29aを除去する(図13(d)参照)。これにより、感光の進んでいない領域(すなわち、フォトマスク30の開口部30aの小さいA点)の柱状スペーサ29は除去率が上がるため、感光の進んでいる領域の柱状スペーサ29よりも低く形成される。
一方、TFT基板3は、通常の手法又は第1、第2の実施例と同様の手法を用いて製作する。その後、TFT基板3と対向基板5に配向膜を形成してラビング処理を行い、一方の基板に光硬化性又は熱硬化性のシール材料を形成し、液晶を滴下した後、両基板を重ね合わせ、シール材のUV硬化及び熱硬化を行うことで、液晶パネル2が形成される。
上記方法で形成した液晶パネル2にバックライトユニット7を組み合わせて、表示領域8の各部の透過率を測定し、表示領域8の略中央の画素の基板間隔及び透過率を基準にした場合の基板間隔比と透過率比との相関を調べた。その結果を図14に示す。
図14より、基板間隔比が大きくなるに従って(すなわち、基板間隔に屈折率異方性を掛け合わせたリタデーションが大きくなるに従って)透過率比が大きくなっており、ゲート配線11又はドレイン配線17の配線抵抗に起因する透過率の低下を基板間隔で補償できることが分かる。
この柱状スペーサ29の高低差は、フォトマスク30の開口部30aのサイズ、レジスト29の塗布、露光、現像条件などによって調整可能であり、目標とする基板間隔幅比は実際の液晶パネル2の透過率変化を考慮して設定することになるが、以下の式によって算出することができる。
例えば、端子領域9a、9bに相対的に近い画素の透過率をT1、基板間隔をd1、端子領域9a、9bから相対的に遠い画素の透過率をT2、基板間隔をd2、とした場合に、T1、T2は以下のように表される。
T1=1/2・sin2(βΔnd1)・sin2(2ψ)
T2=1/2・sin2(βΔnd2)・sin2(2ψ)
β=π/λ
ψ:液晶回転角
Δn:屈折率異方性
従って、
T2/T1=sin2(βΔnd2)/sin2(βΔnd1) …(4)
となる。
以上より、式(4)から、T2/T1に合致するΔnd1、Δnd2を算出することができる。
具体的な値としては、図14の特性を持つ液晶パネルの場合、グラフの傾きは略10であることから、各画素のTFT16の特性が一定であり、透過率が低い領域と高い領域の透過率比が略15%であれば、透過率が低い領域のリタデーション(基板間隔)を透過率が高い領域のリタデーション(基板間隔)に対して、略1.5%大きくなるように調整する。
なお、第1、第2の実施例では共通電極13と画素電極18との間隔を変化させ、第3の実施例ではTFT基板3と対向基板5との間隔を変化させたが、これらを組み合わせることによって更に透過率を大きく変化させることができる。
また、第1乃至第3の実施例では横電界方式の液晶パネルの場合について述べたが、VA(Vertical Alignment)方式など他の方式の液晶パネルについても応用することができ、それぞれの方式の画素を構成する要素において、透過率を左右する要素の寸法・形状を配線抵抗による信号遅延に伴う画面内透過率の不均一性を補償するように調整・配置することによって、横電界方式の液晶パネルと同様の効果を得ることができる。