JP5326100B2 - Organic thin film transistor and manufacturing method thereof. - Google Patents
Organic thin film transistor and manufacturing method thereof. Download PDFInfo
- Publication number
- JP5326100B2 JP5326100B2 JP2006213890A JP2006213890A JP5326100B2 JP 5326100 B2 JP5326100 B2 JP 5326100B2 JP 2006213890 A JP2006213890 A JP 2006213890A JP 2006213890 A JP2006213890 A JP 2006213890A JP 5326100 B2 JP5326100 B2 JP 5326100B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- gate insulating
- organic thin
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は、半導体層に有機物を用いる薄膜トランジスタ（以下「有機薄膜トランジスタ」という。）及びその製造方法に関し、特にいわゆるボトムコンタクト型の有機薄膜トランジスタに好適なものに関する。 The present invention relates to a thin film transistor (hereinafter referred to as “organic thin film transistor”) using an organic substance for a semiconductor layer and a method for manufacturing the same, and particularly to a so-called bottom contact type organic thin film transistor.
有機薄膜トランジスタは、従来の半導体層にシリコンを用いる薄膜トランジスタに対し簡単な製造工程、安価、フレキシビリティー等の特性を有しており、現在盛んに研究が行われている。 Organic thin-film transistors have characteristics such as a simple manufacturing process, low cost, and flexibility as compared with conventional thin-film transistors using silicon as a semiconductor layer, and are actively studied.
一般的に有機薄膜トランジスタは二つの構造に分けることができる。一つはソース電極及びドレイン電極を有機物半導体層を形成した後に形成するトップコンタクト型であり、もう一つは有機物半導体層をソース電極及びドレイン電極を形成した後に形成するボトムコンタクト型である（例えば下記非特許文献１参照）。 In general, an organic thin film transistor can be divided into two structures. One is a top contact type in which the source and drain electrodes are formed after forming the organic semiconductor layer, and the other is a bottom contact type in which the organic semiconductor layer is formed after forming the source and drain electrodes (for example, Non-patent document 1 below).
トップコンタクト型の有機薄膜トランジスタは、ボトムコンタクト型の有機薄膜トランジスタよりも電極から半導体層へのキャリア注入障壁や電極／半導体層界面の接触抵抗が小さいという点において優れた特性を有している。しかし、例えば一般的な電極形成において用いられるようなエッチング処理などの溶液処理に弱く、有機半導体層を形成した後にこのような処理を用いることは難しく、複雑な回路構成には対応できないといった課題がある。また、トランジスタの動作電圧を低くするにはソース電極とドレイン電極の間隔で定められるチャネル長を１μm程度まで短くする必要があるが、エッチング処理の代わりに他の方法、例えばマスク蒸着法を用いた場合であっても数十μm程度が限界であり、これ以下に加工することは困難であるといった課題がある。 The top contact type organic thin film transistor has excellent characteristics in that the carrier injection barrier from the electrode to the semiconductor layer and the contact resistance at the electrode / semiconductor layer interface are smaller than the bottom contact type organic thin film transistor. However, for example, it is weak to solution processing such as etching processing used in general electrode formation, and it is difficult to use such processing after forming an organic semiconductor layer, and there is a problem that it cannot cope with a complicated circuit configuration. is there. In order to reduce the operating voltage of the transistor, it is necessary to shorten the channel length determined by the distance between the source electrode and the drain electrode to about 1 μm, but other methods such as mask vapor deposition are used instead of the etching process. Even in this case, the limit is about several tens of μm, and there is a problem that it is difficult to process below this.
そこで、ボトムコンタクト型の有機薄膜トランジスタの検討がより重要となっている。ボトムコンタクト型の有機薄膜トランジスタについての公知の技術としては、例えば下記特許文献１乃至３に記載の技術がある。 Therefore, it is more important to study a bottom contact type organic thin film transistor. Known techniques for bottom contact type organic thin film transistors include those described in Patent Documents 1 to 3, for example.
しかしながら、上記特許文献１、２に記載の技術では、基板や電極の表面処理によってトランジスタ特性が改善されるという点において有用であるが、処理の安定性及び再現性に乏しい、また、電極の接触抵抗を根本的には改善していないといった課題が残る。また、上記特許文献３に記載の技術には、有機半導体層にキャリアが誘起されない部分があるため、有機半導体層における抵抗が増大してトランジスタの電気的特性が低下してしまうという課題がある。また、上記特許文献３に記載の技術には製造工程も複雑であるといった課題もある。 However, the techniques described in Patent Documents 1 and 2 are useful in that the transistor characteristics are improved by the surface treatment of the substrate or electrode, but the stability and reproducibility of the treatment are poor, and the contact of the electrode The problem remains that the resistance has not been fundamentally improved. In addition, the technique described in Patent Document 3 has a problem that since there is a portion where carriers are not induced in the organic semiconductor layer, the resistance in the organic semiconductor layer increases and the electrical characteristics of the transistor deteriorate. Further, the technique described in Patent Document 3 has a problem that the manufacturing process is complicated.
そこで、本発明は、上記課題を鑑み、より簡便な構成で、より高性能な有機薄膜トランジスタ及びその製造方法、更にはそれを用いた電子機器を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a high-performance organic thin film transistor with a simpler configuration, a method for manufacturing the same, and an electronic device using the same.
本発明者らは、上記課題について鋭意検討を行ったところ、ゲート絶縁膜に凹部を形成し、この凹部にソース電極及びドレイン電極を形成することで有機半導体層における注入障壁、接触抵抗、更には上述した有機半導体層における抵抗を小さくし、オン電流や移動度の大きな有機薄膜トランジスタを簡便に形成することができる点に想到し、本発明を完成させるに至った。 The inventors of the present invention have made extensive studies on the above-mentioned problems. As a result, a concave portion is formed in the gate insulating film, and a source electrode and a drain electrode are formed in the concave portion. The inventors have conceived that an organic thin film transistor having a large on-current and high mobility can be easily formed by reducing the resistance in the organic semiconductor layer described above, and the present invention has been completed.
即ち、本発明の一手段に係る有機薄膜トランジスタは、ゲート電極と、ゲート電極を覆い、複数の凹部が形成されるゲート絶縁膜と、複数の凹部に配置されるソース電極及びドレイン電極と、ソース電極及び前記ドレイン電極の間の領域に配置され、ソース電極及びドレイン電極に接続される有機半導体層と、を有する。このようにすることで有機半導体層における注入障壁、接触抵抗、更には上述した有機半導体層における抵抗を小さくし、オン電流や移動度の大きな有機薄膜トランジスタを簡便に形成することができる。 That is, an organic thin film transistor according to one means of the present invention includes a gate electrode, a gate insulating film that covers the gate electrode and has a plurality of recesses, a source electrode and a drain electrode that are disposed in the plurality of recesses, and a source electrode And an organic semiconductor layer disposed in a region between the drain electrodes and connected to the source electrode and the drain electrode. By doing so, the injection barrier and contact resistance in the organic semiconductor layer, and further the resistance in the organic semiconductor layer described above can be reduced, and an organic thin film transistor having a large on-current and mobility can be easily formed.
また、限定されるわけではないが、本手段において、ソース電極及びドレイン電極のそれぞれは、ゲート絶縁膜を介しゲート電極と重畳して配置されていることも望ましい。このようにすることでソース電極とドレイン電極の間のチャネル領域全体にゲート電極を対応させることができ、有機半導体層におけるキャリアの誘起を確実にすることができる。 Further, although not limited thereto, in this means, it is also desirable that each of the source electrode and the drain electrode is disposed so as to overlap with the gate electrode through the gate insulating film. By doing so, the gate electrode can be made to correspond to the entire channel region between the source electrode and the drain electrode, and the induction of carriers in the organic semiconductor layer can be ensured.
また、限定されるわけではないが、本手段において、ゲート絶縁膜の凹部はテーパーを有していることも望ましい。即ち、テーパー端部によって有機結晶の面内配向を揃えることができ、分子密度の高い面を電極に密に接触させることで、より注入障壁や接触抵抗を低減することができる。 Further, although not limited, in this means, it is also desirable that the concave portion of the gate insulating film has a taper. That is, the in-plane orientation of the organic crystal can be made uniform by the tapered end portion, and the injection barrier and the contact resistance can be further reduced by bringing the surface having a high molecular density into close contact with the electrode.
また、限定されるわけではないが、本手段において、ソース電極及びドレイン電極の高さとゲート絶縁膜の高さをほぼ同じにすることが望ましい。これにより有機半導体層の平坦性を確保し、注入障壁や接触抵抗を低減させることができる。ここで「ほぼ同じ」とは、完全に同じであることを含むのはもちろんであるが、誤差範囲までも含む概念である。 In addition, although not limited, in this means, it is desirable that the heights of the source electrode and the drain electrode and the height of the gate insulating film be substantially the same. Thereby, the flatness of the organic semiconductor layer can be ensured, and the injection barrier and the contact resistance can be reduced. Here, “substantially the same” is a concept that includes not only the completely same but also an error range.
また、本発明の他の一手段に係る有機薄膜トランジスタの製造方法は、基板にゲート電極を形成し、ゲート絶縁膜を形成し、ゲート絶縁膜に凹部を形成し、ゲート絶縁膜に形成された凹部にソース電極及びドレイン電極を形成し、有機半導体層を形成する。 According to another aspect of the present invention, there is provided a method of manufacturing an organic thin film transistor, wherein a gate electrode is formed on a substrate, a gate insulating film is formed, a concave portion is formed in the gate insulating film, and the concave portion formed in the gate insulating film is formed. A source electrode and a drain electrode are formed on the organic semiconductor layer.
また、限定されるわけではないが、本手段において、ソース電極及びドレイン電極のそれぞれを、ゲート絶縁膜を介してゲート電極と重畳するよう形成することも望ましい。このようにすることで、ソース電極とドレイン電極の間のチャネル領域全体にゲート電極を対応させることができ、有機半導体層におけるキャリアの誘起を確実に行わせることができる。 In addition, although not limited thereto, in this means, it is also desirable that each of the source electrode and the drain electrode is formed so as to overlap with the gate electrode through the gate insulating film. By doing in this way, a gate electrode can be made to correspond to the whole channel region between a source electrode and a drain electrode, and the induction | guidance | derivation of the carrier in an organic-semiconductor layer can be performed reliably.
また、限定されるわけではないが、本手段において、ゲート絶縁膜の凹部は、テーパーを有するよう形成されることも望ましい。テーパー端部により有機結晶の面内配向を揃えることができ、分子密度の高い面を電極に密に接触させることが可能となり、より注入障壁や接触抵抗を低減することができる。 In addition, although not limited, in this means, it is also desirable that the concave portion of the gate insulating film is formed to have a taper. The in-plane orientation of the organic crystal can be made uniform by the tapered end portion, so that a surface having a high molecular density can be brought into close contact with the electrode, and the injection barrier and contact resistance can be further reduced.
また、限定されるわけではないが、本手段において、ソース電極及びドレイン電極を形成した後、ソース電極、ドレイン電極及びゲート絶縁膜を研磨することも望ましい。このようにすることでゲート絶縁膜、ソース電極及びドレイン電極の高さをほぼ同じにすることで有機半導体層の平坦性を確保することができる。 Although not limited thereto, it is also desirable in this means to polish the source electrode, the drain electrode and the gate insulating film after forming the source electrode and the drain electrode. By doing so, the flatness of the organic semiconductor layer can be ensured by making the heights of the gate insulating film, the source electrode, and the drain electrode substantially the same.
以上本発明によって、簡便な構成で、より高性能な有機薄膜トランジスタ及びその製造方法、更にはそれを用いた電子機器を提供することができる。 As described above, according to the present invention, it is possible to provide a high-performance organic thin film transistor and a method for manufacturing the same, and an electronic apparatus using the same, with a simple configuration.
以下、本発明の実施形態について図面を参照しつつ説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、以下に示す実施形態に限定されるものではない。なお、本明細書においては同一又は同様の機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes and is not limited to the embodiments shown below. Note that in this specification, portions having the same or similar functions are denoted by the same reference numerals, and repeated description thereof is omitted.
（実施形態１）
図１に、本実施形態に係る有機薄膜トランジスタ（以下「本有機薄膜トランジスタ」）の概略断面図を示す。図１に示されるとおり、本有機薄膜トランジスタ１は、基板２と、この基板２上に形成されるゲート電極３と、基板２及びゲート電極３を覆って形成され、凹部４１ａ、ｂが形成されるゲート絶縁膜４と、ゲート絶縁膜４の凹部４１ａに形成されるソース電極５と、ゲート絶縁膜４の凹部４１ｂに形成されるドレイン電極６と、ソース電極５、ドレイン電極６及びこれらの間の領域（チャネル領域となる。）を覆って形成される有機半導体層７と、ソース電極５、ドレイン電極６及び有機半導体層７を保護する保護膜８と、を有して形成されている。なお、本有機薄膜トランジスタの平面図を図２に示しておく（なお図１は図２のＡ−Ａ断面図に相当する）。
(Embodiment 1)
FIG. 1 is a schematic cross-sectional view of an organic thin film transistor (hereinafter referred to as “the present organic thin film transistor”) according to the present embodiment. As shown in FIG. 1, the organic thin film transistor 1 is formed by covering a substrate 2, a gate electrode 3 formed on the substrate 2, the substrate 2 and the gate electrode 3, and forming recesses 41a and 41b. The gate insulating film 4, the source electrode 5 formed in the concave portion 41a of the gate insulating film 4, the drain electrode 6 formed in the concave portion 41b of the gate insulating film 4, the source electrode 5, the drain electrode 6, and the gap therebetween The organic semiconductor layer 7 is formed so as to cover the region (becomes a channel region), and the protective film 8 is formed to protect the source electrode 5, the drain electrode 6, and the organic semiconductor layer 7. A plan view of the organic thin film transistor is shown in FIG. 2 (note that FIG. 1 corresponds to a cross-sectional view taken along the line AA of FIG. 2).
基板２は、ゲート電極３、ゲート絶縁膜４、ソース電極５、ドレイン電極６、有機半導体層７、保護膜８を形成する下地となるものであって、限定されるわけではないが、例えばシリコン、ガラス、プラスチックフィルムを好適に用いることができる。 The substrate 2 is a base for forming the gate electrode 3, the gate insulating film 4, the source electrode 5, the drain electrode 6, the organic semiconductor layer 7, and the protective film 8. Glass, plastic film can be preferably used.
ゲート電極３は、電圧を印加することで有機半導体層にキャリアを誘起させることができるものであって、導電性を有する限りにおいて限定されるわけではないが、例えばＡｕ、Ｐｔ、Ａｌ、Ｃｕ、Ｃｒ又はこれらを複数積層させたものを好適に用いることができる。またゲート電極の厚さとしては、限定されるわけではないが、例えば１ｎｍ以上１０μｍ以下の範囲内にあることが望ましく、より望ましくは１０ｎｍ以上１μｍ以下の範囲内である。 The gate electrode 3 can induce carriers in the organic semiconductor layer by applying a voltage, and is not limited as long as it has conductivity. For example, Au, Pt, Al, Cu, Cr or a laminate of these can be suitably used. The thickness of the gate electrode is not limited, but is preferably in the range of 1 nm to 10 μm, for example, and more preferably in the range of 10 nm to 1 μm.
ゲート絶縁膜４は、ゲート電極３と、この上に形成される有機半導体層７とを絶縁する機能を有する膜であって、絶縁性を有する限りにおいて限定されるわけではないが、例えばＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＢａｘＳｒ１−ｘＴｉＯ３（ＢＳＴ）等の無機絶縁物、又はＰＶＡ、ＰＶＰ、ＰＭＭＡ等の有機絶縁物を好適に用いることができる。 The gate insulating film 4, a gate electrode 3, a film having a function of insulating the organic semiconductor layer 7 formed thereon, but not limited as long as having insulation properties, for example SiO 2 , SiN x, Al 2 O 3 , Ta 2 O 5, Ba x Sr 1-x TiO 3 (BST) inorganic insulating material such as, or PVA, PVP, may be suitably used an organic insulating material such as PMMA.
また本実施形態に係るゲート絶縁膜４は、図１で示すように全体として平坦となるよう形成されているが、凹んだ部分、即ち凹部を複数有して構成されており、この部分にソース電極５、ドレイン電極６が配置されている。凹部の深さについては限定されるわけではないが、ソース電極５、ドレイン電極６の厚さ程度有していることが望ましく、例えば１ｎｍ以上１０μｍ以下の範囲内にあることが望ましく、より望ましくは１０ｎｍ以上１μｍ以下の範囲内である。なお、図１で示すように、本実施形態のゲート絶縁膜４における凹部４１ａ、ｂの断面にはテーパー４１１ａ、４１１ｂが形成されている。 In addition, the gate insulating film 4 according to the present embodiment is formed to be flat as a whole as shown in FIG. 1, and is configured to have a recessed portion, that is, a plurality of recessed portions. An electrode 5 and a drain electrode 6 are disposed. Although the depth of the concave portion is not limited, it is desirable that the depth is about the thickness of the source electrode 5 and the drain electrode 6, for example, in the range of 1 nm to 10 μm, more preferably It is in the range of 10 nm or more and 1 μm or less. As shown in FIG. 1, tapers 411a and 411b are formed in the cross sections of the recesses 41a and 41b in the gate insulating film 4 of the present embodiment.
ソース電極５は、ドレイン電極６との間に電界を印加し、有機半導体層７にキャリアを注入することができるものであり、ドレイン電極６は、ソース電極５との間に電界を印加し、有機半導体層７からキャリアを流れ込ませることができるものである。ソース電極５、ドレイン電極６は、構成において同じものを採用することができ、導電性を有する限りにおいて限定されるわけではないが、Ａｕ、Ｐｔ、Ａｌ、Ｃｕ、Ｃｒ又はこれらを複数積層させたものを好適に用いることができる。なお、ソース電極５、ドレイン電極６の厚さとしては、限定されるわけではないが、例えば１ｎｍ以上１０μｍ以下の範囲内にあることが望ましく、より望ましくは１０ｎｍ以上１μｍ以下の範囲内である。なお、ソース電極５とドレイン電極６は、ゲート絶縁膜４を介してゲート電極３と重畳するように形成されている。このようにすることで、ソース電極とドレイン電極の間のチャネル領域全体にゲート電極を対応させることができ、有機半導体層におけるキャリアの誘起を確実に行わせることができる。 The source electrode 5 can apply an electric field to the drain electrode 6 and inject carriers into the organic semiconductor layer 7. The drain electrode 6 can apply an electric field to the source electrode 5, Carriers can flow from the organic semiconductor layer 7. The source electrode 5 and the drain electrode 6 can be the same in configuration and are not limited as long as they have conductivity, but Au, Pt, Al, Cu, Cr, or a plurality of these are laminated. A thing can be used suitably. The thicknesses of the source electrode 5 and the drain electrode 6 are not limited, but are preferably in the range of 1 nm to 10 μm, for example, and more preferably in the range of 10 nm to 1 μm. The source electrode 5 and the drain electrode 6 are formed so as to overlap the gate electrode 3 with the gate insulating film 4 interposed therebetween. By doing in this way, a gate electrode can be made to correspond to the whole channel region between a source electrode and a drain electrode, and the induction | guidance | derivation of the carrier in an organic-semiconductor layer can be performed reliably.
有機半導体層７は、ゲート電極３により印加される電圧によりソース電極５とドレイン電極６との間に流れる電流を調整する機能を有する層であって、限定されるわけではないが、例えばペンタセンやＣ６０、フタロシアニン等の低分子やＰ３ＨＴ、ＭＥＨ−ＰＰＶ等の高分子を好適に用いることができる。なお、本実施形態に係る有機半導体層７は、ゲート電極５、ドレイン電極６、更にはゲート絶縁膜４上のソース電極５とドレイン電極６の間の領域を覆うように形成されている。 The organic semiconductor layer 7 is a layer having a function of adjusting a current flowing between the source electrode 5 and the drain electrode 6 by a voltage applied by the gate electrode 3, and is not limited thereto. Low molecules such as C 60 and phthalocyanine and polymers such as P3HT and MEH-PPV can be preferably used. The organic semiconductor layer 7 according to this embodiment is formed so as to cover the gate electrode 5, the drain electrode 6, and the region between the source electrode 5 and the drain electrode 6 on the gate insulating film 4.
保護膜８は、ソース電極５、ドレイン電極６及び有機半導体層７を保護する機能を有する膜であって、限定されるわけではないが、例えばパリレンを好適に用いることができる。なお、この保護膜８の厚さは、ソース電極５、ドレイン電極６及び有機半導体層７保護できる限りにおいて限定されない。また、場合によって保護膜８は省略可能である。 The protective film 8 is a film having a function of protecting the source electrode 5, the drain electrode 6, and the organic semiconductor layer 7, and is not limited, but for example, parylene can be suitably used. The thickness of the protective film 8 is not limited as long as the source electrode 5, the drain electrode 6, and the organic semiconductor layer 7 can be protected. In some cases, the protective film 8 can be omitted.
以上の構成により、本有機薄膜トランジスタは、キャリア注入障壁と接触抵抗を低減させることによって高いオン電流と高い電界効果キャリア移動度とを達成することができる。より具体的に説明すると、本実施形態に係る有機薄膜トランジスタは、ゲート絶縁膜に凹部を複数設け、この凹部にソース電極５、ドレイン電極６を配置することで有機半導体層を厚くした際にソース／ドレイン電極領域とゲート絶縁層領域を橋渡しする連続的な結晶粒ないしは結晶ドメインを数多く生じせしめることで、不連続な結晶粒ないしは結晶ドメインのみしか存在しない場合と比較して、電極上面からの有効なキャリア注入とそのチャネル部への輸送を促進し、接触抵抗を低減することで高いオン電流及び高い電界効果キャリア移動度を達成することができる。また、その機構について確定的に述べるわけではないが、本実施形態に係るゲート絶縁膜に形成される凹部の側壁にテーパーを形成することにより、ゲート絶縁膜４の平坦面との間で折れ曲がり線を生じさせ、面の不連続部に結晶の低自由エネルギー面が沿う傾向を有効に利用して折れ曲がり線から両垂直方向に特定の方位が面内配向した有機半導体結晶粒を選択的に成長させ、よって生じる低自由エネルギー面と電極との広範囲な接触によってキャリア注入障壁と接触抵抗を低減することで高いオン電流及び高い電界効果キャリア移動度を達成することができる。 With the above configuration, the present organic thin film transistor can achieve high on-current and high field effect carrier mobility by reducing the carrier injection barrier and the contact resistance. More specifically, in the organic thin film transistor according to the present embodiment, when the organic semiconductor layer is thickened by providing a plurality of recesses in the gate insulating film and disposing the source electrode 5 and the drain electrode 6 in the recesses, By generating many continuous crystal grains or crystal domains that bridge the drain electrode region and the gate insulating layer region, it is more effective than the case where only discontinuous crystal grains or crystal domains exist. High on-current and high field effect carrier mobility can be achieved by facilitating carrier injection and transport to the channel portion and reducing contact resistance. Although the mechanism is not described definitely, a bent line is formed between the flat surface of the gate insulating film 4 by forming a taper on the side wall of the recess formed in the gate insulating film according to the present embodiment. By effectively utilizing the tendency of the low free energy surface of the crystal to follow the discontinuity of the surface, organic semiconductor crystal grains with a specific orientation in the plane in both vertical directions from the bent line are selectively grown. Thus, a high on-current and high field-effect carrier mobility can be achieved by reducing the carrier injection barrier and the contact resistance due to the wide contact between the low free energy surface and the electrode.
次に、本有機薄膜トランジスタの製造方法について図３を用いて説明する。本実施形態に係る有機薄膜トランジスタの製造方法は、基板２上にゲート電極３を形成し（図３（Ａ））、ゲート絶縁膜４を形成し（図３（Ｂ））、ゲート絶縁膜に凹部を形成し（図３（Ｃ））、ゲート絶縁膜に形成された前記凹部にソース電極及びゲート電極を形成し（図３（Ｄ））、有機半導体層を形成し（図３（Ｅ））、保護膜を形成する（図３（Ｆ））。 Next, the manufacturing method of this organic thin-film transistor is demonstrated using FIG. In the method of manufacturing the organic thin film transistor according to the present embodiment, the gate electrode 3 is formed on the substrate 2 (FIG. 3A), the gate insulating film 4 is formed (FIG. 3B), and the recess is formed in the gate insulating film. (FIG. 3C), a source electrode and a gate electrode are formed in the recess formed in the gate insulating film (FIG. 3D), and an organic semiconductor layer is formed (FIG. 3E). Then, a protective film is formed (FIG. 3F).
ゲート電極３の形成は、ゲート電極３を形成できる限り限定されるわけではないが、例えば真空蒸着法、スパッタリング法を好適に用いることができる。望ましい配線パターンを得るためには、その後、さらにフォトリソグラフィ法及びエッチング法を用いることが好適である。 The formation of the gate electrode 3 is not limited as long as the gate electrode 3 can be formed, but, for example, a vacuum evaporation method or a sputtering method can be suitably used. In order to obtain a desired wiring pattern, it is preferable to use a photolithography method and an etching method thereafter.
ゲート絶縁膜４の形成も、ゲート絶縁膜４を形成できる限り限定されず、例えばゲート絶縁膜４が無機絶縁物である場合はスパッタリング法、有機絶縁物である場合はスピンコート法を好適に用いることができる。なお、ゲート絶縁膜４を形成した後、ゲート絶縁膜４を平坦化するための平坦化処理を行うことも望ましい。この平坦化処理としては限定されるわけではないが、例えば無機絶縁物に対しては化学的機械研磨法、有機絶縁物にはモールディング法が好適である。無機絶縁物に対して平坦化処理を行いゲート絶縁膜４を形成する場合の概念図を図４に示しておく。 The formation of the gate insulating film 4 is not limited as long as the gate insulating film 4 can be formed. For example, a sputtering method is suitably used when the gate insulating film 4 is an inorganic insulator, and a spin coating method is suitably used when the gate insulating film 4 is an organic insulator. be able to. It is also desirable to perform a planarization process for planarizing the gate insulating film 4 after the gate insulating film 4 is formed. Although this planarization treatment is not limited, for example, a chemical mechanical polishing method is suitable for an inorganic insulator, and a molding method is suitable for an organic insulator. A conceptual diagram in the case where the gate insulating film 4 is formed by performing a planarization process on the inorganic insulator is shown in FIG.
ゲート絶縁膜４に凹部を形成する方法としては、限定されるわけではないが、例えばゲート絶縁膜４が無機絶縁物の場合には化学エッチング法、反応性イオンエッチング法を、有機絶縁物の場合は精密な鋳型を用いて半溶融状態の絶縁膜に型押しを行うことで凹部形成と同時にテーパーを形成させることができるモールディング法を好適に用いることができる。なお、無機絶縁物に対する化学エッチングによる処理は、等方的なエッチング作用を利用して自発的になだらかなテーパーを形成することができるためより望ましい。エッチング処理については周知の方法を採用することができ、限定されるわけではないが図５に本方法におけるエッチング処理工程を示し説明する。 The method for forming the recesses in the gate insulating film 4 is not limited. For example, when the gate insulating film 4 is an inorganic insulator, a chemical etching method or a reactive ion etching method is used. Can be suitably used a molding method in which a taper can be formed at the same time as the formation of a recess by embossing a semi-molten insulating film using a precise mold. Note that treatment by chemical etching on an inorganic insulator is more desirable because a gentle taper can be spontaneously formed using an isotropic etching action. A well-known method can be employed for the etching process, and although not limited thereto, FIG.
図５におけるエッチング処理は、例えば図４で示す方法を用いて平坦化されたゲート絶縁膜４（図５中の（Ｂ））にフォトレジスト４２を塗布し（図６（Ｂ’））、フォトレジストに所望のパターンが形成されたマスクを用いて光を照射し、一部のフォトレジストのみを残して後は除去する（図５（Ｂ’’））。そして例えば緩衝フッ酸を用いてエッチング処理を施して凹部とテーパーを同時に形成する（図５（Ｃ）。なお、フォトレジストはソース電極及びドレイン電極の形成においても用いられる（図５（Ｃ’））。 In the etching process in FIG. 5, for example, a photoresist 42 is applied (FIG. 6B ′) to the gate insulating film 4 (FIG. 6B) planarized by using the method shown in FIG. Light is irradiated using a mask in which a desired pattern is formed on the resist, and only a part of the photoresist is left and then removed (FIG. 5B ″). Then, for example, an etching process is performed using buffered hydrofluoric acid to simultaneously form a concave portion and a taper (FIG. 5C). Photoresist is also used in forming a source electrode and a drain electrode (FIG. 5C ′). ).
ソース電極５、ドレイン電極６を形成する方法としては、これら電極を形成することができる限りにおいて限定されるわけではないが、例えば真空蒸着法、スパッタリング法を好適に用いることができる。なお、この凹部にうまくソース電極、ドレイン電極を形成する方法としては、限定されるわけではないが、ゲート絶縁膜に凹部を形成する方法においてエッチングを用い、その際に用いたフォトレジストをそのまま使用することも工程数を削減するという点、更にはテーパーと電極との間に隙間を形成し、この隙間を利用してトランジスタ特性を向上させることができる点で望ましい（図５（Ｃ’））。なお、このフォトレジストは電極形成後除去する（図５（Ｄ））。 The method of forming the source electrode 5 and the drain electrode 6 is not limited as long as these electrodes can be formed, but, for example, a vacuum deposition method or a sputtering method can be suitably used. The method of forming the source electrode and the drain electrode successfully in the recess is not limited, but etching is used in the method of forming the recess in the gate insulating film, and the photoresist used at that time is used as it is. This is also desirable in that the number of steps can be reduced, and further, a gap can be formed between the taper and the electrode, and the transistor characteristics can be improved by using this gap (FIG. 5 (C ′)). . This photoresist is removed after the electrodes are formed (FIG. 5D).
なお、ソース電極５、ドレイン電極６を形成した後にゲート絶縁膜との平坦性を確実にするため平坦化処理を行っておくことが望ましい。平坦化処理としては、限定されるわけではないが、例えば化学的機械研磨法を好適に用いることができる。 Note that it is desirable to perform a planarization process after the source electrode 5 and the drain electrode 6 are formed in order to ensure flatness with the gate insulating film. Although it does not necessarily limit as a planarization process, For example, a chemical mechanical polishing method can be used suitably.
有機半導体層７を形成する方法としては、限定されるわけではないが、例えば真空蒸着法、分子線蒸着法、インクジェット法、スピンコート法を用いることができる。 The method for forming the organic semiconductor layer 7 is not limited, and for example, a vacuum deposition method, a molecular beam deposition method, an ink jet method, or a spin coating method can be used.
保護膜８を形成する方法としても、限定されるわけではないが、例えば真空蒸着法、分子線蒸着法、インクジェット法、スピンコート法を用いることができる。 The method for forming the protective film 8 is not limited, but for example, a vacuum deposition method, a molecular beam deposition method, an ink jet method, or a spin coating method can be used.
以上、本実施形態に係る有機薄膜トランジスタを得ることができる。 As described above, the organic thin film transistor according to this embodiment can be obtained.
（実施形態２）
本実施形態に係る有機薄膜トランジスタ１は、有機半導体層の厚さが異なる以外は実施形態１と同様である。この断面外略図を図６に示し、異なる部分についてのみ説明する。
(Embodiment 2)
The organic thin film transistor 1 according to this embodiment is the same as that of Embodiment 1 except that the thickness of the organic semiconductor layer is different. This schematic cross-sectional view is shown in FIG. 6, and only different parts will be described.
本実施形態に係る有機半導体層７は、ソース電極５及びドレイン電極６よりも薄くしているところが実施形態１と異なる。このようにすることで、ソース電極５及びドレイン電極６の上に存在する有機半導体層７と、ソース電極５とドレイン電極６の間の領域に存在する有機半導体層７とが断絶されることとなり、ソース電極５及びドレイン電極６上における有機半導体層７を機能させることができないが、ソース電極５およびドレイン電極６は、それぞれの側面５１、６１で有機半導体層７と接続できているため、実施形態１で述べたキャリア注入障壁と接触抵抗の低減を図ることができるという効果がある。 The organic semiconductor layer 7 according to this embodiment is different from the first embodiment in that the organic semiconductor layer 7 is thinner than the source electrode 5 and the drain electrode 6. By doing so, the organic semiconductor layer 7 existing on the source electrode 5 and the drain electrode 6 and the organic semiconductor layer 7 existing in a region between the source electrode 5 and the drain electrode 6 are disconnected. The organic semiconductor layer 7 on the source electrode 5 and the drain electrode 6 cannot function, but since the source electrode 5 and the drain electrode 6 can be connected to the organic semiconductor layer 7 on the respective side surfaces 51 and 61, There is an effect that the carrier injection barrier and the contact resistance described in the first embodiment can be reduced.
以上本実施形態によっても、キャリア注入障壁と接触抵抗を低減させることによって高いオン電流と高い電界効果キャリア移動度とを達成することができる。 As described above, also in this embodiment, a high on-current and a high field effect carrier mobility can be achieved by reducing the carrier injection barrier and the contact resistance.
（実施形態３）
本実施形態に係る有機薄膜トランジスタ１は、ソース電極５、ドレイン電極６の形状が異なる以外はほぼ実施形態１と同様である。この断面外略図を図７に示し、異なる部分についてのみ説明する。
(Embodiment 3)
The organic thin film transistor 1 according to the present embodiment is substantially the same as that of the first embodiment except that the shapes of the source electrode 5 and the drain electrode 6 are different. This schematic cross-sectional view is shown in FIG. 7, and only different parts will be described.
本実施形態に係るゲート絶縁膜の凹部４１全体にソース電極５、ドレイン電極６が充填されており、上記の実施形態において存在するソース電極５、ドレイン電極６の側面とテーパーとの間に有機半導体層７が充填される隙間がない。このようにすることで、実施形態１で利用するテーパーの効果を利用することはできないが、ソース電極５及びドレイン電極６を凹部を十分充填させることができ、キャリア注入障壁と接触抵抗を低減させることによって高いオン電流と高い電界効果キャリア移動度とを達成することができる。なお、本実施形態における電極の形成としては、例えば実施形態１において電極形成の際にまで残したフォトレジストを電極形成前に除去しておき、ゲート絶縁膜上に電極層を形成し、その後研磨する等して平坦化させることで実現できる。 The entire recess 41 of the gate insulating film according to the present embodiment is filled with the source electrode 5 and the drain electrode 6, and the organic semiconductor is provided between the side surface and the taper of the source electrode 5 and the drain electrode 6 existing in the above embodiment. There is no gap to be filled with the layer 7. By doing so, the taper effect used in the first embodiment cannot be used, but the recesses can be sufficiently filled in the source electrode 5 and the drain electrode 6 to reduce the carrier injection barrier and the contact resistance. Thus, high on-current and high field effect carrier mobility can be achieved. For example, the electrode in this embodiment is formed by removing the photoresist left until the electrode formation in Embodiment 1 before forming the electrode, forming an electrode layer on the gate insulating film, and then polishing. It can be realized by flattening by, for example.
（実施形態４）
本実施形態に係る有機薄膜トランジスタ１は、ゲート絶縁総４の凹部４１ａ、ｂの断面形状が異なる以外はほぼ実施形態１と同様である。この断面外略図を図８に示し、異なる部分についてのみ説明する。
(Embodiment 4)
The organic thin film transistor 1 according to this embodiment is substantially the same as that of the first embodiment except that the cross-sectional shapes of the recesses 41a and 41b of the gate insulating total 4 are different. This schematic cross-sectional view is shown in FIG. 8, and only different parts will be described.
本実施形態に係るゲート絶縁膜４の凹部４１の断面にはテーパーが形成されておらず、凹部４１の側壁が基板面に対してほぼ垂直方向にあるところが特徴的である。このようにすることでも実施形態３と同様の効果を達成することができる。なお、上記テーパーを形成しないで凹部を形成する方法としては、限定されるわけではないが、例えば反応性イオンエッチング法を好適に用いることができる。 It is characteristic that the cross section of the recess 41 of the gate insulating film 4 according to the present embodiment is not tapered, and the side wall of the recess 41 is substantially perpendicular to the substrate surface. By doing in this way, the same effect as in the third embodiment can be achieved. The method for forming the recess without forming the taper is not limited, but for example, a reactive ion etching method can be suitably used.
以下、上記実施形態に係る有機薄膜トランジスタについて、実際に作成を行い、効果を確認した。以下、作成条件、結果とともに説明する。 Hereinafter, the organic thin film transistor according to the above embodiment was actually created and the effect was confirmed. Hereinafter, it explains with creation conditions and a result.
（実施例１）
まず、リンがドープされたｎ型のシリコンウェハーをゲート電極を兼ねた基板として採用し、熱酸化法を用いてＳｉＯ２からなるゲート絶縁膜を３００ｎｍ形成し、フォトリソグラフィ法を用いてソースおよびドレイン電極領域をパターニングした後緩衝フッ酸を用いて深さ３３ｎｍの凹部を形成し、ＤＣスパッタリング法を用いてＣｒ（下層）、Ｐｔ（上層）からなるソース電極及びドレイン電極をそれぞれ３３ｎｍ（Ｐｔ：３１ｎｍ、Ｃｒ：２ｎｍ）形成した。その上に分子線蒸着法を用いてペンタセンからなる有機半導体層を６６ｎｍ形成した。なお、有機半導体層のチャネル領域の幅／長さは５０００μｍ／２２．９μｍとした。
Example 1
First, an n-type silicon wafer doped with phosphorus is used as a substrate also serving as a gate electrode, a gate insulating film made of SiO 2 is formed to 300 nm using a thermal oxidation method, and a source and drain are formed using a photolithography method. After patterning the electrode region, a recess having a depth of 33 nm is formed using buffered hydrofluoric acid, and a source electrode and a drain electrode made of Cr (lower layer) and Pt (upper layer) are respectively 33 nm (Pt: 31 nm) using DC sputtering. , Cr: 2 nm). A 66 nm organic semiconductor layer made of pentacene was formed thereon using molecular beam evaporation. The width / length of the channel region of the organic semiconductor layer was set to 5000 μm / 22.9 μm.
この作成した有機薄膜トランジスタのソース電極端付近の表面形状を原子間力顕微鏡により撮影した。この結果を図９に示す。この結果、一部の結晶粒が電極（左側）とチャネル部（右側）を跨いで成長していることが確認できた。 The surface shape of the organic thin film transistor in the vicinity of the source electrode end was photographed with an atomic force microscope. The result is shown in FIG. As a result, it was confirmed that some crystal grains grew across the electrode (left side) and the channel part (right side).
またこの得られた有機薄膜トランジスタに対し、ソース接地回路における出力特性を測定した。この結果を図１０に示す。この結果、電界効果移動度は飽和領域（ドレイン電圧−８０Ｖ）において０．４８ｃｍ２／Ｖｓ、オン電流は−２．９ｍＡ、ゲート閾電圧は−３．５Ｖであり、高い電界効果移動度、高いオン電流を得ることができていることを確認した。 Moreover, the output characteristic in a source grounding circuit was measured with respect to this obtained organic thin-film transistor. The result is shown in FIG. As a result, the field effect mobility is 0.48 cm 2 / Vs in the saturation region (drain voltage −80 V), the on-current is −2.9 mA, the gate threshold voltage is −3.5 V, and the high field effect mobility is high. It was confirmed that an on-current could be obtained.
（比較例１）
一方、上記実施例１とほぼ同様であるが、凹部を形成せず平坦なゲート絶縁膜上にそのままソース電極、ドレイン電極を配置した有機薄膜トランジスタについても作成を行った。この構造の概略を図１１に示しておく。なお有機半導体層の厚さは９９ｎｍとした。
(Comparative Example 1)
On the other hand, although it is substantially the same as the said Example 1, it created also about the organic thin-film transistor which has arrange | positioned the source electrode and the drain electrode as it is on the flat gate insulating film, without forming a recessed part. An outline of this structure is shown in FIG. The thickness of the organic semiconductor layer was 99 nm.
また、この比較用トランジスタソース電極端付近の表面形状を原子間力顕微鏡により撮影した写真を図１２に示す。この結果、すべての結晶粒が電極（左側）とチャネル部（右側）の境界で不連続となっていることが確認できた。またこのトランジスタに対し、同様の出力特性を測定した。この結果を図１３に示す。この結果、電界効果移動度は飽和領域（ドレイン電圧−８０Ｖ）において０．３０ｃｍ２／Ｖｓ、オン電流は−１．６ｍＡ、ゲート閾電圧は−５．２Ｖであった。この結果により実施例１に係る有機薄膜トランジスタの方が電界効果移動度とオン電流が大きく、ゲート閾電圧も小さく、より高性能であることが確認できた。 FIG. 12 shows a photograph of the surface shape in the vicinity of the end of the comparative transistor source electrode taken with an atomic force microscope. As a result, it was confirmed that all the crystal grains were discontinuous at the boundary between the electrode (left side) and the channel part (right side). Similar output characteristics were measured for this transistor. The result is shown in FIG. As a result, the field effect mobility was 0.30 cm 2 / Vs in the saturation region (drain voltage −80 V), the on-current was −1.6 mA, and the gate threshold voltage was −5.2 V. From this result, it was confirmed that the organic thin film transistor according to Example 1 had higher field effect mobility and on-current, lower gate threshold voltage, and higher performance.
また、図１０および図１２の低ドレイン電圧領域（グラフ中、横軸０〜１０Ｖの範囲）での比較において、実施例１のもの（図１０）は直線的に立ち上がっているのに対して、比較例のもの（図１２）は非線形な立ち上がりが見られる。後者は、ソース電極と半導体層との間にキャリアの注入障壁がある場合に見られる典型的な形状であることから、実施例１に係る有機薄膜トランジスタの方が、電極形状の工夫により注入障壁が小さくなっていることが強く示唆される。 Further, in the comparison in the low drain voltage region of FIG. 10 and FIG. 12 (in the graph, the range of 0 to 10 V on the horizontal axis), that of Example 1 (FIG. 10) rises linearly, The comparative example (FIG. 12) shows a nonlinear rise. The latter is a typical shape seen when there is a carrier injection barrier between the source electrode and the semiconductor layer. Therefore, the organic thin film transistor according to Example 1 has an injection barrier due to the electrode shape. It is strongly suggested that it is getting smaller.
また、実施例１と比較例１のトランジスタにおいて、ソース／ドレイン電極に隣接するペンタセン結晶粒の＜０１０＞方向と電極端との成す角の頻度分布を調べたところ、図１４に示されるように、電極を平坦化しテーパー形状を設けた実施例１のトランジスタでは９０°方向（電極と垂直な方向）に明瞭な配向が認められるのに対して、従来の構造である比較例（図１５参照）では、配向傾向は認められなかった。ペンタセンの場合、＜０１０＞方向に垂直な面が最も規則的かつ分子密度の高い面の一つである。このことから、テーパー形状によって配向が制御され、電極との接触面がより理想的になったことが強く示唆される。 Further, in the transistors of Example 1 and Comparative Example 1, the frequency distribution of the angles formed by the <010> direction of the pentacene crystal grains adjacent to the source / drain electrodes and the electrode ends was examined. As shown in FIG. In the transistor of Example 1 in which the electrode is flattened and provided with a tapered shape, a clear orientation is recognized in the 90 ° direction (direction perpendicular to the electrode), whereas the conventional structure is a comparative example (see FIG. 15). Then, the orientation tendency was not recognized. In the case of pentacene, a plane perpendicular to the <010> direction is one of the most regular and high molecular density surfaces. This strongly suggests that the orientation is controlled by the tapered shape, and the contact surface with the electrode is more ideal.
（実施例２）
本実施例は、有機半導体層の厚さを４ｎｍにした以外は実施例１と同様に行った。この作成した有機薄膜トランジスタを上面から見た場合の原子間顕微鏡により撮影した写真を図１６に示す。
(Example 2)
This example was performed in the same manner as Example 1 except that the thickness of the organic semiconductor layer was 4 nm. A photograph taken with an atomic microscope when the created organic thin film transistor is viewed from above is shown in FIG.
またこの得られた有機薄膜トランジスタに対し、ソース接地回路における出力特性を測定した。この結果、電界効果移動度は飽和領域（ドレイン電圧−８０Ｖ）において０．１６ｃｍ２／Ｖｓ、オン電流は−０．５１ｍＡ、ゲート閾電圧は１１．０Ｖであり、高い電界効果移動度、高いオン電流を得ることができていることを確認した。 Moreover, the output characteristic in a source grounding circuit was measured with respect to this obtained organic thin-film transistor. As a result, the field effect mobility is 0.16 cm 2 / Vs in the saturation region (drain voltage −80 V), the on-current is −0.51 mA, the gate threshold voltage is 11.0 V, and the high field effect mobility and high on-state are obtained. It was confirmed that current could be obtained.
（比較例２）
本比較例は、ほぼ実施例２と同様であるが、比較例１と同様、凹部を形成せず平坦なゲート絶縁膜上にそのままソース電極、ドレイン電極を配置した有機薄膜トランジスタについても作成を行った。なお有機半導体層の厚さは実施例２と同じ４ｎｍとした。なお、この作成した有機薄膜トランジスタを上面から見た場合の原子間顕微鏡により撮影した写真を図１７に示す。
(Comparative Example 2)
This comparative example is almost the same as in Example 2, but as in Comparative Example 1, an organic thin film transistor in which a source electrode and a drain electrode are directly arranged on a flat gate insulating film without forming a recess was also prepared. . The thickness of the organic semiconductor layer was 4 nm, the same as in Example 2. In addition, the photograph image | photographed with the atomic microscope at the time of seeing this produced organic thin-film transistor from the upper surface is shown in FIG.
またこのトランジスタに対し、同様の出力特性を測定した。この結果、電界効果移動度は飽和領域（ドレイン電圧−８０Ｖ）において０．０１３ｃｍ２／Ｖｓ、オン電流は−０．０１ｍＡ、ゲート閾電圧は−１２．５Ｖであった。この結果により実施例２に係る有機薄膜トランジスタの方が電界効果移動度とオン電流が極めて大きく、ゲート閾電圧も小さく、より高性能であることが確認できた。 Similar output characteristics were measured for this transistor. As a result, the field effect mobility was 0.013 cm 2 / Vs in the saturation region (drain voltage −80 V), the on-current was −0.01 mA, and the gate threshold voltage was −12.5 V. From this result, it was confirmed that the organic thin film transistor according to Example 2 had higher field effect mobility and on-current, a smaller gate threshold voltage, and higher performance.
（実施例３）
本実施例は、有機半導体層の厚さを７ｎｍにした以外は実施例１と同様に行った。また、この得られた有機薄膜トランジスタに対し、ソース接地回路における出力特性を測定した。この結果、電界効果移動度は飽和領域（ドレイン電圧−８０Ｖ）において０．３２ｃｍ２／Ｖｓ、オン電流は−０．９６ｍＡ、ゲート閾電圧は１３．０Ｖであり、高い電界効果移動度、高いオン電流を得ることができていることを確認した。
(Example 3)
This example was performed in the same manner as in Example 1 except that the thickness of the organic semiconductor layer was 7 nm. Moreover, the output characteristic in a source grounding circuit was measured with respect to this obtained organic thin-film transistor. As a result, the field effect mobility is 0.32 cm 2 / Vs in the saturation region (drain voltage −80 V), the on-current is −0.96 mA, the gate threshold voltage is 13.0 V, high field effect mobility, and high on-state. It was confirmed that current could be obtained.
（比較例３）
本比較例は、ほぼ実施例３と同様であるが、比較例１と同様、凹部を形成せず平坦なゲート絶縁膜上にそのままソース電極、ドレイン電極を配置した有機薄膜トランジスタについても作成を行った。なお有機半導体層の厚さは実施例３と同じ７ｎｍとした。
(Comparative Example 3)
This comparative example is almost the same as in Example 3, but as in Comparative Example 1, an organic thin film transistor in which a source electrode and a drain electrode are directly arranged on a flat gate insulating film without forming a recess was also prepared. . Note that the thickness of the organic semiconductor layer was set to 7 nm as in Example 3.
またこのトランジスタに対し、同様の出力特性を測定した。この結果、電界効果移動度は飽和領域（ドレイン電圧−８０Ｖ）において０．０９ｃｍ２／Ｖｓ、オン電流は−０．１４ｍＡ、ゲート閾電圧は−１５．５Vであった。この結果により実施例３に係る有機薄膜トランジスタの方が電界効果移動度とオン電流が大きく、ゲート閾電圧も小さく、より高性能であることが確認できた。 Similar output characteristics were measured for this transistor. As a result, the field effect mobility was 0.09 cm 2 / Vs in the saturation region (drain voltage −80 V), the on-current was −0.14 mA, and the gate threshold voltage was −15.5 V. From this result, it was confirmed that the organic thin film transistor according to Example 3 had higher field effect mobility and on-current, lower gate threshold voltage, and higher performance.
以上の実施例１から３より、有機層の膜厚が１００ｎｍ近いものから数ｎｍと薄いものに至るまで、本発明による電界効果移動度等の向上が見込まれることが明らかになった。また、改善の比（絶縁膜に凹部を形成したトランジスタの電界効果移動度／絶縁膜が平坦なトランジスタの電界効果移動度）は膜厚が薄いほど大きいこと、ただし、電界効果移動度の絶対値は膜厚が厚いほど大きいことが確認された。 From the above Examples 1 to 3, it has been clarified that the field effect mobility and the like according to the present invention are expected to increase from the thickness of the organic layer close to 100 nm to as small as several nm. In addition, the improvement ratio (the field effect mobility of a transistor in which a recess is formed in an insulating film / the field effect mobility of a transistor having a flat insulating film) increases as the film thickness decreases. However, the absolute value of the field effect mobility It was confirmed that the larger the film thickness, the larger.
以上の実施例におけるトランジスタ特性の改善は、有機半導体層の厚みが電極の膜厚よりも薄いときには専らテーパーの形成によって生じた結晶配向による効果が期待され、有機半導体層の膜厚が厚いときには、それに加えて電極領域とゲート絶縁層領域を橋渡しする連続的な結晶粒の生成による効果が期待されるものと考えられる。機構の詳細は未確定であるが、前者の改善効果は専ら効果注入障壁の低減によるもの、後者の改善効果は専ら線形な接触抵抗の低減によるものであると推測されているが、必ずしもそれに限定されるものではない。 The improvement in transistor characteristics in the above examples is expected to have an effect due to crystal orientation caused by the formation of the taper when the thickness of the organic semiconductor layer is smaller than the thickness of the electrode, and when the thickness of the organic semiconductor layer is thick, In addition to this, it is considered that an effect due to generation of continuous crystal grains bridging the electrode region and the gate insulating layer region is expected. Although the details of the mechanism are uncertain, it is speculated that the former improvement effect is mainly due to the reduction of the effect injection barrier, and the latter improvement effect is mainly due to the reduction of the linear contact resistance. Is not to be done.
１…有機薄膜トランジスタ、２…基板、３…ゲート電極、４…ゲート絶縁膜、５…ソース電極、６…ドレイン電極、７…有機半導体層、８…保護膜、４１ａ、ｂ…凹部、４１１ａ、４１１ｂ…テーパー、５１…（ソース電極）の側面、５２…（ドレイン電極の）側面
DESCRIPTION OF SYMBOLS 1 ... Organic thin-film transistor, 2 ... Substrate, 3 ... Gate electrode, 4 ... Gate insulating film, 5 ... Source electrode, 6 ... Drain electrode, 7 ... Organic-semiconductor layer, 8 ... Protective film, 41a, b ... Recessed part, 411a, 411b ... Taper, 51 ... (source electrode) side, 52 ... (drain electrode) side
Claims (6)
前記ゲート電極を覆い、複数のテーパーを有する凹部が形成されるゲート絶縁膜と、
前記複数のテーパーを有する凹部に、前記テーパーと隙間を設けて配置されるソース電極及びドレイン電極と、
前記テーパーを含む前記ゲート絶縁膜上の前記ソース電極及び前記ドレイン電極の間の領域に配置され、前記ソース電極及び前記ドレイン電極に接続される有機半導体層と、を有する有機薄膜トランジスタ。 A gate electrode;
A gate insulating film that covers the gate electrode and has a plurality of tapered recesses;
A source electrode and a drain electrode disposed in the recess having the plurality of tapers, with the taper and a gap provided therebetween;
An organic thin film transistor comprising: an organic semiconductor layer disposed in a region between the source electrode and the drain electrode on the gate insulating film including the taper and connected to the source electrode and the drain electrode.
ゲート絶縁膜を形成し、
前記ゲート絶縁膜にテーパーを有する凹部を形成し、
前記ゲート絶縁膜に形成された前記テーパーを有する凹部にソース電極及びドレイン電極を、前記テーパーと隙間を設けて形成し、
前記テーパーを含む前記ゲート絶縁膜上に有機半導体層を形成する、有機薄膜トランジスタの製造方法。 Forming a gate electrode on the substrate,
Forming a gate insulating film,
Forming a concave portion having a taper in the gate insulating film;
A source electrode and a drain electrode are formed in the tapered recess formed in the gate insulating film, with the taper and a gap provided,
An organic thin film transistor manufacturing method, comprising: forming an organic semiconductor layer on the gate insulating film including the taper.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006213890A JP5326100B2 (en) | 2006-08-04 | 2006-08-04 | Organic thin film transistor and manufacturing method thereof. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006213890A JP5326100B2 (en) | 2006-08-04 | 2006-08-04 | Organic thin film transistor and manufacturing method thereof. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008041914A JP2008041914A (en) | 2008-02-21 |
| JP5326100B2 true JP5326100B2 (en) | 2013-10-30 |
Family
ID=39176606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006213890A Active JP5326100B2 (en) | 2006-08-04 | 2006-08-04 | Organic thin film transistor and manufacturing method thereof. |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5326100B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5644065B2 (en) * | 2009-06-19 | 2014-12-24 | 三菱化学株式会社 | Field effect transistor |
| JP5779933B2 (en) * | 2011-03-25 | 2015-09-16 | 凸版印刷株式会社 | Thin film transistor device and manufacturing method thereof |
| JP2012209485A (en) * | 2011-03-30 | 2012-10-25 | Sony Corp | Method for manufacturing organic element, method for bonding organic molecular crystal layer, method for manufacturing fine linear conductor, organic element, and fine linear conductor |
| WO2013069366A1 (en) * | 2011-11-10 | 2013-05-16 | 富士電機株式会社 | Organic thin film transistor and method for manufacturing same |
| CN102629664B (en) * | 2012-01-04 | 2015-01-07 | 京东方科技集团股份有限公司 | Array substrate and manufacturing method thereof, and display apparatus |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04134827A (en) * | 1990-09-27 | 1992-05-08 | Toshiba Corp | Manufacture of semiconductor device |
| JP4344270B2 (en) * | 2003-05-30 | 2009-10-14 | セイコーエプソン株式会社 | Manufacturing method of liquid crystal display device |
| JP4569207B2 (en) * | 2004-07-28 | 2010-10-27 | ソニー株式会社 | Method for manufacturing field effect transistor |
| DE602005025074D1 (en) * | 2004-12-08 | 2011-01-13 | Samsung Mobile Display Co Ltd | Method for producing a conductor structure of a thin-film transistor |
-
2006
- 2006-08-04 JP JP2006213890A patent/JP5326100B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008041914A (en) | 2008-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7485576B2 (en) | Method of forming conductive pattern, thin film transistor, and method of manufacturing the same | |
| US9087746B2 (en) | Thin film transistor, method for manufacturing same, display device, and method for manufacturing same | |
| JP5887591B2 (en) | Thin film transistor having three-dimensional structure and manufacturing method thereof | |
| US8368049B2 (en) | Nanowire transistor and method for fabricating the same | |
| US20110089486A1 (en) | Super-high density trench mosfet | |
| JP5326100B2 (en) | Organic thin film transistor and manufacturing method thereof. | |
| CN104882380A (en) | Method to form localized relaxed substrate by using condensation | |
| WO2005091376A1 (en) | Organic vertical transistor and process for fabricating same | |
| JP2013520844A (en) | Method for manufacturing a transistor with a recessed shape inside | |
| WO2013018546A1 (en) | Organic transistor and method for manufacturing same | |
| US10903349B2 (en) | Electronic component with multiple quantum islands | |
| CN103053026A (en) | Thin film transistor device and method for manufacturing thin film device | |
| KR101339426B1 (en) | Graphene nano-ribbon, method of fabricating the graphene nano-ribbon, and electronic device using the graphene nano-ribbon | |
| TW201251011A (en) | Semiconductor device and manufacturing method thereof | |
| JP2007266355A (en) | Organic transistor and manufacturing method thereof | |
| KR100919889B1 (en) | Method for manufacturing nanowire transistor | |
| TWI283925B (en) | A FinFET with a body contact | |
| WO2015177240A1 (en) | Production of transistor arrays | |
| KR101274036B1 (en) | Organic thin film transistor and method for fabricating of the same | |
| KR101098560B1 (en) | A method for manufacturing flexible device and flexible device manufactured by the same | |
| KR102639314B1 (en) | Vertical field effect transistor and the Manufacturing Method thereof | |
| US20230352408A1 (en) | Integrated circuit devices including backside power rail and methods of forming the same | |
| JP5429848B2 (en) | Organic field effect transistor | |
| Kabir | A study on the grain dependent current variation of polycrystalline organic transistors | |
| KR101451581B1 (en) | Organic thin film transistor and method for fabricating of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |