KR101098560B1 - A method for manufacturing flexible device and flexible device manufactured by the same - Google Patents
A method for manufacturing flexible device and flexible device manufactured by the same Download PDFInfo
- Publication number
- KR101098560B1 KR101098560B1 KR1020090087458A KR20090087458A KR101098560B1 KR 101098560 B1 KR101098560 B1 KR 101098560B1 KR 1020090087458 A KR1020090087458 A KR 1020090087458A KR 20090087458 A KR20090087458 A KR 20090087458A KR 101098560 B1 KR101098560 B1 KR 101098560B1
- Authority
- KR
- South Korea
- Prior art keywords
- formation region
- etching
- silicon substrate
- element formation
- flexible
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 173
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 89
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 80
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 80
- 239000010703 silicon Substances 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 61
- 239000004205 dimethyl polysiloxane Substances 0.000 claims abstract description 58
- 235000013870 dimethyl polysiloxane Nutrition 0.000 claims abstract description 58
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 claims abstract description 58
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 claims abstract description 58
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims abstract description 58
- 238000012546 transfer Methods 0.000 claims abstract description 45
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 230000001681 protective effect Effects 0.000 claims description 31
- 238000002161 passivation Methods 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 238000009835 boiling Methods 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 30
- 230000000694 effects Effects 0.000 abstract description 7
- 238000007665 sagging Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 81
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000002070 nanowire Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- NCGICGYLBXGBGN-UHFFFAOYSA-N 3-morpholin-4-yl-1-oxa-3-azonia-2-azanidacyclopent-3-en-5-imine;hydrochloride Chemical compound Cl.[N-]1OC(=N)C=[N+]1N1CCOCC1 NCGICGYLBXGBGN-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002174 soft lithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
- H01L21/4757—After-treatment
- H01L21/47573—Etching the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자가 제공된다. Provided are a method of manufacturing a flexible device and a flexible device manufactured thereby.
본 발명에 따른 플렉서블 소자 제조방법은 상기 방법은 복수의 소스, 드레인 영역을 포함하는 실리콘 기판상에 절연막을 적층하는 단계; 상기 절연막을 선택적으로 식각하여, 상기 실리콘 기판을 노출시킴으로써 상기 소스, 드레인 영역을 포함하는 소자 형성 영역을 정의하는 단계; 상기 절연막을 통하여 노출된 실리콘 기판을 비등방식각하는 단계; 및 상기 실리콘 기판으로부터 상기 비등방 식각된 소자 형성 영역을 PDMS에 의하여 플렉서블 기판으로 전사시키는 단계를 포함하며, 여기에서 상기 소자 형성 영역 상의 절연막 너비를 달리함으로써, 상기 소자 형성 영역을 상기 플렉서블 기판에 선택적으로 전사시키며, 요철 모양, 즉 일정한 단차가 있는 PDMS를 별도로 제조, 사용한 종래기술과 달리 평탄한 PDMS를 사용하여 선택적 전사를 함으로써 기존 기술의 단점, 예를 들면 PDMS의 새깅효과, 원하지 않는 반도체 소자의 전사, 낮은 정렬도 등을 효과적으로 극복할 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a flexible device, the method including: depositing an insulating film on a silicon substrate including a plurality of source and drain regions; Selectively etching the insulating layer to expose the silicon substrate to define a device formation region including the source and drain regions; Boiling-etching the silicon substrate exposed through the insulating film; And transferring the anisotropically etched element formation region from the silicon substrate to the flexible substrate by PDMS, wherein by varying the insulating film width on the element formation region, selectively transferring the element formation region to the flexible substrate. Unlike the prior art, which is manufactured and used separately, PDMS having irregularities, i.e., uneven shape, that is, selective transfer using a flat PDMS, such as sagging effect of PDMS, undesired transfer of semiconductor device, Low alignment and the like can be effectively overcome.
Description
본 발명은 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자에 관한 것으로, 보다 상세하게는 즉 일정한 단차가 있는 PDMS를 별도로 제조, 사용한 종래기술과 달리 평탄한 PDMS를 사용하여 선택적 전사를 함으로써 기존 기술의 단점, 예를 들면 PDMS의 새깅효과, 원하지 않는 반도체 소자의 전사, 낮은 정렬도 등을 극복할 수 있는 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자에 관한 것이다. The present invention relates to a method for manufacturing a flexible device and a flexible device manufactured by the same, and more particularly, that is, a selective transfer using a flat PDMS, unlike the prior art, in which a PDMS having a predetermined step is separately manufactured and used, a disadvantage of the existing technology. For example, the present invention relates to a method for manufacturing a flexible device capable of overcoming sagging effects of PDMS, transfer of unwanted semiconductor devices, low alignment, and the like, and a flexible device manufactured thereby.
언제 어디서나 제약을 받지 않고 필요한 정보와 서비스를 받을 수 있는 유비쿼터스 정보화시대가 다가옴에 따라 다양한 생활환경 내에서 편리하게 사용 가능한 플렉서블한 디스플레이에 대한 요구가 증가되고 있다. 이에 따라서 플렉서블 디스플레이를 실현시키기 위하여 다방면에서 연구가 진행되고 있다. 이중에서도 나노와이어 (NW), 카본 나노튜브(CNT) 등 나노물질을 사용하거나, 유기반도체를 이용하는 연구가 큰 주목을 받고 있으며, 2001년에 Bell Lab.에서 유기반도체를 이용하여 세계 최초의 플렉서블 디스플레이를 구현해내는데 성공한 바 있다. 하지만 이들 소재 들은 전기적 성능이 우수하지 못하며(유기반도체와 나노와이어의 유효 이동도는 각각 ~1cm2/V·s, ~5cm2/V·s 수준), 재료의 균일성 및 공정상의 어려움으로 인해 현재까지 상용화에 많은 어려움이 존재한다. 이러한 문제들의 해결책으로서 인쇄 가능한 마이크로스트럭쳐 반도체 (μs-Sc)가 2004년에 일리노이 공대에서 발명되었다. (Appl. Phys. Lett. 84, 5398, 2004, 종래기술 1) As the age of ubiquitous informatization, which can receive the necessary information and services without restriction anytime and anywhere, the demand for flexible displays that can be conveniently used in various living environments is increasing. Accordingly, researches are being conducted in various fields to realize a flexible display. Among these, research using nanomaterials such as nanowires (NW), carbon nanotubes (CNT), or organic semiconductors has attracted much attention.In 2001, Bell Lab., The world's first flexible display using organic semiconductors I have succeeded in implementing. However, these materials do not have good electrical performance (the effective mobility of the organic conductors and nanowires are ~ 1cm2 / V · s and ~ 5cm2 / V · s, respectively), and due to the uniformity of the materials and process difficulties, to date There are many difficulties in commercialization. As a solution to these problems, a printable microstructure semiconductor (μs-Sc) was invented at the Illinois Institute of Technology in 2004. (Appl. Phys. Lett. 84, 5398, 2004, Prior Art 1)
상기 종래기술 1은 소자 성능이 뛰어난 단결정 실리콘을 벌크 실리콘 기판으로부터 직접 뜯어낸 후 얻어진 마이크로스트럭쳐 반도체를 소프트 리소그래피를 이용, 플렉서블 기판에 전사(transfer)시키는 기술이다. 단결정 마이크로스트럭쳐 반도체를 플라스틱 기판에 전사하여 만든 소자는 현재까지 존재하는 플렉서블 전자소재 중 가장 뛰어난 전기적 성능(유효 이동도 > 500cm2/V·s)을 보여주고 있다(IEEE Electron Device Lett., 27, 460, 2006). The
상기 종래기술 1을 보다 상세히 설명하며, 종래기술 1은 마이크로스트럭쳐 반도체를 아령모양으로 디자인하고, 그 하부면을 식각하여, 지지축을 만들어주고, 다시 요철모양의 PDMS 스탬프를 이용해 뜯어냄으로써 원하는 위치의 마이크로스트럭쳐 반도체만을 선택적으로 전사한다. 상기 종래 기술 1은 선택적 전사를 사용함으로써 플라스틱 기판의 원하는 위치에 소자를 만들 수 있을 뿐만 아니라, 전사 후 SOI기판에 전사되지 않고, 남아있는 마이크로스트럭쳐 반도체를 추후 필요한 곳에 전사하여 사용할 수 있으므로, 공정비 절감 또한 가능하다는 장점이 있다. 하지만 선택적 전사할 때 요철모양의 PDMS 스탬프를 사용하여 함으로써 PDMS의 고유특성으로 인해 요처(凹處)부분이 내려 앉는 새깅효과(Sagging effect)가 발생되어 원하지 않은 마이크로스트럭쳐 반도체까지 부착되어 함께 떨어져 나오는 문제점이 발생한다. 이뿐만이 아니라 전사시 PDMS에서 수축이나 이완이 발생되어 실리콘 기판 위의 마이크로스트럭쳐 반도체와 PDMS 스탬프 사이에 정밀한 정렬이 힘들다는 단점 또한 존재한다. The
따라서, 본 발명이 해결하고자 하는 과제는 보다 용이한 정렬 구조를 갖는 마이크로스트럭쳐 반도체를 플렉서블 기판상에 효과적으로 구현할 수 있는 새로운 플렉서블 소자의 제조방법을 제공하는 데 있다. Accordingly, an object of the present invention is to provide a method of manufacturing a new flexible device that can effectively implement a microstructure semiconductor having an easier alignment structure on a flexible substrate.
본 발명이 해결하고자 하는 또 다른 과제는 상기 제조방법에 의하여 제조되며, 우수한 정렬구조를 갖는 플렉서블 소자를 제공하는 데 있다. Another problem to be solved by the present invention is to provide a flexible device manufactured by the above manufacturing method, having an excellent alignment structure.
상기 과제를 해결하기 위하여, 본 발명은 복수의 소스, 드레인 영역을 포함하는 실리콘 기판상에 절연막을 적층하는 단계; 상기 절연막을 선택적으로 식각하여, 상기 실리콘 기판을 노출시킴으로써 상기 소스, 드레인 영역을 포함하는 소자 형성 영역을 정의하는 단계; 상기 절연막을 통하여 노출된 실리콘 기판을 비등방식각하는 단계; 및 상기 실리콘 기판으로부터 상기 비등방 식각된 소자 형성 영역을 PDMS에 의하여 플렉서블 기판으로 전사시키는 단계를 포함하며, 여기에서 상기 소자 형성 영역 상의 절연막 너비를 달리함으로써, 상기 소자 형성 영역을 상기 플렉서블 기판에 선택적으로 전사시키는 것을 특징으로 하는 플렉서블 소자 제조방법을 제공한다. 본 발명의 일 실시예에서 상기 PDMS는 평탄면을 가지며, 상기 방법은 플라스틱 기판에 전사된 상기 소자 형성 영역 상에 소스, 게이트, 드레인 전극을 형성하는 단계를 더 포함할 수 있다. In order to solve the above problems, the present invention comprises the steps of stacking an insulating film on a silicon substrate including a plurality of source, drain regions; Selectively etching the insulating layer to expose the silicon substrate to define a device formation region including the source and drain regions; Boiling-etching the silicon substrate exposed through the insulating film; And transferring the anisotropically etched element formation region from the silicon substrate to the flexible substrate by PDMS, wherein by varying the insulating film width on the element formation region, selectively transferring the element formation region to the flexible substrate. Provided is a method of manufacturing a flexible device, characterized in that for transferring. In an embodiment of the present invention, the PDMS has a flat surface, and the method may further include forming source, gate, and drain electrodes on the device formation region transferred to the plastic substrate.
상기 소자 형성 영역 상의 절연부 너비가 좁을수록, 상기 소자 형성 영역은 상부의 절연부 너비가 더 넓은 다른 소자 형성 영역보다 먼저 전사될 수 있다. 본 발명의 일 실시예에서 상기 비등방 식각 단계는 소자 형성 영역 사이의 실리콘 기판을 소정 깊이만큼 제 1 식각하여 제 1 트렌치를 형성하는 단계; 상기 제 1 트렌치의 측면에 스페이서를 형성하는 단계; 상기 제 1 트렌치의 하부를 소정 깊이만큼 제 2 식각하여 제 2 트렌치를 형성하는 단계; 및 상기 제 2 트렌치를 비등방식각하는 단계로 이루어진다. The narrower the insulation width on the element formation region, the earlier the element formation region can be transferred before other element formation regions having a larger width of the upper insulation portion. In an embodiment, the anisotropic etching step may include forming a first trench by first etching a silicon substrate between the device formation regions by a predetermined depth; Forming a spacer on a side of the first trench; Forming a second trench by second etching the lower portion of the first trench by a predetermined depth; And boiling-etching the second trench.
본 발명은 상기 과제를 해결하기 위하여, 상기 방법에 의하여 제조된 플렉서블 소자를 제공한다. The present invention provides a flexible device manufactured by the above method in order to solve the above problems.
상기 과제를 해결하기 위하여, 본 발명은 소스, 드레인 영역을 포함하는 실리콘 기판상에 절연막을 적층하는 단계; 상기 절연막을 선택적으로 식각하여, 상기 실리콘 기판을 노출시킴으로써 상기 소스, 드레인 영역을 포함하는 소자 형성 영역을 정의하도록 상기 절연막을 패터닝하는 단계; 상기 소자 형성 영역 중 전사를 원하지 않는 영역 상에 보호막을 선택적으로 적층하는 단계; 상기 절연막 및 보호막을 통하여 노출된 실리콘 기판을 비등방식각하는 단계; 및 상기 비등방 식각된 소자 형성 영역을 PDMS에 의하여 플렉서블 기판으로 전사시키는 단계를 포함하는 플렉서블 소자 제조방법을 제공한다. 상기 방법은 상기 전사하고자 하는 영역의 보호막을 선택적으로 제거하는 단계를 더 포함하며, 상기 PDMS는 평탄면을 가진다. 또한, 상기 방법은 플라스틱 기판에 전사된 상기 소자 형성 영역 상에 소스, 게이트, 드레인 전극을 형성하는 단계를 더 포함한다. In order to solve the above problems, the present invention comprises the steps of depositing an insulating film on a silicon substrate including a source, a drain region; Selectively etching the insulating film, thereby patterning the insulating film to define an element formation region including the source and drain regions by exposing the silicon substrate; Selectively depositing a protective film on an area of the device formation region where transfer is not desired; Boiling-etching the silicon substrate exposed through the insulating film and the protective film; And transferring the anisotropically etched element formation region to the flexible substrate by PDMS. The method further includes selectively removing the protective film of the region to be transferred, wherein the PDMS has a flat surface. The method also includes forming source, gate, and drain electrodes on the device formation region transferred to the plastic substrate.
본 발명의 일 실시예에서 상기 비등방 식각 단계는 소자 형성 영역 사이의 실리콘 기판을 소정 깊이만큼 제 1 식각하여 제 1 트렌치를 형성하는 단계; 상기 제 1 트렌치의 측면에 스페이서를 형성하는 단계; 상기 제 1 트렌치의 하부를 소정 깊이만큼 제 2 식각하여 제 2 트렌치를 형성하는 단계; 및 상기 제 2 트렌치를 비등방식각하는 단계로 이루어진다. In an embodiment, the anisotropic etching step may include forming a first trench by first etching a silicon substrate between the device formation regions by a predetermined depth; Forming a spacer on a side of the first trench; Forming a second trench by second etching the lower portion of the first trench by a predetermined depth; And boiling-etching the second trench.
본 발명은 상기 과제를 해결하기 위하여, 상술한 방법에 의하여 제조된 플렉서블 소자를 제공한다. The present invention provides a flexible device manufactured by the above-described method, in order to solve the above problems.
상기 과제를 해결하기 위하여 본 발명은 소스, 드레인 영역을 포함하는 실리콘 기판상에 절연막을 적층하는 단계; 상기 절연막을 선택적으로 식각하여, 상기 실리콘 기판을 노출시킴으로써 상기 소스, 드레인 영역을 포함하는 소자 형성 영역을 정의하도록 상기 절연막을 패터닝하는 단계; 상기 소자 형성 영역 중 전사를 원하지 않는 영역 상에 보호막을 선택적으로 적층하는 단계; 상기 보호막을 식각하여 상기 보호막이 일정한 두께차를 갖도록 상기 보호막을 식각하는 단계; 상기 절연막 및 보호막을 통하여 노출된 제 1 소자 형성 영역의 실리콘 기판을 비등방식각한 후, 상기 비등방식각된 제 1 소자 형성 영역을 PDMS에 의하여 플렉서블 기판으로 전사시키는 단계; 상기 보호막을 식각하여, 상기 보호막 중 얇은 두께의 보호막이 형성된 제 2 소자 형성 영역을 노출시키는 단계; 및 상기 제 2 소자 형성 영역의 실리콘 기판을 비등방식각한 후, 상기 비등방 식각된 제 2 소자 형성 영역을 PDMS에 의하여 플렉서블 기판으로 전사시키는 단계를 포함하는 것을 특징으로 하는 플렉서블 소자 제조방법을 제공한다. 상기 PDMS는 평탄면을 가지며, 상기 방법은 플라스틱 기판에 전사된 상기 소자 형성 영역 상에 소스, 게이트, 드레인 전극을 형 성하는 단계를 더 포함한다. In order to solve the above problems, the present invention comprises the steps of stacking an insulating film on a silicon substrate including a source, a drain region; Selectively etching the insulating film, thereby patterning the insulating film to define an element formation region including the source and drain regions by exposing the silicon substrate; Selectively depositing a protective film on an area of the device formation region where transfer is not desired; Etching the passivation layer to etch the passivation layer so that the passivation layer has a predetermined thickness difference; After boiling the silicon substrate of the first device forming region exposed through the insulating film and the protective film, transferring the boiling element forming region to the flexible substrate by PDMS; Etching the passivation layer to expose a second element formation region in which a passivation layer having a thin thickness is formed; And anodizing the silicon substrate of the second element formation region, and then transferring the anisotropically etched second element formation region to the flexible substrate by PDMS. The PDMS has a flat surface, and the method further includes forming source, gate, and drain electrodes on the device formation region transferred to the plastic substrate.
본 발명의 일 실시예에서 상기 비등방 식각 단계는 소자 형성 영역 사이의 실리콘 기판을 소정 깊이만큼 제 1 식각하여 제 1 트렌치를 형성하는 단계; 상기 제 1 트렌치의 측면에 스페이서를 형성하는 단계; 상기 제 1 트렌치의 하부를 소정 깊이만큼 제 2 식각하여 제 2 트렌치를 형성하는 단계; 및 상기 제 2 트렌치를 비등방식각하는 단계로 이루어진다. In an embodiment, the anisotropic etching step may include forming a first trench by first etching a silicon substrate between the device formation regions by a predetermined depth; Forming a spacer on a side of the first trench; Forming a second trench by second etching the lower portion of the first trench by a predetermined depth; And boiling-etching the second trench.
상기 또 다른 과제를 해결하기 위하여, 본 발명은 상술한 방법에 의하여 제조된 플렉서블 소자를 제공한다. In order to solve the above another problem, the present invention provides a flexible device manufactured by the method described above.
본 발명에 따른 플렉서블 소자 제조방법은 요철 모양, 즉 일정한 단차가 있는 PDMS를 별도로 제조, 사용한 종래기술과 달리 평탄한 PDMS를 사용하여 선택적 전사를 함으로써 기존 기술의 단점, 예를 들면 PDMS의 새깅효과, 원하지 않는 반도체 소자의 전사, 낮은 정렬도 등을 극복할 수 있다. 더 나아가, 본 발명은 소자 형성 영역 상의 절연막 너비를 상이하게 함으로써, 평탄한 PDMS 소자에 의한 소자의 선택적 전사가 가능하다. 또한, 본 발명은 소자 측면에 스페이서를 사용함으로써 소자 사이의 너비 한계, 즉, 종래 기술의 경우 넓은 너비에는 트렌치 측면 보호가 부적합하다는 한계를 극복할 수 있으므로, 비등방성 식각 공정을 정확하고 자유롭게 수행할 수 있다. 또한, 본 발명은 반도체 소자 제조시 요구되는 많은 공정 (도핑, NBD 패터닝, 질화막 형성, 스페이서 형성 등)들을 선택적 전사를 하기 위한 절연막 제조 단계 전에 수행함으로써, 선택적 전사를 위한 추가 공정 단계가 상대적으로 줄 어들게 되므로, 경제적인 공정이 가능하다. 더 나아가, 공정을 마친 실리콘 웨이퍼를 CMP 공정을 통해 재사용할 수 있으므로 경제성이 우수하다는 장점이 있다.In the flexible device manufacturing method according to the present invention, unlike the prior art, in which the uneven shape, i.e., the PDMS having a predetermined step is separately manufactured and used, selective transfer is performed by using a flat PDMS, for example, the sagging effect of the PDMS, and the like. Can overcome the transfer, low alignment, etc. of the semiconductor device. Furthermore, the present invention enables the selective transfer of devices by flat PDMS devices by varying the width of the insulating film on the device formation region. In addition, the present invention overcomes the width limit between devices by using spacers on the side of the device, i.e., the limitation of trench side protection is inadequate for a wide width in the prior art, so that the anisotropic etching process can be performed accurately and freely. Can be. In addition, the present invention performs many processes (doping, NBD patterning, nitride film formation, spacer formation, etc.) required in the manufacture of semiconductor devices before the insulating film manufacturing step for selective transfer, so that additional processing steps for selective transfer can be relatively reduced. As a result, an economical process is possible. Furthermore, since the finished silicon wafer can be reused through the CMP process, it is advantageous in that it is economical.
이하, 본 발명을 도면을 참조하여 상세하게 설명하고자 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타내며, 본 명세서에 첨부된 도면은 모두 전체 평면도 및 부분 단면(A-A', B-B', 또는 C-C')을 절개한 단면도의 형식으로 해석된다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like reference numerals denote like elements throughout the specification, and the accompanying drawings are all in the form of a cross-sectional view of an entire plan view and a partial cross section (A-A ', B-B', or C-C '). Is interpreted as
본 발명은 상술한 바와 같이 실리콘 기판상에 마이크로스트럭쳐 반도체 소자를 제조한 후, 이를 플렉서블 기판에 전사하는 방식의 플렉서블 소자 제조방법 및 이에 의하여 제조된 플렉서블 소자를 제공한다. 본 발명에서 사용되는 "플렉서블(flexible)" 이라는 용어는 딱딱한(rigid) 특성을 갖는 실리콘 기판 등과 구별되는 용어로서, 플라스틱 기판 등과 같이 기판이 일정각도로 휘어지거나, 접혀질 수 있는 특성을 모두 포함하는 용어이다.The present invention provides a flexible device manufacturing method and a flexible device manufactured by manufacturing a microstructure semiconductor device on a silicon substrate as described above, and then transferring it to the flexible substrate. The term "flexible" used in the present invention is a term that is distinguished from a silicon substrate having rigid characteristics and the like, and includes all of the characteristics such as a plastic substrate that can be bent or folded at an angle. Term.
특히 본 발명은 실리콘 기판상에 형성된 다소의 반도체 소자, 특히 마이크로스트럭쳐 반도체(Microstructure Semiconductor) 소자 중 원하는 소자만을 평탄한 표면을 갖는 통상적인 PDMS를 이용, 선택적으로 기판으로부터 분리, 떼어내고, 이 를 플렉서블 기판에 전사시키는 새로운 방식의 플렉서블 소자 제조방법을 개시한다. 특히, 플렉서블 기판 상으로 선택적으로 전사된 후에도, 소자의 정렬구조가 매우 우수하다는 장점이 있으며, 종래 기술, 즉, 특정 구조의 PDMS를 이용하여 소자를 선택적으로 플렉서블 기판상에 전사시키는 종래 기술에 비하여, 보다 경제적이다. In particular, the present invention optionally utilizes a conventional PDMS having a flat surface of only a few semiconductor devices, particularly microstructure semiconductor devices, formed on a silicon substrate, to separate and detach it from the substrate, and to remove the flexible substrate. Disclosed is a new method of manufacturing a flexible device which is transferred to a device. In particular, even after the selective transfer onto the flexible substrate, there is an advantage that the alignment structure of the device is very excellent, compared to the prior art, that is, the conventional technique for selectively transferring the device on the flexible substrate using a PDMS of a specific structure More economical.
이러한 효과를 달성하기 위하여, 본 발명은 반도체 소자를 하부 실리콘 기판으로 분리시킬때, 소자의 너비, 특히 분리되는 소자 형성 영역의 실리콘 너비(이것은 분리되는 소자 형성 영역 상에 적층되는 절연막 너비에 대응된다)를 달리함으로써 실리콘 기판상에서 제조된 소자를 효과적으로 플렉서블 기판에 선택적으로 전사시킨다. In order to achieve this effect, the present invention corresponds to the width of the device, in particular the silicon width of the separate device formation region, which corresponds to the insulating film width stacked on the separate device formation region when the semiconductor device is separated into the underlying silicon substrate. By varying), the device fabricated on the silicon substrate is effectively transferred to the flexible substrate selectively.
즉, 본 발명자는 플렉서블 소자의 특성은 하부 기판의 너비보다는 상기 기판에 형성된 도핑영역에 의하여 결정되며, 만약 도핑영역을 동일한 치수로 형성하는 경우, 비록 하부 실리콘 기판의 너비가 일부 상이하다고 하더라도, 전체적인 소자의 특성은 동일하다는 점에 착안하였다. 따라서, 본 발명은 실리콘 기판에 형성된 소자 형성 영역(소스 및 드레인 영역 포함)의 선택적 전사를 보다 효과적으로 진행하게 하기 위하여, 전사시키고자 하지 않는 소자 영역을 보호막으로 마스킹하는 방식의 플렉서블 소자의 제조방법을 제공한다. That is, the inventors of the present invention determine that the characteristics of the flexible element are determined by the doped regions formed on the substrate rather than the width of the lower substrate. It is noted that the characteristics of the device are the same. Accordingly, the present invention provides a method of manufacturing a flexible device of a method of masking a device region that is not to be transferred with a protective film in order to more efficiently perform the selective transfer of the device formation regions (including source and drain regions) formed on the silicon substrate. to provide.
이하 도면을 이용하여 본 발명에 따른 반도체 소자, 특히 플렉서블 소자의 제조방법을 설명한다. 본 명세서에서 하기 도면은 별도의 언급이 없는 한, 소자 또는 기판의 정면도((a)) 및 상기 정면도에서 표시된 절개선을 기준으로 한 단면 도((b))로 이루어진다. Hereinafter, a method of manufacturing a semiconductor device, particularly a flexible device, according to the present invention will be described with reference to the drawings. In the present specification, unless otherwise indicated, the drawings are made of a front view (a) of a device or a substrate and a cross-sectional view (b) based on the cut line indicated in the front view.
도 1 내지 도 30은 본 발명에 의한 반도체 소자의 선택적 전사의 제 1 실시예를 나타낸 공정순서이다. 그러나, 이들 실시예는 본 발명을 예시하기 위해 제공되는 것일 뿐, 어떠한 경우에도 본 발명의 범위를 이에 한정하고자 하는 것은 아니다.1 to 30 are process steps showing the first embodiment of the selective transfer of the semiconductor device according to the present invention. However, these examples are provided only to illustrate the present invention, and in no case limit the scope of the present invention.
도 1은 반도체 소자가 제작될 실리콘 기판(200) 및 A-A'를 절개한 단면도이다. 1 is a cross-sectional view of the
도 2는 상기 기판(200)에 반도체 소자를 제조하기 위한 소스-드레인 영역 (204)을 형성하는 공정을 도시한 것으로, 포토 레지스트를 상기 기판(200)상에 적층한 후, 이를 패터닝하여, 상기 소스-드레인 영역만을 노출시키고, 노출된 상기 소스-드레인 영역에 불순물인 도판트를 주입한 후, 어닐링하여 소스-드레인 영역(204)을 형성한다. FIG. 2 illustrates a process of forming a source-
도 3은 상기 소스-드레인 영역 형성 후 절연막을 형성하는 공정을 나타낸다. 도 3을 참조하면, 소스-드레인 영역이 형성된 기판(200)상에 절연막(205), 예를 들면 질화막(SiN)을 형성한다. 이어서, 기판(200)의 전면에 적층된 절연막(205) 상에 포토레지스트를 적층하고, 이를 마스크 노광한 후, 다시 현상함으로써, 상기 절연막(205)을 패터닝하게 된다. 상기 절연막 패터닝에 의하여 소스-게이트 영역을 포함하는 소자 형성 영역의 경계영역의 절연막이 식각되어, 실리콘 기판이 노출된다. 이로써 소자 형성 영역이 정의된다. 여기에서 소자 형성 영역은 기판으로부터 분리되어 플렉서블 기판으로 전사되고, 이후 소스, 게이트, 드레인 전극 이 적층됨으로써 완성되는 단위 소자가 형성되는 실리콘 기판 영역을 의미하며, 상기 실리콘 기판 영역에 형성된 임의의 다른 모든 구성도 상기 소자 형성 영역에 포함되는 것을 간주된다.3 shows a process of forming an insulating film after the source-drain region is formed. Referring to FIG. 3, an insulating
상기 절연막(205)은 소자 형성 영역 상의 절연막(205a, 제 1 절연막)과 상기 소자 형성 영역이 아닌 기판 영역의 절연막(205b, 제 2 절연막)으로 구분되며, 이때 상기 두 절연막은 서로 연결된다. 본 발명에서는 특히 소자 형성 영역의 제 1 절연막(205a) 너비를 소자 형성 영역에 따라 달리 구성하는 경우, 후속하는 비등방 식각 공정 후 소자 형성 영역의 하부 기판과 실리콘 기판(200) 사이의 부착 수준은 상기 소자 형성 영역 상의 절연막 너비에 따라 상이해진다. 상기 공정 후 상기 절연막 형성 후 노출된 기판(200)은 소정 깊이만큼 제 1 식각되어, 제 1 트렌치 구조(200c)가 형성된다(도 4 참조). 즉, 절연막(205)을 보호막으로 이용, 노출된 실리콘 기판을 소정 깊이로 식각하는데, 예를 들면 RIE를 이용하여 기판에 제 1 트렌치 구조를 형성한다.The insulating
이후, 상기 제 1 트렌치(200c)에 의하여 노출된 소자의 측면에 스페이서(206)가 형성된다(도 5 참조). 본 발명의 일 실시예에서는 상기 스페이서(206)로 질화막이 사용되었으나, 본 발명은 이에 제한되지 않는다. 상기 스페이서(206) 형성 공정을 살펴보면, 제 1 트렌치 형성 후 소자 전면에 소정두께의 질화막을 증착한 후, 상기 질화막에 대한 이방성 식각(anisotropic etching)을 실시함으로써 도 5에서 도시된 바와 같은 스페이서(206)를 제 1 트렌치에서 노출된 기판의 측면에 형성하였다.Thereafter, a
이후, 상기 스페이서(206)를 식각 마스크로 적용하여 제 1 트렌치에서 노출된 실리콘 기판을 소정깊이로 제 2 식각함으로써 스페이서 보다 더 깊이 식각된 제 2 트렌치 구조를 형성한다(도 6 참조).Thereafter, the
도 7은 전사를 원치 않는 영역의 소자를 후속하는 비등방식각 공정으로부터 보호하기 위한 보호막(210) 형성 공정을 나타낸다. 도 7을 참조하면, 전사를 원하지 않는 소자 영역 상에 보호막(210)이 적층된다. 즉, 전사를 원하지 않는 영역 상에 SiO2와 같은 보호막(210)을 형성하고, 이어서, 상기 보호막(210)을 포토레지스트도포-마스크노광-현상 공정 등에 의하여 패터닝함으로써 기판의 특정 영역 상의 소자 형성 영역을 보호하는 보호막 패턴을 형성한다. 따라서, 본 발명에 따른 선택적 전사 공정은 소자 형성 영역 상의 절연막 너비를 달리하는 제 1방식과 전사를 원하지 않는 소자 형성 영역 상에 보호막을 적층하는 제 2 방식으로 진행된다. 상기 제 1 방식과 제 2 방식은 선택적으로 하나만 채용되거나, 둘 다 채용될 수 있다. 7 shows a process of forming a
이후, 상기 노출된 소자 영역의 실리콘 기판, 즉, 제 2 트렌치 구조의 하부 기판은 비등방식각 공정에 의하여 식각되며, 그 결과 소자, 특히 소자 형성 영역의 하부 기판(270)과 기판(200) 사이는 분리된다(도 8 참조). 이때, 소자 형성 영역 상의 절연막 너비는 결국 상기 비등방식각 공정에 의하여 식각되는 실리콘 기판 너비에 해당하며, 상기 실리콘 기판 너비가 큰 소자 형성 영역은 실리콘 기판 너비가 작은 타 소자 형성 영역에 비하여, 분리를 위한 보다 긴 식각 공정이 요구된다. 따라서, 너비가 작은 타 소자 형성 영역의 실리콘 기판이 모두 식각되어도, 너비가 큰 상기 실리콘 기판은 아직 하부 기판으로부터 완전히 분리된 상태가 아니게 되며, 그 결과 평탄면을 갖는 PDMS에 의해서도 분리, 전사가 되지 않는다. Thereafter, the silicon substrate of the exposed device region, that is, the lower substrate of the second trench structure is etched by a boiling etching process, and as a result, between the
상기 비등방식각 공정은 예를 들면, TMAH 나 KOH를 사용하여 진행되며, 식각 속도의 차이를 통하여 비등방 식각 프로파일을 달성할 수 있는데, 예를 들면, (111) 구조의 실리콘 기판에서 상기 비등방식각은 (110) 방향으로 진행되게 된다. 이때 소자 형성 영역의 너비 차이(이것은 소자 영역 상에 적층, 패터닝된 절연막(205)의 너비 차이에 대응한다)에 의하여, A-A' 상의 보호막이 형성되지 않은 부분의 소자 형성 영역은 하부 기판이 제거되어, 실리콘 기판(200)으로부터 분리되지만, 폭이 더 두꺼운 B-B' 상의 소자 형성 영역은 하부 기판이 완전히 식각되지 않아, 실리콘 기판과 소자 형성 영역이 여전히 연결된 상태를 유지한다. 하지만, 상기 A-A' 에서 기판으로부터 분리된 소자 형성 영역(270)은 여전히 제 1 절연막과 제 2 절연막 사이의 연결부(nb, 271)에 의하여 고정된 위치를 유지할 수 있으며, 이러한 구성을 통하여 상기 비등방식각 공정에 의하여 소자 형성 영역의 하부 기판이 실리콘 기판으로부터 분리된 후에도 소자는 우수한 정렬도를 지속적으로 유지할 수 있다.The boiling etching process is performed using, for example, TMAH or KOH, it is possible to achieve an anisotropic etching profile through the difference in the etching rate, for example, the boiling angle in the (111) structure silicon substrate ( Direction 110). At this time, due to the difference in the width of the element formation region (this corresponds to the difference in the width of the insulating
이후, 상기 분리된 소자(270)는 PDMS에 의하여 분리된다(도 9 참조). 즉, 평탄한 면을 갖는 PDMS(230)가 상기 기판상에 접근, 상기 기판과 접촉하게 된다. 이때, 일정한 가요성을 갖는 PDMS(230)는 보호막(210)이 적층되어 있지 않은 소자에도 접촉하게 되는데, 접촉 후 상기 PDMS를 상승시켜, 소자, 특히, 상기 비등방식각 공정에 의하여 소자 형성 영역의 하부 기판(270)이 실리콘 기판(200)으로부터 완전 히 분리되어, 소자 형성 영역 기판(270)이 기판(200)으로부터 떨어지게 된다. 또한, 상기 공정에서 보다 넓은 너비의 타 소자 형성 영역 (271, 제 2 소자 형성 영역)은 상기 공정에서도 기판으로부터 완전히 분리되지 않으므로, 상기 소자 형성 영역(271)과 기판(200)은 연결된 상태를 유지할 수 있다.Thereafter, the separated
즉, 상부의 절연막 너비가 좁은 소자 형성 영역(270)이 절연막 너비가 보다 자 넓은 소자 형성 영역(271)에 비하여 기판으로부터 보다 빨리 분리되어, 전사될 수 있으며, 본 발명은 이와 같이 소자 형성 영역 상의 절연막 너비를 달리함으로써, 전사 순서 및 조건을 상이하게 구성하고, 이에 따라 소자의 선택적 전사를 가능하게 한다. That is, the
도 10의 (a)는 소자(270)가 옮겨진 후의 PDMS(230) 평면도이고, (b)는 소자(270)가 분리된 후의 기판 평면도이다. 이후, 이와 같이 PDMS에 옮겨진 반도체 소자는 플렉서블 기판과 접촉하여, 전사된다.10A is a plan view of the
본 발명에서는 상술한 바와 같이 소자의 선택적 전사를 통한 기판 전체를 활용하는 방법을 제공한다. 이를 위하여, 본 발명은 상기 공정 후, 다시 실리콘 기판 상에 존재하는 나머지 반도체 소자를 전사시키게 되는데, 이를 보다 상세히 설명한다.The present invention provides a method of utilizing the entire substrate through selective transfer of the device as described above. To this end, the present invention transfers the remaining semiconductor elements existing on the silicon substrate again after the above process, which will be described in more detail.
도 11은 도 10의 공정 후의 실리콘 기판에 대하여 또 다시 수행되는 제 3 식각인 비등방식각 공정을 진행한 후의 평면도 및 단면도이다.FIG. 11 is a plan view and a cross-sectional view of a silicon wafer after the process of FIG. 10 after the boiling etching process is performed.
도 11을 참조하면, 절연막인 SiN(205) 두께 h1과 상기 트렌치를 채우는 보호 막 SiO2(210) 두께 h2의 상관관계를 살펴보면, 절연막인 SiN에 대한 SiO2의 선택 애칭 속도 비율을 1:X (X>1)라고 할 때 h2는 Xh1보다 작아야 한다. 또한 스페이서 두께 w1은 보호막 두께 h1과 같거나 더 두꺼워야 한다. 만약 h2가 Xh1보다 큰 경우, 보호막 SiO2(210)을 없애는 추후 공정에서 절연막인 SiN(205)이 전부 제거되어 실리콘 상부표면이 더이상 보호를 받지 못하는 문제가 있다. 또한 w1이 h1보다 얇은 경우 소자의 측면식각이 진행되는 문제가 있다. 11, the insulating film of SiN (205) a thickness h 1 and the protective filling the trench just look at the relationship between the SiO 2 (210) a thickness h 2, the selected nickname rate ratio of SiO 2 to the insulating film of
상기 비등방식각 공정은 이전에 진행된 비등방식각 공정(도 8 참조)에 의하여 일정 너비만큼 식각된 후, B-B' 상의 소자 하부에 남아있는 실리콘 기판을 완전히 제거하게 되며, 그 결과 소자 형성 영역의 하부 기판(280)과 실리콘 기판(200)은 완전히 분리된다. 하지만, 이 경우에도 상기 소자는 상기 절연막(205)간의 연결부에 의하여 우수한 정렬도를 유지할 수 있다.The boiling etching process is etched by a predetermined width by a previously performed boiling etching process (see FIG. 8), and then completely removes the silicon substrate remaining under the device on the BB '. 280 and the
이후, 상기 분리된 소자에 대하여 PDMS가 접촉하게 되는데, 도 12는 기판(200)으로부터 분리된 소자에 대하여 PDMS(230)을 접촉시킨 후의 평면도 및 단면도이고, 도 13은 분리된 후의 PDMS(230) 평면도((a)), 기판(200)의 평면도((b))이다. Subsequently, PDMS is in contact with the separated device. FIG. 12 is a plan view and a cross-sectional view of the
이후, 상기 소자를 보호하고 있는 보호막(210)이 제거되며, 상기 보호막(210)은 습식 식각 공정을 통하여 완전히 제거될 수 있는데, 상기 공정을 거치면서 보호막(210) 하부의 소자들이 노출된다(도 14 참조). Thereafter, the
도 15는 또 다른 비등방성 식각을 통하여 소자의 하부기판(290)과 기판(200)을 완전히 분리시키는 공정을 도시한 것으로(제 3 식각 공정에 대응됨), 상기 비등방식각은 예를 들면, TMAH 나 KOH를 사용하여 진행된다. 이때 상기 소자 너비의 차이로 인해 식각 후 A-A'에 존재하는 소자(290)의 하부 기판은 완전히 식각되지만, 폭이 더 두꺼운 B-B'에 존재하는 소자 형성 영역의 하부 기판은 실리콘 기판과 완전히 분리되지 않게 된다. 이때 하부 기판이 실리콘 기판으로부터 분리된 소자 형성 영역(290, 제 3 소자 형성 영역)은 절연막 연결부(271)를 통해서, 초기의 위치를 그대로 유지하게 된다.FIG. 15 illustrates a process of completely separating the
도 16은 PDMS(230)를 소자(290) 및 실리콘 기판(200)에 밀착시키는 공정을 나타내며, 도 17은 상기 밀착된 PDMS(230)를 기판으로부터 떼어내어 소자(290)를 기판(200)으로부터 분리하는 공정을 도시하는 도면이다. 특히 도 17에서 (a)는 소자(290)가 기판(200)으로부터 분리, 떨어진 후 PDMS(230)에 붙어있는 모습을 나타내며, (b)는 Si기판(200)으로부터 소자(290)가 떨어져 나간 후의 기판(200)을 도시한 것이다.FIG. 16 illustrates a process of bringing the
도 18 내지 20은 기판에 남아있는 소자 형성 영역(300, 제 4 소자 형성 영역)의 실리콘 기판을 후속하여 비등방식각하고(도 18), 다시 상기 소자에 PDMS(230)를 접촉시킨 후(도 19), 상기 소자를 기판으로부터 분리하는 과정(도 20)을 설명하는 도면이다. 18 to 20 subsequently boil the silicon substrate of the element formation region 300 (fourth element formation region) remaining on the substrate (FIG. 18), and then contacting the
본 발명은 이와 같이 평탄면을 갖는 PDMS를 이용하고서도, 선택적인 소자의 전사가 가능하다는 점에서, 비평탄면의 PDMS를 이용하는 종래 기술과는 그 구성이 상이하며, 본 발명은 종래 기술과 같이 비평탄한 PDMS와 소자와의 정밀한 정렬 과정 없이도 소자의 선택적인 전사가 가능하다. 또한 본 발명은 PDMS의 유연성 및 가변성(deformation)에 기인한 전사 오차 (즉 원하지 않는 소자의 전사)를 획기적으로 줄일 수 있다는 장점이 있다.The present invention differs from the conventional technique using the non-flat PDMS in that the selective transfer of the element can be performed even using the PDMS having the flat surface as described above, and the present invention is non-flat as in the prior art. Selective transfer of the device is possible without precise alignment of the PDMS with the device. In addition, the present invention has the advantage that can significantly reduce the transfer error (that is, the transfer of the unwanted device) due to the flexibility and deformation (PD) of the PDMS.
본 발명의 일 실시예는 상기 전사 공정 후 남게 되는 실리콘 기판을 재사용하게 된다. 도 21은 본 발명의 일 실시예에 따라 모든 소자가 전사된 후, 남게 되는 실리콘 기판을 화학기계 연마(CMP, chemicla mechanical polishing)함으로써, 상부의 절연막(205)을 모두 제거하는 공정을 도시한다. 상기 공정 후 균일한 평탄면을 갖는 실리콘 기판(200)만이 남게 되므로, 이를 상술한 방법으로 재사용할 수 있다. One embodiment of the present invention is to reuse the silicon substrate remaining after the transfer process. FIG. 21 illustrates a process of removing all of the upper insulating
도 22 내지 30은 기판(200)으로부터 소자를 선택적으로 분리시켜 대면적 플렉서블 기판(플라스틱 기판)(307)에 전사시키는 공정을 도시하는 도면이다. 22 to 30 are diagrams illustrating a process of selectively separating an element from the
도 22를 참조하면, (a)는 상기 실리콘 기판(200)상에 형성된 소자를 나타내며, (b)는 상기 소자들이 선택적으로 전사될 플라스틱 기판(307)을 나타낸다.Referring to FIG. 22, (a) shows a device formed on the
도 23의 (a)는 실리콘 기판(200)으로부터 제 1 소자(270)들을 떼어낸 후의 기판(200)), (b)는 상기 공정 후 PDMS(230)위에 붙어 있는 제 1 소자(270), (c)는 플라스틱 기판(307)에 상기 제 1 소자(270)가 전사된 후의 공정을 도시한다. 예컨대 상기 제 1 소자(270)들이 붙어있는 PDMS(230)의 일면을 플라스틱 기판(307)에 붙인 후 떼어냄으로써, 상기 기판상의 소자를 플라스틱 기판(307)에 전사시키게 된다. FIG. 23A illustrates a
도 24 내지 26은 상술한 방식으로 제 2 소자(280), 제 3 소자(290) 및 제 4 소자(300)를 선택적으로, 동일 플라스틱 기판상에 전사시키는 공정을 도시하는 도면이다. 이때, 소자의 선택적 전사는 소자 형성 영역 상의 절연막 너비차, 또는 선택적 전사를 원하지 않는 소자 형성 영역을 마스킹하는 보호막 등에 의하여 효과적으로 수행될 수 있으며, 이는 상술한 바와 같다. 24 to 26 illustrate a process of selectively transferring the
본 발명은 이와 같이 평탄한 면을 갖는 PDMS를 이용, 선택적인 소자의 전사가 가능하며, 특히 대용량, 대면적의 실리콘 기판을 활용하여 다량의 소자를 매우 플라스틱 기판에 경제적으로 전사시킬 수 있다. The present invention enables the selective transfer of devices by using a PDMS having a flat surface, and in particular, a large amount of devices can be economically transferred to a plastic substrate by utilizing a large-capacity, large-area silicon substrate.
전사된 후의 공정은 이하 도면을 이용하여, 보다 상세히 설명한다.The process after the transfer is described in more detail with reference to the drawings below.
도 27은 실리콘 기판(200) 상에 제작된 소자가 플라스틱 기판(307)에 전사된 후의 도면으로, 도면부호 400, 420은 각각 소스, 드레인 영역을 나타낸다. 특히, 도 27(b)는 평면도인 도 27(a)의 D-D'를 잘라서 본 단면도로서, 제 1 절연막(205) 및 스페이서(206)가 남아있음을 알 수 있다.FIG. 27 is a view after the device fabricated on the
이후, 상기 제 1 절연막(205) 및 스페이서(206)는 모두 제거되며, 제거 후의 소자는 도 28에서 도시된다. Thereafter, the first insulating
도 29는 상기 제 1 절연막(205) 및 스페이서(206) 제거 후, 제 3 절연막(306)을 형성하는 공정을 나타낸다. 도 29를 참조하면, 먼저 플라스틱 기판(307) 상에 또 다른 절연막인 제 3 절연막(306), 예를 들면, SiO2막을 적층한다. 후속하여, 상기 제 3 절연막(306)에 포토레지스트 도포, 마스크 노광, 및 현상 등의 공정을 거쳐 원하는 크기의 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 적용하여 제 3 절연막(306)을 식각함으로써, 소스 드레인 영역을 개방, 노출시켜, 도 29에서 도시된 바와 같은 절연막 패턴을 형성한다.FIG. 29 shows a process of forming the third insulating film 306 after removing the first insulating
도 30은 도 29에 개시된 소자에 대하여 게이트 전극(500), 소스 전극(510) 및 드레인 전극(520)을 형성시킨 후에 제조된, 플렉서블 기반 트랜지스터 반도체를 나타낸다.30 illustrates a flexible based transistor semiconductor fabricated after forming the
도 31a 및 31b는 본 발명의 일 실시예에 따라 제조된 플렉서블 디스플레이 소자(OLED)의 일 응용예를 나타내는 도면이다.31A and 31B illustrate an application example of a flexible display device (OLED) manufactured according to an embodiment of the present invention.
도 31a 및 31b를 참조하면, 두 개의 박막 트랜지스터(Switching TFT, Driving TFT)와 하나의 커패시터(Capacitor)가 요구되는 능동형 유기전계발광소자의 경우, 도 31(a)와 같이 상당한 수의 트랜지스터 및 커패시터가 요구되며, 특히 유기전계발광소자의 면적이 큰 경우, 이러한 다량의 고성능 트랜지스터 제조는 디스플레이 제조 시 핵심적인 공정에 해당한다. 하지만, 본 발명은 실리콘 기판 상에 트랜지스터와 같은 마이크로스트럭쳐 반도체를 제조한 후, 전사 오차 없이 플렉서블 기판 상에 이를 효과적으로 전사시킴으로써 다결정 실리콘을 이용한 종래의 기술과 달리 단결정 실리콘에 제조된 고성능 트랜지스터를 대면적 플렉서블 기판에 제조할 수 있다. 또한 디스플레이를 구동시키는 액티브 매트릭스의 경우 전체 디스플레이 패널 면적 중에 소자가 차지하는 면적은 소수에 불과하다. 이 경우 본 발명의 선택적 전사를 사용함으로써 실리콘 기판을 효과적으로 사용할 수 있어 공정비 절감이 가능하다. 따라서, 본 발명에 따른 플렉서블 소자 제조방법은 이와 같은 대 면적 전자소자의 제조 시, 특히 대면적 플렉서블 전자소자 제조 시 유리한 효과를 갖는다. 더 나아가, 기판을 재활용할 수 있는 본 발명은 대면적 디스플레이 제조에 있어서 그 경제성이 상당히 높다고 할 수 있다. 상기 기판 재활용 방법은 상술한 바와 같다. Referring to FIGS. 31A and 31B, in the case of an active organic light emitting display device that requires two thin film transistors (Switching TFT and a driving TFT) and one capacitor, a considerable number of transistors and capacitors as shown in FIG. In particular, when the area of the organic light emitting device is large, the manufacture of such a large amount of high performance transistors is a key process in display manufacturing. However, the present invention manufactures a microstructure semiconductor such as a transistor on a silicon substrate, and then effectively transfers the same onto a flexible substrate without a transfer error, so that a large area of a high performance transistor manufactured in single crystal silicon is different from conventional techniques using polycrystalline silicon. It can manufacture on a flexible board | substrate. In addition, in the active matrix driving the display, the device occupies only a small portion of the entire display panel area. In this case, by using the selective transfer of the present invention, the silicon substrate can be effectively used, thereby reducing the process cost. Therefore, the method of manufacturing the flexible device according to the present invention has an advantageous effect in manufacturing such a large area electronic device, particularly in manufacturing a large area flexible electronic device. Furthermore, the present invention, which is capable of recycling substrates, is considerably more economical in the manufacture of large area displays. The substrate recycling method is as described above.
본 발명은 평탄 PDMS를 이용한 소자의 선택적 전사를 구현하기 위하여, 보다 진보한 실시예를 개시하는데, 상기 실시예에서 보호막(210) 형성 이전의 단계는 전술한 실시예와 동일하므로, 이하 생략한다. 이하 도면에서는 각 도면부호는 특별히 다른 언급이 없는 한, 상술한 도면과 동일한 도면부호로 이해된다. The present invention discloses a more advanced embodiment to implement selective transfer of the device using a flat PDMS, in which the steps before forming the
도 32는 본 발명의 또 다른 일 실시예에 따라 전사를 원하지 않는 소자 영역 상에 보호막(210)이 적층된 후의 도면이다. 본 발명의 상기 실시예는 특히 상기 보호막(210)을 부분 식각하여, 보호막 높이의 단차를 발생시킨다. 이때 얇은 보호막 두께와 두꺼운 보호막의 두께비는 공정에 따라 자유로이 조절가능하나, 바람직하게는 1:1.5 내지 1:3 정도이다. 상기 수치의 기술적 의의는 이하 상세히 설명된다.32 is a view after the
이후, 보호막이 형성되지 않은 영역의 소자는 실리콘 기판으로부터 분리되어, 플렉서블 기판에 전사되고, 도 33을 참조하면, 상기 실리콘 기판상의 보호막(210)은 식각공정을 거치게 된다. 이때, 상대적으로 얇은 두께를 갖는 보호막(210) 영역(B-B')의 소자가 먼저 외부로 노출된다. 만약, 상기 얇은 보호막이 지나치게 얇은 경우, 식각 공정의 조절이 어렵다는 문제가 있고, 반대로 두꺼운 보호막이 지나치게 두꺼운 경우, 공정 측면에서 비경제적이다. 따라서, 상술한 수치 범위, 1:1.5 내지 1:3 범위에서 보호막의 두께를 조절하는 것이 바람직하다. 도 34 및 35를 참조하면, 상기 노출된 소자(290)는 전술한 방법과 동일한 방법(비등방식각 후 PDMS 접촉, 분리)에 의하여 선택적으로 분리, 전사된다.Subsequently, the device in the region where the passivation layer is not formed is separated from the silicon substrate and transferred to the flexible substrate. Referring to FIG. 33, the
본 발명에 의한 고성능 반도체의 선택적 전사는 본 발명의 기술적 사상의 범위 내에서 다양한 형태로 변형, 응용 가능하며 상기 바람직한 실시예에 한정되지 않는다. 또한, 상기 실시예와 도면은 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 목적이 아니며, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 상기 실시예 및 첨부된 도면에 한정되는 것은 아님은 물론이며, 후술하는 청구범위뿐만이 아니라 청구범위와 균등범위를 포함하여 판단되어야 한다.The selective transfer of the high performance semiconductor according to the present invention can be modified and applied in various forms within the scope of the technical idea of the present invention and is not limited to the above preferred embodiment. In addition, the embodiments and drawings are merely for the purpose of describing the contents of the invention in detail, and are not intended to limit the scope of the technical idea of the invention, the present invention described above is common knowledge in the technical field to which the present invention belongs As those skilled in the art can have various substitutions, modifications, and changes without departing from the spirit and scope of the present invention, it is not limited to the embodiments and the accompanying drawings. And should be judged to include equality.
도 1 내지 도 30은 본 발명에 의한 반도체 소자의 선택적 전사를 나타낸 공정순서이다. 1 to 30 are process sequences showing selective transfer of a semiconductor device according to the present invention.
도 31a 및 31b는 본 발명의 일 실시예에 따라 제조된 플렉서블 소자의 일 응용예에 따라 제조된 디스플레이를 나타내는 도면이다.31A and 31B are views illustrating a display manufactured according to an application of a flexible device manufactured according to an embodiment of the present invention.
도 32 내지 35는 본 발명의 또 다른 일 실시예에 따라 상이한 두께차를 이용하여 반도체 소자를 선택적으로 전사시키는 공정을 설명하는 도면이다. 32 to 35 are views illustrating a process of selectively transferring a semiconductor device using different thicknesses according to another embodiment of the present invention.
Claims (19)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090087458A KR101098560B1 (en) | 2009-09-16 | 2009-09-16 | A method for manufacturing flexible device and flexible device manufactured by the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090087458A KR101098560B1 (en) | 2009-09-16 | 2009-09-16 | A method for manufacturing flexible device and flexible device manufactured by the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110029677A KR20110029677A (en) | 2011-03-23 |
| KR101098560B1 true KR101098560B1 (en) | 2011-12-26 |
Family
ID=43935531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090087458A KR101098560B1 (en) | 2009-09-16 | 2009-09-16 | A method for manufacturing flexible device and flexible device manufactured by the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101098560B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016064004A1 (en) * | 2014-10-23 | 2016-04-28 | 하나마이크론(주) | Method for preparing integrated circuit device package |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050153476A1 (en) * | 2004-01-12 | 2005-07-14 | Samsung Electronics Co., Ltd. | Flexible display and method of manufacturing the same |
| US20070105268A1 (en) * | 2005-10-10 | 2007-05-10 | Stmicroelectronics S.R.L. | Organic thin film transistor and process for manufacturing same |
| US20070187719A1 (en) | 2006-02-13 | 2007-08-16 | Hao-Chih Yuan | Method for double-sided processing of thin film transistors |
-
2009
- 2009-09-16 KR KR1020090087458A patent/KR101098560B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050153476A1 (en) * | 2004-01-12 | 2005-07-14 | Samsung Electronics Co., Ltd. | Flexible display and method of manufacturing the same |
| US20070105268A1 (en) * | 2005-10-10 | 2007-05-10 | Stmicroelectronics S.R.L. | Organic thin film transistor and process for manufacturing same |
| US20070187719A1 (en) | 2006-02-13 | 2007-08-16 | Hao-Chih Yuan | Method for double-sided processing of thin film transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110029677A (en) | 2011-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101377597B1 (en) | Transistor and method of manufacturing the same | |
| EP2960942B1 (en) | Manufacturing methodof a thin-film transistor | |
| JP4568286B2 (en) | Vertical field effect transistor and manufacturing method thereof | |
| US9257508B2 (en) | Transistors and methods of manufacturing the same | |
| US9219085B2 (en) | Thin film transistor display panel and manufacturing method thereof | |
| JP2013520844A (en) | Method for manufacturing a transistor with a recessed shape inside | |
| CN105793996A (en) | Self-aligned metal oxide TFT | |
| US7259047B2 (en) | Method for manufacturing organic thin-film transistor with plastic substrate | |
| JP2013520839A (en) | Vertical transistor with indented shape inside | |
| US9240562B2 (en) | OTFT array substrate, display device and method for manufacturing the same | |
| US20230352496A1 (en) | Array substrate and display panel | |
| KR20140038161A (en) | Thin film transistor and method of fabricating the same | |
| CN101419944B (en) | Flat display and manufacturing method thereof | |
| JP2005252266A (en) | Method for manufacturing memory device having gate containing uniformly distributed, silicon nano-dots | |
| US20200402898A1 (en) | Semiconductor devices | |
| KR101098560B1 (en) | A method for manufacturing flexible device and flexible device manufactured by the same | |
| WO2018018351A1 (en) | Method for manufacturing array substrate | |
| WO2015096239A1 (en) | Field-effect transistor for thin film transistor, and manufacturing method therefor | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| Dogan et al. | 1000-pixels per inch transistor arrays using multi-level imprint lithography | |
| JP5375058B2 (en) | Thin film transistor array and manufacturing method thereof | |
| KR100647703B1 (en) | Method of manufacturing organic thin film transistor | |
| Won et al. | 28.3: A High‐Resolution Full Color TFT‐LCD on Transparent Plastic | |
| TW201445745A (en) | Thin-film transistor and a method for fabricating the same | |
| KR100673547B1 (en) | Method for fabricating semiconductor devices by using pattern with three-dimensional |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141127 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181203 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191126 Year of fee payment: 9 |