JP5322529B2 - 表示装置、表示制御方法 - Google Patents

表示装置、表示制御方法 Download PDF

Info

Publication number
JP5322529B2
JP5322529B2 JP2008195312A JP2008195312A JP5322529B2 JP 5322529 B2 JP5322529 B2 JP 5322529B2 JP 2008195312 A JP2008195312 A JP 2008195312A JP 2008195312 A JP2008195312 A JP 2008195312A JP 5322529 B2 JP5322529 B2 JP 5322529B2
Authority
JP
Japan
Prior art keywords
speed
information
moving image
memory
drawing command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008195312A
Other languages
English (en)
Other versions
JP2010032801A5 (ja
JP2010032801A (ja
Inventor
旭 佐野
孝幸 長島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008195312A priority Critical patent/JP5322529B2/ja
Priority to US12/504,049 priority patent/US8411203B2/en
Publication of JP2010032801A publication Critical patent/JP2010032801A/ja
Publication of JP2010032801A5 publication Critical patent/JP2010032801A5/ja
Priority to US13/734,483 priority patent/US8675135B2/en
Application granted granted Critical
Publication of JP5322529B2 publication Critical patent/JP5322529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265Mixing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14Display of multiple viewports
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/81Monomedia components thereof
    • H04N21/8146Monomedia components thereof involving graphical data, e.g. 3D object, 2D graphics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/12Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00Solving problems of bandwidth in display systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

本発明は、動画像とグラフィックとを合成して表示可能な表示技術に関するものである。
現在、放送業界は、アナログ放送からデジタル放送へと移行が進み、多チャンネル化、コンテンツの高精細化が進んでいる。また、それを表示する表示装置も大画面化、高精細化に向かっている。
また、データ放送などにより、受信機は単なる一方的に放送映像を映すだけものから、ユーザが双方向でやり取りできるような仕組みも設けられている。これにより、受信機には一般のパーソナルコンピュータと同様に、グラフィックスを合成することも求められる。
このように、放送のデジタル化、表示装置の大画面高精細化により、様々なメディアを1つの表示装置に同時表示させる「マルチ画面表示」という表示形態が期待されている。つまり、受信機には、複数の動画像とグラフィックスをスムーズに合成して表示する能力が必要とされている。
しかしながら、高精細な動画像とグラフィックスをスムーズに合成するためには、高速にメモリ転送を行う必要があり、システムが高価になってしまうという課題がある。
動画像で使用するメモリ帯域を制御し、システムのコストを低下させるための技術が、特許文献1に開示されている。特許文献1には、複数のストリームの表示中にOSD(グラフィックス)を表示する場合に、ストリームの優先度に従い、優先度の低いストリームのフレームを間引く技術が開示されている。
また、特許文献2には次のような技術が開示されている。即ち、高解像度で出力可能な表示装置にグラフィックスと動画像とを表示する場合に、ユーザにとって解像度の差がわかりやすいグラフィックは高解像度で、解像度が小さくても差がわかりにくい動画像は低解像度で描画したものを拡大して表示する。
特開2003−298938号公報 特開2007−057586号公報
上述した従来技術では、グラフィックスを表示する際に動画像で使用する帯域を抑えることで、システムを低コスト化させることができる。
しかし、複数チャンネルの動画像を同時に録画している場合や、チャンネル表示や音量変更表示等のグラフィックスが画面上で占める割合が動画像に比べて小さい場合等、グラフィックスの表示の品質よりも動画像の表示の品質を優先させて表示する場合がある。この場合には、動画像とグラフィックスとの品質を適応的に制御しなければならないという課題があるが、上記従来技術では、これらの課題を解決することができない。
例えば、特許文献1や特許文献2に開示されている技術では、動画像の描画制御を行い、使用するメモリ帯域を低減させることは可能であるが、グラフィックスの描画制御を行うことはできない。
また、状況に応じて動画像の描画とグラフィックスの描画で使用するバンドを適応的に制御することができない。
本発明は以上の問題に鑑みてなされたものであり、描画命令に応じてグラフィックスの描画に必要な帯域と動画像の描画に必要な帯域とを適応的に制御する為の技術を提供することを目的とする。
本発明の目的を達成するために、例えば、本発明の表示装置は以下の構成を備える。
即ち、動画像を描画するためのメモリ領域を有すると共に、該動画像上に合成するためのグラフィックを描画するためのメモリ領域を有するメモリを備え、該メモリに書き込まれた画像を読み出して表示する表示装置であって、
前記動画像及び前記グラフィックの描画命令が記述された描画命令情報を取得する手段と、
前記描画命令情報を参照し、前記動画像及び前記グラフィックの表示形態を判断する判断手段と、
前記メモリに対して許容された読み書き速度の最大速度を示す最大速度情報を取得する手段と、
前記最大速度情報が示す最大速度のうち、前記メモリに対する前記動画像の読み書き速度が占める第1の割合及び該最大速度のうち前記メモリに対する前記グラフィックの読み書き速度が占める第2の割合を、前記判断手段による判断結果に基づいて決定する決定手段と、
前記決定手段が決定した割合が示す読み書き速度に応じて、前記描画命令情報に基づく前記メモリへの画像の読み書きを制御する制御手段と
を備え、
前記決定手段は、
前記メモリに対して前記動画像を読み書きするために必要な読み書き速度を示す第1の速度情報及び前記メモリに対して前記グラフィックを読み書きするために必要な読み書き速度を示す第2の速度情報を取得し、
前記第1の割合と前記第2の割合とを規定するための情報を、前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせごとに保持しているテーブル情報を参照し、 前記描画命令情報によって規定されている前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせに対応する前記第1の割合及び前記第2の割合を決定し、
前記制御手段は、
前記最大速度に対する第1の割合の速度である第1の速度が前記第1の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記動画像の描画命令を修正し、前記最大速度に対する第2の割合の速度である第2の速度が前記第2の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記グラフィックの描画命令を修正する修正手段と、
前記決定手段が決定した割合が示す読み書き速度に応じて、前記修正手段による修正後の描画命令情報に基づく前記メモリへの画像の読み書きを制御する手段と
を備える
ことを特徴とする。
本発明の構成によれば、描画命令に応じてグラフィックスの描画に必要な帯域と動画像の描画に必要な帯域とを適応的に制御することができる。
以下、添付図面を参照し、本発明の好適な実施形態について説明する。なお、以下説明する実施形態は、本発明を具体的に実施した場合の一例を示すもので、特許請求の範囲に記載の構成の具体的な実施例の1つである。
[第1の実施形態]
図1は、本実施形態に係る表示装置の機能構成例を示すブロック図である。本実施形態に係る表示装置は、グラフィックス描画部105、動画描画部106、描画制御部102、合成部111、により構成されている。
グラフィックス描画部105には、グラフィックスのデータとしてのグラフィックス情報107が入力される。グラフィックス情報107には、例えば、音量表示オブジェクトのデータや、チャンネル表示のオブジェクトのデータ等が含まれている。これらのオブジェクトは、後述する動画像上に合成する為のものである。グラフィックス描画部105は、描画制御部102による制御に基づいて、このグラフィックス情報107を用いてグラフィックスの描画を行う。係る描画は、表示装置が有する不図示のメモリ上に行う。
動画描画部106には、動画像のデータとしての動画情報108が入力される。動画情報108には、例えば、動画像を構成する各フレームの画像データや、それぞれのフレームの番号情報などが含まれている。動画描画部106は、描画制御部102による制御に基づいて、この動画情報108を用いて各フレームの画像の描画を行う。係る描画は、表示装置が有するメモリ上に行う。なお、グラフィックス描画部105が描画に用いるメモリと動画描画部106が描画に用いるメモリとは別個のものであっても良いし、1つのメモリをグラフィックス描画部105と動画描画部106とで共有して用いても良い。
即ち、本実施形態に係る表示装置が有するメモリは、「動画像を描画するためのメモリ領域を有すると共に、動画像上に合成するためのグラフィックスを描画するためのメモリ領域を有するメモリ」である。そして係るメモリは、1つのメモリで構成しても良いし、それぞれのメモリ領域に相当するメモリで構成しても良い。
描画制御部102には、描画処理命令101(描画命令情報)と、帯域制御情報112とが入力される。
描画処理命令101は、動画像、グラフィックス、の少なくとも一方の描画命令が記述された描画命令情報である。本実施形態では、動画像とグラフィックスの両方を描画するので、この場合には、描画処理命令101には、動画像とグラフィックスの両方の描画命令が記述されていることになる。
帯域制御情報112は、メモリに対する動画像、グラフィックスのそれぞれの読み書きの速度(帯域)を規定するための情報を、動画像の表示形態、グラフィックスの表示形態、の組み合わせのそれぞれについて保持しているテーブル情報である。
描画制御部102は、描画処理命令101と帯域制御情報112とを用いて後述する処理を行うことで、この描画処理命令101を適宜修正する。そして、描画制御部102は、描画処理命令101のうちグラフィックスの描画命令についてはグラフィックス描画部105に送出することで、グラフィックス描画部105によるグラフィックス描画の制御を行う。また、描画制御部102は、描画処理命令101のうち動画像の描画命令については動画描画部106に送出することで、動画描画部106による動画像描画の制御を行う。
合成部111は、グラフィックス描画部105によりメモリ上に描画されたグラフィックスを、動画描画部106によりメモリ上に描画された動画像上に合成することで、合成フレーム画像を生成し、生成した合成フレーム画像を出力する。出力先は、CRTや液晶画面などの表示部である。もちろん、ネットワークなどを介して外部の装置に合成フレーム画像を出力しても良いし、その出力先については特に限定するものではない。
これ以降の説明におけるフローチャートによる処理手順は、係る例に限定されることはなく、以下の結果を満たす限りいかなる手順の組み合わせも、複数処理をまとめることも、処理を細分化することも可能である。また、各処理を個々に切り出してひとつの機能要素として単体として機能し、示している処理以外の処理と組み合わせて使用することも可能である。
図6は、本実施形態に係る表示装置が、動画像とグラフィックスとを合成して表示する為に行う処理(表示制御方法)のフローチャートである。
先ず、ステップS601では、描画制御部102は、描画処理命令101と帯域制御情報112とを取得する。そして描画制御部102は、取得したこれらの情報を用いて、グラフィックス描画部105に供給する為のグラフィックス描画命令と、動画描画部106に供給する為の動画描画命令と、を作成する。そして、描画制御部102は、作成したグラフィックス描画命令をグラフィックス描画部105に送出すると共に、作成した動画描画命令を動画描画部106に送出する。
次に、ステップS602では、動画描画部106は、描画制御部102から供給された動画描画命令に従って、動画情報108に基づく動画像(各フレームの画像)を、メモリ上に描画する。動画情報108は、例えば、Mpeg2システム放送の形式であるMpeg2−TSや蓄積コンテンツの形式であるMpeg2−PSであるので、本ステップでは、動画情報108をデコードしてから動画像を描画する。
一方、ステップS603では、グラフィックス描画部105は、描画制御部102から供給されたグラフィックス描画命令に従って、グラフィックス情報107に基づくグラフィックスを、メモリ上に描画する。グラフィックス情報107は、例えば、BitmapやJpeg形式の静止画データやアウトラインフォントデータのような、グラフィックス描画に使用するリソースやそれらのリソースの配置やサイズを制御するためのレイアウト情報である。
なお、ステップS602とステップS603とは並行して実行される。
次に、ステップS604では、合成部111は、グラフィックス描画部105によりメモリ上に描画されたグラフィックスを、動画描画部106によりメモリ上に描画された動画像上に合成することで、合成フレーム画像を生成する。そして、生成した合成フレーム画像を出力する。出力先については上述の通りである。
次に、以上説明した各ステップにおける処理をより詳細に説明する。
先ず、描画処理命令101について説明する。図2は、描画処理命令101の構成例を示す図である。
図2において201は、SVGを用いて記述された描画処理命令101である。SVGとは、XMLによって記述されたベクターグラフィック言語、またはSVGで記述された画像フォーマットを示し、W3C(World Wide Web Consortium)でオープン標準として勧告されている。
202は、円形のグラフィックスを描画するための描画命令である。より詳しくは、座標(0,0)を中心とする半径500の円を、透明度0.3の赤色で塗り塗りつぶして描画する為の命令を示す。
204は、円形のグラフィックスを描画するための描画命令である。より詳しくは、座標(1920,1080)を中心とする半径500の円を、透明度0.3の青色で塗り塗りつぶして描画する為の命令を示す。
205は、長方形のグラフィックスを描画するための描画命令である。より詳しくは、座標(0.0)を一角とし、幅1920、高さ1080の長方形を、線の色を黒、線の幅を1ピクセルで描画する為の命令を示す。
203は、動画像を描画するための描画命令である。より詳しくは、座標(156、320)を一角とし、幅1280、高さ768を有する領域内に、mpeg形式のvideo1を描画すると共に、音量を0.8とする為の命令を示す。
なお、以上の各描画命令において記述されている座標値は、グラフィックスや動画像を表示する画面上におけるものである。
次に、帯域制御情報112について説明する。図3は、帯域制御情報112の構成例を示す図である。なお、図3では、帯域制御情報112は、301〜303で示す3つのテーブル情報から構成されているとしている。
図3おいて301は、最も動画像を優先する際に用いるテーブル情報である。例えば、ユーザがTV放送を視聴している最中であったり、係るTV放送を録画中である場合等、画面内にグラフィックスを表示する必要がない場合には、当然のことながら、メモリに対するグラフィックスの読み書きは行われない。従ってこのような場合には、メモリに対して許容された読み書き速度の最大値(表示装置が係るメモリに対して読み書きする際に取りうる最大の読み書き速度)を、メモリに対する動画像の読み書き速度に割り当てても良いことになる。テーブル情報301は係るケースの場合に用いられるもので、メモリに対するグラフィックスの読み書きは行われないことに起因し、上記最大値のうち、メモリに対するグラフィックスの読み書き速度に分配する割合として0%が割り当てられている。また、メモリに対する動画像の読み書き速度に分配する割合としては、その残りである100%が割り当てられている。図3の場合には、動画像として3つの動画像(動画1,動画2,動画3)を表示することになっているので、100%を更にそれぞれの動画像に分配している。
302は、テーブル情報301よりもグラフィックスを優先したテーブル情報である。例えば、データ放送表示中などのように、グラフィックスと動画像の両方を1画面中に表示するものの、動画像は縮小して表示しても良い場合がある。このような場合には、上記最大値のうち、メモリに対するグラフィックスの読み書き速度に分配する割合を、テーブル情報301よりも高くする必要がある。テーブル情報302は係るケースの場合に用いられるもので、上記最大値のうち、メモリに対するグラフィックスの読み書き速度に分配する割合として20%が割り当てられている。また、メモリに対する動画像の読み書き速度に分配する割合としては、その残りである80%が割り当てられている。図3の場合には、動画像として3つの動画像(動画1,動画2,動画3)を表示することになっているので、80%を更にそれぞれの動画像に分配している。
303は、テーブル情報302よりもグラフィックスを優先したテーブル情報である。例えば、EPG(電子番組表)を表示する場合など、半透明のグラフィックスを動画像に重ねて表示する(半透明のグラフィックスでもって動画像の全部を覆う、若しくは一部を覆う)場合がある。このような場合には、上記最大値のうち、メモリに対するグラフィックスの読み書き速度に分配する割合を、テーブル情報302よりも高くする必要がある。テーブル情報303は係るケースの場合に用いられるもので、上記最大値のうち、メモリに対するグラフィックスの読み書き速度に分配する割合として30%が割り当てられている。また、メモリに対する動画像の読み書き速度に分配する割合としては、その残りである70%が割り当てられている。図3の場合には、動画像として3つの動画像(動画1,動画2,動画3)を表示することになっているので、70%を更にそれぞれの動画像に分配している。
このように、動画像の表示形態、グラフィックスの表示形態のそれぞれの組み合わせに応じてテーブル情報を予め作成しておく。そしてこのように作成されたテーブル情報群を帯域制御情報112として描画制御部102に入力する。なお、図3では説明上、3つのテーブル情報について説明したが、想定されるケースには様々なものがあるので、テーブル情報の構成についても様々であるし、その数についても一律に限定するものではない。また、メニュー画面やOSD表示等、グラフィックスと動画とを同時に表示する場面がある。このような場合についてもテーブル情報を作成しても良いし、他のテーブル情報を共用しても良い。
次に、上記ステップS601において描画制御部102が行う処理について、同処理の詳細を示すフローチャートを示す図4を用いて説明する。
先ず、ステップS401では、描画制御部102は、帯域制御情報112を取得する。帯域制御情報112の取得は、グラフィックス描画部105、動画描画部106のそれぞれによる描画処理毎に行っても良いし、本実施形態に係る表示装置を起動した際に最初に一回だけ行い、以降はこの取得した帯域制御情報112を参照するようにしても良い。
次に、ステップS402では、描画制御部102は、描画処理命令101を取得する。そして取得した描画処理命令101を参照して、動画像の表示形態、グラフィックスの表示形態を特定する。
次に、ステップS403では、描画制御部102は、ステップS401で取得した帯域制御情報112中の各テーブル情報のうち、ステップS402で特定した動画像の表示形態、グラフィックスの表示形態の組み合わせに対応するテーブル情報を取得する。
次に、ステップS404では、描画制御部102は、ステップS402において取得した描画処理命令101からグラフィックスの描画命令を抽出し、抽出した描画命令を、ステップS403で取得したテーブル情報に基づいて適宜修正する。係る処理について詳しくは後述するが、係る修正は適宜行うものであって必ず行うわけではない。そして描画制御部102は、抽出した描画命令(若しくは修正後の描画命令)を、グラフィックス描画部105に送出する。
次に、ステップS405では、描画制御部102は、ステップS402において取得した描画処理命令101から動画像の描画命令を抽出し、抽出した描画命令を、ステップS403で取得したテーブル情報に基づいて適宜修正する。係る処理について詳しくは後述するが、係る修正は適宜行うものであって必ず行うわけではない。そして描画制御部102は、抽出した描画命令(若しくは修正された描画命令)を、動画描画部106に送出する。
次に、上記ステップS404以降の処理について、より詳細に説明する。
メモリに対する読み書き速度は、以下の式を満たす。
メモリに対する読み書き速度>Σ(メモリへの書き込み速度)+Σ(メモリからの読み出し速度)
ここで、動画像、グラフィックスのそれぞれについて、下記のパラメータ(入出力する画像について規定した設定情報)が予め表示装置に設定されているとする。
(1) HD映像入力(YcbCr444)…24bit、1080i、30fps
(2) HD映像出力(YcbCr444)…24bit,1080i、30fps
(3) グラフィックス描画(RGBA) …32bit,60fps
(1)については、ハイビジョン映像をメモリに書き込む場合に要求されるパラメータである。(2)については、ハイビジョン映像をメモリから読み出す場合に要求されるパラメータである。(3)については、メモリに対してグラフィックスを描画する場合に要求されるパラメータである。
ここで、係るパラメータが設定されている場合、メモリに対する動画像の読み書き速度として必要な最低限の速度は、下記の式に基づいて求められる。
24÷8×1920×1080×30×2=360MB/s
即ち、入力動画像のビット数と画像サイズとフレームレートとの積と、出力動画像のビット数と画像サイズとフレームレートとの積と、の合計値を、メモリに対する動画像の読み書き速度として必要な最低限の速度(第1の速度情報)として求める。
同様に、係るパラメータが設定されている場合、メモリに対するグラフィックスの描画速度として必要な最低限の速度は、下記の式に基づいて求められる(以下の式では1920×1080のサイズでグラフィックスを描画するものとしている)。
32÷8×1920×1080×60=480MB/s
即ち、グラフィックのビット数とグラフィックサイズとフレームレートとの積を、メモリに対するグラフィックスの描画速度として必要な最低限の速度(第2の速度情報)として求める。
仮に、3つの動画像と1つのグラフィックスを同時に出力する場合、メモリに対するアクセス速度として要求される最低限の速度は、下記の式に基づいて求められる。
180×2×3+480=1.56GB/s
もちろん、ノイズ除去やエンハンサ等の高画質化処理を行う場合には、より多くの帯域が必要となる。
ここで仮に、メモリに対するアクセス速度として割り当て可能な速度(最大速度、最大値、最大速度情報)が1.2GB/sであったとすると、上記の1.56GB/sには届かないことになり、処理が遅延してしまう。
実行メモリ帯域(上記最大値)は、以下の式で算出することができる。
実行メモリ帯域=メモリの転送量×メモリ転送効率×動画で使用可能な割合+メモリの転送量×メモリ転送効率×グラフィックスで使用可能な割合
メモリ転送効率は、理論上の最大転送帯域幅に対して、実際に利用可能なデータ転送帯域幅の割合である。メモリ転送効率は、メモリコントローラの機能やランダムアクセスやシーケンシャルアクセスのような、メモリへのアクセスパターンの頻度で変化する。そのため、動画描画処理およびグラフィックス描画処理でのメモリーアクセスパターンでのメモリ転送速度を計測しておくことで予め算出しておくことが可能である。
ここで、ステップS404,S405における処理について、より詳細に説明する。なお、以上の説明では、ステップS404における処理とステップS405における処理とは別個のものとして説明したが、ここでは、ステップS404における処理とステップS405における処理とを同じステップ内で行うものとして説明する。
図5は、ステップS404とステップS405における処理の詳細を示すフローチャートである。
ステップS501では、描画制御部102は、上記演算処理を行うことで、メモリに対する動画像の読み書き速度として必要な最低限の速度、メモリに対するグラフィックスの読み書き速度として必要な最低限の速度、を求める。以下の説明では、メモリに対する動画像の読み書き速度として必要な最低限の速度として360MB/s、メモリに対するグラフィックスの読み書き速度として必要な最低限の速度として480MB/s、が求められたとする。また、以降の説明では、メモリに対するアクセス速度として割り当て可能な速度が1.2GB/sであるとする。
ここで、HDの動画像を3つ表示し、グラフィックスについては表示しない場合、上記ステップS403ではテーブル情報301が選択されることになる。この場合、メモリに対するアクセス速度として割り当て可能な速度1.2GB/sから、グラフィックス、動画1〜動画3のそれぞれに割り当て可能な速度は、係るテーブル情報を用いて下記の通り求めることができる。
グラフィックス 1.2GB/s× 0%= 0MB/s
動画1 1.2GB/s×35%=420MB/s
動画2 1.2GB/s×35%=420MB/s
動画3 1.2GB/s×30%=360MB/s
しかし、上述の通り、メモリに対する動画像の読み書き速度として必要な最低限の速度は360MB/sであり、メモリに対するグラフィックスの読み書き速度として必要な最低限の速度は480MB/sであるので、これ以上の速度は不要となる。従って、それぞれについての読み書き速度は下記の通りとする。
グラフィックス 0MB/s
動画1 360MB/s
動画2 360MB/s
動画3 360MB/s
この場合、360MB/s×3=1.08Gb/s<1.2GB/sであるので、動画1〜動画3に対しては、最低限の速度360MB/sを割り当てることができる。もちろん、動画1〜動画3のそれぞれに割り当て可能な最大の読み書き速度を割り当てても良い。
一方、データ放送の表示を行う場合、上記ステップS403ではテーブル情報302が選択されることになる。この場合、メモリに対するアクセス速度として割り当て可能な速度1.2GB/sから、グラフィックス、動画1〜動画3のそれぞれに割り当て可能な速度(第1の速度、第2の速度)は、係るテーブル情報を用いて下記の通り求めることができる。
グラフィックス 1.2GB/s×20%=240MB/s
動画1 1.2GB/s×30%=360MB/s
動画2 1.2GB/s×30%=360MB/s
動画3 1.2GB/s×20%=240MB/s
しかし、上述の通り、メモリに対する動画像の読み書き速度として必要な最低限の速度は360MB/sであり、メモリに対するグラフィックスの読み書き速度として必要な最低限の速度は480MB/sである。すると、この場合、グラフィックスについては最低限の速度から240Gb/sだけ遅いし、動画3については最低限の速度から120Gb/sだけ遅い。本実施形態ではこのような場合には、グラフィックス、動画3のそれぞれの描画命令を修正し、それぞれに割り当てられた速度でメモリに対して読み書きしても処理の遅延が発生しないようにする。
ステップS502では描画制御部102は次のような処理を行う。即ち、ステップS403で取得したテーブル情報に基づいて動画像とグラフィックスとに分配したそれぞれの速度が、ステップS501でグラフィックスと動画像とについて求めた最低限の読み書き速度以上であるのか否かを判断する。係る判断の結果、動画像に分配した速度が、動画像について求めた最低限の速度以上であり、且つグラフィックスに分配した速度が、グラフィックスについて求めた最低限の速度以上であるという条件を満たすのであれば、処理をステップS504に進める。一方、係る条件を満たさないのであれば、処理をステップS503に進める。
ステップS503では、描画制御部102は、処理の遅延を生じさせることなく割り当てられた速度内で処理可能なように、描画命令を修正する。これは、グラフィックスや動画像の解像度やフレームレートを小さくし、時間単位のメモリ転送量を低減することで実現できる。
例えば、上述の例では、グラフィックスについては最低限の速度から240Gb/sだけ遅いので、メモリに対するグラフィックスの読み書きの遅延(転送遅延)を発生させないために、メモリに対して読み書きするデータの量を削減する。
例えば、メモリに対して読み書きするグラフィックスの解像度を下げる場合、この下げ率をαとすると、下記の式が成り立つ。
32÷8×1920α×1080α×60×=240MB/s
係る式により、α≒0.7となるので、グラフィックスについてはオリジナルのサイズを0.7倍にスケーリングしてからメモリに書き込む。従って、このような場合には、描画処理命令101において、グラフィックスの描画命令に、0.7倍のスケーリングを行う旨の命令を加える修正処理を行う。
また、解像度変更以外にも、グラフィックスのフレームレートを60fpsから30fpsへと変更することで、同様の目的を達成することができる。
また、動画3については最低限の速度から120Gb/sだけ遅いので、メモリに対する動画像の読み書きの遅延(転送遅延)を発生させないために、メモリに対して読み書きするデータの量を2/3にする必要がある。
例えば、メモリから読み出す動画像の解像度(出力解像度)を変更する場合は先ず、メモリからのグラフィックスの読み出し速度を、下記の式に基づいて求める。
(グラフィックスについての最低限の速度=240Gb/s)−(メモリに対するグラフィックスの書き込み速度=180)=60Gb/s
そして、メモリから読み出す動画像の解像度をαとすると、下記の式が成立する。
24÷8×1920α×1080α×30×=60MB/s
係る式により、α≒0.4となるので、動画像についてはオリジナルの解像度を0.4倍にダウンコンバートしてからメモリに描画する。従って、このような場合には、描画処理命令101において、動画像の描画命令に、0.4倍のダウンコンバートを行う旨の命令を加える修正処理を行う。
このようにして、グラフィックスの描画命令、動画像の描画命令のそれぞれについて適宜修正を加えたものを、それぞれ、グラフィックス描画部105、動画描画部106に送出することになる。
一方、ステップS504では描画処理命令101については何等変更する必要はないので、係る描画処理命令101のうち、グラフィックスの描画命令についてはグラフィックス描画部105に送出し、動画像の描画命令については動画描画部106に送出する。
<変形例>
以下に説明するように、時間と共に、読み書き速度を少しずつ変更することで急な品質の低下を防ぐようにすることもできる。
図13は、ステップS404とステップS405における別の形態の処理の詳細を示すフローチャートである。なお、図13において、図5と同様の処理を行うステップには同じステップ番号を付しており、その説明は省略する。
また、本実施形態では、ステップS502における判断処理の結果、上記条件を満たさないのであれば、処理をステップS1301に進める。
ステップS1301では、描画制御部102は、グラフィックスに割り当てられる読み書き速度と、動画像に割り当てられる読み書き速度との間で、速度の交換を行うために要する時間を設定する。これは、例えば3秒というように予め定義した時間である。
次に、ステップS1302では、描画制御部102は、単位時間あたりに交換する速度の量を決定する。例えばステップS1301で「3秒」が設定されており、単位時間が「1」秒である場合、テーブル情報301からテーブル情報302に切り替える場合は、グラフィックスの読み書き速度は以下の計算式によれば、毎秒40MB/sずつ増加させることになる。
(240MB/s−120MB/s)÷3=40MB/s
一方、動画3の読み書き速度は、以下の計算式によれば、毎秒40MB/sずつ減少させることになる。
(360MB/s−240MB/s)÷3=40MB/s
この単位時間は秒やミリ秒など予め定義してあっても良いし、動画像やグラフィックスのフレームレートなどから動的に算出してもよい。
次に、ステップS1303では、ステップS1304、ステップS503における処理を、ステップS1301において設定した時間分繰り返す。
ステップS1304では、グラフィックスの読み書き速度、動画像の読み書き速度を、ステップS1302において計算した量だけ、単位時間毎に変更する処理を行う。
そしてステップS503では、ステップS1304で変更した読み書き速度を用いて第1の実施形態と同様の処理を行うことで、描画処理命令101を修正する処理を行う。
以上の説明により、本実施形態によれば、メモリへの限られた読み書き速度の中で、グラフィックスの描画と、動画像の描画と、を適応的に制御することができる。
[第2の実施形態]
本実施形態では、帯域制御情報112を用いるのではなく、現在使用されている読み書き速度を監視し、監視している読み書き速度に応じてグラフィックスと動画像の描画を制御する。以下では、第1の実施形態と異なる点のみについて説明する。
図7は、本実施形態に係る表示装置の機能構成例を示すブロック図である。なお、図7において、図1と同じ部分については同じ参照番号を付しており、その説明は省略する。
帯域監視部701は、メモリバス上に発行されるread/write要求信号やアドレス、データを監視して、グラフィックスの読み書き速度、動画像の読み書き速度、をリアルタイムで監視し、その監視結果を帯域情報として描画制御部102に通知する。
図8は、本実施形態に係る表示装置が、動画像とグラフィックスとを合成して表示する為に行う処理のフローチャートである。なお、図8において、図6と同様の処理を行うステップには同じステップ番号を付しており、その説明は省略する。
ステップS801では、描画制御部102は、帯域監視部701による監視結果としての帯域情報を取得し、取得した帯域情報と、描画処理命令101と、を用いて、第1の実施形態と同様の処理を行う。
図9は、ステップS801における処理の詳細を示すフローチャートである。なお、図9において、図5と同様の処理を行うステップには同じステップ番号を付しており、その説明は省略する。
先ず、ステップS901では、描画制御部102は、帯域監視部701から、現在のグラフィックスの読み書き速度、現在の動画像の読み書き速度、を監視情報として取得する。これは、一秒間に何MBのデータ転送を行っているかを示す情報である。例えば、グラフィックスが使用するメモリのアドレスが「0xA0000000〜0xA07E9000」で、範囲内のアドレスに対して32ビットモードで毎秒100000000回のwrite要求信号が発生しているとする。この場合には、以下の式から400MB/sの読み書き速度であると判断することができる。
32÷8×100000000=400MB/s
以降の処理については第1の実施形態と同様にして行う。即ち、ステップS901で求めた監視情報が示す読み書き速度が、最低限の速度よりも小さいか否かを判断し、その判断結果に応じて、描画処理命令101を修正する処理を行う。
[第3の実施形態]
本実施形態では、帯域制御情報112を用いるのではなく、現在のグラフィックスの読み書き速度、現在の動画像の読み書き速度から、次の時点でのグラフィックスの読み書き速度、動画像の読み書き速度を予測する。そして、予測したそれぞれの読み書き速度に応じて、グラフィックスと動画像の描画を制御する。
図10は、本実施形態に係る表示装置の機能構成例を示すブロック図である。図10において、図1と同じ部分については同じ参照番号を付しており、その説明は省略する。
帯域予測部1001は、現在表示中のグラフィックスの解像度や色数、フレームレート、現在表示している動画像の数、に基づいて、それぞれの読み書き速度を予測し、その予測結果を帯域予測情報1002として描画制御部102に通知する。また、帯域予測情報1002は、描画処理命令101についても描画制御部102に送出する。
描画制御部102は、第2の実施形態で説明した帯域情報の代わりに帯域予測情報1002を用いると共に、描画処理命令101を用いて、第1の実施形態と同様の処理を行う。
図11は、本実施形態に係る表示装置が、動画像とグラフィックスとを合成して表示する為に行う処理のフローチャートである。なお、図11において、図6と同様の処理を行うステップには同じステップ番号を付しており、その説明は省略する。
ステップS1101では、描画制御部102は、帯域予測部1001から送出された帯域予測情報1002と、描画処理命令101と、を用いて、第1の実施形態と同様の処理を行う。
図12は、ステップS1101における処理の詳細を示すフローチャートである。
ステップS1201で描画制御部102は、現在のグラフィックスの読み書き速度と現在の動画像の読み書き速度に基づいて帯域予測部1001が予測したグラフィックスの読み書き予測速度と動画像の読み書き予測速度を帯域予測情報1002として取得する。これは、一秒間に何MBのデータ転送を行っているかを示す情報である。
以降の処理については第1の実施形態と同様にして行う。即ち、ステップS1201で取得した読み書き予測速度が、最低限の速度よりも小さいか否かを判断し、その判断結果に応じて、描画処理命令101を修正する処理を行う。
以上の各実施形態によれば、複数の動画像とグラフィックスとの合成出力をより安価に実現することができる。また、限られた読み書き速度の中で、グラフィックスの描画処理と動画像の描画処理と、を適応的に制御することができる。
[第4の実施形態]
上記実施形態では、図1,7,10のそれぞれに示した、表示装置を構成する各部は全てハードウェアでもって構成されているものとして説明した。しかし、これらの各部をコンピュータプログラムとして実現しても良い。この場合、係るコンピュータプログラムを一般のコンピュータにインストールして実行させれば、係るコンピュータは、上記表示装置として機能することになる。
図14は、上記実施形態に係る表示装置に適用可能なコンピュータのハードウェア構成例を示すブロック図である。
CPU1401は、RAM1402やROM1403に格納されているコンピュータプログラムやデータを用いて、コンピュータ全体の制御を行うと共に、表示装置が行うものとして上記各実施形態において説明した各処理を実行する。
RAM1402は、外部記憶装置1406からロードされたコンピュータプログラムやデータ、I/F(インターフェース)1407を介して外部から受信したコンピュータプログラムやデータなどを一時的に記憶するためのエリアを有する。更に、RAM1402は、CPU1401が各種の処理を実行する際に用いるワークエリアを有する。即ち、RAM1402は、各種のエリアを適宜提供することができる。
ROM1403には、本コンピュータの設定データやブートプログラムなどが格納されている。
操作部1404は、本コンピュータの操作者が操作することで、各種の指示をCPU1401に対して入力することができる。
表示部1405は、CRTや液晶画面などにより構成されており、CPU1401による処理結果を画像や文字などでもって表示することができる。例えば、上記実施形態で説明したような処理を行った結果として、動画像上にグラフィックスを合成した結果を表示する。
外部記憶装置1406は、ハードディスクドライブ装置に代表される、大容量情報記憶装置である。外部記憶装置1406には、OS(オペレーティングシステム)や、表示装置を構成する各部として図1,7,10に示した各部の機能をCPU1401に実行させるためのコンピュータプログラムが保存されている。また、外部記憶装置1406には、帯域制御情報112や、上記処理において適宜用いた情報についてもデータとして保存されている。外部記憶装置1406に保存されているコンピュータプログラムやデータは、CPU1401による制御に従って適宜RAM1402にロードされ、CPU1401による処理対象となる。
I/F1407は、本コンピュータにコンピュータプログラムやデータを入力する為に用いられると共に、本コンピュータで処理した結果を外部に出力するために用いられる。
1408は上述の各部を繋ぐバスである。
[その他の実施形態]
また、本発明の目的は、以下のようにすることによって達成されることはいうまでもない。即ち、前述した実施形態の機能を実現するソフトウェアのプログラムコード(コンピュータプログラム)を記録した記録媒体(または記憶媒体)を、システムあるいは装置に供給する。係る記憶媒体は言うまでもなく、コンピュータ読み取り可能な記憶媒体である。そして、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記録媒体に格納されたプログラムコードを読み出し実行する。この場合、記録媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記録した記録媒体は本発明を構成することになる。
また、コンピュータが読み出したプログラムコードを実行することにより、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行う。その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
さらに、記録媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれたとする。その後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
本発明を上記記録媒体に適用する場合、その記録媒体には、先に説明したフローチャートに対応するプログラムコードが格納されることになる。
本発明の第1の実施形態に係る表示装置の機能構成例を示すブロック図である。 描画処理命令101の構成例を示す図である。 帯域制御情報112の構成例を示す図である。 ステップS601において描画制御部102が行う処理の詳細を示すフローチャートである。 ステップS404とステップS405における処理の詳細を示すフローチャートである。 本発明の第1の実施形態に係る表示装置が、動画像とグラフィックスとを合成して表示する為に行う処理(表示制御方法)のフローチャートである。 本発明の第2の実施形態に係る表示装置の機能構成例を示すブロック図である。 本発明の第2の実施形態に係る表示装置が、動画像とグラフィックスとを合成して表示する為に行う処理のフローチャートである。 ステップS801における処理の詳細を示すフローチャートである。 本発明の第3の実施形態に係る表示装置の機能構成例を示すブロック図である。 本発明の第3の実施形態に係る表示装置が、動画像とグラフィックスとを合成して表示する為に行う処理のフローチャートである。 ステップS1101における処理の詳細を示すフローチャートである。 ステップS404とステップS405における別の形態の処理の詳細を示すフローチャートである。 各実施形態に係る表示装置に適用可能なコンピュータのハードウェア構成例を示すブロック図である。

Claims (10)

  1. 動画像を描画するためのメモリ領域を有すると共に、該動画像上に合成するためのグラフィックを描画するためのメモリ領域を有するメモリを備え、該メモリに書き込まれた画像を読み出して表示する表示装置であって、
    前記動画像及び前記グラフィックの描画命令が記述された描画命令情報を取得する手段と、
    前記描画命令情報を参照し、前記動画像及び前記グラフィックの表示形態を判断する判断手段と、
    前記メモリに対して許容された読み書き速度の最大速度を示す最大速度情報を取得する手段と、
    前記最大速度情報が示す最大速度のうち、前記メモリに対する前記動画像の読み書き速度が占める第1の割合及び該最大速度のうち前記メモリに対する前記グラフィックの読み書き速度が占める第2の割合を、前記判断手段による判断結果に基づいて決定する決定手段と、
    前記決定手段が決定した割合が示す読み書き速度に応じて、前記描画命令情報に基づく前記メモリへの画像の読み書きを制御する制御手段と
    を備え、
    前記決定手段は、
    前記メモリに対して前記動画像を読み書きするために必要な読み書き速度を示す第1の速度情報及び前記メモリに対して前記グラフィックを読み書きするために必要な読み書き速度を示す第2の速度情報を取得し、
    前記第1の割合と前記第2の割合とを規定するための情報を、前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせごとに保持しているテーブル情報を参照し、 前記描画命令情報によって規定されている前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせに対応する前記第1の割合及び前記第2の割合を決定し、
    前記制御手段は、
    前記最大速度に対する第1の割合の速度である第1の速度が前記第1の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記動画像の描画命令を修正し、前記最大速度に対する第2の割合の速度である第2の速度が前記第2の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記グラフィックの描画命令を修正する修正手段と、
    前記決定手段が決定した割合が示す読み書き速度に応じて、前記修正手段による修正後の描画命令情報に基づく前記メモリへの画像の読み書きを制御する手段と
    を備える
    ことを特徴とする表示装置。
  2. 前記決定手段は、前記表示装置が入出力する画像について規定した設定情報に基づいて、前記第1の速度情報及び前記第2の速度情報を求めることを特徴とする請求項に記載の表示装置。
  3. 前記決定手段は、入力動画像のビット数と画像サイズとフレームレートとの積と、出力動画像のビット数と画像サイズとフレームレートとの積と、の合計値を、前記第1の速度情報として求めることを特徴とする請求項に記載の表示装置。
  4. 前記決定手段は、グラフィックのビット数とグラフィックサイズとフレームレートとの積を、前記第2の速度情報として求めることを特徴とする請求項又はに記載の表示装置。
  5. 前記制御手段は、前記第1の速度が前記第1の速度情報が示す速度よりも小さい場合には、前記描画命令情報において前記動画像のサイズを規定している描画命令を修正することを特徴とする請求項に記載の表示装置。
  6. 前記制御手段は、前記第1の速度が前記第1の速度情報が示す速度よりも小さい場合には、前記描画命令情報において前記動画像の出力解像度を規定している描画命令を修正することを特徴とする請求項に記載の表示装置。
  7. 前記制御手段は、前記第2の速度が前記第2の速度情報が示す速度よりも小さい場合には、前記描画命令情報において前記グラフィックのサイズを規定している描画命令を修正することを特徴とする請求項に記載の表示装置。
  8. 動画像を描画するためのメモリ領域を有すると共に、該動画像上に合成するためのグラフィックを描画するためのメモリ領域を有するメモリを備え、該メモリに書き込まれた画像を読み出して表示する表示装置の表示制御方法であって、
    前記表示装置の第1の取得手段が、前記動画像及び前記グラフィックの描画命令が記述された描画命令情報を取得する工程と、
    前記表示装置の判断手段が、前記描画命令情報を参照し、前記動画像及び前記グラフィックの表示形態を判断する判断工程と、
    前記表示装置の第2の取得手段が、前記メモリに対して許容された読み書き速度の最大速度を示す最大速度情報を取得する工程と、
    前記表示装置の決定手段が、前記最大速度情報が示す最大速度のうち、前記メモリに対する前記動画像の読み書き速度が占める第1の割合及び該最大速度のうち前記メモリに対する前記グラフィックの読み書き速度が占める第2の割合を、前記判断工程による判断結果に基づいて決定する決定工程と、
    前記表示装置の制御手段が、前記決定工程で決定した割合が示す読み書き速度に応じて、前記描画命令情報に基づく前記メモリへの画像の読み書きを制御する制御工程と
    を備え、
    前記決定工程では、
    前記メモリに対して前記動画像を読み書きするために必要な読み書き速度を示す第1の速度情報及び前記メモリに対して前記グラフィックを読み書きするために必要な読み書き速度を示す第2の速度情報を取得し、
    前記第1の割合と前記第2の割合とを規定するための情報を、前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせごとに保持しているテーブル情報を参照し、 前記描画命令情報によって規定されている前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせに対応する前記第1の割合及び前記第2の割合を決定し、
    前記制御工程は、
    前記最大速度に対する第1の割合の速度である第1の速度が前記第1の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記動画像の描画命令を修正し、前記最大速度に対する第2の割合の速度である第2の速度が前記第2の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記グラフィックの描画命令を修正する修正工程と、
    前記決定工程で決定した割合が示す読み書き速度に応じて、前記修正工程による修正後の描画命令情報に基づく前記メモリへの画像の読み書きを制御する工程と
    を備える
    ことを特徴とする表示装置の表示制御方法。
  9. コンピュータを、請求項1乃至の何れか1項に記載の表示装置の各手段として機能させるためのコンピュータプログラム。
  10. 請求項に記載のコンピュータプログラムを格納した、コンピュータ読み取り可能な記憶媒体。
JP2008195312A 2008-07-29 2008-07-29 表示装置、表示制御方法 Active JP5322529B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008195312A JP5322529B2 (ja) 2008-07-29 2008-07-29 表示装置、表示制御方法
US12/504,049 US8411203B2 (en) 2008-07-29 2009-07-16 Display apparatus and display control method
US13/734,483 US8675135B2 (en) 2008-07-29 2013-01-04 Display apparatus and display control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008195312A JP5322529B2 (ja) 2008-07-29 2008-07-29 表示装置、表示制御方法

Publications (3)

Publication Number Publication Date
JP2010032801A JP2010032801A (ja) 2010-02-12
JP2010032801A5 JP2010032801A5 (ja) 2011-09-08
JP5322529B2 true JP5322529B2 (ja) 2013-10-23

Family

ID=41607958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008195312A Active JP5322529B2 (ja) 2008-07-29 2008-07-29 表示装置、表示制御方法

Country Status (2)

Country Link
US (2) US8411203B2 (ja)
JP (1) JP5322529B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098118B (zh) * 2011-07-13 2015-11-25 松下电器产业株式会社 描绘装置及方法
EP3361739A4 (en) * 2015-10-09 2018-08-15 Sony Corporation Information processing apparatus, information processing method, and program
US10613612B2 (en) * 2017-03-16 2020-04-07 Qualcomm Incorporated Power reduction via memory efficiency compensation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6098123A (en) * 1997-05-08 2000-08-01 International Business Machines Corporation Method and apparatus for dynamic allocation of bandwidth to/from network adapter memory amongst active input/output ports
US6657964B1 (en) * 1998-05-26 2003-12-02 Hitachi, Ltd. Terminal with bandwidth control function
JP2000259143A (ja) * 1999-03-08 2000-09-22 Matsushita Electric Ind Co Ltd マルチウィンドウ制御装置
JP4780599B2 (ja) * 2000-05-31 2011-09-28 パナソニック株式会社 画像出力装置
JP4011949B2 (ja) 2002-04-01 2007-11-21 キヤノン株式会社 マルチ画面合成装置及びデジタルテレビ受信装置
JP2004166017A (ja) * 2002-11-14 2004-06-10 Hitachi Ltd 画像表示装置
US8306386B2 (en) * 2004-12-01 2012-11-06 Panasonic Corporation Reproduction device, image synthesis method, image synthesis program, and integrated circuit
JP2007057586A (ja) 2005-08-22 2007-03-08 Sony Corp 画像処理装置、画像処理方法及びテレビ受信機
JP4469788B2 (ja) * 2005-12-16 2010-05-26 株式会社東芝 情報処理装置および再生方法
JP4625781B2 (ja) * 2006-03-22 2011-02-02 株式会社東芝 再生装置
US8799902B2 (en) * 2007-04-09 2014-08-05 Intel Corporation Priority based throttling for power/performance quality of service

Also Published As

Publication number Publication date
US8411203B2 (en) 2013-04-02
US20130215130A1 (en) 2013-08-22
JP2010032801A (ja) 2010-02-12
US20100026893A1 (en) 2010-02-04
US8675135B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
US6208354B1 (en) Method and apparatus for displaying multiple graphics images in a mixed video graphics display
US8065614B2 (en) System for displaying video and method thereof
US7768576B2 (en) Multi-screen synthesis apparatus, method of controlling the apparatus, and program for controlling the apparatus
US8723891B2 (en) System and method for efficiently processing digital video
US20050105001A1 (en) Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device
JP2007215156A (ja) 複数のグラフィックス処理装置を用いたビデオ処理
US10389908B2 (en) Image processing device, image processing method, and program with reduction and enlargement scaling of image data
JP5008431B2 (ja) 画像処理装置及び画像処理方法
JP2002335444A (ja) マルチ画面表示装置、マルチ画面表示方法、記録媒体、及びプログラム
JP4427599B1 (ja) 画像処理装置、受信装置および表示装置
JP2007214659A (ja) Osd装置
JP2002033972A (ja) Osdヘッダを連鎖させることにより単一のosdピクスマップを複数のビデオラスタサイズにわたって使用するための方法およびシステム
JP4625200B2 (ja) 複数のヘッダを用いることにより単一のosdピクスマップを複数のビデオラスタサイズにわたって使用する方法およびシステム
JP5322529B2 (ja) 表示装置、表示制御方法
JP2005134479A (ja) 描画装置及び方法、コンピュータプログラム並びに描画表示システム
US20070245389A1 (en) Playback apparatus and method of managing buffer of the playback apparatus
JP2024513380A (ja) 字幕の処理方法、装置、機器及び記憶媒体
US6335764B1 (en) Video output apparatus
JP2007057586A (ja) 画像処理装置、画像処理方法及びテレビ受信機
JP2006301029A (ja) オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法
JP2006303631A (ja) オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法
JP2010048976A (ja) 信号処理装置および信号処理方法
JP5022324B2 (ja) 画像処理装置及び方法
JPH11298857A (ja) 記憶装置において多くの領域を占めているフレ―ム領域に他の用途を与えるよう画像復号を行う画像復号装置及び画像復号プログラムを記録したコンピュ―タ読取可能な記録媒体
US7474311B2 (en) Device and method for processing video and graphics data

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130716

R151 Written notification of patent or utility model registration

Ref document number: 5322529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151