JP5322529B2 - 表示装置、表示制御方法 - Google Patents
表示装置、表示制御方法 Download PDFInfo
- Publication number
- JP5322529B2 JP5322529B2 JP2008195312A JP2008195312A JP5322529B2 JP 5322529 B2 JP5322529 B2 JP 5322529B2 JP 2008195312 A JP2008195312 A JP 2008195312A JP 2008195312 A JP2008195312 A JP 2008195312A JP 5322529 B2 JP5322529 B2 JP 5322529B2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- information
- moving image
- memory
- drawing command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/265—Mixing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
- H04N21/81—Monomedia components thereof
- H04N21/8146—Monomedia components thereof involving graphical data, e.g. 3D object, 2D graphics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
- G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2350/00—Solving problems of bandwidth in display systems
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
前記動画像及び前記グラフィックの描画命令が記述された描画命令情報を取得する手段と、
前記描画命令情報を参照し、前記動画像及び前記グラフィックの表示形態を判断する判断手段と、
前記メモリに対して許容された読み書き速度の最大速度を示す最大速度情報を取得する手段と、
前記最大速度情報が示す最大速度のうち、前記メモリに対する前記動画像の読み書き速度が占める第1の割合及び該最大速度のうち前記メモリに対する前記グラフィックの読み書き速度が占める第2の割合を、前記判断手段による判断結果に基づいて決定する決定手段と、
前記決定手段が決定した割合が示す読み書き速度に応じて、前記描画命令情報に基づく前記メモリへの画像の読み書きを制御する制御手段と
を備え、
前記決定手段は、
前記メモリに対して前記動画像を読み書きするために必要な読み書き速度を示す第1の速度情報及び前記メモリに対して前記グラフィックを読み書きするために必要な読み書き速度を示す第2の速度情報を取得し、
前記第1の割合と前記第2の割合とを規定するための情報を、前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせごとに保持しているテーブル情報を参照し、 前記描画命令情報によって規定されている前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせに対応する前記第1の割合及び前記第2の割合を決定し、
前記制御手段は、
前記最大速度に対する第1の割合の速度である第1の速度が前記第1の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記動画像の描画命令を修正し、前記最大速度に対する第2の割合の速度である第2の速度が前記第2の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記グラフィックの描画命令を修正する修正手段と、
前記決定手段が決定した割合が示す読み書き速度に応じて、前記修正手段による修正後の描画命令情報に基づく前記メモリへの画像の読み書きを制御する手段と
を備える
ことを特徴とする。
図1は、本実施形態に係る表示装置の機能構成例を示すブロック図である。本実施形態に係る表示装置は、グラフィックス描画部105、動画描画部106、描画制御部102、合成部111、により構成されている。
ここで、動画像、グラフィックスのそれぞれについて、下記のパラメータ(入出力する画像について規定した設定情報)が予め表示装置に設定されているとする。
(1) HD映像入力(YcbCr444)…24bit、1080i、30fps
(2) HD映像出力(YcbCr444)…24bit,1080i、30fps
(3) グラフィックス描画(RGBA) …32bit,60fps
(1)については、ハイビジョン映像をメモリに書き込む場合に要求されるパラメータである。(2)については、ハイビジョン映像をメモリから読み出す場合に要求されるパラメータである。(3)については、メモリに対してグラフィックスを描画する場合に要求されるパラメータである。
即ち、入力動画像のビット数と画像サイズとフレームレートとの積と、出力動画像のビット数と画像サイズとフレームレートとの積と、の合計値を、メモリに対する動画像の読み書き速度として必要な最低限の速度(第1の速度情報)として求める。
即ち、グラフィックのビット数とグラフィックサイズとフレームレートとの積を、メモリに対するグラフィックスの描画速度として必要な最低限の速度(第2の速度情報)として求める。
もちろん、ノイズ除去やエンハンサ等の高画質化処理を行う場合には、より多くの帯域が必要となる。
メモリ転送効率は、理論上の最大転送帯域幅に対して、実際に利用可能なデータ転送帯域幅の割合である。メモリ転送効率は、メモリコントローラの機能やランダムアクセスやシーケンシャルアクセスのような、メモリへのアクセスパターンの頻度で変化する。そのため、動画描画処理およびグラフィックス描画処理でのメモリーアクセスパターンでのメモリ転送速度を計測しておくことで予め算出しておくことが可能である。
動画1 1.2GB/s×35%=420MB/s
動画2 1.2GB/s×35%=420MB/s
動画3 1.2GB/s×30%=360MB/s
しかし、上述の通り、メモリに対する動画像の読み書き速度として必要な最低限の速度は360MB/sであり、メモリに対するグラフィックスの読み書き速度として必要な最低限の速度は480MB/sであるので、これ以上の速度は不要となる。従って、それぞれについての読み書き速度は下記の通りとする。
動画1 360MB/s
動画2 360MB/s
動画3 360MB/s
この場合、360MB/s×3=1.08Gb/s<1.2GB/sであるので、動画1〜動画3に対しては、最低限の速度360MB/sを割り当てることができる。もちろん、動画1〜動画3のそれぞれに割り当て可能な最大の読み書き速度を割り当てても良い。
動画1 1.2GB/s×30%=360MB/s
動画2 1.2GB/s×30%=360MB/s
動画3 1.2GB/s×20%=240MB/s
しかし、上述の通り、メモリに対する動画像の読み書き速度として必要な最低限の速度は360MB/sであり、メモリに対するグラフィックスの読み書き速度として必要な最低限の速度は480MB/sである。すると、この場合、グラフィックスについては最低限の速度から240Gb/sだけ遅いし、動画3については最低限の速度から120Gb/sだけ遅い。本実施形態ではこのような場合には、グラフィックス、動画3のそれぞれの描画命令を修正し、それぞれに割り当てられた速度でメモリに対して読み書きしても処理の遅延が発生しないようにする。
係る式により、α≒0.7となるので、グラフィックスについてはオリジナルのサイズを0.7倍にスケーリングしてからメモリに書き込む。従って、このような場合には、描画処理命令101において、グラフィックスの描画命令に、0.7倍のスケーリングを行う旨の命令を加える修正処理を行う。
そして、メモリから読み出す動画像の解像度をαとすると、下記の式が成立する。
係る式により、α≒0.4となるので、動画像についてはオリジナルの解像度を0.4倍にダウンコンバートしてからメモリに描画する。従って、このような場合には、描画処理命令101において、動画像の描画命令に、0.4倍のダウンコンバートを行う旨の命令を加える修正処理を行う。
以下に説明するように、時間と共に、読み書き速度を少しずつ変更することで急な品質の低下を防ぐようにすることもできる。
一方、動画3の読み書き速度は、以下の計算式によれば、毎秒40MB/sずつ減少させることになる。
この単位時間は秒やミリ秒など予め定義してあっても良いし、動画像やグラフィックスのフレームレートなどから動的に算出してもよい。
本実施形態では、帯域制御情報112を用いるのではなく、現在使用されている読み書き速度を監視し、監視している読み書き速度に応じてグラフィックスと動画像の描画を制御する。以下では、第1の実施形態と異なる点のみについて説明する。
以降の処理については第1の実施形態と同様にして行う。即ち、ステップS901で求めた監視情報が示す読み書き速度が、最低限の速度よりも小さいか否かを判断し、その判断結果に応じて、描画処理命令101を修正する処理を行う。
本実施形態では、帯域制御情報112を用いるのではなく、現在のグラフィックスの読み書き速度、現在の動画像の読み書き速度から、次の時点でのグラフィックスの読み書き速度、動画像の読み書き速度を予測する。そして、予測したそれぞれの読み書き速度に応じて、グラフィックスと動画像の描画を制御する。
上記実施形態では、図1,7,10のそれぞれに示した、表示装置を構成する各部は全てハードウェアでもって構成されているものとして説明した。しかし、これらの各部をコンピュータプログラムとして実現しても良い。この場合、係るコンピュータプログラムを一般のコンピュータにインストールして実行させれば、係るコンピュータは、上記表示装置として機能することになる。
また、本発明の目的は、以下のようにすることによって達成されることはいうまでもない。即ち、前述した実施形態の機能を実現するソフトウェアのプログラムコード(コンピュータプログラム)を記録した記録媒体(または記憶媒体)を、システムあるいは装置に供給する。係る記憶媒体は言うまでもなく、コンピュータ読み取り可能な記憶媒体である。そして、そのシステムあるいは装置のコンピュータ(またはCPUやMPU)が記録媒体に格納されたプログラムコードを読み出し実行する。この場合、記録媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記録した記録媒体は本発明を構成することになる。
Claims (10)
- 動画像を描画するためのメモリ領域を有すると共に、該動画像上に合成するためのグラフィックを描画するためのメモリ領域を有するメモリを備え、該メモリに書き込まれた画像を読み出して表示する表示装置であって、
前記動画像及び前記グラフィックの描画命令が記述された描画命令情報を取得する手段と、
前記描画命令情報を参照し、前記動画像及び前記グラフィックの表示形態を判断する判断手段と、
前記メモリに対して許容された読み書き速度の最大速度を示す最大速度情報を取得する手段と、
前記最大速度情報が示す最大速度のうち、前記メモリに対する前記動画像の読み書き速度が占める第1の割合及び該最大速度のうち前記メモリに対する前記グラフィックの読み書き速度が占める第2の割合を、前記判断手段による判断結果に基づいて決定する決定手段と、
前記決定手段が決定した割合が示す読み書き速度に応じて、前記描画命令情報に基づく前記メモリへの画像の読み書きを制御する制御手段と
を備え、
前記決定手段は、
前記メモリに対して前記動画像を読み書きするために必要な読み書き速度を示す第1の速度情報及び前記メモリに対して前記グラフィックを読み書きするために必要な読み書き速度を示す第2の速度情報を取得し、
前記第1の割合と前記第2の割合とを規定するための情報を、前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせごとに保持しているテーブル情報を参照し、 前記描画命令情報によって規定されている前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせに対応する前記第1の割合及び前記第2の割合を決定し、
前記制御手段は、
前記最大速度に対する第1の割合の速度である第1の速度が前記第1の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記動画像の描画命令を修正し、前記最大速度に対する第2の割合の速度である第2の速度が前記第2の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記グラフィックの描画命令を修正する修正手段と、
前記決定手段が決定した割合が示す読み書き速度に応じて、前記修正手段による修正後の描画命令情報に基づく前記メモリへの画像の読み書きを制御する手段と
を備える
ことを特徴とする表示装置。 - 前記決定手段は、前記表示装置が入出力する画像について規定した設定情報に基づいて、前記第1の速度情報及び前記第2の速度情報を求めることを特徴とする請求項1に記載の表示装置。
- 前記決定手段は、入力動画像のビット数と画像サイズとフレームレートとの積と、出力動画像のビット数と画像サイズとフレームレートとの積と、の合計値を、前記第1の速度情報として求めることを特徴とする請求項2に記載の表示装置。
- 前記決定手段は、グラフィックのビット数とグラフィックサイズとフレームレートとの積を、前記第2の速度情報として求めることを特徴とする請求項2又は3に記載の表示装置。
- 前記制御手段は、前記第1の速度が前記第1の速度情報が示す速度よりも小さい場合には、前記描画命令情報において前記動画像のサイズを規定している描画命令を修正することを特徴とする請求項1に記載の表示装置。
- 前記制御手段は、前記第1の速度が前記第1の速度情報が示す速度よりも小さい場合には、前記描画命令情報において前記動画像の出力解像度を規定している描画命令を修正することを特徴とする請求項1に記載の表示装置。
- 前記制御手段は、前記第2の速度が前記第2の速度情報が示す速度よりも小さい場合には、前記描画命令情報において前記グラフィックのサイズを規定している描画命令を修正することを特徴とする請求項1に記載の表示装置。
- 動画像を描画するためのメモリ領域を有すると共に、該動画像上に合成するためのグラフィックを描画するためのメモリ領域を有するメモリを備え、該メモリに書き込まれた画像を読み出して表示する表示装置の表示制御方法であって、
前記表示装置の第1の取得手段が、前記動画像及び前記グラフィックの描画命令が記述された描画命令情報を取得する工程と、
前記表示装置の判断手段が、前記描画命令情報を参照し、前記動画像及び前記グラフィックの表示形態を判断する判断工程と、
前記表示装置の第2の取得手段が、前記メモリに対して許容された読み書き速度の最大速度を示す最大速度情報を取得する工程と、
前記表示装置の決定手段が、前記最大速度情報が示す最大速度のうち、前記メモリに対する前記動画像の読み書き速度が占める第1の割合及び該最大速度のうち前記メモリに対する前記グラフィックの読み書き速度が占める第2の割合を、前記判断工程による判断結果に基づいて決定する決定工程と、
前記表示装置の制御手段が、前記決定工程で決定した割合が示す読み書き速度に応じて、前記描画命令情報に基づく前記メモリへの画像の読み書きを制御する制御工程と
を備え、
前記決定工程では、
前記メモリに対して前記動画像を読み書きするために必要な読み書き速度を示す第1の速度情報及び前記メモリに対して前記グラフィックを読み書きするために必要な読み書き速度を示す第2の速度情報を取得し、
前記第1の割合と前記第2の割合とを規定するための情報を、前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせごとに保持しているテーブル情報を参照し、 前記描画命令情報によって規定されている前記動画像の表示形態及び前記グラフィックの表示形態の組み合わせに対応する前記第1の割合及び前記第2の割合を決定し、
前記制御工程は、
前記最大速度に対する第1の割合の速度である第1の速度が前記第1の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記動画像の描画命令を修正し、前記最大速度に対する第2の割合の速度である第2の速度が前記第2の速度情報が示す速度よりも小さい場合には前記描画命令情報において前記グラフィックの描画命令を修正する修正工程と、
前記決定工程で決定した割合が示す読み書き速度に応じて、前記修正工程による修正後の描画命令情報に基づく前記メモリへの画像の読み書きを制御する工程と
を備える
ことを特徴とする表示装置の表示制御方法。 - コンピュータを、請求項1乃至7の何れか1項に記載の表示装置の各手段として機能させるためのコンピュータプログラム。
- 請求項9に記載のコンピュータプログラムを格納した、コンピュータ読み取り可能な記憶媒体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008195312A JP5322529B2 (ja) | 2008-07-29 | 2008-07-29 | 表示装置、表示制御方法 |
US12/504,049 US8411203B2 (en) | 2008-07-29 | 2009-07-16 | Display apparatus and display control method |
US13/734,483 US8675135B2 (en) | 2008-07-29 | 2013-01-04 | Display apparatus and display control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008195312A JP5322529B2 (ja) | 2008-07-29 | 2008-07-29 | 表示装置、表示制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010032801A JP2010032801A (ja) | 2010-02-12 |
JP2010032801A5 JP2010032801A5 (ja) | 2011-09-08 |
JP5322529B2 true JP5322529B2 (ja) | 2013-10-23 |
Family
ID=41607958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008195312A Active JP5322529B2 (ja) | 2008-07-29 | 2008-07-29 | 表示装置、表示制御方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8411203B2 (ja) |
JP (1) | JP5322529B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103098118B (zh) * | 2011-07-13 | 2015-11-25 | 松下电器产业株式会社 | 描绘装置及方法 |
EP3361739A4 (en) * | 2015-10-09 | 2018-08-15 | Sony Corporation | Information processing apparatus, information processing method, and program |
US10613612B2 (en) * | 2017-03-16 | 2020-04-07 | Qualcomm Incorporated | Power reduction via memory efficiency compensation |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6098123A (en) * | 1997-05-08 | 2000-08-01 | International Business Machines Corporation | Method and apparatus for dynamic allocation of bandwidth to/from network adapter memory amongst active input/output ports |
US6657964B1 (en) * | 1998-05-26 | 2003-12-02 | Hitachi, Ltd. | Terminal with bandwidth control function |
JP2000259143A (ja) * | 1999-03-08 | 2000-09-22 | Matsushita Electric Ind Co Ltd | マルチウィンドウ制御装置 |
JP4780599B2 (ja) * | 2000-05-31 | 2011-09-28 | パナソニック株式会社 | 画像出力装置 |
JP4011949B2 (ja) | 2002-04-01 | 2007-11-21 | キヤノン株式会社 | マルチ画面合成装置及びデジタルテレビ受信装置 |
JP2004166017A (ja) * | 2002-11-14 | 2004-06-10 | Hitachi Ltd | 画像表示装置 |
US8306386B2 (en) * | 2004-12-01 | 2012-11-06 | Panasonic Corporation | Reproduction device, image synthesis method, image synthesis program, and integrated circuit |
JP2007057586A (ja) | 2005-08-22 | 2007-03-08 | Sony Corp | 画像処理装置、画像処理方法及びテレビ受信機 |
JP4469788B2 (ja) * | 2005-12-16 | 2010-05-26 | 株式会社東芝 | 情報処理装置および再生方法 |
JP4625781B2 (ja) * | 2006-03-22 | 2011-02-02 | 株式会社東芝 | 再生装置 |
US8799902B2 (en) * | 2007-04-09 | 2014-08-05 | Intel Corporation | Priority based throttling for power/performance quality of service |
-
2008
- 2008-07-29 JP JP2008195312A patent/JP5322529B2/ja active Active
-
2009
- 2009-07-16 US US12/504,049 patent/US8411203B2/en active Active
-
2013
- 2013-01-04 US US13/734,483 patent/US8675135B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8411203B2 (en) | 2013-04-02 |
US20130215130A1 (en) | 2013-08-22 |
JP2010032801A (ja) | 2010-02-12 |
US20100026893A1 (en) | 2010-02-04 |
US8675135B2 (en) | 2014-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6208354B1 (en) | Method and apparatus for displaying multiple graphics images in a mixed video graphics display | |
US8065614B2 (en) | System for displaying video and method thereof | |
US7768576B2 (en) | Multi-screen synthesis apparatus, method of controlling the apparatus, and program for controlling the apparatus | |
US8723891B2 (en) | System and method for efficiently processing digital video | |
US20050105001A1 (en) | Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device | |
JP2007215156A (ja) | 複数のグラフィックス処理装置を用いたビデオ処理 | |
US10389908B2 (en) | Image processing device, image processing method, and program with reduction and enlargement scaling of image data | |
JP5008431B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2002335444A (ja) | マルチ画面表示装置、マルチ画面表示方法、記録媒体、及びプログラム | |
JP4427599B1 (ja) | 画像処理装置、受信装置および表示装置 | |
JP2007214659A (ja) | Osd装置 | |
JP2002033972A (ja) | Osdヘッダを連鎖させることにより単一のosdピクスマップを複数のビデオラスタサイズにわたって使用するための方法およびシステム | |
JP4625200B2 (ja) | 複数のヘッダを用いることにより単一のosdピクスマップを複数のビデオラスタサイズにわたって使用する方法およびシステム | |
JP5322529B2 (ja) | 表示装置、表示制御方法 | |
JP2005134479A (ja) | 描画装置及び方法、コンピュータプログラム並びに描画表示システム | |
US20070245389A1 (en) | Playback apparatus and method of managing buffer of the playback apparatus | |
JP2024513380A (ja) | 字幕の処理方法、装置、機器及び記憶媒体 | |
US6335764B1 (en) | Video output apparatus | |
JP2007057586A (ja) | 画像処理装置、画像処理方法及びテレビ受信機 | |
JP2006301029A (ja) | オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法 | |
JP2006303631A (ja) | オンスクリーン表示装置及びオンスクリーンディスプレイ生成方法 | |
JP2010048976A (ja) | 信号処理装置および信号処理方法 | |
JP5022324B2 (ja) | 画像処理装置及び方法 | |
JPH11298857A (ja) | 記憶装置において多くの領域を占めているフレ―ム領域に他の用途を与えるよう画像復号を行う画像復号装置及び画像復号プログラムを記録したコンピュ―タ読取可能な記録媒体 | |
US7474311B2 (en) | Device and method for processing video and graphics data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130716 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5322529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |