JP5319404B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP5319404B2
JP5319404B2 JP2009132783A JP2009132783A JP5319404B2 JP 5319404 B2 JP5319404 B2 JP 5319404B2 JP 2009132783 A JP2009132783 A JP 2009132783A JP 2009132783 A JP2009132783 A JP 2009132783A JP 5319404 B2 JP5319404 B2 JP 5319404B2
Authority
JP
Japan
Prior art keywords
capacitor
voltage
power
charged
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009132783A
Other languages
English (en)
Other versions
JP2010283910A (ja
Inventor
茂生 角本
寛史 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2009132783A priority Critical patent/JP5319404B2/ja
Publication of JP2010283910A publication Critical patent/JP2010283910A/ja
Application granted granted Critical
Publication of JP5319404B2 publication Critical patent/JP5319404B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、アンプ、充電器、放電器等の電力変換装置に関する。
従来より、電力変換装置として、デジタルアンプがある(例えば、非特許文献1参照)。
図14は、従来例に係るデジタルアンプ100の回路図である。デジタルアンプ100は、電力変換部120と、電力変換部120に電圧を印加する電圧印加部110と、を備える。
電圧印加部110は、インダクタL1と、ダイオードD1と、キャパシタC1と、NチャネルMOSFETで構成されるスイッチ素子Q1と、第1制御部111と、を備える。
インダクタL1の一端には、端子Aが接続され、インダクタL1の他端には、ダイオードD1のアノードと、スイッチ素子Q1のドレインと、が接続される。ダイオードD1のカソードには、第1制御部111と、キャパシタC1の一方の電極と、が接続される。なお、以降では、ダイオードD1のカソードと、第1制御部111と、キャパシタC1の一方の電極と、の接点を、接点J1とする。
キャパシタC1の他方の電極と、スイッチ素子Q1のソースとは、接地される。スイッチ素子Q1のゲートには、第1制御部111が接続される。第1制御部111には、接点J1と、スイッチ素子Q1のゲートと、に加えて、端子Dが接続される。
以上の構成を備える電圧印加部110では、第1制御部111は、端子Dから入力される基準信号Ref1と、接点J1と同電圧であるフィードバック信号FB1と、に応じて、制御信号をスイッチ素子Q1のゲートに供給する。スイッチ素子Q1は、供給された制御信号に応じて、スイッチングする。
端子Aから入力信号INが入力されると、この入力信号INは、スイッチ素子Q1のスイッチングに応じて、インダクタL1およびダイオードD1を介して、キャパシタC1の一方の電極に供給される。これにより、キャパシタC1は、チャージされる。
なお、基準信号Ref1の電圧は、時間によらず一定である。このため、第1制御部111は、定電圧である基準信号Ref1に対するフィードバック信号FB1の電圧に応じて、スイッチ素子Q1のゲートに制御信号を供給することとなる。その結果、接点J1は、定電圧となる。
電力変換部120は、PチャネルMOSFETで構成されるスイッチ素子Q2と、NチャネルMOSFETで構成されるスイッチ素子Q3と、インダクタL2と、キャパシタC2と、第2制御部121と、を備える。
スイッチ素子Q2のソースには、上述の接点J1が接続され、スイッチ素子Q2のドレインには、スイッチ素子Q3のドレインと、インダクタL2の一端と、が接続される。インダクタL2の他端には、キャパシタC2の一方の電極と、端子Bと、第2制御部121と、が接続される。なお、以降では、インダクタL2の他端と、キャパシタC2の一方の電極と、端子Bと、第2制御部121と、の接点を、接点J2とする。
キャパシタC2の他方の電極と、スイッチ素子Q3のソースとは、接地される。スイッチ素子Q2、Q3のゲートには、第2制御部121が接続される。第2制御部121には、接点J2と、スイッチ素子Q2のゲートと、スイッチ素子Q3のゲートと、に加えて、端子Cが接続される。
以上の構成を備える電力変換部120では、第2制御部121は、端子Cから入力される制御信号Sigと、接点J2と同電圧であるフィードバック信号FB2と、に応じて、制御信号をスイッチ素子Q2のゲートおよびスイッチ素子Q3のゲートに供給する。スイッチ素子Q2、Q3は、供給された制御信号に応じて、スイッチングする。
スイッチ素子Q2がオン状態でかつスイッチ素子Q3がオフ状態の場合には、インダクタL2の一端は、接点J1と導通する。一方、スイッチ素子Q2がオフ状態でかつスイッチ素子Q3がオン状態の場合には、インダクタL2の一端は、接地される。このため、インダクタL2の一端の電圧は、スイッチ素子Q2、Q3のスイッチングに応じて変化する。
インダクタL2の一端の電圧は、インダクタL2およびキャパシタC2を含んで構成されるフィルタによりリップルを低減され、出力信号OUTとして端子Bから出力される。
http://japan.maxim−ic.com/appnotes.cfm/an_pk/3977
上述のデジタルアンプ100では、キャパシタC2をチャージする際の急激な負荷変動に対応するために、キャパシタC1にチャージされている電力を用いる。
ところが、上述のように、接点J1は定電圧であるため、キャパシタC1にチャージされている電力は、略一定となる。このため、キャパシタC1にチャージされている電力ではキャパシタC2をチャージする際の急激な負荷変動に対応できない場合には、入力信号INの電力を用いることとなり、入力信号INを端子Aに供給する供給源に負荷がかかってしまう。
そこで、接点J1が定電圧の場合に、この接点J1に一方の電極が接続されたキャパシタC1でチャージできる電力量を増加させるためには、キャパシタC1の容量を大きくする必要がある。ところが、キャパシタC1の容量を大きくすると、キャパシタC1が大型化してしまい、キャパシタC1を備えるデジタルアンプ100を小型化するのが困難であった。
上述の課題を鑑み、本発明は、電力変換装置を小型化することを目的とする。
本発明は、上述の課題を解決するために、以下の事項を提案している。
(1)本発明は、容量および容量負荷と、前記容量に蓄えられた電力を前記容量負荷に伝達する電力伝達手段と、前記容量に印加されている電圧と、前記容量負荷に印加されている電圧と、に基づいて、前記容量に印加する電圧を制御する電圧制御手段と、を備え、前記電圧制御手段は、前記容量に印加されている電圧と、前記容量負荷に印加されている電圧と、に基づいて、前記容量に印加する電圧を制御して、前記容量に蓄えられている電力と、前記容量負荷に蓄えられている電力と、の和を所定値に保つことを特徴とする電力変換装置を提案している。
この発明によれば、容量および容量負荷と、容量に蓄えられた電力を容量負荷に伝達する電力伝達手段と、容量に印加されている電圧と容量負荷に印加されている電圧とに基づいて容量に印加する電圧を制御する電圧制御手段と、を設けた。そして、電圧制御手段により、容量に印加されている電圧と、容量負荷に印加されている電圧と、に基づいて、容量に印加する電圧を制御して、容量に蓄えられている電力と、容量負荷に蓄えられている電力と、の和を所定値に保つこととした。
このため、所定値を、容量負荷を充電する際の急激な負荷変動を考慮して設定することで、容量負荷に蓄えられている電力が「0」の場合であっても、容量を大きくすることなく、容量に蓄えられている電力で、容量負荷を充電する際の急激な負荷変動に対応できる。したがって、電力変換装置を小型化できる。
(2)本発明は、(1)の電力変換装置について、前記容量は、容量負荷で構成されることを特徴とする電力変換装置を提案している。
この発明によれば、容量を容量負荷で構成することとした。これによれば、上述した効果と同様の効果を奏することができる。
(3)本発明は、(1)または(2)の電力変換装置について、前記容量負荷に印加される電圧の最大値を最大電圧とするとともに、前記最大電圧を印加した場合に前記容量に蓄えられる電力と、前記最大電圧を印加した場合に前記容量負荷に蓄えられる電力と、の和を最大総電力とすると、前記所定値は、前記最大総電力に等しいことを特徴とする電力変換装置を提案している。
この発明によれば、容量に蓄えられている電力と、容量負荷に蓄えられている電力と、の和を最大総電力に等しい値に保つこととした。ここで、最大総電力とは、最大電圧を印加した場合に容量に蓄えられる電力と、最大電圧を印加した場合に容量負荷に蓄えられる電力と、の和のことであり、最大電圧とは、容量負荷に印加される電圧の最大値のことである。
このため、容量負荷に蓄えられている電力が「0」の場合であっても、容量に蓄えられている電力により、容量負荷を充電して、容量負荷を最大電圧が印加された状態にすることができる。したがって、容量を大きくすることなく、容量に蓄えられている電力で、容量負荷に電力を蓄える際の急激な負荷変動に対応できる。よって、上述した効果と同様の効果を奏することができる。
(4)本発明は、(1)〜(3)のいずれかの電力変換装置について、前記容量負荷に蓄えられた電力を前記容量に伝達する電力回生手段を備えることを特徴とする電力変換装置を提案している。
この発明によれば、容量負荷に蓄えられた電力を容量に伝達する電力回生手段を設けた。このため、容量負荷に蓄えられている電力を放電する場合には、この電力を電力回生手段により容量に伝達させて、容量を充電できる。したがって、容量を充電するために、電力変換装置に新たに電力を供給する必要がないので、省電力化を実現できる。
(5)本発明は、(1)〜(4)のいずれかの電力変換装置について、前記容量負荷は、ピエゾ素子であることを特徴とする電力変換装置を提案している。
この発明によれば、容量負荷をピエゾ素子とした。これによれば、上述した効果と同様の効果を奏することができる。
(6)本発明は、(5)の電力変換装置について、前記容量は、ピエゾ素子であることを特徴とする電力変換装置を提案している。
この発明によれば、容量をピエゾ素子とした。これによれば、上述した効果と同様の効果を奏することができる。
本発明によれば、電力変換装置を小型化できる。
本発明の第1実施形態に係るデジタルアンプの概略を示す回路図である。 前記デジタルアンプの動作を説明するための図である。 前記デジタルアンプの動作を説明するための図である。 前記デジタルアンプの動作を説明するための図である。 本発明の第2実施形態に係るデジタルアンプの回路図である。 前記デジタルアンプにおける電流回生を説明するための図である。 前記デジタルアンプにおける電流回生を説明するための図である。 前記デジタルアンプにおける電流回生を説明するための図である。 前記デジタルアンプのタイミングチャートである。 本発明の第3実施形態に係るデジタルアンプの回路図である。 前記デジタルアンプの動作を説明するための図である。 前記デジタルアンプの動作を説明するための図である。 前記デジタルアンプの動作を説明するための図である。 従来例に係るデジタルアンプの回路図である。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
<第1実施形態>
図1は、本発明の第1実施形態に係るデジタルアンプ1の概略を示す回路図である。デジタルアンプ1は、エネルギー変換装置50と、キャパシタC1、C2と、を備える。エネルギー変換装置50は、第1のエネルギー変換部51および第2のエネルギー変換部52を備える。
第1のエネルギー変換部51には、端子Aと、キャパシタC1の一方の電極と、が接続され、第2のエネルギー変換部52には、キャパシタC1の一方の電極と、キャパシタC2の一方の電極と、が接続される。キャパシタC1の他方の電極と、キャパシタC2の他方の電極とは、接地される。なお、以降では、第1のエネルギー変換部51と、第2のエネルギー変換部52と、キャパシタC1の一方の電極と、の接点を、接点J1とする。また、第2のエネルギー変換部52と、キャパシタC2の一方の電極と、の接点を、接点J2とする。
まず、以上の構成を備えるデジタルアンプ1において、キャパシタC1にチャージされている電力でキャパシタC2をチャージする場合について、図2、3を用いて以下に説明する。
まず、図2に示すように、第1のエネルギー変換部51を駆動して、端子Aから入力される入力信号INを、キャパシタC1の一方の電極に供給する。これによれば、キャパシタC1は、端子Aから入力される入力信号INでチャージされる。
次に、図3に示すように、第2のエネルギー変換部52を駆動して、既にチャージされているキャパシタC1の一方の電極から、キャパシタC2の一方の電極に、電流を流す。これによれば、キャパシタC2は、キャパシタC1にチャージされている電力でチャージされる。
ここで、キャパシタC1の容量をC、キャパシタC2の容量をC、接点J1の電圧をV、接点J2の電圧をV、接点J2の電圧Vの設定電圧最大値をVmaxとする。設定電圧最大値とは、接点J2の電圧Vが取り得る最大値のこととする。また、キャパシタC1の容量Cと、キャパシタC2の容量Cと、設定電圧最大値Vmaxとは、既知の固定値とし、接点J2の電圧Vは、図示しない電圧測定部により測定された既知の値とする。すると、以下の式(1)が成り立つように接点J1の電圧Vを制御すれば、電圧Vが印加されているキャパシタC2をチャージする際の急激な負荷変動に、キャパシタC1にチャージされている電力で対応できる。
Figure 0005319404
すなわち、エネルギー変換装置50を制御して、式(1)が成り立つように接点J1の電圧Vを制御すれば、式(1)が成り立つのに不足している電力を入力信号INでキャパシタC1にチャージでき、接点J2の電圧Vが設定電圧最大値Vmaxになるまで、キャパシタC1にチャージされている電力でキャパシタC2をチャージできる。これによれば、電圧Vが印加されているキャパシタC2をチャージする際の急激な負荷変動に、キャパシタC1にチャージされている電力で対応できる。
なお、式(1)の右辺は、設定電圧最大値Vmaxを印加した場合にキャパシタC2にチャージされる電力に等しく、上述のように設定電圧最大値Vmaxが既知の固定値であるため、予め定められた所定値となる。このため、式(1)が成り立つように接点J1の電圧Vを制御することで、キャパシタC1にチャージされている電力と、キャパシタC2にチャージされている電力と、の和は、所定値に保たれることとなる。
次に、以上の構成を備えるデジタルアンプ1において、キャパシタC1とキャパシタC2との間で電流回生を行う場合、すなわちキャパシタC2にチャージされている電力でキャパシタC1をチャージする場合について、図4を用いて以下に説明する。
図4に示すように、第2のエネルギー変換部52を駆動して、既にチャージされているキャパシタC2の一方の電極から、キャパシタC1の一方の電極に、回生電流を流す。これによれば、キャパシタC1は、キャパシタC2にチャージされている電力でチャージされる。
以上のデジタルアンプ1によれば、以下の効果を奏することができる。
エネルギー変換装置50を制御して、式(1)が成り立つように接点J1の電圧Vを制御することで、キャパシタC1にチャージされている電力と、キャパシタC2にチャージされている電力と、の和を、設定電圧最大値Vmaxを印加した場合にキャパシタC2にチャージされる電力に保つことができる。このため、キャパシタC2に印加される電圧Vが設定電圧最大値Vmaxになるまで、キャパシタC1にチャージされている電力でキャパシタC2をチャージできる。これによれば、キャパシタC1の容量を大きくすることなく、キャパシタC2をチャージする際の急激な負荷変動に、キャパシタC1にチャージされている電力で対応できるので、デジタルアンプ1を小型化できる。
また、エネルギー変換装置50を制御して、キャパシタC2の一方の電極からキャパシタC1の一方の電極に、回生電流を流すことができる。このため、キャパシタC2を放電する場合には、このキャパシタC2から放電させた電力によりキャパシタC1をチャージできる。したがって、キャパシタC1をチャージするために、デジタルアンプ1に新たに電力を供給する必要がないので、省電力化を実現できる。
<第2実施形態>
図5は、本発明の第2実施形態に係るデジタルアンプ1Aの回路図である。デジタルアンプ1Aは、図14に示した従来例に係るデジタルアンプ100とは、特定制御部10を備える点が異なる。なお、デジタルアンプ1Aにおいて、デジタルアンプ100と同一構成要件については、同一符号を付し、その説明を省略する。
特定制御部10は、上述の第1制御部111に加えて、変換部11を備える。変換部11は、接点J2および第1制御部111に接続され、接点J2と同電圧であるフィードバック信号FB2の電圧を変換し、リファレンス信号Ref2として第1制御部111に供給する。
以下に、まず、特定制御部10の基本概念について説明する。
ここで、容量としてのキャパシタC1の容量をC、容量負荷としてのキャパシタC2の容量をC、接点J1の電圧をV、接点J2の電圧をV、接点J2の電圧Vの設定電圧最大値をVmaxとする。設定電圧最大値とは、接点J2の電圧Vが取り得る最大値のことであり、デジタルアンプ1Aが端子Bから出力する出力信号OUTの電圧の最大値に等しいものとする。また、設定電圧最大値Vmaxを印加した場合にキャパシタC1にチャージされる電力と、設定電圧最大値Vmaxを印加した場合にキャパシタC2にチャージされる電力と、の和である必要総電力をPmaxとする。すると、必要総電力Pmaxは、以下の式(2)のように表すことができる。
Figure 0005319404
なお、キャパシタC1の容量Cと、キャパシタC2の容量Cと、設定電圧最大値Vmaxとは、既知の固定値とする。これによれば、式(2)において、必要総電力Pmaxは、一定となる。
また、電圧Vが印加されている場合にキャパシタC1にチャージされている電力をPとし、電圧Vが印加されている場合にキャパシタC2にチャージされている電力をPとすると、電力Pは、以下の式(3)のように表すことができ、電力Pは、以下の式(4)のように表すことができる。
Figure 0005319404
Figure 0005319404
電圧Vが印加されている場合にキャパシタC1にチャージされている電力Pと、電圧Vが印加されている場合にキャパシタC2にチャージされている電力Pと、の和が、必要総電力Pmax以上であれば、すなわち以下の式(5)を満たせば、電力Pが既にチャージされているキャパシタC2をチャージする際の急激な負荷変動に、キャパシタC1にチャージされている電力Pで対応できることとなる。
Figure 0005319404
そこで、式(5)に式(2)〜(4)を代入すると、以下の式(6)のようになる。
Figure 0005319404
以上によれば、式(6)を満たす場合に、電力Pが既にチャージされているキャパシタC2において、このキャパシタC2をチャージする際の急激な負荷変動に、キャパシタC1にチャージされている電力Pで対応できる。
例えば、キャパシタC1の容量Cが10μF、キャパシタC2の容量Cが10μF、接点J2の電圧Vの設定電圧最大値Vmaxが100Vである場合において、接点J2の電圧Vが0Vであるものとする。この場合、これらの値を式(6)に代入すると、以下の式(7)のようになる。
Figure 0005319404
このため、接点J1の電圧Vを141.42V以上にすることで、接点J2の電圧Vが0VであるキャパシタC2をチャージする際の急激な負荷変動に、キャパシタC1にチャージされている電力Pで対応できる。
次に、特定制御部10の動作について説明する。
変換部11は、入力されたフィードバック信号FB2の電圧、すなわち接点J2の電圧Vを以下の式(8)に代入する。そして、代入した結果得られた電圧V11と同電圧の信号をリファレンス信号Ref2として、第1制御部111に供給する。なお、式(8)におけるV11は、式(6)を満たすVの最小値であり、キャパシタC2をチャージする際の急激な負荷変動にキャパシタC1にチャージされている電力で対応するために接点J1で必要な電圧の最小値である。
Figure 0005319404
第1制御部111は、接点J1の電圧Vと同電圧であるフィードバック信号FB1と、上述の接点J1で必要な電圧の最小値V11と同電圧であるリファレンス信号Ref2と、を比較する。そして、V≧V11を満たす場合には、スイッチ素子Q1をオン状態にする制御信号をスイッチ素子Q1のゲートに供給し、V<V11を満たす場合には、スイッチ素子Q1をオフ状態にする制御信号をスイッチ素子Q1のゲートに供給する。
以上のデジタルアンプ1は、キャパシタC1とキャパシタC2との間で電流回生を行う。この電流回生について、図6〜9を用いて以下に説明する。
図5では図示を省略したが、スイッチ素子Q2、Q3のそれぞれは、図6〜8に示すように、ボディーダイオードD2、D3をそれぞれ備える。
キャパシタC2にチャージされている電力を放電する場合に、スイッチ素子Q2をオフ状態にするとともにスイッチ素子Q3をオン状態にすると、図7に示すように、キャパシタC2の一方の電極から、インダクタL2およびオン状態のスイッチ素子Q3を介してグラウンドに、回生電流Iが流れる。
一方、キャパシタC2にチャージされている電力を放電する場合に、スイッチ素子Q2をオフ状態にするとともにスイッチ素子Q3をオフ状態にすると、図8に示すように、キャパシタC2の一方の電極から、インダクタL2およびボディーダイオードD2を介してキャパシタC1の一方の電極に、回生電流Iが流れる。この場合におけるタイミングチャートを図9に示す。
図9において、STQ2は、スイッチ素子Q2の状態を示し、STQ3は、スイッチ素子Q3の状態を示す。また、Vは、スイッチ素子Q2のドレインと、スイッチ素子Q3のドレインと、インダクタL2の一端と、の接点である接点J3の電圧を示す。
ここで、時刻t1の直前では、スイッチ素子Q2、Q3はオフ状態であるものとする。また、回生電流Iは「0」であり、接点J2の電圧Vおよび接点J3の電圧Vは、Vであるものとする。
時刻t1において、スイッチ素子Q3をオン状態にする。すると、上述のように、回生電流IがインダクタL2およびオン状態のスイッチ素子Q3を介してグラウンドに流れる。この回生電流Iは、時間が経過するに従って増加して、時刻t2ではIとなる。一方、接点J3の電圧Vは、グラウンドと同電圧であるGNDとなる。また、接点J2の電圧Vは、時間が経過するに従って低下して、時刻t3ではVとなる。
時刻t2において、スイッチ素子Q3をオフ状態にする。すると、上述のように、回生電流IがインダクタL2およびボディーダイオードD2を介してキャパシタC1の一方の電極に流れる。この回生電流Iは、時間が経過するに従って減少して、時刻t3では「0」となる。一方、接点J1の電圧Vは、キャパシタC1の一方の電極の電圧、すなわち接点J1の電圧Vと同電圧となった後、回生電流Iが「0」となる時刻t3において、接点J2の電圧Vと同電圧であるVとなる。
以上によれば、キャパシタC2にチャージされている電力の放電が完了すると、接点J2の電圧V、すなわちキャパシタC2の一方の電極の電圧は、Vとなる。ここで、このVは、デジタルアンプ1の設計者が設定した値である。
以上のデジタルアンプ1Aによれば、以下の効果を奏することができる。
特定制御部10は、変換部11により、接点J2の電圧Vに基づいて、電圧Vが印加されているキャパシタC2をチャージする際の急激な負荷変動に、キャパシタC1にチャージされている電力で対応するために接点J1で必要な電圧の最小値V11を算出する。そして、第1制御部111により、接点J1の電圧Vと、上述の接点J1で必要な電圧の最小値V11と、を比較して、V≧V11を満たす場合には、スイッチ素子Q1をオン状態にする制御信号をスイッチ素子Q1のゲートに供給し、V<V11を満たす場合には、スイッチ素子Q1をオフ状態にする制御信号をスイッチ素子Q1のゲートに供給する。
これによれば、接点J1の電圧Vは、上述の接点J1で必要な電圧の最小値V11と同電圧に保たれることとなる。また、上述の接点J1で必要な電圧の最小値V11は、式(8)に示したように、接点J2の電圧Vが大きくなるに従って小さくなるので、接点J1の電圧Vも、接点J2の電圧Vが大きくなるに従って小さくなる。以上より、キャパシタC1にチャージされている電力と、キャパシタC2にチャージされている電力と、の和は、予め定められた所定値である必要総電力Pmaxに保たれることとなる。このため、キャパシタC2に印加される電圧Vが設定電圧最大値Vmaxになるまで、キャパシタC1にチャージされている電力でキャパシタC2をチャージできる。これによれば、キャパシタC1の容量を大きくすることなく、キャパシタC2をチャージする際の急激な負荷変動に、キャパシタC1にチャージされている電力で対応できるので、デジタルアンプ1Aを小型化できる。
また、スイッチ素子Q2、Q3をオフ状態にすることで、インダクタL2およびボディーダイオードD2を介して、キャパシタC2の一方の電極からキャパシタC1の一方の電極に、回生電流Iを流すことができる。このため、キャパシタC2を放電する場合には、このキャパシタC2から放電させた電力によりキャパシタC1をチャージできる。したがって、キャパシタC1をチャージするために、デジタルアンプ1に新たに電力を供給する必要がないので、省電力化を実現できる。
<第3実施形態>
図10は、本発明の第3実施形態に係るデジタルアンプ1Bの回路図である。デジタルアンプ1Bは、図5に示した本発明の第2実施形態に係るデジタルアンプ1Aとは、電力変換部120の代わりに電力変換部120Aを備える点と、キャパシタC1、C2がピエゾ素子あることと、が異なる。なお、デジタルアンプ1Bにおいて、デジタルアンプ1Aと同一構成要件については、同一符号を付し、その説明を省略する。
電力変換部120Aは、キャパシタC2と、駆動アンプ21と、を備える。駆動アンプ21は、NチャネルMOSFETで構成されるスイッチ素子Q4、Q5、Q6、Q7と、インダクタL2、L3と、インバータINVと、第2制御部121と、を備える。
スイッチ素子Q4のドレインと、スイッチ素子Q6のドレインとには、インダクタL3を介して接点J1が接続される。スイッチ素子Q4のソースには、スイッチ素子Q5のソースが接続される。スイッチ素子Q6のソースは、接地される。
スイッチ素子Q5のドレインと、スイッチ素子Q7のドレインとには、インダクタL2を介して接点J2が接続される。スイッチ素子Q5のソースには、上述のように、スイッチ素子Q4のソースが接続される。スイッチ素子Q7のソースは、接地される。
スイッチ素子Q4〜Q7のゲートには、第2制御部121が接続される。特に、スイッチ素子Q4のゲートには、第2制御部121がインバータINVを介して接続されており、スイッチ素子Q4のゲートに供給される制御信号と、スイッチ素子Q5のゲートに供給される制御信号とは、互いに極性を反転させた信号となる。
ところで、本発明の第2実施形態に係るデジタルアンプ1Aでは、接点J2の電圧Vの設定電圧最大値をVmaxとすると、設定電圧最大値Vmaxを印加した場合にキャパシタC1にチャージされる電力と、設定電圧最大値Vmaxを印加した場合にキャパシタC2にチャージされる電力と、の和である必要総電力Pmaxは、上述の式(2)のように表すことができた。これに対して、本発明の第3実施形態に係るデジタルアンプ1Bでは、必要総電力Pmaxは、以下の式(9)のように表すことができる。
Figure 0005319404
そこで、上述の式(5)に、式(3)、(4)、(9)を代入すると、以下の式(10)のようになる。
Figure 0005319404
以上によれば、式(10)を満たす場合に、電力Pが既にチャージされているキャパシタC2において、このキャパシタC2をチャージする際の急激な負荷変動に、キャパシタC1にチャージされている電力Pで対応できる。
以上のデジタルアンプ1Bの動作について、図11〜13を用いて以下に説明する。なお、図10では図示を省略したが、スイッチ素子Q4〜Q7のそれぞれは、図12、13に示すように、ボディーダイオードD4〜D7をそれぞれ備える。
図11は、接点J1の電圧Vと、接点J2の電圧Vと、の関係を示す図である。
時刻t11〜t12までの期間と、時刻t14〜t15までの期間とでは、デジタルアンプ1Bは定常動作を行っており、これら期間では、キャパシタC1にチャージされている電力により、キャパシタC2をチャージしている。このため、時間が経過するに従って、キャパシタC1に印加される電圧Vは低下し、キャパシタC2に印加される電圧Vは上昇している。
一方、時刻t12〜t14までの期間では、デジタルアンプ1Bは電流回生動作を行っており、この期間では、キャパシタC2にチャージされている電力を放電させ、この放電させた電力によりキャパシタC1をチャージしている。このため、時間が経過するに従って、キャパシタC1に印加される電圧Vは上昇し、キャパシタC2に印加される電圧Vは低下している。
図12は、定常動作時における駆動アンプ21の動作を示す図である。定常動作時には、スイッチ素子Q4、Q7をオフ状態にし、スイッチ素子Q5をオン状態にするとともに、スイッチ素子Q6をオン状態にしたりオフ状態にしたりする。
スイッチ素子Q6をオン状態にした場合には、キャパシタC1の一方の電極から、インダクタL3およびオン状態のスイッチ素子Q6を介してグラウンドに、定常電流Iが流れる。一方、スイッチ素子Q6をオフ状態にした場合には、キャパシタC1の一方の電極から、インダクタL3、ボディーダイオードD4、オン状態のスイッチ素子Q5、およびインダクタL2を介してキャパシタC2の一方の電極に、定常電流Iが流れる。
図13は、電流回生動作時における駆動アンプ21の動作を示す図である。電流回生動作時には、スイッチ素子Q4をオン状態にし、スイッチ素子Q5、Q6をオフ状態にするとともに、スイッチ素子Q7をオン状態にしたりオフ状態にしたりする。
スイッチ素子Q7をオン状態にした場合には、キャパシタC2の一方の電極から、インダクタL2およびオン状態のスイッチ素子Q7を介してグラウンドに、回生電流Iが流れる。一方、スイッチ素子Q7をオフ状態にした場合には、キャパシタC2の一方の電極から、インダクタL2、ボディーダイオードD5、オン状態のスイッチ素子Q4、およびインダクタL3を介してキャパシタC1の一方の電極に、回生電流Iが流れる。
以上のデジタルアンプ1Bによれば、小型化および省電力化を実現できるという上述のデジタルアンプ1Aの効果に加えて、以下の効果を奏することができる。
キャパシタC1、C2をピエゾ素子としたので、デジタルアンプ1Bをさらに小型化できる。
また、従来のデジタルアンプでは、上述のキャパシタC1、C2に対応する2つのキャパシタがピエゾ素子である場合、キャパシタC2に対応するものからキャパシタC1に対応するものに、定常動作時であるにもかかわらず電流が流れるおそれがあった。このため、上述端子Aに対応するものに入力信号INを入力する手段と、上述の駆動アンプ21に対応するものと、をそれぞれ2つずつ設ける必要があった。
これに対して、デジタルアンプ1Bでは、定常動作時においては、電圧Vの最小値が電圧Vの最大値に等しくなるため、キャパシタC2からキャパシタC1に電流が流れることはない。このため、端子Aに入力信号INを入力する手段と、駆動アンプ21と、をそれぞれ1つ設ければよい。したがって、デジタルアンプ1Bや、このデジタルアンプ1Bの周辺回路を小型化できる。
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
例えば、上述の第1実施形態や第2実施形態において、キャパシタC2をピエゾ素子で構成してもよい。
また、上述の第2実施形態や第3実施形態では、電圧印加部110および電力変換部120を用いることで、デジタルアンプを構成したが、これに限らず、例えば充電器や放電器を構成してもよい。
本発明は、アンプ、充電器、放電器等の電力変換装置に適用できる。
1、1A、1B、100;デジタルアンプ
10;特定制御部
11;変換部
21;駆動アンプ
50;エネルギー変換装置
51;第1のエネルギー変換部
52;第2のエネルギー変換部
110;電圧印加部
111;第1制御部
120、120A;電力変換部
121;第2制御部
C1、C2;キャパシタ
D2、D3、D4、D5、D6、D7;ボディーダイオード
L1、L2;インダクタ
Q1、Q2、Q3、Q4、Q5、Q6、Q7;スイッチ素子

Claims (6)

  1. 容量と、
    第1の容量負荷と、
    前記容量に蓄えられた電力を前記第1の容量負荷に伝達する電力伝達手段と、
    前記容量に印加されている電圧と、前記第1の容量負荷に印加されている電圧と、に基づいて、前記容量に印加する電圧を制御する電圧制御手段と、を備え、
    前記電圧制御手段は、
    前記容量に印加されている電圧と、前記第1の容量負荷に印加されている電圧と、に基づいて、前記容量に印加する電圧を制御して、前記容量に蓄えられている電力と、前記第1の容量負荷に蓄えられている電力と、の和を所定値に保つことを特徴とする電力変換装置。
  2. 前記容量は、第2の容量負荷で構成されることを特徴とする請求項1に記載の電力変換装置。
  3. 前記第1の容量負荷に印加される電圧の最大値を最大電圧とするとともに、
    前記最大電圧を印加した場合に前記容量に蓄えられる電力と、前記最大電圧を印加した場合に前記第1の容量負荷に蓄えられる電力と、の和を最大総電力とすると、
    前記所定値は、前記最大総電力に等しいことを特徴とする請求項1または2に記載の電力変換装置。
  4. 前記第1の容量負荷に蓄えられた電力を前記容量に伝達する電力回生手段を備えることを特徴とする請求項1乃至3のいずれかに記載の電力変換装置。
  5. 前記第1の容量負荷は、ピエゾ素子であることを特徴とする請求項1乃至4のいずれかに記載の電力変換装置。
  6. 前記容量は、ピエゾ素子であることを特徴とする請求項5に記載の電力変換装置。
JP2009132783A 2009-06-02 2009-06-02 電力変換装置 Expired - Fee Related JP5319404B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009132783A JP5319404B2 (ja) 2009-06-02 2009-06-02 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009132783A JP5319404B2 (ja) 2009-06-02 2009-06-02 電力変換装置

Publications (2)

Publication Number Publication Date
JP2010283910A JP2010283910A (ja) 2010-12-16
JP5319404B2 true JP5319404B2 (ja) 2013-10-16

Family

ID=43540151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009132783A Expired - Fee Related JP5319404B2 (ja) 2009-06-02 2009-06-02 電力変換装置

Country Status (1)

Country Link
JP (1) JP5319404B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2754610B2 (ja) * 1988-11-09 1998-05-20 株式会社デンソー 圧電アクチュエータ駆動装置
JPH069346U (ja) * 1992-06-29 1994-02-04 横河電機株式会社 電源システムのバックアップ回路
JPH07107739A (ja) * 1993-10-04 1995-04-21 Tamura Seisakusho Co Ltd Dc/dcコンバータ
JPH08298776A (ja) * 1995-04-25 1996-11-12 Yuasa Corp 電源装置
JP4626112B2 (ja) * 2001-09-19 2011-02-02 株式会社デンソー ピエゾ素子の放電装置

Also Published As

Publication number Publication date
JP2010283910A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
US8669748B2 (en) Device for synchronous DC-DC conversion and synchronous DC-DC converter
EP2849323B1 (en) Control circuit for multiple high side switches
US20180083530A1 (en) Power supply circuit and power supply device
JP6056128B2 (ja) 駆動回路
JP2014039459A5 (ja)
JP2012249433A (ja) スイッチングレギュレータ
JP2016119700A (ja) 半導体装置
EP2469693B1 (en) Power management device and method for harvesting discontinuous power source
TW201530996A (zh) 半導體積體電路裝置及電源系統
JP2015012414A (ja) 回路
KR20140116807A (ko) 반도체 디바이스 구동회로 및 반도체 디바이스 구동장치
JP6274289B1 (ja) 電源回路
JP6458659B2 (ja) スイッチング素子の駆動装置
WO2014024337A1 (ja) バッテリー装置およびバッテリー制御装置
JP5319404B2 (ja) 電力変換装置
KR102028512B1 (ko) 고 입력 전압 스위치드 커패시터 dc-dc 컨버터
US7586212B2 (en) Multi-output power supply apparatus
KR20190108785A (ko) 전원 변환기, 스위칭 소자 구동 장치 및 부하 구동 장치
JP2009055751A (ja) Dc/dcコンバータ及びこれを用いた電子機器
KR101654087B1 (ko) 비대칭 펄스폭변조 동기식 구동을 이용한 2차전지 충전회로
JP6559613B2 (ja) 電源装置、および、電源装置の制御方法
JP6075089B2 (ja) スイッチング電源回路、スイッチング電源装置
WO2023153085A1 (ja) 充放電装置及び充放電の制御方法
KR101022136B1 (ko) 압전 에너지 수확을 위한 공진형 자려 부스트 컨버터 회로
JP6069700B2 (ja) スイッチング電源回路、電子装置、および半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees