JP5316903B2 - 電源システム及び画像形成装置 - Google Patents

Description

本発明は、電源システム及び画像形成装置に関する。

下記特許文献１には、二次側の出力電圧が高い通常動作時と、出力電力が低い軽負荷時（待機時）で、過電流制限回路のスレッシュ電圧を切り換える技術が提案されている。具体的には、電源制御用ＩＣの電源端子ＶＣＣに接続される一次側補助巻線に誘起される電圧は、電源の出力電圧にトランスの巻数比を乗じた電圧を呈するので電源の出力電圧と補助巻線電圧は比例関係にある。特許文献１のスイッチング電源は、このＶＣＣ電圧の変化に応じて過電流制限コンパレータに供給するスレッシュ電圧を変化させるようにしている。具体的には、軽負荷時のスレッシュ電圧を、通常動作時のスレッシュ電圧より低く設定し、これにより、軽負荷時における、ＭＯＳＦＥＴのピーク電流を、通常動作時のピーク電流に比べて低い電流値に抑えている。

特開２００９−１５３２３４公報

例えば、スイッチング電源の軽負荷時における出力電圧が５Ｖ、通常動作時の出力電圧が２４Ｖの時、軽負荷時と通常動作時の出力電圧比は４．８倍となる。一方、電源制御用ＩＣの電源電圧ＶＣＣは、通常１４Ｖ以上必要であるので、一次側補助巻線に誘起される電圧は、軽負荷時において１４Ｖ以上の電圧、例えば１５Ｖに設定する必要がある。そうすると、通常動作時において、一次側補助巻線に誘起される電圧は７２Ｖであり、電源制御用ＩＣに対して耐圧を超える電圧が加わる（通常、電源制御用ＩＣの耐圧は概ね２０Ｖ程度）ことになる。

電源制御用ＩＣに耐圧を超える電圧が加わらないようにするには、一次側補助巻線と電源制御用ＩＣとの間に降圧回路を設けて、耐圧に収まるように電圧を下げればよい。しかし、電圧を下げると、過電流検出用のスレッシュ電圧（以下、基準電圧とも言う）の切り換えレンジが狭くなってしまう。これは、切り換えレンジの広さは、ＶＣＣ電圧の変化の比により決まる（比例）からである。例えば、電源制御用ＩＣの耐圧に制限がない場合、電源制御用ＩＣの電源電圧ＶＣＣは、軽負荷時では「１５」Ｖ、通常動作時では「７２」Ｖとなり、電圧比は「４．８」倍となる。従って、この場合、過電流検出用のスレッシュ電圧は、軽負荷時を「Ｖ１」とすると、通常動作時は「Ｖ１×４．８」となり、軽負荷時と通常動作時で、スレッシュ電圧を「４．８倍」まで変化させることが可能となる。すなわち、「４．８」倍の切り換えレンジとなる。しかし実際は、上記のように耐圧の制約から、電源制御用ＩＣの電源電圧ＶＣＣは、通常動作時では「２０」Ｖに制限されるので、軽負荷時と通常動作時の電源電圧ＶＣＣの電圧比は１．３倍となる（２０Ｖ／１５Ｖ）。従って、スレッシュ電圧は、軽負荷時を「Ｖ１」とすると、通常動作時は「Ｖ１×１．３」となるので、切り換えレンジは「１．３」倍となり、耐圧に制限がない場合に比べて狭くなってしまう。
本発明は上記のような事情に基づいて完成されたものであって、モードに応じて過電流検出用の基準電圧を切り換える構成において、切り換えレンジが狭くなるのを抑制する技術を提供することを目的とする。

本明細書によって開示される電源システムは、通常出力モードにおいて第一出力電圧を出力するスイッチング電源と、前記スイッチング電源を、前記通常出力モードと、出力電圧が第一出力電圧より低い第二出力電圧となる低出力モードと、に切り換える制御装置と、を備えた電源システムであって、前記スイッチング電源は、一次側の発振により二次側に電圧を誘起させるトランスと、前記トランスの一次コイルに接続された半導体スイッチング素子と、前記トランスの二次側に誘起された電圧を整流平滑化する整流平滑回路と、前記トランスの二次側に設けられ、前記スイッチング電源の過電流を検出する過電流検出回路と、前記過電流検出回路にて前記過電流が検出されることを条件に、前記過電流が抑制されるように、前記半導体スイッチング素子を制御するスイッチ制御部と、を備え、前記過電流検出回路は、前記トランスの二次側に設けられ、前記スイッチング電源の出力電流に比例した電圧を発生させる電流検出抵抗と、前記スイッチング電源の出力電圧が第一出力電圧である場合には第一基準電圧を発生し、前記スイッチング電源の出力電圧が第二出力電圧である場合には前記第一基準電圧より低い第二基準電圧を発生する基準電圧発生回路と、前記基準電圧発生回路の発生する第一基準電圧又は第二基準電圧と、前記電流検出抵抗の両端電圧とを比較することにより前記過電流を検出する比較回路と、を備える。

また、上記電源システムにおいて、前記基準電圧発生回路が、前記スイッチング電源の出力ラインとグランドラインとの間にあって、直列接続された一対の抵抗から構成されていてもよい。

また、上記電源システムにおいて、前記基準電圧発生回路は、複数本の抵抗を含む抵抗回路と、前記制御装置から出力される切換信号の入力を受けてオンオフすることにより前記抵抗回路の分圧比を切り換えるスイッチ回路と、を有し、前記分圧比の切り換えにより、前記抵抗回路が前記第一基準電圧と前記第二基準電圧とを選択的に発生させる回路でもよい。

本明細書によって開示される電源システムは、通常出力モードにおいて第一出力電圧を出力するスイッチング電源と、前記スイッチング電源を、前記通常出力モードと、出力電圧が第一出力電圧より低い第二出力電圧となる低出力モードと、に切り換える制御装置と、を備えた電源システムであって、前記スイッチング電源は、一次側の発振により二次側に電圧を誘起させるトランスと、前記トランスの一次コイルに接続された半導体スイッチング素子と、前記トランスの二次側に誘起された電圧を整流平滑化する整流平滑回路と、電流検出抵抗の両端電圧と基準電圧とを比較することにより、前記スイッチング電源の過電流を検出する過電流検出回路と、前記過電流検出回路にて前記過電流が検出されることを条件に、前記過電流が抑制されるように、前記半導体スイッチング素子を制御するスイッチ制御部と、を備え、前記過電流検出回路は、前記トランスの一次側に設けられた第一電流検出抵抗の両端電圧と第一基準電圧とを比較することにより、前記通常出力モードにおいて前記スイッチング電源の過電流を検出する第一過電流検出回路と、前記トランスの二次側に設けられた第二電流検出抵抗の両端電圧と第二基準電圧とを比較することにより、前記低出力モードにおいて前記スイッチング電源の過電流を検出する第二過電流検出回路と、を備える。

また、上記電源システムにおいて、前記第二過電流検出回路は、前記第二電流検出抵抗と、前記第二基準電圧を発生する基準電圧発生回路と、前記基準電圧発生回路の発生する前記第二基準電圧と前記電流検出抵抗の両端電圧とを比較し、比較結果に基づいて過電流を検出する比較回路と、前記スイッチング電源の出力電圧が前記第一出力電圧である場合に、前記比較回路の出力を停止させる停止回路と、を備える構成でもよい。

また、上記電源システムにおいて、前記スイッチング制御部は、前記第一電流検出抵抗の両端電圧が入力される入力ポートを備え、前記入力ポートの電圧を内部に設定した前記第一基準電圧と比較することにより、前記通常出力モードにおいて前記スイッチング電源の過電流を検出する構成でもよい。

また、上記電源システムにおいて、前記スイッチング制御部の前記入力ポートには、前記第一電流検出抵抗の両端電圧と、前記第二過電流検出回路の検出結果に応じた２値信号が入力される構成でもよい。尚、２値信号とは、Ｈｉｇｈ／Ｌｏｗの信号である。

また、本明細書によって開示される画像形成装置は、前記電源システムと、前記電源システムのスイッチング電源から前記第一出力電圧にて電力供給され、印刷処理を実行する高電圧系部品と、前記電源システムのスイッチング電源から降圧回路を介して電力供給され、前記高電圧系部品を制御する第一低電圧系部品と、前記電源システムのスイッチング電源から前記降圧回路を介して電力供給され、印刷データを受信する通信処理を行う第二低電圧系部品とを備え、前記第二低電圧系部品が前記印刷データを受信すると、前記第一低電圧系部品が前記高電圧系部品を制御して受信した前記印刷データを印刷する印刷処理を実行する画像形成装置であって、前記通常出力モードでは、前記スイッチング電源から前記高電圧系部品に対して前記第一出力電圧にて電力が供給され、前記スイッチング電源から前記降圧回路を介して前記第一低電圧系部品及び前記第二低電圧系部品に対して電力が供給され、前記低出力モードでは、前記スイッチング電源から前記高圧系部品に対する電力供給は停止する一方、前記スイッチング電源から前記降圧回路を介して前記第一低電圧系部品及び前記第二低電圧系部品へは電力が供給される。

本発明によれば、モードに応じて過電流検出用の基準電圧を切り換える構成において、切り換えレンジが狭くなるのを抑制できる。

本発明の実施形態１においてプリンタの電気的構成を示すブロック図 電源システムにおける電源装置の回路図 制御ＩＣの電気的構成を示すブロック図 各モードについてスイッチング電源等の出力電圧をまとめた図 シャントレギュレータの回路図 各モードについてコンパレータの基準電圧をまとめた図 実施形態２においてプリンタの電気的構成を示すブロック図 電源システムにおける電源装置の回路図 各モードについてコンパレータの基準電圧をまとめた図 通常出力モードにおける抵抗Ｒ１７〜Ｒ１９の接続状態を示す図 低出力モードにおける抵抗Ｒ１７〜Ｒ１９の接続状態を示す図 実施形態３において電源システムにおける電源装置の回路図 制御ＩＣの電気的構成を示すブロック図 各モードについて、停止回路のトランジスタのオン、オフをまとめた図

＜実施形態１＞
本発明の実施形態１を図１ないし図６によって説明する。
１．プリンタの説明
図１はプリンタ（本発明の「画像形成装置」の一例）１の電気的構成を示すブロック図である。プリンタ１は、印刷部２と、通信部３ａと、画像メモリ３ｂと、電源システムＳとを備えている。電源システムＳは、電源装置１０と制御装置８０とから構成されている。電源装置１０はプリンタ１の電源となるものであり、印刷部２、通信部３ａ、画像メモリ３ｂ及び制御装置８０に対して電力を供給する。また、制御装置８０には各種データを記憶するための内部メモリ（図略）や、タイマ８５が設けられている。

印刷部２は、感光ドラム２ａ、感光ドラム２ａの表面を帯電させる帯電プロセスを実行する帯電器２ｂ、感光ドラム２ａの表面に静電潜像を形成する露光プロセスを実行する露光装置２ｃ、感光ドラム２ａの表面に形成された静電潜像に現像剤を付着させて現像剤像を形成する現像プロセスを実行する現像器２ｄ、記録媒体に現像剤像を転写する転写プロセスを実行する転写器２ｅ、記録媒体上に転写された現像剤像を定着させる定着プロセスを実行する定着器２ｆ等から構成されている。

印刷部２は帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスを実行して、記録媒体上に印刷データを印刷する印刷処理を実行するものである。通信部３ａはＰＣ等の情報端末装置との間で通信を行うものであり、情報端末装置から印刷指示や印刷データを受信する機能を担う。画像メモリ３ｂは、情報端末装置から受信した印刷データを一時記憶するものである。

上記プリンタ１は、通信部３ａが情報端末装置から印刷指示を受けて印刷データを受信すると、制御装置８０が、印刷部２に帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスからなる印刷処理を実行させることで、記録媒体に印刷データを印刷させる。尚、印刷部２の動作電圧は２４Ｖであるのに対して、通信部３ａ、画像メモリ３ｂ及び制御装置８０の動作電圧は３．３Ｖである。また、印刷部２が本発明の「高電圧系部品」の一例であり、制御装置８０が本発明の「第一低電圧系部品」の一例であり、通信部３ａが本発明の「第二低電圧系部品」の一例である。

２．回路構成の説明
次に、図２を参照して、電源システムＳにおける電源装置１０の構成について説明する。電源装置１０は、スイッチング電源２０と、ＤＣ−ＤＣコンバータ（本発明の「降圧回路」の一例）７０と、を備える。スイッチング電源２０は、整流平滑回路２１と、トランス２３と、ＦＥＴ（電界効果トランジスタ）２５と、整流平滑回路２７と、電圧検出回路２９と、過電流検出回路３５と、制御ＩＣ５０とを備える。尚、ＦＥＴ２５が本発明の「半導体スイッチング素子」の一例であり、制御ＩＣ５０が、本発明の「スイッチ制御部」の一例である。

整流平滑回路２１は、いわゆるコンデンサインプット型であり、ＡＣ電源１５の交流電圧（例えば、２２０Ｖ）を整流するブリッジダイオードＤ１と、整流後の電圧を平滑化するコンデンサＣ１とから構成されている。そして、整流平滑回路２１の出力側には、トランス２３が設けられていて、交流電圧を整流平滑化した入力電圧Ｖｉｎ（例えば、約ＤＣ３２２Ｖ）が、入力ラインＬｉｎを通じてトランス２３の一次コイルＮ１に印加される構成となっている。

ＦＥＴ２５はＮチャンネルのＭＯＳＦＥＴであり、ドレインＤを一次コイルＮ１に接続すると共に、ソースＳを接地している。そして、ＦＥＴ２５のゲートＧは、制御ＩＣ５０の出力ポートＯＵＴに接続されている。以上のことから、制御ＩＣ５０が出力ポートＯＵＴを通じてゲートＧにオンオフ信号（ＰＷＭ信号）を出力すると、ＦＥＴ２５はオンオフ動作する。これにより、トランス２３の一次側が発振して、トランス２３の二次コイルＮ２に電圧を誘起させる構成となっている。

また、トランス２３の一次側には電圧発生回路２６が設けられている。電圧発生回路２６は、トランス２３の一次側に設けられた補助コイルＮ３に誘起される電圧を、ダイオードＤ２とコンデンサＣ２により平滑化するものである。この電圧発生回路２６は、概ね２０Ｖの電圧を発生し、制御ＩＣ５０の電源となる。

また、電圧発生回路２６の出力ライン（次に説明する制御ＩＣ５０の電源ポートＶＣＣに連なるライン）とグランド間には、直列接続された抵抗Ｒ１４、抵抗Ｒ１５が接続されている。これら抵抗Ｒ１４と抵抗Ｒ１５の抵抗比は、例えば、１９対１であり、抵抗Ｒ１４と抵抗Ｒ１５の接続点には、例えば、１Ｖの電圧が発生する構成となっている。

制御ＩＣ５０は、図２に示すように、電圧発生回路２６に接続される電源ポートＶＣＣと、ツェナーダイオードＤ６を介して入力ラインＬｉｎに接続される高電圧入力ポートＶＨと、電圧検出回路２９からのフィードバック信号が入力されるフィードバックポートＦＢと、出力ポートＯＵＴと、過電流検出ポートＯＣの５つのポートを備えている。そして、過電流検出ポートＯＣと、フィードバックポートＦＢには、それぞれバイパスコンデンサＣ４、Ｃ５がグランドライン間に設けられている。

制御ＩＣ５０は、図３に示すように、起動回路５１と、内部電源生成回路５３と、電源ポートＶＣＣの電圧を検出するＶＣＣ検出回路５５と、ドライバ回路６１、一定周波数の三角波を発振する発振回路６２と、比較演算回路６３と、遮断回路６５と、を備えてなる。起動回路５１は、高電圧入力ポートＶＨに印加される入力電圧を降圧して内部電源生成回路５３に印加するものである。

内部電源発生回路５３は起動直後、電源ポートＶＣＣの電圧が所定のレベルまで上昇するまでは起動回路５１から電力供給されて電源電圧５Ｖを生成して各回路に電力を供給する一方、電源ポートＶＣＣが所定のレベルに達した以降は、電圧発生回路２６から電力供給されて電源電圧５Ｖを生成して各回路６１〜６５に電力を供給する。

比較演算回路６３は、フィードバック信号の信号レベルとＦＢ用基準電圧を比較演算し、演算結果に応じた信号（例えば、ＦＢ用基準電圧とフィードバック信号のレベル差に応じたレベルの信号）をドライバ回路６１へ出力するものである。

ドライバ回路６１は、比較演算回路６３から出力された信号と発振回路６２の発振する三角波からＰＷＭ信号を生成し、出力ポートＯＵＴを通じてＦＥＴ２５のゲートＧに出力する。そして、これら比較演算回路６３、ドライバ回路６１、ＦＥＴ２５、トランス２３及び後述する電圧検出回路２９は、フィードバック制御系を形成しており、電圧検出回路２９から出力されるフィードバック信号に基づいて、ＦＥＴ２５をオンオフさせるＰＷＭ値を制御することで、スイッチング電源２０の出力電圧Ｖｏ１が目標電圧に制御されるようになっている。

また、遮断回路６５は過電流の抑制機能を担うものであり、過電流検出ポートＯＣの電圧がＨｉｇｈレベルになることを条件に、ドライバ回路６１の出力を停止させる。また、遮断回路６５は、ドライバ回路６１の出力を停止させるのと同時に、起動回路５１に指令を与えて起動回路５１を起動させる。このようにすることで、ドライバ回路６１の出力停止に伴って、スイッチング電源２０が停止しても、制御ＩＣ５０は入力ラインＬｉｎ側から電力を受けることが可能となる。

整流平滑回路２７はトランス２３の二次側に設けられていて、ダイオードＤ３とコンデンサＣ３とからなる。整流平滑回路２７はトランス２３の二次コイルＮ２に誘起された電圧を整流平滑化する。

また、整流平滑回路２７の出力側には、電圧検出回路２９と過電流検出回路３５が設けられている。電圧検出回路２９はスイッチング電源２０の出力電圧Ｖｏ１を検出する機能と、出力電圧Ｖｏ１の目標値を変更する機能を有するものであって、一対の検出抵抗Ｒ１、Ｒ２と、分圧比変更回路３２と、シャントレギュレータＲＥ１と、シャントレギュレータＲＥ１と直列接続された発光ダイオードＬＥＤ１と、から構成されている。

検出抵抗Ｒ１、Ｒ２は、出力ラインＬｏ１とグランドラインＬｇとの間において直列接続されている。分圧比変更回路３２は、検出抵抗Ｒ３とトランジスタ３３とから構成されている。検出抵抗Ｒ３は、検出抵抗Ｒ１、Ｒ２の接続点に一端を接続する一方、他端をトランジスタ３３のコレクタＣに接続している。

トランジスタ３３は、ＮＰＮトランジスタであり、エミッタをグランドに接続している。また、トランジスタ３３のベースは、抵抗Ｒ５を介して制御装置８０の出力ポートＰ１に接続されている（図１参照）。

分圧比変更回路３２は、トランジスタ３３のオンオフにより、検出抵抗の分圧比Ｋａを変更する機能を果たす。すなわち、トランジスタ３３がオンすると、分圧比ＫａはＲ４／（Ｒ１＋Ｒ４）になる。これに対して、トランジスタ３３がオフすると、分圧比ＫａがＲ２／（Ｒ１＋Ｒ２）となる（図４参照）。尚、Ｒ４は、抵抗Ｒ２と抵抗Ｒ３の合成抵抗である。

シャントレギュレータＲＥ１は、図５に示すように、誤差アンプ４７と、誤差アンプ４７の出力側に設けられたトランジスタ４８とから構成されたものであり、誤差アンプ４７のマイナス側の入力端子には、例えば２．５Ｖの基準電圧Ｖｓが印加されている。そして、誤差アンプ４７のプラス側の入力端子は、抵抗Ｒ１と抵抗Ｒ２の接続点ｇに接続されており、スイッチング電源２０の出力電圧Ｖｏ１を分圧比Ｋａにて分圧した分圧電圧Ｖｇが印加される回路構成となっている。

シャントレギュレータＲＥ１は、基準電圧Ｖｓと分圧電圧Ｖｇにレベル差に応じた電流を流す。そのため、発光ダイオードＬＥＤ１に、レベル差に応じた電流が流れ、発光ダイオードＬＥＤ１は、基準電圧Ｖｓと分圧電圧Ｖｇとのレベル差に応じた光量の光信号を出力する。そして、発光ダイオードＬＥＤ１は、制御ＩＣ５０のフィードバックポートＦＢに接続されたフォトトランジスタＰＴ１と共に、フォトカプラを構成している。

そのため、発光ダイオードＬＥＤ１の光信号はフォトトランジスタＰＴ１にて電気信号に戻される。これにて、基準電圧Ｖｓに対する分圧電圧Ｖｇのレベル差を示す信号（以下、フィードバック信号）が、制御ＩＣ５０のフィードバックポートＦＢにフィードバックされる構成となっている。

過電流検出回路３５は、電圧検出回路２９の後段側に設けられていて、電流検出抵抗３７と、減算回路３８と、コンパレータ（本発明の「比較回路」に相当）４１と、基準電圧発生回路４３と、から構成されている。

電流検出抵抗３７は、スイッチング電源２０の出力ラインＬｏ１上に設けられていて、スイッチング電源２０の出力電流Ｉｏに比例した電圧を発生させる。減算回路３８は、２つの入力端子と１つの出力端子を有するアンプ３９と、４つの抵抗Ｒ６〜抵抗Ｒ９より構成されている。アンプ３９に設けられたプラス側の入力端子（非反転入力端子）は、抵抗Ｒ６を介して電流検出抵抗３７の端子３７Ａに接続されると共に、抵抗Ｒ９を介してグランドラインＬｇに接続されている。

一方、アンプ３９に設けられたマイナス側の入力端子（反転入力端子）は、抵抗Ｒ７を介して電流検出抵抗３７の端子３７Ｂに接続されると共に、抵抗Ｒ８を介してアンプ３９の出力端子に接続されている。また、アンプ３９の出力端子は、コンパレータ４１のプラス側の入力端子に接続されている。上記の減算回路３８は、電流検出抵抗３７に発生する電圧（具体的には、電流検出抵抗３７の両端電圧）を検出して、コンパレータ４１に出力する機能を果たす。

コンパレータ４１は２つの入力端子と、１つの出力端子を備えたものであり、プラス側の入力端子（非反転入力端子）には、アンプ３９の出力電圧Ｖａが入力され、マイナス側の入力端子（反転入力端子）には、基準電圧発生回路４３が発生する基準電圧Ｖｒが入力される構成となっている。

基準電圧発生回路４３は直列接続された一対の抵抗Ｒ１０、Ｒ１１から構成されている。両抵抗Ｒ１０、Ｒ１１は、スイッチング電源２０の出力ラインＬｏ１とグランドラインＬｇとの間にあって直列接続されている。そして、両抵抗Ｒ１０、Ｒ１１の接続点が、信号線を介してコンパレータ４１のマイナス側の入力端子に接続されている。そのため、スイッチング電源２０の出力電圧Ｖｏ１を、両抵抗Ｒ１０、Ｒ１１の分圧比Ｋｂにて分圧した電圧が、コンパレータ４１のマイナス側の入力端子に、基準電圧Ｖｒとして入力される。

Ｋｂ＝Ｒ１１／（Ｒ１０＋Ｒ１１）・・・・・（１）式

コンパレータ４１は、アンプ３９の出力電圧Ｖａを、基準電圧Ｖｒと比較して、比較結果に応じた２値信号を出力するものである。具体的には、アンプ３９の出力電圧Ｖａが基準電圧Ｖｒを下回っている場合（過電流でない場合）には、Ｌｏｗレベルの出力となる。一方、アンプ３９の出力電圧Ｖａが、基準電圧Ｖｒを上回っている場合（過電流の場合）には、Ｈｉｇｈレベルの過電流検出信号Ｓｒ２を出力する。

また、コンパレータ４１の出力端子には、発光ダイオードＬＥＤ２が接続されている。発光ダイオードＬＥＤ２は、アノードを抵抗Ｒ１２を介してコンパレータ４１の出力端子に接続すると共に、カソードをグランドラインＬｇに接続している。発光ダイオードＬＥＤ２はフォトトランジスタＰＴ２と共に、フォトカプラを構成している。

フォトトランジスタＰＴ２は、エミッタを制御ＩＣ５０の過電流検出ポートＯＣに接続する一方、コレクタを抵抗Ｒ１４と抵抗Ｒ１５の接続点に接続している。

また、スイッチング電源２０の出力ラインＬｏ１は、図２に示すように分岐点Ｊ１にて２分岐している。そして、分岐したライン上にはＤＣ−ＤＣコンバータ７０が設けられている。ＤＣ−ＤＣコンバータ７０は、スイッチング電源２０の出力電圧Ｖｏ１を３．３Ｖに降圧して出力ラインＬｏ２より出力する。

次に、電源装置１０と共に電源システムＳを構成する制御装置８０の説明を行う。制御装置８０はスイッチング電源２０のモードを制御する機能と、プリンタ１の印刷部２を制御する制御機能とを担っている。

制御装置８０は、スイッチング電源２０のモード制御用のポートとして、出力ポートＰ１を備えている。出力ポートＰ１は、抵抗Ｒ５を介して、分圧比変更回路３２に設けられたトランジスタ３３のベースに接続されている。

制御装置８０は、出力ポートＰ１からトランジスタ３３のベースにモード制御信号Ｓｒ１を出力することで、スイッチング電源２０を通常出力モードから低出力モードに、又は低出力モードから通常出力モードにモードを移行操作する。

３．制御装置８０によるモード制御の説明
（３−１）通常出力モード⇔低出力モード間におけるモード移行
下記（２）式にて示すように、スイッチング電源２０の出力電圧Ｖｏ１の目標値は、電圧検出回路２９における検出抵抗の分圧比Ｋａの逆数に比例する。そのため、分圧比Ｋａを小さくすると、出力電圧Ｖｏ１の目標値は大きくなり、分圧比Ｋａを大きくすると、出力電圧Ｖｏ１の目標値は小さくなる。

Ｖｏ１＝Ｖｓ／Ｋａ・・・・・・・・・・・・（２）式
Ｋａ１＝Ｒ４／（Ｒ１＋Ｒ４）・・・・・・・（３）式
Ｋａ２＝Ｒ２／（Ｒ１＋Ｒ２）・・・・・・・（４）式
尚、Ｖｏ１はスイッチング電源の出力電圧、ＶｓはシャントレギュレータＲＥ１の基準電圧、Ｋは電圧検出回路２９における検出抵抗の分圧比Ｋａ、Ｒ４はＲ２とＲ３の合成抵抗を指す。

そのため、制御装置８０からＨｉｇｈ／Ｌｏｗいずれかのモード制御信号Ｓｒ１を出力して、分圧比Ｋａの値を変更することにより、スイッチング電源２０の出力電圧Ｖｏ１を切り換えることが可能であり、スイッチング電源２０を通常出力モードと低出力モードとの間で移行操作できる。

具体的に説明すると、制御装置８０からＨｉｇｈレベルのモード制御信号Ｓｒ１が出力されている時、トランジスタ３３はオンするので、上記（３）式のように分圧比Ｋａは「Ｋａ１」になる。これに対して、Ｌｏｗレベルのモード制御信号Ｓｒ１が出力されている時、トランジスタ３３はオフするため、上記（４）式のように分圧比Ｋａは「Ｋａ２」となる。

そして、分圧比Ｋａ１と分圧比Ｋａ２の大小関係は「Ｋａ１」＜「Ｋａ２」となる。そのため、制御装置８０からＨｉｇｈレベルのモード制御信号Ｓｒ１が出力されると、その間、スイッチング電源２０の出力電圧Ｖｏ１の目標値は「高電圧２４Ｖ」となる（通常出力モード）。一方、制御装置８０からＬｏｗレベルのモード制御信号Ｓｒ１が出力されると、その間、出力電圧Ｖｏ１の目標値は「低電圧５Ｖ」となる（低出力モード）。尚、２４Ｖが本発明の「第一出力電圧」に対応し、５Ｖが本発明の「第二出力電圧」に対応している。また、２４Ｖ及び５Ｖは第一出力電圧、第二出力電圧の一例であり、それ以外の数値設定にすることが可能である。

（３．２）モード移行に伴う基準電圧Ｖｒの切り換え
過電流検出回路３５の基準電圧発生回路４３は、直列接続された一対の抵抗Ｒ１０、Ｒ１１から構成されていて、スイッチング電源２０の出力電圧Ｖｏ１を両抵抗Ｒ１０、Ｒ１１の分圧比Ｋｂにて分圧した電圧が、コンパレータ４１のプラス側の入力端子に基準電圧Ｖｒとして入力される回路構成となっている。

従って、スイッチング電源２０のモードに応じて、コンパレータ４１の基準電圧Ｖｒが、下記（５）、（６）式に示すように自動的に切り替わり、出力電圧が５Ｖである低出力モード時の基準電圧Ｖｒ２は、出力電圧が２４Ｖである通常出力モードの基準電圧Ｖｒ１に比べて５／２４倍となる（図６参照）。

Ｖｒ１＝２４×Ｒ１１／（Ｒ１０＋Ｒ１１）・・・・・（５）
Ｖｒ２＝５×Ｒ１１／（Ｒ１０＋Ｒ１１）・・・・・・（６）

以上のことから、通常出力モードにおけるスイッチング電源２０の出力電流Ｉｏの最大値を、例えば「４Ａ」に設定した場合には、低出力モード時の出力電流の最大値は、通常出力モードにおける出力電流Ｉｏの最大値である「４Ａ」を５/２４倍した電圧値、すなわち「０．８Ａ」となる。

従って、高負荷となる通常出力モードに比べて、軽負荷となる低出力モードでは、スイッチング電源２０の出力電流Ｉｏの大きさを、負荷の程度に応じたレベルに制限することが可能であり、低出力モード時に、通常出力モードなみの大きな出力電流Ｉｏが流れることを抑制である。

尚、通常出力モード時の基準電圧Ｖｒ１が本発明の「第一基準電圧」に対応し、低出力モード時の基準電圧Ｖｒ２が本発明の「第二基準電圧」に対応する。

４．電源システムＳの動作説明
（４−１）ＡＣ電源１５の投入から通常出力モードへの移行
電源スイッチＳＷ１（図２参照）が投入されると、入力ラインＬｉｎに対して、交流電圧を整流平滑化した入力電圧Ｖｉｎが印加される。これにより、制御ＩＣ５０の高電圧入力ポートＶＨに入力電圧Ｖｉｎが印加され、制御ＩＣ５０は起動する。

制御ＩＣ５０は起動後、ＦＥＴ２５のゲートＧに対するオンオフ信号（ＰＷＭ信号）の出力を開始する。これにより、ＦＥＴ２５がオン、オフを繰り返す状態になるので、スイッチング電源２０のトランス２３の一次側が発振を開始し、トランス２３の二次側に電圧が誘起される（発振開始）。

そして、制御ＩＣ５０はオンオフ信号の出力開始からいわゆるソフトスタート制御を実行する。そのため、スイッチング電源２０の出力電圧Ｖｏ１はゆっくりと上昇してゆく。そして、スイッチング電源２０の出力電圧Ｖｏ１が所定レベルを超えると、制御ＩＣ５０はフィードバック制御に切り換え、それ以降はフィードバックポートＦＢに入力されるフィードバック信号に基づいたＰＷＭ出力を行う。

そして、電源投入時には、制御装置８０からＨｉｇｈレベルのモード制御信号Ｓｒ１が出力され、トランジスタ３３はオン状態となる。そのため、分圧比Ｋａが「Ｋａ１」となり、出力電圧Ｖｏ１の目標電圧は「２４Ｖ」となる。

以上のことから、スイッチング電源２０は「２４Ｖ」出力となる。そして、ＤＣ−ＤＣコンバータ７０は、スイッチング電源２０の出力電圧「２４Ｖ」を降圧して「３．３」Ｖ出力になる。

この通常出力モードでは、電源装置１０によってプリンタ１の各部品に電力供給される。すなわち、印刷部２には、出力ラインＬｏ１を通じて、スイッチング電源２０から電力が供給される（電源電圧２４Ｖ）。また、通信部３ａ、画像メモリ３ｂ及び制御装置８０には、ＤＣ−ＤＣコンバータ７０を介して、スイッチング電源２０から電力が供給される（電源電圧３．３Ｖ）。従って、プリンタ１は印刷可能な状態、すなわち、ＰＣ等の情報端末装置から印刷指示を受信し、印刷指示に応じた印刷処理を実行できる状態となる。

この通常出力モード中、電流検出抵抗３７には、スイッチング電源２０の出力電流Ｉｏに比例したレベルの電圧が発生している。そして、出力電圧Ｉｏが、最大値である「４Ａ」未満であれば、コンパレータ４１の出力がＬｏｗレベルとなる。そのため、発光ダイオードＬＥＤ２には電流が流れず、発光ダイオードＬＥＤ２は非点灯となる。従って、フォトトランジスタＰＴ２がオフすることから、制御ＩＣ５０の過電流検出ポートＯＣの電圧は、常にグランドレベル（Ｌｏｗレベル）になる。尚、グランドレベルとは０Ｖである。

一方、スイッチング電源２０の出力電流Ｉｏが、最大値である「４Ａ」を超えると、減算回路３８の出力電圧Ｖａが、基準電圧Ｖｒ１を上回る。

そのため、コンパレータ４１からＨｉｇｈレベルの過電流検出信号Ｓｒ２が出力される。すると、発光ダイオードＬＥＤ２に電流が流れ、発光ダイオードＬＥＤ２は点灯する。そのため、フォトトランジスタＰＴ２がオンすることから、制御ＩＣ５０の過電流検出ポートＯＣの電圧は、抵抗Ｒ１４と抵抗Ｒ１５の接続点の電圧と同電圧、すなわち概ね１ＶのＨｉｇｈレベルになる。

一方、制御ＩＣ５０の遮断回路６５は、過電流検出ポートＯＣの電圧がＨｉｇｈレベル（この例では、１Ｖ）になることを条件に、ドライバ回路６１の出力を停止させる。これにより、トランス２３が発振停止するので、スイッチング電源２０は出力停止状態となり、過電流は遮断される。尚、スイッチング電源２０の出力停止状態は、電源スイッチＳＷ１を再投入することで、解除される。

（４−２）通常出力モードから低出力モードへの移行
制御装置８０は、通常出力モード時において、電源スイッチＳＷ１の投入後のウォーミングアップ動作完了、印刷処理終了、またはプリンタ１に設けられた操作部（図示せず）のユーザによる操作終了を契機として印刷指示や操作部操作の待ち時間を、タイマ８５を使って計測しており、待ち時間が設定時間に達すると、スイッチング電源２０のモードを通常出力モードから低出力モードに移行させる。

具体的には、制御装置８０は、出力ポートＰ１よりＬｏｗレベルのモード制御信号Ｓｒ１を出力する。すると、トランジスタ３３はオフする。これにより、電圧検出回路２９の検出抵抗の分圧比Ｋａが「Ｋａ１」から「Ｋａ２」に切り換る結果、出力電圧Ｖｏ１の目標電圧は「５Ｖ」となる。

以上のことから、スイッチング電源２０は「５Ｖ」出力となる。そして、ＤＣ−ＤＣコンバータ７０は「３．３Ｖ」出力になる（低出力モード）。この低出力モードでは、通常出力モードと同様に、制御装置８０や通信部３ａ、画像メモリ３ｂには、ＤＣ−ＤＣコンバータ７０を介してスイッチング電源２０から電力が供給される（電源電圧３．３Ｖ）。

一方、低出力モードにおいて、スイッチング電源２０の出力電圧Ｖｏ１は「５Ｖ」であり、印刷部２の動作電圧２４Ｖを下回るので、印刷部２にする電力供給は停止状態になる。従って、低出力モード中、プリンタ１は、通信処理や通信処理にて受信した印刷データを画像メモリ３ｂに書き込む処理は可能なものの、印刷部２は全停止する。

この低出力モード中、電流検出抵抗３７には、スイッチング電源２０の出力電流Ｉｏに比例したレベルの電圧が発生する。そして、出力電圧Ｉｏが、最大値である「０．８Ａ」未満であれば、コンパレータ４１の出力がＬｏｗレベルとなる。そのため、発光ダイオードＬＥＤ２には電流が流れず、発光ダイオードＬＥＤ２は非点灯となる。従って、フォトトランジスタＰＴ２がオフすることから、制御ＩＣ５０の過電流検出ポートＯＣの電圧は、常にグランドレベル（Ｌｏｗレベル）になる。

一方、スイッチング電源２０の出力電流Ｉｏが、最大値である「０．８Ａ」を超えると、減算回路３８の出力電圧Ｖａが、基準電圧Ｖｒ２を上回る。

そのため、コンパレータ４１からＨｉｇｈレベルの過電流検出信号Ｓｒ２が出力される。すると、発光ダイオードＬＥＤ２に電流が流れ、発光ダイオードＬＥＤ２は点灯する。そのため、フォトトランジスタＰＴ２がオンすることから、制御ＩＣ５０の過電流検出ポートＯＣの電圧は、抵抗Ｒ１４と抵抗Ｒ１５の接続点の電圧と同電圧、すなわち概ね１ＶのＨｉｇｈレベルになる。

一方、制御ＩＣ５０の遮断回路６５は、過電流検出ポートＯＣの電圧がＨｉｇｈレベル（この例では、１Ｖ）になることを条件に、ドライバ回路６１の出力を停止させる。これにより、トランス２３が発振停止するので、スイッチング電源２０は出力停止状態となり、過電流は遮断される。尚、スイッチング電源２０の出力停止状態は、電源スイッチＳＷ１を再投入することで、解除される。

（４−３）低出力モードから通常出力モードへの移行
制御装置８０は、低出力モードに移行すると、通信の有無や、操作部操作の有無を監視する状態となる。そして、通信部３ａが情報端末装置から印刷指示を受けて印刷データを受信するか、印刷指示や操作部操作がなされると、出力ポートＰ１よりＨｉｇｈレベルのモード制御信号Ｓｒ１を出力する。すると、トランジスタ３３はオンする。これにより、電圧検出回路２９の検出抵抗の分圧比Ｋａが「Ｋａ２」から「Ｋａ１」に切り換る結果、出力電圧Ｖｏ１の目標電圧は「２４Ｖ」となる。以上のことから、スイッチング電源２０は「２４Ｖ」出力となり、通常出力モードに復帰する。

５．効果説明
本電源システムＳを搭載したプリンタ１では、通常出力モードに比べて軽負荷となる低出力モードでは、スイッチング電源２０の出力電流Ｉｏの大きさを、負荷の大きさに見合ったレベルに制限することが可能であり、低出力モード時に、通常出力モードなみの大きな出力電流Ｉｏが流れることを抑制出来る。

また、過電流検出回路３５を一次側に設置すると、制御ＩＣ５０の耐圧との関係により制約を受け、基準電圧Ｖｒの切り換えレンジを広くとることが出来ないという問題がある。この点に関し、本電源システムＳでは、過電流検出回路３５をトランス２３の二次側に設けている。そのため、制御ＩＣ５０の耐圧の制約を受けることなく、基準電圧Ｖｒの切り換えレンジを設定できる。

従って、モードに応じて過電流検出用の基準電圧を切り換える構成において、過電流検出回路３５を一次側に設ける場合に比べて、基準電圧Ｖｒの切り換えレンジを広くとることが可能となる。具体的には、実施形態１では、基準電圧Ｖｒの切り換えレンジを、スイッチング電源２０の出力電圧Ｖｏ１の比（２４：５）と同じだけ確保できる。また、この電源システムＳでは、基準電圧発生回路４３を、直列接続された一対の抵抗Ｒ１０、Ｒ１１により構成しているから、回路がシンプルである。

＜実施形態２＞
次に、本発明の実施形態２を図７ないし図１１によって説明する。実施形態１の電源システムＳでは、基準電圧発生回路４３を抵抗Ｒ１０、Ｒ１１から構成した。実施形態２の電源システムＳは、実施形態１の電源システムＳに対して、基準電圧発生回路４３を基準電圧発生回路９０に変更した点が相違している。また、基準電圧発生回路の変更に伴って、制御装置８０に出力ポートＰ２を追加した点が相違している（図７参照）。

実施形態２の基準電圧発生回路９０は、図８に示すように、シャントレギュレータＲＥ２と、第１抵抗Ｒ１７と、第２抵抗Ｒ１８と、第３抵抗Ｒ１９と、スイッチ回路９１と、を備える。シャントレギュレータＲＥ２のカソードＫは、抵抗Ｒ１６を介して出力ラインＬｏ１に接続されている。一方、シャントレギュレータＲＥ２のアノードＡは、グランドラインＬｇに接続されている。そして、シャントレギュレータＲＥ２のリファレンスは、カソードＫに接続されている。シャントレギュレータＲＥ２は定電圧回路であり、カソードＫに定電圧Ｖｋを発生させる。

第１抵抗Ｒ１７は、一端をコンパレータ４１のマイナス端子（反転入力端子）に接続すると共に、他端をシャントレギュレータＲＥ２のカソードＫに接続している。第２抵抗Ｒ１８は、一端をコンパレータ４１のマイナス端子に接続すると共に、他端をグランドラインＬｇに接続している。

第３抵抗Ｒ１９は、第２抵抗Ｒ１８に対して並列接続されており、一端をコンパレータ４１のマイナス端子に接続すると共に、他端をトランジスタ９５を介してグランドラインＬｇに接続している。以上により、コンパレータ４１のマイナス端子には、シャントレギュレータＲＥ２の発生する定電圧Ｖｋを、抵抗Ｒ１７〜Ｒ１９の分圧比により分圧した電圧（Ｖｒ１又はＶｒ２）が基準電圧として印加される構成となっている（詳細は後に述べる）。尚、第１抵抗Ｒ１７、第２抵抗Ｒ１８、第３抵抗Ｒ１９が本発明の「複数の抵抗を含む抵抗回路」に相当する。

スイッチ回路９１はトランジスタ９５と、トランジスタ９３と、抵抗Ｒ２０と、抵抗Ｒ２１とから構成されている。トランジスタ９５はＮＰＮトランジスタであり、コレクタを抵抗Ｒ１９の他端に接続し、エミッタをグランドラインＬｇに接続している。また、トランジスタ９５のベースは、抵抗Ｒ２０を介して、シャントレギュレータＲＥ２のカソードＫに接続されている。

トランジスタ９３はＮＰＮトランジスタであり、コレクタをトランジスタ９５のベースに接続し、エミッタをグランドラインＬｇに接続している。また、トランジスタ９３のベースは、抵抗Ｒ２１を介して、制御装置８０の出力ポートＰ２に接続されている。

そして、制御装置８０は、出力ポートＰ２から切換信号Ｓｒ３を出力することにより、コンパレータ４１の基準電圧Ｖｒを、スイッチング電源２０の出力モードに応じて切り換えられる。

具体的には、通常出力モード中、制御装置８０は、出力ポートＰ２よりＨｉｇｈレベルの切換信号Ｓｒ３を出力する。すると、トランジスタ９３がオン、トランジスタ９５がオフする。そのため、コンパレータ４１の基準電圧Ｖｒは、下記（７）、（８）式にて示すように、抵抗Ｒ１７と抵抗１８の分圧比Ｋｃ１で、電圧Ｖｋを分圧した電圧値Ｖｒ１となる（図９、図１０参照）。

一方、低出力モード中、制御装置８０は、Ｌｏｗレベルの切換信号Ｓｒ３を出力する。すると、トランジスタ９３がオフ、トランジスタ９５がオンする。そのため、コンパレータ４１の基準電圧Ｖｒは、下記（９）、（１０）式に示すように、抵抗Ｒ１７とＲ２０の分圧比Ｋｃ２で、電圧Ｖｋを分圧した電圧値Ｖｒ２となる。尚、Ｒ２０はＲ１８とＲ１９の合成抵抗値である。

Ｋｃ１＝Ｒ１８／（Ｒ１７＋Ｒ１８）・・・・・・（７）
Ｖｒ１＝Ｖｋ×Ｋｃ１・・・・・・・・・・・・・（８）
Ｋｃ２＝Ｒ２０／（Ｒ１７＋Ｒ２０）・・・・・・（９）
Ｖｒ２＝Ｖｋ×Ｋｃ２・・・・・・・・・・・・・（１０）

このように、切換信号Ｓｒ３の出力によりトランジスタ９５のオンオフが切り換ることで、３つの抵抗Ｒ１７〜Ｒ１９の分圧比が切り換る。その結果、抵抗Ｒ１７〜Ｒ１９から構成された抵抗回路が、コンパレータ４１に対して基準電圧Ｖｒ１、Ｖｒ２を選択的に発生させる構成となっている。ここで、抵抗Ｒ１８に比べて抵抗Ｒ２０は必ず小さくなるから、通常出力モードにおけるコンパレータ４１の基準電圧Ｖｒ１に比べて、低出力モードにおけるコンパレータ４１の基準電圧Ｖｒ２は必ず小さな値となる。

従って、実施形態２の場合も、実施形態１と同様に、通常出力モードに比べて、軽負荷となる低出力モードでは、スイッチング電源２０の出力電流Ｉｏの大きさを、より小さな電流に制限することが可能である。しかも、実施形態２の電源システムＳでは、抵抗値Ｒ１７〜Ｒ１９の設定の仕方（抵抗値の設定の仕方）で、分圧比Ｋｃを任意に設定できる。そのため、各モードにおける出力電流Ｉｏの最大値を任意に設定することが可能であり、基準電圧Ｖｒの切り換えレンジを一層広く設定できる。また、基準電圧の設定に関し自由度が高い。

尚、実施形態２の電源システムＳの回路構成は、上記点を除いて、実施形態１と同一であり、同じ部品は実施形態１と同一符号を付してある。また、通常出力モード時の基準電圧Ｖｒ１が本発明の「第一基準電圧」に対応し、低出力モード時の基準電圧Ｖｒ２が本発明の「第二基準電圧」に対応する。

＜実施形態３＞
次に、本発明の実施形態３を図１２〜図１４によって説明する。実施形態１では、一つの過電流検出回路３５を用いて、通常出力モード時の過電流検出と低出力モード時の過電流検出を行った。実施形態３は、通常出力モード用と低出力モード用で過電流検出回路を別に設けた点が実施形態１と相違しており、通常出力モード用の第一過電流検出回路１００と、低出力モード用の第二過電流検出回路１３０を設けている。

そして、第一過電流検出回路１００をトランス２３の一次側に配置する一方、第二過電流検出回路１３０をトランス２３の二次側に配置してあり、両回路１００、１３０をトランス２３の一次側と二次側に振り分けている。以下、第一過電流検出回路１００の構成を説明し、その後、第二過電流検出回路１３０の構成を説明する。

第一過電流検出回路１００は、第一電流検出抵抗１０１と、制御ＩＣ１１０により構成されている。第一電流検出抵抗１０１は、一端をＦＥＴ２５のソースＳに接続し、他端をグランドに接続している。この第一電流検出抵抗１０１は、トランス２３の一次コイルＮ１に流れる一次電流に比例した電圧を発生させる。この例では、トランス２３の一次電流が、ピーク時で３．５Ａ未満（過電流でない場合）であれば、第一電流検出抵抗１０１の両端電圧は０．５Ｖ以下となり、一次電流が３．５Ａを超える場合（過電流の場合）、両端電圧は０．５Ｖ以上になるように、抵抗値（第一電流検出抵抗１０１の抵抗値）が設定されている。尚、一次電流３．５Ａをスイッチング電源２０の出力電流Ｉｏに換算すると４Ａとなる。

そして、第一電流検出抵抗１０１とＦＥＴ２５との接続点が、抵抗Ｒ２５を介して、制御ＩＣ１１０の過電流検出ポートＯＣに接続されている。これにより、過電流検出ポートＯＣに対して、第一電流検出抵抗１０１の両端電圧が入力される構成となっている。

制御ＩＣ１１０は、実施形態１の制御ＩＣ５０と同じく、電圧発生回路２６に接続される電源ポートＶＣＣと、高電圧入力ポートＶＨと、フィードバックポートＦＢと、出力ポートＯＵＴと、過電流検出ポート（本発明の「入力ポート」に相当する）ＯＣの５つのポートを備えている。

制御ＩＣ１１０は、起動回路５１と、内部電源生成回路５３と、ＶＣＣ検出回路５５と、ドライバ回路６１と、発振回路６２と、比較演算回路６３と、基準電圧発生回路１１３と、比較遮断回路１１５と、を備えてなる。

基準電圧発生回路１１３は、過電流検出用の基準電圧Ｖｒ３を生成するものである。基準電圧発生回路１１３の生成する基準電圧Ｖｒ３は、通常出力モード中の過電流を検出するものであり、トランス２３の一次電流が３．５Ａになった場合、過電流検出するように数値設定（一例として、０．５Ｖ）されている。

比較遮断回路１１５は、基準電圧発生回路１１３の発生する基準電圧Ｖｒ３と、過電流検出ポートＯＣの電圧を比較することにより過電流を検出するものであり、過電流検出ポートＯＣの電圧が基準電圧Ｖｒ３未満であれば正常と判定し、過電流検出ポートＯＣの電圧が基準電圧Ｖｒ３を上回る場合には、過電流と判定する。そして、比較遮断回路１１５は、過電流と判定した場合には、ドライバ回路６１の出力を停止させる。

以上のことから、通常出力モード中に、トランス２３の一次電流が３．５Ａを上回る過電流になると、トランス２３が発振停止してスイッチング電源２０は出力停止状態となるので、過電流は遮断される。

次に、第二過電流検出回路１３０は第二電流検出抵抗１３１と、減算回路３８と、コンパレータ（本発明の「比較回路」の一例）４１と、基準電圧発生回路１３３と、停止回路１３５と、から構成されている。

第二電流検出抵抗１３１はスイッチング電源２０の出力ラインＬｏ１上に設けられており、スイッチング電源２０の出力電流Ｉｏに比例した電圧を発生させる。減算回路３８は、アンプ３９と、抵抗Ｒ６〜抵抗Ｒ９より構成されており、第二電流検出抵抗１３１の両端電圧を検出して、コンパレータ４１に出力する機能を果たす。

コンパレータ４１は２つの入力端子と１つの出力端子を備えたものであり、プラス側の入力端子（非反転入力端子）には、アンプ３９の出力電圧Ｖａが入力され、マイナス側の入力端子（反転入力端子）には、基準電圧発生回路１３３が発生する基準電圧Ｖｒ４が入力される構成となっている。

基準電圧発生回路１３３は、シャントレギュレータＲＥ３を利用した定電圧回路であり、コンパレータ４１のマイナス側の入力端子に基準電圧（定電圧）Ｖｒ４を印加する。尚、基準電圧発生回路１３３の生成する基準電圧Ｖｒ４は、低出力モード中の過電流を検出するものであり、スイッチング電源２０の出力電流Ｉｏが、例えば「０．８Ａ」になった場合に、過電流検出されるように数値設定されている。

コンパレータ４１は、アンプ３９の出力電圧Ｖａを、基準電圧Ｖｒ４と比較して、比較結果に応じた２値信号を出力するものである。具体的には、アンプ３９の出力電圧Ｖａが基準電圧Ｖｒ４未満である場合（正常な場合）には、Ｌｏｗレベルの出力となる。一方、アンプ３９の出力電圧Ｖａが基準電圧Ｖｒ４を上回っている場合（過電流の場合）には、Ｈｉｇｈレベルの過電流検出信号Ｓｒ２を出力する。

また、コンパレータ４１の出力端子には、発光ダイオードＬＥＤ２が接続されている。発光ダイオードＬＥＤ２は、アノードを抵抗Ｒ１２を介してコンパレータ４１の出力端子に接続すると共に、カソードを、次に説明する停止回路１３５のトランジスタ１３９を介してグランドラインＬｇに接続している。

停止回路１３５は、トランジスタ１３７、トランジスタ１３９、ツェナーダイオードＤ７、抵抗Ｒ２６、抵抗Ｒ２７と、を備える。トランジスタ１３９はＮＰＮトランジスタであり、コレクタを発光ダイオードＬＥＤ２のカソードに接続し、エミッタをグランドラインに接続している。また、トランジスタ１３９のべースは、トランジスタ１３７のコレクタに接続されている。

トランジスタ１３７はＮＰＮトランジスタであり、コレクタを、スイッチング電源２０の出力ラインＬｏ１に抵抗Ｒ２７を介して接続し、エミッタをグランドラインＬｇに接続している。また、トランジスタ１３７のべースは、ツェナーダイオードＤ７、抵抗Ｒ２６を介して、スイッチング電源２０の出力ラインＬｏ１に接続されている。

そして、ツェナーダイオードＤ７は、５Ｖ出力の低出力モード時にトランジスタ１３７がオフし、２４Ｖ出力の通常出力モード時にトランジスタ１３７がオンするように、降伏電圧の値が決められている。

そのため、図１４に示すように、５Ｖ出力の低出力モード時には、トランジスタ１３７がオフするため、トランジスタ１３９がオンして、コンパレータ４１は出力可能な状態となる。一方、２４Ｖ出力の通常出力モード時には、トランジスタ１３７がオンするため、トランジスタ１３９がオフして、コンパレータ４１の出力は停止状態となる。このようにすることで、第二過電流検出回路１３０は、低出力モード時に限り動作状態となり、通常出力モード時は停止する。

図１２に戻って説明を続けると、コンパレータ４１の出力ラインに設けられた発光ダイオードＬＥＤ２は、フォトトランジスタＰＴ２と共に、フォトカプラを構成している。フォトトランジスタＰＴ２は、エミッタを制御ＩＣ１１０の過電流検出ポートＯＣに接続する一方、コレクタを、抵抗Ｒ１４と抵抗Ｒ１５の接続点に接続している。

以上のことから、低出力モード中、スイッチング電源２０の出力電流Ｉｏが、最大値である「０．８Ａ」未満であれば、コンパレータ４１はＬｏｗレベルの出力となる。これにより、発光ダイオードＬＥＤ２は非点灯となり、フォトトランジスタＰＴ２がオフするから、制御ＩＣ１１０の過電流検出ポートＯＣの電圧は、グランドレベル（Ｌｏｗレベル）になる。

一方、低出力モード中に、スイッチング電源２０の出力電流Ｉｏが、最大値である「０．８Ａ」を上回る過電流になると、コンパレータ４１からＨｉｇｈレベルの過電流検出信号Ｓｒ２が出力される。これにより、発光ダイオードＬＥＤ２に電流が流れ、発光ダイオードＬＥＤ２は点灯する。すると、フォトトランジスタＰＴ２がオンすることから、制御ＩＣ１１０の過電流検出ポートＯＣの電圧は、抵抗Ｒ１４と抵抗Ｒ１５の接続点の電圧と同電圧、すなわち概ね１ＶのＨｉｇｈレベルになる。このように、過電流検出ポートＯＣには、コンパレータ４１の検出結果（Ｖｒ４とＶａの大小関係）に応じて、Ｈｉｇｈ／Ｌｏｗの２値信号が入力される。

そして、過電流検出ポートＯＣの電圧がＨｉｇｈレベル（この例では、１Ｖ）になると、比較遮断回路１１５が、ドライバ回路６１の出力を停止させる。これにより、トランス２３が発振停止するので、スイッチング電源２０は出力停止状態となり、過電流は遮断される。

尚、過電流検出ポートＯＣの電圧がＨｉｇｈレベル（１Ｖ）になると、比較遮断回路１１５が、ドライバ回路６１の出力を停止させるのは、Ｈｉｇｈレベル時の電圧１Ｖに比べて、通常出力モード用の基準電圧Ｖｒ３がそれ以下の電圧である０．５Ｖに設定されているからである。

以上説明したように、実施形態３の電源システムＳは、通常出力モード用の過電流検出回路１００と、低出力モード用の過電流検出回路１３０を、トランス２３の一次側と二次側に分けて配置している。そのため、過電流検出用の基準電圧Ｖｒ３、Ｖｒ４を別個独立して設定することが可能になるので、基準電圧Ｖｒの切り換えレンジが狭くなるのを抑制できる。

また、実施形態３では、停止回路１３５の働きにより、通常出力モード時、低出力モード用の第二過電流検出回路１３０のコンパレータ４１は出力停止する。このようにしておけば、スイッチング電源２０を正常に動かすことが可能となる。というのも、例えば、通常出力モード中に、第二過電流検出回路１３０が過電流検出を行うと、スイッチング電源２０の出力電流Ｉｏが最大電流値「０．８Ａ」を超えていれば全て過電流と判定するので、出力電流Ｉｏが最大電流「４Ａ」未満であっても、トランス２３の発振を停止させてしまうケースがあるからである。

また、実施形態３では、制御ＩＣ１１０が、第一過電流検出回路１００の一部機能、具体的には、基準電圧Ｖｒ３の設定機能と、比較機能を負担している。そのため、制御ＩＣ１１０と第一電流検出抵抗１０１のわずか２部品で第一過電流検出回路１００を構成することが可能となっている。また、実施形態３では、第一過電流検出回路１００と第二過電流検出回路１３０で、過電流検出ポートＯＣを共通使用しているので、各回路１００、１３０についてそれぞれ専用にポートを設けるものに比べて、制御ＩＣ１１０のポート数を削減することが可能となる。

また、実施形態３では、トランス２３の一次電流が３．５Ａ未満（過電流でない場合）であれば、第一電流検出抵抗１０１の両端電圧は０．５Ｖ以下になる。そのため、第一電流検出抵抗１０１による電力消費を抑えることが可能となる。

尚、実施形態３の電源システムＳの回路構成は、上記点を除いて、実施形態１と同一であり、同じ部品は実施形態１と同一符号を付してある。また、通常出力モード時の基準電圧Ｖｒ３が本発明の「第一基準電圧」に対応し、低出力モード時の基準電圧Ｖｒ４が本発明の「第二基準電圧」に対応する。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

（１）実施形態１〜実施形態３では、電源システムＳを、プリンタに使用する例を挙げたが、電気機器であれば、適用可能であり、電源システムＳの用途はプリンタに限定されない。例えば、テレビやビデオなどの家電製品に広く使用できる。また、実施形態１〜実施形態８では、電子写真式のプリンタを例示したが、インクジェット式のプリンタへの適用も可能である。

（２）実施形態１〜実施形態３では、半導体スイッチング素子としてＦＥＴ（電界効果トランジスタ）を例示したが、バイポーラトランジスタを使用してもよい。

（３）実施形態２では、制御装置８０に出力ポートＰ２を設けて、モード制御信号Ｓｒ１とは別に、切換信号Ｓｒ３を出力することにより、コンパレータ４１の基準電圧Ｖｒを切り換える例を示した。切換信号Ｓｒ３は、モード制御信号Ｓｒ１と兼用する構成にしてもよく、必ずしも、出力ポートＰ２を設ける必要はない。すなわち、トランジスタ９３のベースを、抵抗Ｒ２１を介して、制御装置８０の出力ポートＰ１に接続し、モード制御信号Ｓｒ１を利用して、コンパレータ４１の基準電圧Ｖｒを切り換えようにしてもよい。このようにすれば、出力ポートの数を削減することが可能となる。

（４）実施形態１〜実施形態３では、トランス２３の発振を停止させることにより過電流を抑制したものを例示したが、スイッチング電源の出力電流Ｉｏを下げることで、過電流を抑制することも可能である。

１…プリンタ（本発明の「画像形成装置」の一例）
１０…電源装置
２０…スイッチング電源
２１…整流平滑回路
２３…トランス
２５…ＦＥＴ（本発明の「半導体スイッチング素子」の一例）
２７…整流平滑回路
２９…電圧検出回路
３５…過電流検出回路
３７…電流検出抵抗
４１…コンパレータ（本発明の「比較回路」の一例）
４３…基準電圧発生回路
５０…制御ＩＣ（本発明の「スイッチ制御部」の一例）
８０…制御装置
９０…過電流検出回路
９１…スイッチ回路
１００…第一過電流検出回路
１０１…第一電流検出抵抗
１３０…第二過電流検出回路
１３１…第二電流検出抵抗
１３３…基準電圧発生回路
１３５…停止回路

Claims (5)

1. 通常出力モードにおいて第一出力電圧を出力するスイッチング電源と、前記スイッチング電源を、前記通常出力モードと、出力電圧が第一出力電圧より低い第二出力電圧となる低出力モードと、に切り換える制御装置と、を備えた電源システムであって、
   前記スイッチング電源は、
   一次側の発振により二次側に電圧を誘起させるトランスと、
   前記トランスの一次コイルに接続された半導体スイッチング素子と、
   前記トランスの二次側に誘起された電圧を整流平滑化する整流平滑回路と、
   電流検出抵抗の両端電圧と基準電圧とを比較することにより、前記スイッチング電源の過電流を検出する過電流検出回路と、
   前記過電流検出回路にて前記過電流が検出されることを条件に、前記過電流が抑制されるように、前記半導体スイッチング素子を制御するスイッチ制御部と、を備え、
   前記過電流検出回路は、
   前記トランスの一次側に設けられた第一電流検出抵抗の両端電圧と、第一基準電圧とを比較することにより、前記通常出力モードにおいて前記スイッチング電源の過電流を検出する第一過電流検出回路と、
   前記トランスの二次側に設けられた第二電流検出抵抗の両端電圧と、第二基準電圧とを比較することにより、前記低出力モードにおいて前記スイッチング電源の過電流を検出する第二過電流検出回路と、を備え、
   前記第二過電流検出回路の過電流を検出する閾値は、前記第一過電流検出回路の過電流を検出する閾値より小さい電源システム。
2. 前記第二過電流検出回路は、
   前記第二電流検出抵抗と、
   前記第二基準電圧を発生する基準電圧発生回路と、
   前記基準電圧発生回路の発生する前記第二基準電圧と前記電流検出抵抗の両端電圧とを比較し、比較結果に基づいて過電流を検出する比較回路と、
   前記スイッチング電源の出力電圧が前記第一出力電圧である場合に、前記比較回路の出力を停止させる停止回路と、を備える請求項１に記載の電源システム。
3. 前記スイッチング制御部は、前記第一電流検出抵抗の両端電圧が入力される入力ポートを備え、前記入力ポートの電圧を内部に設定した前記第一基準電圧と比較することにより、前記通常出力モードにおいて前記スイッチング電源の過電流を検出する請求項２に記載の電源システム。
4. 前記スイッチング制御部の前記入力ポートには、
   前記第一電流検出抵抗の両端電圧と、
   前記第二過電流検出回路の検出結果に応じた２値信号が入力される構成となっている請求項１ないし請求項３のいずれか一項に記載の電源システム。
5. 請求項１ないし請求項４のいずれか一項に記載の電源システムと、
   前記電源システムのスイッチング電源から前記第一出力電圧にて電力供給され、印刷処理を実行する高電圧系部品と、
   前記電源システムのスイッチング電源から降圧回路を介して電力供給され、前記高電圧系部品を制御する第一低電圧系部品と、
   前記電源システムのスイッチング電源から前記降圧回路を介して電力供給され、印刷データを受信する通信処理を行う第二低電圧系部品とを備え、前記第二低電圧系部品が前記印刷データを受信すると、前記第一低電圧系部品が前記高電圧系部品を制御して受信した前記印刷データを印刷する印刷処理を実行する画像形成装置であって、
   前記通常出力モードでは、前記スイッチング電源から前記高電圧系部品に対して前記第一出力電圧にて電力が供給され、前記スイッチング電源から前記降圧回路を介して前記第一低電圧系部品及び前記第二低電圧系部品に対して電力が供給され、
   前記低出力モードでは、前記スイッチング電源から前記高圧系部品に対する電力供給は停止する一方、前記スイッチング電源から前記降圧回路を介して前記第一低電圧系部品及び前記第二低電圧系部品へは電力が供給される画像形成装置。

Images