JP6028653B2 - 電源システム、同電源システムを備えた画像形成装置 - Google Patents

Description

本発明は、電源システム、同電源システムを備えた画像形成装置、詳しくは、交流電圧のゼロクロス点を検出する技術に関する。

従来、交流電圧のゼロクロス点（ゼロクロスタイミング）を検出する技術として、例えば、特許文献１に記載されたものが知られている。その従来技術文献においては、フォトカプラを利用して交流電圧のゼロクロス点を検知する技術が開示されている。

特開２０１０−２３９７７４号公報

しかしながら、上記従来技術文献のように、フォトカプラを利用したゼロクロス点の検知方法では、好適にゼロクロス点を検知できるものの、フォトカプラのフォトダイオードによる消費電力量が無視できる程度に低くはなかった。そのため、ゼロクロス点の検知の信頼度を維持しつつ、より省電力化を可能にする技術が切望されていた。

本発明は、ゼロクロス点の検知の信頼度を維持しつつ、より省電力化を可能にする技術を提供するものである。

本明細書によって開示される電源システムは、第１電極および第２電極を有し、当該第１電極が交流電源の一端に接続される第１コンデンサと、第１電極および第２電極を有し、当該第１電極が前記交流電源の他端に接続される第２コンデンサと、前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第２電極との間に電気的に接続され、両コンデンサに印加される交流電圧を整流する整流回路と、前記整流回路の出力ラインに接続され、前記整流回路の出力に基づいて前記交流電源の交流出力のゼロクロス点に対応した検出信号を生成する信号生成回路と、前記整流回路の出力ラインに対して前記信号生成回路よりも下流側の位置で接続された蓄電部と、前記整流回路の出力ラインに設けられ、前記蓄電部から前記信号生成回路へ電流が逆流するのを規制する逆流規制素子と、前記整流回路の出力ラインから前記蓄電部に流れる電流を制限する電流制限素子と、前記整流回路の出力ラインに接続された制御部と、を備え、前記制御部は、前記検出信号に基づいて前記交流出力のゼロクロス点を検出する。尚、交流出力とは交流電圧や交流電流を意味する。また、「交流出力のゼロクロス点に対応した検出信号」とは、ゼロクロス点に対して一定の関係性を持った検出信号という意味である。

この構成では、第１コンデンサ、第２コンデンサの作用により、整流回路の出力電流は、小さい値に制限される。そのため、整流回路の出力電流を利用することで、フォトカプラを利用しなくても、ゼロクロス点を検出できる。よって、従来のフォトカプラを用いたゼロクロス検出に比べて、ゼロクロス点検知のため、フォトダイオードを駆動する必要がない分、消費電力を抑えることが可能となり、省電力化できる。また、整流回路の出力は交流電源の交流出力を整流しているので、整流回路の出力に基づいてゼロクロス点を検出することで、ゼロクロス点の検知の信頼度を維持することが出来る。加えて、電流制限素子の作用により、整流回路の出力電流を信号生成回路側に効率よく流すことが出来るので、スイッチング電源の起動後、早期にゼロクロス点を検出できる。

上記電源システムの実施態様として以下の構成が好ましい。
前記交流電源の交流電圧を整流平滑化し、所定の直流電圧を生成するスイッチング電源と、前記スイッチング電源が前記直流電圧を生成する出力状態と、前記スイッチング電源が出力を停止する停止状態とを切り換える切換回路と、を備え、前記蓄電部は、前記整流回路の出力電流又は前記スイッチング電源の出力電流により蓄電され、前記切換回路の電源となる。この構成では、スイッチング電源の停止中も、蓄電部を電源として、切換回路が動作できる。

前記電流制限素子は、抵抗である。この構成では、トランジスタやＦＥＴ等を使用して電流を制限する場合に比べ、コストメリットがある。

前記電流制限素子に対して並列接続され、前記蓄電部にチャージされた電荷を、前記電流制限素子を経由させずに放電させる放電部を備える。このようにすれば、蓄電部にチャージした電荷を効率よく放電できる。

前記放電部は、順方向ダイオードである。このようにすれば、整流回路から蓄電部に対して放電部を介して電流が流れ込むことを規制できる。

前記蓄電素子は、前記電流制限素子を経由しない専用の充電経路を備える。このようにすれば、蓄電部を短時間で充電することが出来る。

前記信号生成回路は、前記整流回路の出力に基づいてオンオフすることで前記交流電源の交流出力に対応した検出信号を生成するスイッチング素子を備える。このようにすれば、信号生成回路がシンプルな回路構成となる。

前記スイッチング素子の制御端子に対して、前記スイッチング素子をオンさせる電圧とは逆極性の電圧を印加することで、前記スイッチング素子をオフさせる逆電圧印加回路を備える。このようにすれば、スイッチング素子を確実にオフできる。そのため、ノイズに強く、ゼロクロス点の検出精度が向上する。

前記スイッチング素子は、エミッタを基準電位側に接続し、コレクタを前記整流回路の出力ラインに接続したトランジスタであり、前記逆電圧印加回路は、前記トランジスタのベースと前記整流回路の出力ライン間に設けられたコンデンサと、前記整流回路の出力ラインと前記基準電位との間に接続された第一放電抵抗と、前記トランジスタのエミッタとベースとの間に接続された第二放電抵抗とを備える。このようにすれば、コンデンサの放電により、第一放電抵抗、第二放電抵抗の経路で放電電流が流れるため、ベースの電圧が負になり、トランジスタをオフできる。

尚、本明細書によって開示される電源システムは、画像を形成する画像形成部を備えた画像形成装置に適用することが可能である。

本発明によれば、ゼロクロス点の検知の信頼度を維持しつつ、より省電力化を可能にする技術を提供することが出来る。

実施形態１における複合機の電気的構成を示すブロック図 電源装置の回路図（スイッチング電源側を示す） 電源装置の回路図（小容量電源回路、信号生成回路、電気二重層コンデンサ、制御装置等を示す） 交流電源の交流電圧と信号生成回路のパルス信号との関係を示す図 電源投入後のパルス信号の出力タイミングを示す図 コンデンサの放電経路を示す図 電源装置の他の実施形態を示す回路図

＜実施形態１＞
本発明の実施形態１を図１ないし図６によって説明する。
１．複合機の説明
図１は複合機（「画像形成装置」の一例）１の電気的構成を示すブロック図である。複合機１は、印刷部２と、情報端末装置７に対して通信可能に接続されたデータ通信部３と、ＦＡＸ機器８に対して通信可能に接続されたＦＡＸ通信部４と、画像メモリ５と、表示部６と、電源システムＳとを備えている。電源システムＳは、電源装置１０と制御装置１００とから構成されている。電源装置１０は複合機１の電源となるものであり、印刷部２、データ通信部３、ＦＡＸ通信部４、画像メモリ５、表示部６及び制御装置１００に対して電力を供給する。尚、印刷部２が画像形成部の一例である。

印刷部２は、感光ドラム２ａ、感光ドラム２ａの表面を帯電させる帯電プロセスを実行する帯電器２ｂ、感光ドラム２ａの表面に静電潜像を形成する露光プロセスを実行する露光装置２ｃ、感光ドラム２ａの表面に形成された静電潜像に現像剤を付着させて現像剤像を形成する現像プロセスを実行する現像器２ｄ、記録媒体に現像剤像を転写する転写プロセスを実行する転写器２ｅ、記録媒体上に転写された現像剤像を定着させる定着プロセスを実行する定着器２ｆ等から構成されている。

印刷部２は帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスを実行して、記録媒体上に印刷データやＦＡＸデータを印刷する印刷処理を実行するものである。データ通信部３はＰＣ等の情報端末装置７との間でデータ通信を行うものであり、情報端末装置７から印刷指示や印刷データを受信する機能を担う。ＦＡＸ通信部４は、ＦＡＸ機器８との間でＦＡＸ通信を行うものであり、ＦＡＸ機器８からＦＡＸデータを受信する機能を担う。画像メモリ５は、情報端末装置７やＦＡＸ機器８から受信した印刷データやＦＡＸデータを一時記憶するものである。

上記複合機１は、データ通信部３が情報端末装置７から印刷指示を受けて印刷データを受信した場合と、ＦＡＸ通信部４がＦＡＸ機器８からＦＡＸデータを受信した場合、制御装置１００が、印刷部２に帯電プロセス、露光プロセス、現像プロセス、転写プロセス、定着プロセスからなる印刷処理を実行させることで、記録媒体に印刷データやＦＡＸデータを印刷させる。尚、印刷部２の動作電圧は２４Ｖであるのに対して、データ通信部３、ＦＡＸ通信部４、画像メモリ５、表示部６及び制御装置１００の動作電圧は３．３Ｖである。

２．電源システムの回路説明
図２、図３を参照して電源システムＳの構成について説明する。電源装置１０はスイッチング電源２０と、小容量電源回路４０と、蓄電部としての電気二重層コンデンサＣ６と、信号生成回路６０と、逆流規制用のダイオードＤ８等を備える。

図２は、電源システムＳのうち、電源装置１０のスイッチング電源２０側の構成を示す回路図である。スイッチング電源２０は、整流平滑回路２１と、トランス２３と、ＦＥＴ（電界効果トランジスタ）２５と、整流平滑回路２７と、電圧検出回路２９と、ＦＥＴ２５をスイッチング制御する制御ＩＣ３０とを備え、交流電源１５からの交流電圧を所定の直流電圧に変換して出力する機能を果たす。

整流平滑回路２１は、いわゆるコンデンサインプット型であり、交流電源１５の交流電圧を整流するブリッジダイオードＤ１と、整流後の電圧を平滑化するコンデンサＣ１とから構成されている。そして、整流平滑回路２１の出力側にはトランス２３が設けられていて、交流電圧を整流平滑化した入力電圧Ｖｉｎが、トランス２３の一次コイルＮ１に印加される構成となっている。

ＦＥＴ２５はＮチャンネルのＭＯＳＦＥＴであり、ドレインＤを一次コイルＮ１に接続すると共に、ソースＳを一次側の基準電位に接続している。そして、ＦＥＴ２５は、制御ＩＣ３０の出力ポートＯＵＴからゲートＧにオンオフ信号（ＰＷＭ信号）が与えられることにより、一定周期でオンオフ動作する。これにより、トランス２３の一次側が発振して、トランス２３の二次コイルＮ２に電圧を誘起させる構成となっている。

また、トランス２３の一次側には電圧発生回路３１が設けられている。電圧発生回路３１は、トランス２３の一次側に設けられた補助コイルＮ３に誘起される電圧を、ダイオードＤ２とコンデンサＣ２により整流平滑化するものである。この電圧発生回路３１は制御ＩＣ３０の電源（概ね２０Ｖ）となる。

整流平滑回路２７はトランス２３の二次側に設けられていて、ダイオードＤ３とコンデンサＣ３とからなる。整流平滑回路２７はトランス２３の二次コイルＮ２に誘起された電圧を整流平滑化する。これにより、スイッチング電源２０は、出力ラインＬｏ１を通じてＤＣ２４Ｖの電圧を出力する。

そして、出力ラインＬｏ１は、図２に示すように分岐点Ｊ１にて３分岐していて、分岐した各ラインにはそれぞれＤＣ−ＤＣコンバータ３５、３７が設けられている。ＤＣ−ＤＣコンバータ３５は、スイッチング電源２０の出力電圧２４Ｖを５Ｖに降圧して出力ラインＬｏ２より出力する。また、ＤＣ−ＤＣコンバータ３７は、スイッチング電源２０の出力電圧２４Ｖを３．３Ｖに降圧して出力ラインＬｏ３より出力する。このように、本スイッチング電源２０は、２４Ｖ／５Ｖ／３．３Ｖの３出力となっている。

また、整流平滑回路２７と出力ラインの分岐点Ｊ１の間には、電圧検出回路２９が設けられている。電圧検出回路２９は、スイッチング電源２０の出力電圧Ｖｏ１（ＤＣ２４Ｖ）のレベルを検出するものであり、一対の検出抵抗Ｒ１、Ｒ２と、シャントレギュレータＲｅと、シャントレギュレータＲｅと直列接続された発光ダイオードＬＥＤ１と、から構成されている。

検出抵抗Ｒ１、Ｒ２は、出力ラインＬｏ１と二次側の基準電位ＧＮＤの間に設けられていて、出力電圧Ｖｏ１を抵抗比により分圧した分圧電圧Ｖｇを検出するものである。シャントレギュレータＲｅは、シャントレギュレータＲｅ内の基準電圧と分圧電圧Ｖｇとのレベル差に応じた電流を流す。これにより、発光ダイオードＬＥＤ１に電流が流れ、発光ダイオードＬＥＤ１は基準電圧と分圧電圧Ｖｇとのレベル差に応じた光量の光信号を出力する。

そして、発光ダイオードＬＥＤ１は、制御ＩＣ３０のフィードバックポートＦＢに接続されたフォトトランジスタＰＴ１と共に、フォトカプラを構成している。そのため、発光ダイオードＬＥＤ１の光信号はフォトトランジスタＰＴ１にて電気信号に戻される。これにて、シャントレギュレータＲｅの基準電圧に対する分圧電圧Ｖｇのレベル差を示す信号（以下、フィードバック信号）が、制御ＩＣ３０のフィードバックポートＦＢに入力（フィードバック）される構成となっている。

図２にて示すように、制御ＩＣ３０は、電圧発生回路３１に接続される電源ポートＶＣＣと、抵抗を介して電源ラインに接続される高電圧入力ポートＶＨと、フィードバック信号が入力されるフィードバックポートＦＢと、オンオフ信号（ＰＷＭ信号）を出力する出力ポートＯＵＴと、モード切換信号Ｓｒ（図３参照）が入力されるＥＮポートを備える。

制御ＩＣ３０は、電源投入後、ＦＥＴ２５のスイッチング制御（オンオフ制御）を実行開始してスイッチング電源２０を出力状態に制御する。そして、制御ＩＣ３０はＰＷＭコンパレータ（図略）と三角波を発振する発振回路（図略）を備えており、フィードバックポートＦＢにフィードバック信号が入力されると、フィードバック信号に応じたＰＷＭ信号を生成し、出力ポートＯＵＴを通じてＦＥＴ２５のゲートＧに出力する。これにより、スイッチング電源２０の出力電圧（ＤＣ２４Ｖ）が目標電圧になるように制御される。加えて、制御ＩＣ３０は、次に説明する制御装置１００から出力されるモード切換信号Ｓｒに応答してＦＥＴ２５のスイッチング制御（オンオフ制御）を停止、再開する機能を担う。また、以下の説明において、交流電源１５に接続される一対の電源ラインのうち、非接地側の電源ラインをライブＬＶ側とし、接地側の電源ラインをニュートラルＮＴ側とする。

図３は、電源システムＳのうち、電源装置１０のスイッチング電源２０を除くそれ以外、すなわち小容量電源回路４０、信号生成回路６０、蓄電部としての電気二重層コンデンサＣ６、逆流規制用のダイオードＤ８等と、それら電源装置１０を構成する回路に制御装置１００を加えた回路図である。尚、制御装置１００が本発明の「制御部」の一例である。また、図３に示す符号「ＳＷ」は、ユーザが動作モードの切り換えを指示するためのパネルスイッチである。

制御装置１００はメインブロックＢ１と、モード制御ブロックＢ２とを備える。これら各ブロックＢ１〜Ｂ２は１つ以上のＣＰＵ、ＡＳＩＣ等のハード回路、又はＣＰＵとハード回路の組み合わせのいずれかにより構成することが出来る。また、この例では、各ブロックＢ１、Ｂ２ともメモリ１０５、８５を内蔵している。

メインブロックＢ１の電源ポートＰ１は、ＤＣ−ＤＣコンバータ３７の出力ラインＬｏ３（図２参照）に接続されており、ＤＣ−ＤＣコンバータ３７を介してスイッチング電源２０から電力供給される。このメインブロックＢ１は、印刷部２を含む複合機１の全体を制御して、ＦＡＸデータや印刷データを印刷する印刷処理を実行する機能を果たす。

モード制御ブロックＢ２は、パネルスイッチＳＷの操作に応答して、スイッチング電源２０の動作モードを出力モード（本発明の「出力状態」の一例）と省電力モード（本発明の「出力停止状態」の一例）との間で切り換える機能を果たす。具体的に説明すると、この実施形態では、動作モードの切り換えを指示するためのパネルスイッチＳＷが表示部６に設けられている。パネルスイッチＳＷは、一端側を電源ラインＬ３に接続し、他端側はモード制御ブロックＢ２に設けられた入力ポートＰ４に接続されている。また、他端側は、抵抗を介して基準電位ＧＮＤに接続されている。そのため、ユーザがパネルスイッチＳＷ２を操作すると、入力ポートＰ４の電圧がロウレベルからハイレベルに切り換わる。一方、モード制御ブロックＢ２には、制御ポートＰ３が設けられている。制御ポートＰ３は、コンデンサが並列接続された抵抗を介してトランジスタＱ１のベースに接続されている。トランジスタＱ１は、発光ダイオードＬＥＤ２と共に、スイッチング電源２０の動作モードを切り換える切換回路９０を構成する。

トランジスタＱ１は、エミッタを基準電位ＧＮＤに接続すると共に、コレクタを発光ダイオードＬＥＤ２のカソードに接続している。発光ダイオードＬＥＤ２は、電源ラインＬ３にアノードを接続している。そして、この発光ダイオードＬＥＤ２は、フォトトランジスタＰＴ２（図２参照）と共にフォトカプラを構成している。また、トランジスタＱ１のベースとエミッタ間には抵抗が接続されている。

そして、ユーザがパネルスイッチＳＷを操作すると、モード制御ブロックＢ２が入力ポートＰ４の電圧の切り換わりに応答して、制御ポートＰ３からモード切換信号Ｓｒを出力する。モード切換信号Ｓｒが出力されると、トランジスタＱ１がオンして発光ダイオードＬＥＤ２が点灯し、光信号が出力される。そして、発光ダイオードＬＥＤ２の光信号（モード切換信号Ｓｒ）は、フォトトランジスタＰＴ２にて電気信号に戻され、制御ＩＣ３０のＥＮポートに対して入力される。そして、モード切換信号Ｓｒの入力に応答して、制御ＩＣ３０がＦＥＴ２５のスイッチング制御（オンオフ制御）を停止、再開することで、スイッチング電源２０の動作モードが、出力モードと省電力モードとの間で切り換わるようになっている。

出力モードとは、制御ＩＣ３０がスイッチング制御を実行することにより、スイッチング電源２０を出力状態にするモードである。出力モード中は、複合機１が印刷指示に応答して即座に印刷処理を実行できる状態、あるいは印刷処理を実行している状態にあるモードである。尚、この電源システムＳでは、電源投入時（交流電源１５に対して電源プラグを投入した直後）は、制御ＩＣ３０がスイッチング制御を開始して、スイッチング電源２０を出力モードに移行させる構成となっている。また、省電力モードは、制御ＩＣ３０によるスイッチング制御を停止してスイッチング電源２０の出力を停止させるモードである。この省電力モード中、制御装置１００のうち、メインブロックＢ１は、スイッチング電源２０からの電力供給を断たれて停止状態となる。一方、モード制御ブロックＢ２については、次に説明する小容量電源回路４０から電力供給を受けて動作状態となる。

小容量電源回路４０は、交流電源１５に対してスイッチング電源２０と並列に接続されており、スイッチング電源２０が停止する省電力モード時に、制御装置１００のモード制御ブロックＢ２に電力を供給する機能を果たす。具体的に説明すると、小容量電源回路４０は、図３に示すように、第１コンデンサＣ４、第２コンデンサＣ５と、ブリッジ型の整流回路５１より構成されている。

第１コンデンサＣ４は、第１電極Ｃ４ｐ１および第２電極Ｃ４ｐ２を有し、第１電極Ｃ４ｐ１が交流電源１５のライブＬＶ側に接続され、第２電極Ｃ４ｐ２が整流回路５１に接続される。また、第２コンデンサＣ５は、第１電極Ｃ５ｐ１および第２電極Ｃ５ｐ２を有し、第１電極Ｃ５ｐ１が交流電源１５のニュートラルＮＴ側に接続され、第２電極Ｃ５ｐ２が整流回路５１に接続される。

これら第１コンデンサＣ４、第２コンデンサＣ５は、交流的な抵抗であるインピーダンスが大きく、小容量電源回路４０を小容量化する機能、具体的には次に説明する整流回路５１の出力電流Ｉａを概ね数十〜数百μＡ程度に制限する機能を果たす。尚、第１コンデンサＣ４、第２コンデンサＣ５の容量は、一例として、３３００ｐＦ（ピコファラッド）である。

整流回路５１は、第１コンデンサＣ４の第２電極Ｃ４ｐ２と第２コンデンサＣ５の第２電極Ｃ５ｐ２との間に電気的に接続され、両コンデンサＣ４、Ｃ５に印加される交流電圧Ｖａｃを整流する。整流回路５１は、例えば、４個のダイオードＤ４，Ｄ５，Ｄ６，Ｄ７からなるブリッジ回路によって構成される。ダイオードＤ４およびダイオードＤ５のカソードは第１接続点Ｎｄ１において接続され、ダイオードＤ４のアノードは第１コンデンサＣ４の第２電極Ｃ４ｐ２に接続され、ダイオードＤ５のアノードは第２コンデンサＣ５の第２電極Ｃ５ｐ２に接続される。

また、ダイオードＤ６およびダイオードＤ７のアノードは第２接続点Ｎｄ２において接続され、ダイオードＤ６のカソードは第１コンデンサＣ４の第２電極Ｃ４ｐ２に接続され、ダイオードＤ７のカソードは第２コンデンサＣ５の第２電極Ｃ５ｐ２に接続される。

整流回路５１の出力ラインＬ１は、モード制御ブロックＢ２の電源ポートＰ２に接続されている。これにより、スイッチング電源２０が出力停止状態となる省電力モード中は、小容量電源回路４０からモード制御ブロックＢ２に対して電力が供給される。

また、整流回路５１の出力ラインＬ１には、上流側から順に信号生成回路６０、蓄電部としての電気二重層コンデンサＣ６が接続されている。尚、本実施形態において、上流側及び下流側は、電流の流れ方向の上流側、下流側を示す。すなわち上流側とは電源側（図３では左側）を意味し、下流側とは負荷側（図３では右側）を意味する。

電気二重層コンデンサＣ６は、順方向ダイオードＤ１０を介して整流回路５１の出力ラインＬ１に接続されている。順方向ダイオードＤ１０は、アノードをコンデンサＣ６に接続し、カソードを出力ラインＬ１側に接続しており、電気二重層コンデンサＣ６の放電経路を構成する。尚、順方向とは、コンデンサＣ６から負荷側に向かう方向を指す。

電気二重層コンデンサＣ６は、スイッチング電源２０が出力停止状態となる省電力モード時に、順方向ダイオードＤ１０を介して放電電流を流すことで、切換回路９０の発光ダイオードＬＥＤ２を駆動する電源として機能すると共に、交流電源１５の遮断時に、モード制御ブロックＢ２に設けられたＲＴＣ回路（現在時刻を計時する回路であり、ＦＡＸ受信時刻の検出に用いられる）８０に電力を供給するためのバックアップ電源用として機能する。尚、ＲＴＣとは、「real-time clock」の略語である。

また、電気二重層コンデンサＣ６の一端側（＋側）には、スイッチング電源２０の５Ｖ系の出力ラインＬｏ２と、整流回路５１の出力ラインＬ１が共通接続されている。５Ｖ系の出力ラインＬｏ２は、順方向ダイオードＤ９を介して電気二重層コンデンサＣ６に接続され、整流回路５１の出力ラインＬ１は、電流制限素子である抵抗Ｒ６を介して電気二重層コンデンサＣ６に接続されている。これら２つのラインは、それぞれ充電経路を構成していて、スイッチング電源２０の起動中は、主にスイッチング電源２０の出力ラインＬｏ２を通じて、電気二重層コンデンサＣ６を充電する構成となっている。

また、抵抗Ｒ６は一例として１００ＫΩ程度の高抵抗であり、整流回路５１側の充電経路は、スイッチング電源２０側の充電経路に比べて小さな充電電流しか流れないようになっている。このような構成としている理由は、整流回路５１側の充電経路は、スイッチング電源２０の停止中に、電気二重層コンデンサＣ６の自己放電に伴う充電量の減少分を補うことを目的としているからである。また、抵抗Ｒ６を高抵抗にして、整流回路５１側の充電経路に電流が流れ難くしておくことで、次に説明する信号生成回路６０の応答性（電源投入時の応答性）を高めることが可能となる。

信号生成回路６０は、交流電源１５の交流電圧Ｖａｃに対応したパルス信号Ｓｐを出力する回路であり、抵抗Ｒ３と、トランジスタＱ２と、抵抗Ｒ４と、ツェナーダイオードＺＤと、逆電圧印加回路７０とを含む。

トランジスタＱ２は、ＮＰＮトランジスタであり、エミッタを基準電位ＧＮＤに接続している。また、抵抗Ｒ４を介して、出力ラインＬ１にコレクタを接続している。そして、ベースを、ツェナーダイオードＺＤと抵抗Ｒ３との接続点に接続している。抵抗Ｒ３は、一端をトランジスタＱ２のベースに接続し、他端をトランジスタＱ２のエミッタに接続している。

また、ツェナーダイオードＺＤは、アノードをトランジスタＱ２のベースに接続し、カソードを出力ラインＬ１に接続している。ツェナーダイオードＺＤは、整流回路５１の出力ラインＬ１の電圧を所定値（この例では、約５Ｖ）以下に制限する機能を果たす。

トランジスタＱ２のベースには、整流回路５１から出力され信号生成回路６０へ分岐する電流Ｉｂの一部が、ツェナーダイオードＺＤ１やコンデンサＣ７を介して電流が流れる。
そして、トランジスタＱ２は、図４に示すように、電流Ｉｂが基準値Ｘより高い期間（図４中の期間Ｋ１）は、ベース−エミッタ間の電圧が閾値電圧を上回り、かつベースに流れる電流が所定の閾値以上となってオン状態となる。基準値Ｘより低い期間（図４中の期間Ｋ２）は、ベースに流れる電流が所定の閾値未満となってオフ状態となる。そして、整流回路５１は交流電源１５の出力を整流したものであるから、信号生成回路６０の出力、すなわちトランジスタＱ２の出力（コレクタの電位）は、交流電源１５の交流電圧Ｖａｃに対応したパルス信号Ｓｐとなる。この例では、交流電圧Ｖａｃと同じ周期のパルス信号であり、かつ交流電圧Ｖａｃに対して位相のずれた信号となる。尚、トランジスタＱ２が、本発明の「スイッチング素子」の一例であり、パルス信号Ｓｐが「検出信号」の一例である。

そして、信号生成回路６０の出力ライン（トランジスタＱ２のコレクタから引き出された出力ライン）は、制御装置１００のモード制御ブロックＢ２の入力ポートＰ５に接続されていて、信号生成回路６０から出力されるパルス信号Ｓｐは、モード制御ブロックＢ２に対して入力される構成となっている。そのため、入力されるパルス信号Ｓｐを制御装置１００のメインブロックＢ１又はモード制御ブロックＢ２にてデータ処理することにより、交流電源１５の交流電圧Ｖａｃのゼロクロス点ＺＰを検出することが出来る。

具体的に説明すると、図４に示すように、交流電源１５の交流電圧Ｖａｃに対し、信号生成回路６０に流れる電流Ｉｂの位相は約９０°進む。そのため、交流電圧Ｖａｃのゼロクロス点ＺＰは、パルス信号Ｓｐの出力がない期間（ロウレベルの期間）Ｋ１の中心か、パルス信号Ｓｐが出力されている期間（ハイレベルの期間）Ｋ２の中心に一致する。従って、入力されるパルス信号Ｓｐから、信号出力がない期間Ｋ１の中心と、信号出力がある期間Ｋ２の中心を検出することで、交流電源１５の交流電圧Ｖａｃのゼロクロス点ＺＰを検出できる。

例えば、図４に示すゼロクロス点ＺＰ１であれば、下記の式１より求めることが出来る。
ｔ４＝ｔ３＋（Ｋ１／２）・・・・・・・・・・・・式１
時刻ｔ４はゼロクロス点ＺＰ１の発生時刻、時刻ｔ３はパルス信号Ｓｐの立ち下がり時刻である。

また、図４に示すゼロクロス点ＺＰ２であれば、下記の式２より求めることが出来る。
ｔ６＝ｔ５＋（Ｋ２／２）・・・・・・・・・・・・式２
時刻ｔ６はゼロクロス点ＺＰ２の発生時刻、時刻ｔ５はパルス信号Ｓｐの立ち上がり時刻である。

尚、信号生成回路６０の出力するパルス信号Ｓｐを利用して交流電源１５のゼロクロス点ＺＰを検出する理由は、制御装置１００が、ゼロクロス点ＺＰの検出を利用して印刷部２を制御するからである。具体的には、制御装置１００が、交流電源１５のゼロクロス点ＺＰを基準として、定着器２ｆを構成するヒータ２ｈに対する通電量の制御（点弧角制御や波数制御）を行うからである。また、図４に示す信号Ｓｚｃは、ゼロクロス点ＺＰの検出結果より、制御装置１００にて、生成されるゼロクロス信号である。ゼロクロス信号Ｓｚｃは、上記したヒータ２ｈの通電量の制御を行う場合に、ゼロクロス点ＺＰのタイミング検出用に使用される他、ゼロクロス信号Ｓｚｃの有無により、交流電源１５に電源プラグＹが投入されているかどうかを検出することも可能である。

また、整流回路５１の出力ラインＬ１であって、信号生成回路６０と電気二重層コンデンサＣ６の間には、逆流規制用のダイオードＤ８が設けられている。ダイオードＤ８は、アノードを信号生成回路６０側、カソードを電気二重層コンデンサＣ６側に接続しており、交流電源１５から電源プラグＹを抜いた時に、電気二重層コンデンサＣ６側から信号生成回路６０側に電流が逆流するのを規制する機能を果たしている。尚、ダイオードＤ８は、本発明の「逆流規制素子」の一例である。

ところで、交流電源１５に電源プラグＹを投入すると、スイッチング電源２０は起動して出力状態となり、小容量電源回路４０も出力状態となる。電源プラグＹの投入時に電気二重層コンデンサＣ６が未充電の状態の場合には、スイッチング電源２０側の出力ラインＬｏ２や、整流回路５１の出力ラインＬ１を通じて電気二重層コンデンサＣ６に充電電流が流れる。

仮に、整流回路５１の出力電流Ｉａが、充電電流として電気二重層コンデンサＣ６に全て流れると、充電し終わるまでの間は、信号生成回路６０側に電流が流れず、トランジスタＱ２がオフし続ける状態となる。そのため、電気二重層コンデンサＣ６の充電が完了するまでの期間、交流電源１５のゼロクロス点ＺＰを検出することが実質的に不可能な状態になる。

この点に関し、本実施形態の電源システムＳでは、整流回路５１側の充電経路Ｌ２に対して、一例として１００ＫΩ程度の高抵抗Ｒ６を設けている。尚、Ｒ３の抵抗値は一例として４７０ＫΩ、Ｒ４の抵抗値は一例として４．７ＭΩ、抵抗Ｒ５の抵抗値は一例として２２ＭΩである。

高抵抗Ｒ６を設けることで、整流回路５１から電気二重層コンデンサＣ６に流れる電流（充電電流）が制限される。そのため、整流回路５１から信号生成回路６０側に電流が流れ易くなることで、トランジスタＱ２をオンオフできるに足る電流を信号生成回路６０に早期に流すことが可能となる。

より詳しく説明すると、下記の式３、式４を満たすように、抵抗Ｒ６の抵抗値が決められている。
Ｉａ−（Ｉｃ＋Ｉｄ）＝Ｉｂ・・・・・・・式３
Ｉｂ≧Ｉｍｉｎ・・・・・・・・・・・・・・・・式４
「Ｉａ」は整流回路５１の出力電流、「Ｉｂ」は整流回路５１から出力され信号生成回路６０へ分岐（逆電圧印加回路７０への分岐分も含む）する電流、「Ｉｃ」は整流回路５１から出力され電気二重層コンデンサＣ６へ分岐する電流、「Ｉｄ」は整流回路５１から制御装置１００へ分岐する電流である。また、「Ｉｍｉｎ」は、信号生成回路６０を正常動作させるのに必要な最低電流値（Ｉｂの最低電流値）であり、一例として、２μＡ程度である。

以上のことから、電源プラグＹの投入に伴ってスイッチング電源２０が起動すると、その後、電気二重層コンデンサＣ６が未充電であるか否かに関係なく、整流回路５１から信号生成回路６０に対して最低電流値Ｉｍｉｎ以上の電流Ｉｂが流れる。そのため、電源プラグＹの投入直後から、信号生成回路６０が正常動作し、交流電源１５の交流電圧Ｖａｃに対応したパルス信号Ｓｐを出力するため、電源プラグＹの投入直後（図５の例では、０．１ｓ程度）から、交流電源１５のゼロクロス点ＺＰを検出することが可能となる。

また、本実施形態の電源システムＳでは、信号生成回路６０に対して逆電圧印加回路７０を設けている。逆電圧印加回路７０はコンデンサＣ７と、第一放電抵抗Ｒ５と、第二放電抵抗Ｒ３とを含む。コンデンサＣ７は、トランジスタＱ２のベースと整流回路５１の出力ラインＬ１の間に設けられている。第一放電抵抗Ｒ５は、整流回路５１の出力ラインＬ１と基準電位ＧＮＤとの間に接続されている。また、第二放電抵抗Ｒ３は、トランジスタＱ２のエミッタとベースとの間に接続されている。

コンデンサＣ７は整流回路５１から分岐する電流Ｉｂ１により充電され、電流Ｉｂ１が流れなくなると放電する。コンデンサＣ７の放電電流は、図６にて一点鎖線で示すように、第一放電抵抗Ｒ５、第二放電抵抗Ｒ３の経路で流れる。そのため、図４に示すように、トランジスタＱ２のオフ期間は、コンデンサＣ７の放電電流の作用によりベース（制御端子）の電圧が負になる。そのため、トランジスタＱ２がノイズにより誤動作することがなく、オンオフが安定する（オフ期間中、ノイズの影響でオンすることがない）。従って、パルス信号Ｓｐとしてパルスの安定した信号が検出できることから、ゼロクロス点ＺＰの検出精度を高めることが可能となる。尚、図４にてハッチングで示す期間は、コンデンサＣ７の放電サイクルを示しており、同期間中、トランジスタＱ２のベースは負の電圧となる。

３．効果説明
小容量電源回路４０を構成する整流回路５１の出力電流（整流電流）は、第１コンデンサＣ４、第２コンデンサＣ５の作用により、スイッチング電源２０を構成する整流平滑回路２１のブリッジダイオードＤ１の出力電流（整流電流）と比べて、はるかに小さい。そのため、小容量電源回路４０を構成する整流回路５１の出力電流を利用してゼロクロス検出を行うことによって、フォトカプラを利用しなくても、ゼロクロス点ＺＰを検出できる。よって、従来のフォトカプラを用いたゼロクロス検出に比べて、ゼロクロス点検知のため、フォトダイオードを駆動する必要がない分、消費電力を抑えることが可能となり、省電力化できる。また、整流回路５１の出力は、交流電源１５の交流出力を整流しているので、整流回路５１の出力に基づいてゼロクロス点ＺＰを検出することで、ゼロクロス点ＺＰの検知の信頼度を維持することが出来る。

また、本実施形態の電源システムＳでは、整流回路５１側の充電経路Ｌ２に対して高抵抗Ｒ６を設けている。そのため、電源投入直後から、信号生成回路６０に対して最低電流値Ｉｍｉｎ以上の電流Ｉｂが流れる。したがって、電源投入直後から交流電源１５のゼロクロス点ＺＰを検出できる。

また、高抵抗Ｒ６は、それ以外の電流制限素子（例えば、トランジスタやＦＥＴ）にて代用することが可能である。しかし、トランジスタやＦＥＴを使用した場合は、充電経路Ｌ２を開閉することにより、電流の流れ易さを変える構成になるので、回路が複雑化し、部品自体のコストも高くなる。その点、抵抗であれば、制御を行う必要がないので回路の構成を簡素化することが可能であり、またコスト面でも有利である。

また、本実施形態の電源システムＳでは、蓄電部である電気二重層コンデンサＣ６に対する充電経路を２経路設けている。すなわち、電流制限素子である抵抗Ｒ６を経由する充電経路（整流回路５１側の経路）に加えて、電流制限素子である抵抗Ｒ６を経由しない専用の充電経路（スイッチング電源２０側の経路Ｌｏ２）を設けている。そのため、充電経路が抵抗Ｒ６を経由する１経路だけしか設けられていない場合に比べて、電気二重層コンデンサＣ６を短時間で充電できるというメリットがある。

また、本実施形態の電源システムＳでは、電気二重層コンデンサＣ６にチャージした電荷を、抵抗Ｒ６を経由させずに放電させる放電部を設けている。そのため、電気二重層コンデンサＣ６にチャージした電荷を発光ダイオードＬＥＤ２等に効率よく放電できる。加えて、放電部を順方向ダイオードＤ１０により構成している。そのため、整流回路５１の出力ラインＬ１から電気二重層コンデンサＣ６に対して電流が流れ込むことを規制できる。

また特に、複合機１のようにＦＡＸ機能を備えたものは、ＦＡＸデータを印刷する時に受信時刻を記す必要があることから、現在時刻を計時するＲＴＣ回路８０を持つことが好ましい。しかしながら、ＲＴＣ回路８０を内蔵した機器は、電源が断たれた状態でもＲＴＣ回路８０を動作させる必要があることから、蓄電部（この例では、電気二重層コンデンサＣ６）が大容量化する。そのため、電源投入後、蓄電部に対する充電に時間がかかり、信号生成回路６０がその間、実質的に機能せず、交流電源１５のゼロクロス点ＺＰを検出することが出来る状態になるまでに時間がかかるという問題がある。このような複合機１に対して、本発明に係る電源システムＳを適用すれば、従来の電源システムを搭載する場合に比べて、電源投入直後、交流電源１５のゼロクロス点ＺＰが検出できるようになるまでの時間を大幅に短縮することが可能となり、非常に効果的である。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

（１）本実施形態では、電源システムＳを、複合機１に使用する例を挙げたが、電気機器であれば、適用可能であり、電源システムＳの用途は複合機１に限定されない。例えば、テレビやビデオなどの家電製品に広く使用できる。また、印刷部の一例として、電子写真式の構成を例示したが、インクジェット式でもよい。

（２）本実施形態では、信号生成回路６０に対して逆電圧印加回路７０を設けた例を示した。逆電圧印加回路７０は必ずしも必要ではなく、図７に示すように、コンデンサＣ７や第一放電抵抗Ｒ５は廃止してもよい。逆電圧印加回路７０を廃止した場合、ノイズの影響を受けやすくなるが、信号生成回路６０の構成を簡素化できるというメリットがある。また、本実施形態では、信号生成回路６０の抵抗Ｒ４を、ダイオードＤ８のアノード側に接続する例を示したが、ダイオードＤ８のカソード側に接続してもよい。

（３）本実施形態では、蓄電部の一例として、電気二重層コンデンサＣ６を例示したが、蓄電することができるものであればよく、二次電池等を使用することも可能である。また、電解コンデンサを使用してもよい。

１...複合機
１０...電源装置
２０...スイッチング電源
４０...小容量電源回路
５１...整流回路
６０...信号生成回路
７０...逆電圧印加回路
９０...切換回路
１００...制御装置
Ｂ１...メインブロック
Ｂ２...モード制御ブロック
Ｃ４...第１コンデンサ
Ｃ５...第２コンデンサ
Ｃ６...電気二重層コンデンサ（本発明の「蓄電部」の一例）
Ｄ８...ダイオード（本発明の「逆流規制素子」の一例）
Ｒ６...抵抗（本発明の「電流制限素子」の一例）
Ｑ２...トランジスタ（本発明の「スイッチング素子」の一例）
ＬＥＤ２...発光ダイオード
Ｓ...電源システム

Claims (8)

1. 第１電極および第２電極を有し、当該第１電極が交流電源の一端に接続される第１コンデンサと、
   第１電極および第２電極を有し、当該第１電極が前記交流電源の他端に接続される第２コンデンサと、
   前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第２電極との間に電気的に接続され、両コンデンサに印加される交流電圧を整流する整流回路と、
   前記整流回路の出力ラインに接続され、前記整流回路の出力に基づいて前記交流電源の交流出力のゼロクロス点に対応した検出信号を生成する信号生成回路と、
   前記整流回路の出力ラインに対して前記信号生成回路よりも下流側の位置で接続された蓄電部と、
   前記整流回路の出力ラインに設けられ、前記蓄電部から前記信号生成回路へ電流が逆流するのを規制する逆流規制素子と、
   前記整流回路の出力ラインから前記蓄電部に流れる電流を制限する電流制限素子と、
   前記整流回路の出力ラインに接続された制御部と、
   前記交流電源の交流電圧を整流平滑化し、所定の直流電圧を生成するスイッチング電源と、
   前記スイッチング電源が前記直流電圧を生成する出力状態と、前記スイッチング電源が出力を停止する停止状態とを切り換える切換回路と、を備え、
   前記制御部は、前記検出信号に基づいて前記交流出力のゼロクロス点を検出し、
   前記蓄電部は、前記整流回路の出力電流又は前記スイッチング電源の出力電流により蓄電され、前記切換回路の電源となる電源システム。
2. 第１電極および第２電極を有し、当該第１電極が交流電源の一端に接続される第１コンデンサと、
   第１電極および第２電極を有し、当該第１電極が前記交流電源の他端に接続される第２コンデンサと、
   前記第１コンデンサの前記第２電極と前記第２コンデンサの前記第２電極との間に電気的に接続され、両コンデンサに印加される交流電圧を整流する整流回路と、
   前記整流回路の出力ラインに接続され、前記整流回路の出力に基づいて前記交流電源の交流出力のゼロクロス点に対応した検出信号を生成する信号生成回路と、
   前記整流回路の出力ラインに対して前記信号生成回路よりも下流側の位置で接続された蓄電部と、
   前記整流回路の出力ラインに設けられ、前記蓄電部から前記信号生成回路へ電流が逆流するのを規制する逆流規制素子と、
   前記整流回路の出力ラインから前記蓄電部に流れる電流を制限する電流制限素子と、
   前記整流回路の出力ラインに接続された制御部と、を備え、
   前記制御部は、前記検出信号に基づいて前記交流出力のゼロクロス点を検出し、
   前記信号生成回路は、
   前記整流回路の出力に基づいてオンオフすることで前記交流電源の交流出力に対応した前記検出信号を生成するスイッチング素子と、
   前記スイッチング素子の制御端子に対して、前記スイッチング素子をオンさせる電圧とは逆極性の電圧を印加することで、前記スイッチング素子をオフさせる逆電圧印加回路と、を備え、
   前記スイッチング素子は、エミッタを基準電位側に接続し、コレクタを前記整流回路の出力ラインに接続したトランジスタであり、
   前記逆電圧印加回路は、
   前記トランジスタのベースと前記整流回路の出力ライン間に設けられたコンデンサと、
   前記整流回路の出力ラインと前記基準電位との間に接続された第一放電抵抗と、
   前記トランジスタのエミッタとベースとの間に接続された第二放電抵抗とを備える電源システム。
3. 前記電流制限素子は、抵抗である請求項１又は請求項２に記載の電源システム。
4. 前記電流制限素子に対して並列接続され、前記蓄電部にチャージされた電荷を、前記電流制限素子を経由させずに放電させる放電部を備える請求項１ないし請求項３のいずれか一項に記載の電源システム。
5. 前記放電部は、順方向ダイオードである請求項４に記載の電源システム。
6. 前記蓄電素子は、前記電流制限素子を経由しない専用の充電経路を備える請求項１ないし請求項５のいずれか一項に記載の電源システム。
7. 請求項１から請求項６のいずれか一項に記載の電源システムと、
   画像を形成する画像形成部と、を備え、
   前記制御部は、ゼロクロス点の検出を利用して前記画像形成部を制御する画像形成装置。
8. 前記画像形成装置は、ＦＡＸデータを送受信する通信部を備えたＦＡＸ機能付きの画像形成装置であり、
   前記制御部は、現在時刻を計時するＲＴＣ回路を有する請求項７に記載の画像形成装置。

Images