JP5310317B2 - 表示装置および電子機器 - Google Patents

表示装置および電子機器 Download PDF

Info

Publication number
JP5310317B2
JP5310317B2 JP2009157419A JP2009157419A JP5310317B2 JP 5310317 B2 JP5310317 B2 JP 5310317B2 JP 2009157419 A JP2009157419 A JP 2009157419A JP 2009157419 A JP2009157419 A JP 2009157419A JP 5310317 B2 JP5310317 B2 JP 5310317B2
Authority
JP
Japan
Prior art keywords
potential
node
period
line
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009157419A
Other languages
English (en)
Other versions
JP2011013448A (ja
Inventor
哲郎 山本
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009157419A priority Critical patent/JP5310317B2/ja
Priority to KR1020100058961A priority patent/KR20110002788A/ko
Priority to TW099120460A priority patent/TW201207813A/zh
Priority to US12/801,735 priority patent/US20110001741A1/en
Priority to CN201010215147.4A priority patent/CN101944324B/zh
Publication of JP2011013448A publication Critical patent/JP2011013448A/ja
Application granted granted Critical
Publication of JP5310317B2 publication Critical patent/JP5310317B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置に関し、特に発光素子を画素に用いた表示装置、および、その表示装置を備える電子機器に関する。
近年、発光素子として有機ＥＬ（Electroluminescence）素子を用いた平面自発光型の表示装置の開発が近年盛んに行われている。この有機ＥＬ素子を用いた表示装置においては、画素回路を構成する駆動トランジスタによって有機薄膜に印加する電界の制御を行うが、この駆動トランジスタが有する閾値電圧および移動度には個体ごとにばらつきがある。このため、これらの個体差を補正するための処理が必要となる。
この駆動トランジスタの移動度を補正する機能を備える表示装置として、発光素子を発光させる度に、表示対象となる映像の情報を含む映像信号に基づいて駆動トランジスタの移動度を補正する機能を備える表示装置が提案されている（例えば、特許文献１参照。）。この表示装置は、映像信号に基づいて駆動トランジスタの移動度に応じた電位を保持容量に加えることによって、駆動トランジスタの移動度を補正する。
特開２００８−３３１９３号公報（図３Ｂ）
上記の従来技術では、映像信号に基づいて駆動トランジスタの移動度に応じた電位を保持容量に反映することにより、駆動トランジスタが有する移動度の補正を行うことができる。しかしながら、このような表示装置では、駆動トランジスタの移動度に応じた電位を保持容量に加えるためには、発光素子の寄生容量を充電する必要があり、その発光素子の寄生容量が大きくなると、移動度を補正するための期間が長くなってしまう。このため、所定時間内に移動度補正動作を完了できなくなるという問題がある。
そこで、本発明はこのような状況に鑑みてなされたものであり、有機ＥＬを駆動する駆動トランジスタの移動度を補正するための期間を短くすることを目的とする。
本発明は、上記課題を解決するためになされたものであり、その第１の側面は、複数の画素回路と、表示対象となる映像の情報を含む映像信号を上記複数の画素回路に供給するための走査信号を供給し、移動度を補正するための移動度補正期間の途中において上記走査信号の電位をオフ電位に遷移させる走査回路とを具備し、上記複数の画素回路の各々は、上記映像信号に相当する電圧を保持するための保持容量と、上記走査信号に基づいて上記映像信号を上記保持容量に書き込み、上記走査信号の上記オフ電位が供給されている場合には非導通状態になる書込みトランジスタと、上記保持容量に書き込まれた上記映像信号に相当する電圧に応じた電流を出力する駆動トランジスタと、上記駆動トランジスタから出力される上記電流に応じて発光する発光素子とを備える表示装置および電子機器である。これにより、移動度補正期間の途中において、画素回路に走査信号のオフ電位を供給させるという作用をもたらす。
また、この第１の側面において、上記走査回路は、上記移動度補正期間の途中において上記オフ電位を供給する場合には、上記保持容量に書き込まれる電圧が上記移動度補正期間における略最大になるタイミングで上記オフ電位の供給を開始するようにしてもよい。これにより、移動度補正期間の途中において、保持容量に書き込まれる電圧が略最大の電圧になったときに走査信号のオフ電位の供給を開始させるという作用をもたらす。
また、この第１の側面において、上記移動度補正期間の途中における上記オフ電位が供給がされているときにおいて、上記駆動トランジスタの電源電位として上記移動度補正期間の開始時に比べて高い電位を供給する電源回路をさらに具備するようにしてもよい。これにより、移動度補正期間の途中における走査信号のオフ電位が供給がされているときにおいて、電源電位を上昇させるという作用をもたらす。
また、この第１の側面において、上記走査回路は、上記移動度補正期間の途中において上記走査信号の上記オフ電位の供給を開始する場合には、上記移動度補正期間の開始時における上記走査信号の立ち上がり特性と比べて緩やかな立ち下がり特性の上記走査信号を供給するようにしてもよい。これにより、移動度補正期間の途中において、走査信号の電位を緩やかに低下させることによってオフ電位の供給を開始させるという作用をもたらす。
また、この第１の側面において、上記走査回路は、上記移動度補正期間の途中において上記オフ電位を供給するときには、上記発光素子を発光させるときに供給する電位に比べて高い電位を供給するようにしてもよい。これにより、移動度補正期間の途中において、発光素子を発光させるときに供給する電位に比べて高い電位を走査信号のオフ電位として供給させるという作用をもたらす。
本発明によれば、有機ＥＬを駆動する駆動トランジスタの移動度を補正するための期間を短くすることができるという優れた効果を奏し得る。
本発明の実施の形態における表示装置１００の一構成例を示す概念図である。 本発明の実施の形態の表示装置１００における画素回路６００の一構成例を模式的に示す回路図である。 本発明の第１の実施の形態における画素回路６００の一動作例に関するタイミングチャートである。 ＴＰ１０、ＴＰ１およびＴＰ２の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。 ＴＰ３乃至ＴＰ５の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。 ＴＰ６およびＴＰ８の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。 ＴＰ９の期間に対応する画素回路６００の動作状態を示す模式的な回路図である。 本発明の第２の実施の形態における画素回路６００において、移動度加速期間ＴＰ７を開始するタイミングの一例を示すタイミングチャートである。 本発明の第２の実施の形態における画素回路６００の一動作例に関するタイミングチャートである。 本発明の第２の実施の形態における画素回路６００の一動作例における第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との電位変化に関するタイミングチャートである。 本発明の実施の形態の表示装置１００における書込みトランジスタ６１０および駆動トランジスタ６２０の寄生容量を模式的に示す回路図である。 本発明の第３の実施の形態における画素回路６００の一動作例に関するタイミングチャートである。 本発明の第３の実施の形態における画素回路６００の一動作例における第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化に関するタイミングチャートである。 本発明の第４の実施の形態における画素回路６００の一動作例におけるライトスキャナ（ＷＳＣＮ）４００の一構成例を示す図である。 本発明の第４の実施の形態における画素回路６００の一動作例に関するタイミングチャートである。 本発明の第４の実施の形態における画素回路６００の一動作例における第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化に関するタイミングチャートである。 本発明の第５の実施の形態における出力バッファ４３０による３値化された走査信号の生成手法の一例を示す図である 本発明の第５の実施の形態における画素回路６００の一動作例に関するタイミングチャートである。 本発明の第５の実施の形態における画素回路６００の一動作例おける第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化に関するタイミングチャートである。 本発明の第６の実施の形態におけるテレビジョンセットの例である。 本発明の第６の実施の形態におけるデジタルスチルカメラの例である。 本発明の第６の実施の形態におけるノート型パーソナルコンピュータの例である。 本発明の第６の実施の形態における携帯端末装置の例である。 本発明の第６の実施の形態におけるビデオカメラの例である。
以下、本発明を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．本発明の実施の形態における表示装置の構成例（表示制御：表示装置の例）
２．本発明の第１の実施の形態（表示制御：移動度補正期間の途中においてオフ電位を供給する例）
３．本発明の第２の実施の形態（表示制御：ノード間電圧が略最大となるタイミングで補正加速期間を開始する例）
４．本発明の実施の形態における画素の寄生容量の例（表示制御：画素回路の寄生容量の例）
５．本発明の第３の実施の形態（表示制御：電源信号の電位を上昇させる例）
６．本発明の第４の実施の形態（表示制御：立ち下がり特性が緩やかになるようにする例）
７．本発明の第５の実施の形態（表示制御：高レベル非導通電位が供給される例）
８．本発明の第６の実施の形態（表示制御：電子機器への適用例）
＜１．本発明の実施の形態における表示装置の構成例＞
［表示装置の構成例］
図１は、本発明の実施の形態における表示装置１００の一構成例を示す概念図である。表示装置１００は、電源スキャナ（ＤＳＣＮ：Drive SCaNner）２００と、水平セレクタ（ＨＳＥＬ：Horizontal SELector）３００とを備える。また、この表示装置１００は、ライトスキャナ（ＷＳＣＮ：Write SCaNner）４００と、画素アレイ部５００と、タイミング生成部７００とを備える。画素アレイ部５００は、ｎ×ｍの二次元マトリックス状に配列された画素回路（ＰＸＬＣ：PiXeL Circuit）６００を備える。
表示装置１００には、画素回路６００と電源スキャナ（ＤＳＣＮ）２００とを接続する電源線（ＤＳＬ：Drive Scan Line）２１０が設けられている。また、表示装置１００には、画素回路６００とライトスキャナ（ＷＳＣＮ）４００とを接続する走査線（ＷＳＬ：Write Scan Line）４１０が設けられている。さらに、表示装置１００には、画素回路６００と水平セレクタ（ＨＳＥＬ）３００とを接続するデータ線（ＤＴＬ：DaTa Line）３１０が設けられている。
表示装置１００には、電源スキャナ（ＤＳＣＮ）２００とタイミング生成部７００との間を接続するスタートパルス線（ＳＰＬ：Start Pulse Line）７１１およびクロックパルス線（ＣＫＬ：ClocK pulse Line）７２１がそれぞれ設けられている。また、表示装置１００には、水平セレクタ（ＨＳＥＬ）３００とタイミング生成部７００との間を接続するスタートパルス線（ＳＰＬ）７１２、クロックパルス線（ＣＫＬ）７２２、および、映像信号線７３０がそれぞれ設けられている。さらに、表示装置１００には、ライトスキャナ（ＷＳＣＮ）４００とタイミング生成部７００との間を接続するスタートパルス線（ＳＰＬ）７１３およびクロックパルス線（ＣＫＬ）７２３が設けられている。
タイミング生成部７００は、画素回路６００において表示する映像信号に基づいて、画素回路６００の発光を開始するためのスタートパルス、および、画素回路６００を発光させるための各信号の同期を取るためのクロックパルスを生成するものである。このタイミング生成部７００は、スタートパルス線（ＳＰＬ）７１１およびクロックパルス線（ＣＫＬ）７２１を介して電源スキャナ（ＤＳＣＮ）２００の動作に対するスタートパルスおよびクロックパルスを電源スキャナ（ＤＳＣＮ）２００に供給する。
さらに、このタイミング生成部７００は、スタートパルス線（ＳＰＬ）７１２およびクロックパルス線（ＣＫＬ）７２２を介して、水平セレクタ（ＨＳＥＬ）３００の動作に対するスタートパルスおよびクロックパルスを水平セレクタ（ＨＳＥＬ）３００に供給する。また、タイミング生成部７００は、映像信号線７３０を介して水平セレクタ（ＨＳＥＬ）３００に映像信号を供給する。また、このタイミング生成部７００は、スタートパルス線（ＳＰＬ）７１３およびクロックパルス線（ＣＫＬ）７２３を介して、ライトスキャナ（ＷＳＣＮ）４００の動作に対するスタートパルスおよびクロックパルスをライトスキャナ（ＷＳＣＮ）４００に供給する。
電源スキャナ（ＤＳＣＮ）２００は、ライトスキャナ（ＷＳＣＮ）４００による線順次走査に合わせて電源電位と画素回路６００を初期化するための初期化電位とを切り替えて電源信号として電源線（ＤＳＬ）２１０に供給するものである。この電源スキャナ（ＤＳＣＮ）２００は、スタートパルス線（ＳＰＬ）７１１を介して供給されるスタートパルスに基づいて電源信号を生成する。なお、この電源スキャナ（ＤＳＣＮ）２００は、特許請求の範囲に記載の電源回路の一例である。
水平セレクタ（ＨＳＥＬ）３００は、画素回路６００を構成する駆動トランジスタの閾値電圧の補正（閾値補正）を行うための基準信号または映像信号のいずれか一方にデータ信号を切り替えるものである。また、水平セレクタ（ＨＳＥＬ）３００は、ライトスキャナ（ＷＳＣＮ）４００による線順次走査に合わせてデータ信号を切り替える。この水平セレクタ（ＨＳＥＬ）３００は、スタートパルス線（ＳＰＬ）７１２を介して供給されるスタートパルスに基づいてデータ信号を生成する。また、水平セレクタ（ＨＳＥＬ）３００は、その生成したデータ信号をデータ線（ＤＴＬ）３１０に供給する。
ライトスキャナ（ＷＳＣＮ）４００は、画素回路６００を線順次走査するものである。このライトスキャナ（ＷＳＣＮ）４００は、データ線（ＤＴＬ）３１０から供給されるデータ信号を画素回路６００に書き込むタイミングを行単位により制御する。このライトスキャナ（ＷＳＣＮ）４００は、スタートパルス線（ＳＰＬ）７１３を介して供給されるスタートパルスに基づいて、データ信号を画素回路６００に書き込むタイミングを制御するための走査信号を生成する。また、ライトスキャナ（ＷＳＣＮ）４００は、その生成した走査信号を走査線（ＷＳＬ）４１０に供給する。なお、このライトスキャナ（ＷＳＣＮ）４００は、特許請求の範囲に記載の走査回路の一例である。
画素回路（ＰＸＬＣ）６００は、走査線（ＷＳＬ）４１０からの走査信号に基づいて、データ線（ＤＴＬ）３１０からの映像信号の電位を保持してその保持した映像信号の電位に応じて所定の期間発光するものである。なお、この画素回路（ＰＸＬＣ）６００は、特許請求の範囲に記載の画素回路の一例である。
［画素回路の構成例］
図２は、本発明の実施の形態の表示装置１００における画素回路（ＰＸＬＣ）６００の一構成例を模式的に示す回路図である。画素回路（ＰＸＬＣ）６００は、書込みトランジスタ６１０と、駆動トランジスタ６２０と、保持容量６３０と、有機ＥＬ素子からなる発光素子６４０とを備える。ここでは、書込みトランジスタ６１０および駆動トランジスタ６２０がそれぞれｎチャンネル型トランジスタである場合を想定する。
書込みトランジスタ６１０のゲート端子およびドレイン端子には、それぞれ走査線（ＷＳＬ）４１０およびデータ線（ＤＴＬ）３１０が接続される。また、書込みトランジスタ６１０のソース端子には、駆動トランジスタ６２０のゲート端子（ｇ）および保持容量６３０の一方の電極が接続される。ここでは、この接続部位を第１ノード（ＮＤ１）６５０とする。駆動トランジスタ６２０のドレイン端子（ｄ）には、電源線（ＤＳＬ）２１０が接続され、駆動トランジスタ６２０のソース端子（ｓ）には、保持容量６３０の他方の電極および発光素子６４０のアノード電極が接続される。ここでは、この接続部位を第２ノード（ＮＤ２）６６０とする。
書込みトランジスタ６１０は、走査線（ＷＳＬ）４１０からの走査信号に従って、データ線（ＤＴＬ）３１０からのデータ信号として閾値補正の基準信号の電位（Ｖｏｆｓ）または映像信号の電位（Ｖｓｉｇ）を保持容量６３０に書き込むものである。また、この書込みトランジスタ６１０は、閾値補正動作によって駆動トランジスタ６２０の閾値電圧を保持容量６３０に保持させた後に、映像信号に相当する電圧をデータ信号としてＮＤ１に書き込む。なお、書込みトランジスタ６１０は、特許請求の範囲に記載の書込みトランジスタの一例である。
駆動トランジスタ６２０は、電源線（ＤＳＬ）２１０から電源電位（Ｖｃｃ）が加えられた状態で、映像信号の電位に応じて保持容量６３０に保持されている電圧に基づく駆動電流を発光素子６４０に出力するものである。なお、駆動トランジスタ６２０は、特許請求の範囲に記載の駆動トランジスタの一例である。
保持容量６３０は、書込みトランジスタ６１０によって書き込まれたデータ信号に相当する電圧を保持するためのものである。なお、保持容量６３０は、特許請求の範囲に記載の保持容量の一例である。
発光素子６４０は、駆動トランジスタ６２０から出力された駆動電流の大きさに応じて発光するものである。この発光素子６４０は、例えば、有機ＥＬ素子により実現することができる。なお、発光素子６４０は、特許請求の範囲に記載の発光素子の一例である。
なお、この例では、書込みトランジスタ６１０および駆動トランジスタ６２０がそれぞれｎチャンネル型トランジスタである場合について説明したが、この組み合わせに限られるものではない。また、これらのトランジスタは、エンハンスメント型のものでもよく、デプレッション型やデュアルゲート型のものでもよい。
＜２．本発明の第１の実施の形態＞
図３は、本発明の第１の実施の形態における画素回路６００の一動作例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１０、電源線（ＤＳＬ）２１０、データ線（ＤＴＬ）３１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化を表している。走査線（ＷＳＬ）４１０、データ線（ＤＴＬ）３１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０については、第１の実施の形態における電位変化を実線により示し、従来技術における電位変化を破線により示す。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
このタイミングチャートは、本発明の第１の実施の形態における画素回路６００の動作の遷移をＴＰ１乃至ＴＰ１０の期間に便宜的に区切っている。発光期間ＴＰ１０では、発光素子６４０は発光状態にある。この発光期間ＴＰ１０の終了直前においては、走査線（ＷＳＬ）４１０の走査信号の電位は非導通電位（Ｖｓｓｗｓ）に、電源線（ＤＳＬ）２１０の電源信号の電位は電源電位（Ｖｃｃ）に設定されている。この後、線順次走査の新しいフィールドに入り、閾値補正準備期間ＴＰ１では、電源線（ＤＳＬ）２１０の電位が初期化電位（Ｖｓｓ）に設定される。これにより、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位が低下する。また、閾値補正準備期間ＴＰ１において、データ線（ＤＴＬ）３１０の電位が閾値補正の基準信号の電位（Ｖｏｆｓ）に設定される。この時に、画素回路６００における発光素子６４０を発光させるための期間である水平走査期間（１Ｈ）が開始される。なお、非導通電位（Ｖｓｓｗｓ）は、特許請求の範囲に記載のオフ電位の一例である。
続いて、閾値補正準備期間ＴＰ２では、走査線（ＷＳＬ）４１０の電位が導通電位（Ｖｄｄｗｓ）に上げられ、第１ノード（ＮＤ１）６５０が基準信号の電位（Ｖｏｆｓ）に初期化される。それに伴い第２ノード（ＮＤ２）６６０も初期化される。このように、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０を初期化することで、閾値補正動作の準備が完了する。
次に、閾値補正期間ＴＰ３では、閾値電圧補正動作が行われる。電源線（ＤＳＬ）２１０の電位が電源電位（Ｖｃｃ）に設定され、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間に閾値電圧（Ｖｔｈ）に相当する電圧が保持される。すなわち、第１ノード（ＮＤ１）６５０の電位には、基準信号の電位（Ｖｏｆｓ）が印加され、第２ノード（ＮＤ２）６６０には、基準電位（Ｖｏｆｓ−Ｖｔｈ）が印加される。これにより、閾値電圧（Ｖｔｈ）に相当する電圧が保持容量６３０に与えられる。その後、ＴＰ４では、一旦、走査線（ＷＳＬ）４１０に供給される走査信号の電位が非導通電位（Ｖｓｓｗｓ）に落とされ、ＴＰ５では、データ線（ＤＴＬ）３１０のデータ信号が基準信号の電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に切り替えられる。
次に、書込み期間／移動度補正期間ＴＰ６では、走査線（ＷＳＬ）４１０の走査信号の電位が導通電位（Ｖｄｄｗｓ）に上げられ、第１ノード（ＮＤ１）６５０の電位が映像信号の電位（Ｖｓｉｇ）まで上昇する。これに対して、第２ノード（ＮＤ２）６６０の電位は、基準電位（Ｖｏｆｓ−Ｖｔｈ）に対して第１補正量（ΔＶ１）だけ上昇する。この第１補正量（ΔＶ１）は、駆動トランジスタ６２０の移動度に基づく移動度補正量（ΔＶ）よりも小さい値である。
書込み期間／移動度補正期間における補正加速期間ＴＰ７では、走査線（ＷＳＬ）４１０の走査信号の電位が非導通電位（Ｖｓｓｗｓ）に下げられ、第１ノード（ＮＤ１）６５０の電位が浮遊状態となる。そして、保持容量６３０を介したカップリング（ブートストラップ動作）により、第２ノード（ＮＤ２）６６０の電位の上昇に応じて第１ノード（ＮＤ１）６５０の電位が上昇する。この場合において、第２ノード（ＮＤ２）６６０の電位が上昇する速度は、第１ノード（ＮＤ１）６５０の電位と第２ノード（ＮＤ２）６６０の電位との間の電位差により定まる。この電位差が大きいほど、第２ノード（ＮＤ２）６６０の電位が上昇する速度は速くなる。このため、第２ノード（ＮＤ２）６６０の電位が上昇する速度は、第１ノード（ＮＤ１）６５０の電位を浮遊状態にすることによって、破線で示した従来技術と比べて速くなる。また、この補正加速期間ＴＰ７において、第２ノード（ＮＤ２）６６０の電位は、ＴＰ６において与えられた電位（Ｖｏｆｓ−Ｖｔｈ＋ΔＶ１）に対して「ΔＶａｃｃ」だけ上昇する。すなわち、第２ノード（ＮＤ２）６６０の電位は、ＴＰ５において与えられた電位から第２補正量（ΔＶ１＋ΔＶａｃｃ）だけ上昇する。第１ノード（ＮＤ１）６５０の電位は、映像信号の電位（Ｖｓｉｇ）から「ΔＶａｃｃ」だけ上昇する。なお、ＴＰ７の終了時における第２補正量（ΔＶ１＋ΔＶａｃｃ）は、移動度補正量（ΔＶ）よりも小さい値である。
書込み期間／移動度補正期間ＴＰ８では、走査線（ＷＳＬ）４１０の走査信号の電位が導通電位（Ｖｄｄｗｓ）に上げられ、第１ノード（ＮＤ１）６５０の電位が映像信号の電位（Ｖｓｉｇ）まで下降する。これに対して、第２ノード（ＮＤ２）６６０の電位は、ＴＰ７終了時における電位（Ｖｏｆｓ−Ｖｔｈ＋ΔＶ１＋ΔＶａｃｃ）に対して「ΔＶ−（ΔＶ１＋ΔＶａｃｃ）」だけ上昇する。これにより、移動度補正による上昇量は「ΔＶ」となる。この第２ノード（ＮＤ２）６６０の電位の上昇速度は、第１ノード（ＮＤ１）６５０の電位と第２ノード（ＮＤ２）６６０の電位との電位差がＴＰ７における電位差に比べて小さくなるため、ＴＰ７における電位の上昇速度に比べて遅くなる。すなわち、走査線（ＷＳＬ）４１０の走査信号の電位が導通電位（Ｖｄｄｗｓ）になり、書込みトランジスタ６１０が導通状態となるため、保持容量６３０の一方の電極には映像信号の電位（Ｖｓｉｇ）が印加される。一方、保持容量６３０の他方の電極では、ＴＰ７において与えられていた電位（Ｖｏｆｓ−Ｖｔｈ＋ΔＶ１＋ΔＶａｃｃ）に「ΔＶ−（ΔＶ１＋ΔＶａｃｃ）」が加えられる。これにより、保持容量６３０には、映像信号に相当する電位として、「Ｖｓｉｇ−（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ）」が保持される。
この後、発光期間ＴＰ９およびＴＰ１０では、走査線（ＷＳＬ）４１０の走査信号の電位は非導通電位（Ｖｓｓｗｓ）に、その後、データ線（ＤＴＬ）３１０が基準信号の電位（Ｖｏｆｓ）に設定される。これにより、保持容量６３０に与えられた電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）に応じた輝度により発光素子６４０が発光する。この場合、保持容量６３０に与えられた電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は、閾値電圧（Ｖｔｈ）および移動度補正のための電圧（ΔＶ）によって調整されている。そのため、発光素子６４０の輝度は、駆動トランジスタ６２０の閾値電圧（Ｖｔｈ）および移動度のばらつきの影響を受けない。なお、発光期間におけるＴＰ９からＴＰ１０の途中までの期間では、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位は上昇する。このとき、ブートストラップ動作によって第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との電位差（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は維持される。また、発光期間ＴＰ９が終了する時に水平走査期間（１Ｈ）が終了し、次の水平走査期間が開始される。
一方、破線で示した従来技術における書込み期間／移動度補正期間では、この期間が開始する時に走査線（ＷＳＬ）４１０の走査信号の電位が導通電位（Ｖｄｄｗｓ）に上げられ、その期間が終了する時に非導通電位（Ｖｓｓｗｓ）に下げられる。すなわち、従来技術の書込み期間／移動度補正期間では、走査線（ＷＳＬ）４１０における走査信号の導通電位（Ｖｄｄｗｓ）だけしか供給されず非導通電位（Ｖｓｓｗｓ）が供給されないため、補正加速期間は無い。従来技術では、補正加速期間を設けていないため、第２ノード（ＮＤ２）６６０の電位が上昇する速度は、第１ノード（ＮＤ１）６５０の電位が映像信号（Ｖｓｉｇ）に到達する付近から徐々に遅くなる。これは、第２ノード（ＮＤ２）６６０の電位が上昇する速度は、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差によって決定されるからである。
これに対し、本発明の実施の形態における書込み期間／移動度補正期間では、書込み期間／移動度補正期間ＴＰ６乃至ＴＰ８の途中において走査線（ＷＳＬ）４１０の走査信号の非導通電位（Ｖｓｓｗｓ）を供給することによって、補正加速期間を設けている。これにより、本発明の実施の形態における書込み期間／移動度補正期間では、第２ノード（ＮＤ２）６６０の電位の上昇速度を速めることによって、移動度補正期間を短くすることができる。
［画素回路の動作の遷移］
次に、本発明の第１の実施の形態における画素回路６００の動作の遷移について次図を参照して詳細に説明する。ここでは、図３で示したタイミングチャートのＴＰ１乃至ＴＰ１０の期間に対応する画素回路６００の動作状態を示す。なお、便宜上、発光素子６４０の寄生容量６４１を図示している。また、書込みトランジスタ６１０をスイッチとして図示しており、走査線（ＷＳＬ）４１０については省略している。
図４（ａ）乃至（ｃ）は、ＴＰ１０、ＴＰ１およびＴＰ２の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。発光期間ＴＰ１０では、図４（ａ）に示すように、電源線（ＤＳＬ）２１０の電位が電源電位（Ｖｃｃ）の状態にあり、駆動トランジスタ６２０が駆動電流（Ｉｄｓ）を発光素子６４０に供給している。
次に、閾値補正準備期間ＴＰ１では、図４（ｂ）に示すように、電源線（ＤＳＬ）２１０の電位が電源電位（Ｖｃｃ）から初期化電位（Ｖｓｓ）に遷移する。これにより、第２ノード（ＮＤ２）６６０の電位が低下するため、発光素子６４０は非発光状態となる。また、第２ノード（ＮＤ２）６６０の電位低下に倣うように、浮遊状態の第１ノード（ＮＤ１）６５０の電位が低下する。
続いて、閾値補正準備期間ＴＰ２では、図４（ｃ）に示すように、走査線（ＷＳＬ）４１０の電位が導通電位（Ｖｄｄｗｓ）に遷移することにより、書込みトランジスタ６１０がオン（導通）状態となる。これにより、第１ノード（ＮＤ１）６５０の電位は、データ線（ＤＴＬ）３１０の基準信号の電位（Ｖｏｆｓ）に初期化される。一方、電源線（ＤＳＬ）２１０の初期化電位（Ｖｓｓ）が基準信号の電位（Ｖｏｆｓ）より十分に低ければ、第２ノード（ＮＤ２）６６０の電位は、電源線（ＤＳＬ）２１０の初期化電位（Ｖｓｓ）に初期化される。ここでは、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との電位差（Ｖｏｆｓ−Ｖｓｓ）が駆動トランジスタ６２０の閾値電圧（Ｖｔｈ）より大きくなるように、電源線（ＤＳＬ）２１０の初期化電位（Ｖｓｓ）を設定する。
図５（ａ）乃至（ｃ）は、ＴＰ３乃至ＴＰ５の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。
ＴＰ２に続いて、閾値補正期間ＴＰ３では、図５（ａ）に示すように、電源線（ＤＳＬ）２１０の電位が電源電位（Ｖｃｃ）に遷移する。これにより、駆動トランジスタ６２０に電流が流れることにより、第２ノード（ＮＤ２）６６０の電位が上昇する。そして、一定時間経過後に、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との電位差が閾値電圧（Ｖｔｈ）に相当する電位差となる。このようにして、駆動トランジスタ６２０の閾値電圧（Ｖｔｈ）に相当する電圧が保持容量６３０に与えられる。すなわち、これが閾値電圧補正動作である。このとき、駆動トランジスタ６２０からの電流が発光素子６４０に流れないように発光素子６４０のカソード電極の電位、および、基準電位（Ｖｏｆｓ）の値を設定する。これにより、駆動トランジスタ６２０の電流が保持容量６３０に流れるようになる。
次に、ＴＰ４では、図５（ｂ）に示すように、走査線（ＷＳＬ）４１０から供給される走査信号の電位が非導通電位（Ｖｓｓｗｓ）に遷移して、書込みトランジスタ６１０がオフ（非導通）状態となる。続いて、ＴＰ５では、図５（ｃ）に示すように、データ線（ＤＴＬ）３１０のデータ信号の電位が基準信号の電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に遷移する。この場合、データ線（ＤＴＬ）３１０においては、データ線（ＤＴＬ）３１０に接続された複数の画素回路６００内の書込みトランジスタ６１０が拡散容量となるため、映像信号の電位（Ｖｓｉｇ）の立ち上がりが緩やかになる。ここでは、このデータ線（ＤＴＬ）３１０のトランジェント特性を考慮し、データ信号が映像信号の電位（Ｖｓｉｇ）に達するまでの間、書込みトランジスタ６１０をオフ状態にしている。
図６（ａ）乃至（ｃ）は、ＴＰ６およびＴＰ８の期間にそれぞれ対応する画素回路６００の動作状態を示す模式的な回路図である。
ＴＰ５に続いて書込み期間／移動度補正期間ＴＰ６では、図６（ａ）に示すように、走査線（ＷＳＬ）４１０における走査信号の電位が導通電位（Ｖｄｄｗｓ）に遷移して、書込みトランジスタ６１０がオン状態となる。これにより、第１ノード（ＮＤ１）６５０の電位が映像信号の電位（Ｖｓｉｇ）に設定される。それとともに、駆動トランジスタ６２０から発光素子６４０の寄生容量６４１に電流が流れるため、寄生容量６４１の充電が開始され、第２ノード（ＮＤ２）６６０の電位が基準電位（Ｖｏｆｓ−Ｖｔｈ）に対して第１補正量（ΔＶ１）だけ上昇する。そして、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が「Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ１」となる。
次に、補正加速期間ＴＰ７では、図６（ｂ）に示すように、走査線（ＷＳＬ）４１０から供給される走査信号の電位が非導通電位（Ｖｓｓｗｓ）に遷移して、書込みトランジスタ６１０がオフ（非導通）状態となる。これにより、第１ノード（ＮＤ１）６５０の電位が浮遊状態となる。第２ノード（ＮＤ２）６６０の電位は、第１ノード（ＮＤ１）６５０の電位が浮遊状態となる時点における第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差に応じた上昇速度で上昇する。そして、保持容量６３０を介したカップリング（ブートストラップ動作）により、第２ノード（ＮＤ２）６６０の電位の上昇に応じて第１ノード（ＮＤ１）６５０の電位が上昇する。このＴＰ７における第２ノード（ＮＤ２）６６０の電位の上昇速度は、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ１）により定まる。すなわち、第２ノード（ＮＤ２）６６０の電位の上昇（ΔＶａｃｃ）の速度は、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が大きいほど速くなる。そして、第２ノード（ＮＤ２）６６０の電位が基準電位（Ｖｏｆｓ−Ｖｔｈ）に対して第２補正量（ΔＶ１＋ΔＶａｃｃ）だけ上昇する。すなわち、目的電位（Ｖｏｆｓ−Ｖｔｈ＋ΔＶ）への上昇が加速される。なお、ＴＰ７において、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ１）は維持される。
ＴＰ７に続いて書込み期間／移動度補正期間ＴＰ８では、図６（ｃ）に示すように、書込みトランジスタ６１０がオン状態となり、第１ノード（ＮＤ１）６５０の電位は映像信号の電位（Ｖｓｉｇ）となる。これにより、駆動トランジスタ６２０から発光素子６４０の寄生容量６４１に電流が流れ、寄生容量６４１が充電される。このため、第２ノード（ＮＤ２）６６０の電位が上昇する。そして、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が「Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ」となる。このようにして、映像信号の電位（Ｖｓｉｇ）の書込み、および、移動度補正による上昇量（ΔＶ）の調整が行われる。
この場合、映像信号の電位（Ｖｓｉｇ）が大きいほど駆動トランジスタからの電流が大きくなるため、移動度補正による上昇量（ΔＶ）も大きくなる。したがって、輝度レベル（映像信号の電位）に応じた移動度補正を行うことができる。また、画素回路ごとの映像信号の電位（Ｖｓｉｇ）を一定にした場合には、駆動トランジスタの移動度が大きい画素回路ほど移動度補正による上昇量（ΔＶ）も大きくなる。つまり、駆動トランジスタの移動度が大きい画素回路では、移動度が小さい画素回路に比べて駆動トランジスタからの電流が大きくなるため、その分だけ駆動トランジスタのゲート−ソース間電圧が小さくなる。したがって、駆動トランジスタの移動度が大きい画素回路では、その駆動トランジスタからの電流が移動度の小さい画素回路と同程度の大きさに調整されるようになる。このようにして、画素回路ごとの駆動トランジスタの移動度のばらつきが取り除かれる。
図７は、ＴＰ９の期間に対応する画素回路６００の動作状態を示す模式的な回路図である。
発光期間ＴＰ９では、図７に示すように、書込みトランジスタ６１０がオフ状態となり、ＴＰ８では、データ線（ＤＴＬ）３１０のデータ信号が基準信号（Ｖｏｆｓ）に切り替えられる。これにより、第２ノード（ＮＤ２）６６０の電位が駆動トランジスタ６２０の駆動電流（Ｉｄｓ）に応じて上昇するとともに、第１ノード（ＮＤ１）６５０の電位も連動して上昇する。このとき、ブートストラップ動作によって、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は維持される。なお、ＴＰ９の期間は、書込みトランジスタ６１０がオフ状態になる前に、データ線（ＤＴＬ）３１０のデータ信号が基準信号に切り替わらないように設けられた期間である。
このように、書込み期間／移動度補正期間ＴＰ６乃至８の途中において走査線（ＷＳＬ）４１０の走査信号の非導通電位（Ｖｓｓｗｓ）を供給することによって、移動度補正の期間を短くするための補正加速期間を設けることができる。
なお、ここでは、補正加速期間ＴＰ７の回数を１回とする例について説明したが、これに限られるものではない。例えば、走査線（ＷＳＬ）４１０の走査信号の電位の変動を複数回繰り返して複数の補正加速期間ＴＰ７を複数設けることによって、移動度補正を行うようにしてもよい。
なお、ここでは、２個のトランジスタを含む画素回路６００における書込み期間／移動度補正期間を短くする例について説明したが、駆動トランジスタの移動度を補正する期間を備える画素回路ならば本発明の実施の形態を適用でき、これに限られるものではない。例えば、２個のトランジスタの他に複数のトランジスタを備える画素回路などが考えられる。
次に、書込み期間／移動度補正期間における第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差について図面を参照して説明する。
図８は、書込み期間／移動度補正期間における第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差の一例を示すタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１０、第１ノード（ＮＤ１）６５０、第２ノード（ＮＤ２）６６０の電位変化と、ノード間電圧６７０の振幅変化とを表している。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
走査線（ＷＳＬ）４１０には、従来技術における書込み期間／移動度補正期間における走査信号の電位変化が表されている。走査線（ＷＳＬ）４１０の電位が非導通電位（Ｖｓｓｗｓ）から導通電位（Ｖｄｄｗｓ）に遷移するタイミングは、書込み期間／移動度補正期間が開始するタイミングである。走査線（ＷＳＬ）４１０が導通電位（Ｖｄｄｗｓ）から非導通電位（Ｖｓｓｗｓ）に遷移するタイミングは、書込み期間／移動度補正期間が終了するタイミングである。
第１ノード（ＮＤ１）６５０の電位は、書込み期間／移動度補正期間が開始するタイミングから急激に上昇し、所定の期間（ｔｓｉｇ）経過後に映像信号の電位（Ｖｓｉｇ）に達する。
第２ノード（ＮＤ２）６６０の電位は、書込み期間／移動度補正期間が開始するタイミングから緩やかに上昇し、書込み期間／移動度補正期間（ｔ０）が終了するタイミングに移動度補正量（ΔＶ）に達する。
ノード間電圧６７０は、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電圧（電位差）である。このノード間電圧６７０は、書込み期間／移動度補正期間が開始直後において急激に大きくなり、第１ノード（ＮＤ１）６５０の電位が最大になる（ｔｓｉｇ）前に最大の電圧に達する（ｔｐ）。そして、このノード間電圧６７０は、期間ｔｐ経過後は緩やかに小さくなり、期間ｔ０が終了するタイミングにおいて「Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ」に達する。
このように、ノード間電圧６７０は、期間ｔｐ経過時において最大の電圧となる。すなわち、ノード間電圧６７０が最大となる期間ｔｐが経過するタイミングにおいて補正加速期間を開始することにより、第２ノード（ＮＤ２）６６０の電位が上昇する速度は最も速くなる。
次に、ノード間電圧６７０が略最大となるようなタイミングにおいて補正加速期間を開始する第２の実施の形態について図面を参照して説明をする。
＜３．本発明の第２の実施の形態＞
図９は、本発明の第２の実施の形態における画素回路６００の一動作例に関するタイミングチャートである。この第２の実施の形態では、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が略最大となるタイミングにおいて走査線４１０から供給される走査信号の導通電位の供給を終了させる。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１０、電源線（ＤＳＬ）２１０およびデータ線（ＤＴＬ）３１０の電位変化を表している。走査線（ＷＳＬ）４１０およびデータ線（ＤＴＬ）３１０については、第２の実施の形態における電位変化を実線により示し、図３において示した第１の実施の形態における電位変化を破線により示す。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。また、ここでは、移動度補正期間ＴＰ６以外の期間の動作は、図３において示した画素回路６００の第１の実施の形態における動作と同様のものであるため説明を省略する。
第２の実施の形態における書込み期間／移動度補正期間ＴＰ６では、走査線（ＷＳＬ）４１０の走査信号の電位が導通電位（Ｖｄｄｗｓ）に上げられる。次に、図８で示したノード間電圧６７０が略最大となるタイミングで走査線（ＷＳＬ）４１０の走査信号の電位が非導通電位（Ｖｓｓｗｓ）に下げられ、補正加速期間ＴＰ７に遷移する。例えば、図３における書込み期間／移動度補正期間ＴＰ６が図８に示した期間ｔｐ経過後に終了する場合には、第２の実施の形態における書込み期間／移動度補正期間ＴＰ６は、図３で示した書込み期間／移動度補正期間ＴＰ６よりも短くなる。
図１０は、本発明の第２の実施の形態における画素回路６００の一動作例における第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化を表している。走査線（ＷＳＬ）４１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０については、第２の実施の形態における電位変化を実線により、第１の実施の形態における電位変化を破線により、従来技術の実施の形態における電位変化を鎖線により示す。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
第２の実施の形態における走査線（ＷＳＬ）４１０の走査信号の電位は、書込み期間／移動度補正期間が開始するタイミングにおいて導通電位（Ｖｄｄｗｓ）になる。これにより、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位が上昇する。そして、図８に示したノード間電圧６７０が略最大となるタイミングにおいて走査線（ＷＳＬ）４１０における走査信号の電位が非導通電位（Ｖｓｓｗｓ）になることによって、補正加速期間が開始する。この補正加速期間においては、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電圧に基づいて第２ノード（ＮＤ２）６６０の電位の上昇の速度が決まる。このため、第２の実施の形態における第２ノード（ＮＤ２）６６０の電位の上昇の速度は、他のタイミングにおいて補正加速期間を開始する場合に比べて大きい。
そして、第２の実施の形態における走査線（ＷＳＬ）４１０が所定のタイミングで導通電位（Ｖｄｄｗｓ）となることによって、補正加速期間が終了する。これにより、第１ノード（ＮＤ１）６５０の電位は映像信号の電位（Ｖｓｉｇ）まで速やかに下降する。これに対し、第２ノード（ＮＤ２）６６０の電位は、緩やかに上昇して「Ｖｏｆｓ−Ｖｔｈ＋ΔＶ」に達する。
そして、第２ノード（ＮＤ２）６６０の電位が移動度補正による上昇量（ΔＶ）だけ上昇したタイミングにおいて走査線（ＷＳＬ）４１０が非導通電位（Ｖｓｓｗｓ）になることにより、書込み期間／移動度補正期間（ｔ２）は終了する。
このように、ノード間電圧６７０が略最大となるタイミングにおいて補正加速期間を開始することにより、第２ノード（ＮＤ２）６６０の電位の上昇の速度を、他のタイミングにおいて補正加速期間を開始する場合に比べて大きくすることができる。これにより、他のタイミングにおいて補正加速期間を開始する場合に比べて書込み期間／移動度補正期間を短くすることができる。例えば、第２の実施の形態における書込み期間／移動度補正期間（ｔ２）は、期間ｔｐ経過後所定のタイミングで補正加速期間を開始した図３で示した第１の実施の形態における書込み期間／移動度補正期間（ｔ１）より短くなる。
なお、ここでは、１回目の補正加速期間ＴＰ７をノード間電圧６７０が略最大となるタイミングにおいて開始する例について説明したが、これに限られるものではない。例えば、走査線（ＷＳＬ）４１０の走査信号の電位の切替えを複数回繰り返すことにより補正加速期間ＴＰ７を複数設けた場合において、２回目以降の補正加速期間ＴＰ７におけるノード間電圧６７０が略最大となるタイミングにおいて開始するようにしてもよい。
次に、書込みトランジスタ６１０および駆動トランジスタ６２０において発生する寄生容量を考慮して移動度補正期間を短くする本発明の実施の形態について図面を参照して説明する。
＜４．本発明の実施の形態における画素の寄生容量＞
図１１は、本発明の実施の形態の表示装置１００における書込みトランジスタ６１０および駆動トランジスタ６２０の寄生容量を模式的に示す回路図である。ここまでの例では、寄生容量を無視した理想的な状態を想定して説明した。しかしながら、実際の回路においては、ある程度の寄生容量が存在する。画素回路６００には、図２で示した画素回路６００における書込みトランジスタ６１０および駆動トランジスタ６２０の寄生容量が示されている。ここでは、寄生容量６１１、寄生容量６２１および寄生容量６２２以外の構成は、図２と同様のものであるため、図２と同符号を付してここでの各部の構成の説明を省略する。
寄生容量６１１は、書込みトランジスタ６１０のゲート端子とソース端子との間において発生する容量である。走査線（ＷＳＬ）４１０の走査信号の電位が変化すると、この寄生容量６１１を通じた容量性カップリングにより第１ノード（ＮＤ１）６５０の電位が変化する。例えば、走査線（ＷＳＬ）４１０の走査信号の電位が非導通電位（Ｖｓｓｗｓ）から導通電位（Ｖｄｄｗｓ）に急激に変化する時には、第１ノード（ＮＤ１）６５０の電位は、寄生容量６１１の容量に応じた量だけ上がる。
寄生容量６２１は、駆動トランジスタ６２０のゲート端子（ｇ）とドレイン端子（ｄ）との間において発生する容量である。電源線（ＤＳＬ）２１０の電源電位が変化すると、この寄生容量６２１を通じた容量性カップリングにより第１ノード（ＮＤ１）６５０の電位が変化する。例えば、電源線（ＤＳＬ）２１０の電位が初期化電位から電源電位に急激に変化する時には、第１ノード（ＮＤ１）６５０の電位が寄生容量６２１の容量に応じた量だけ上がる。
寄生容量６２２は、駆動トランジスタ６２０のゲート端子（ｇ）とソース端子（ｓ）との間において発生する容量である。第１ノード（ＮＤ１）６５０の電位が変化すると、この寄生容量６２２を通じた容量性カップリングにより第２ノード（ＮＤ２）６６０の電位が変化する。また、第２ノード（ＮＤ２）６６０の電位が変化すると、この寄生容量６２２を通じた容量性カップリングにより第１ノード（ＮＤ１）６５０の電位が変化する。
このように、実際の画素回路（ＰＸＬＣ）６００では、書込みトランジスタ６１０および駆動トランジスタ６２０における寄生容量の影響を考慮しなければならない。これらの寄生容量は、補正加速期間において第１ノード（ＮＤ１）６５０の電位が上昇することを妨げる場合がある。
以下では、補正加速期間における駆動トランジスタ６２０の寄生容量の影響を考慮して補正加速期間を短くする本発明の第３の実施の形態について図面を参照して説明する。
＜５．本発明の第３の実施の形態＞
図１２は、本発明の第３の実施の形態における画素回路６００の一動作例に関するタイミングチャートである。この第３の実施の形態では、補正加速期間において電源線（ＤＳＬ）２１０から供給される電源信号の電位を上げることにより、駆動トランジスタ６２０の寄生容量を通じて第１ノード（ＮＤ１）６５０の電位を上昇させる。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１０、電源線（ＤＳＬ）２１０およびデータ線（ＤＴＬ）３１０の電位変化を表している。走査線（ＷＳＬ）４１０、電源線（ＤＳＬ）２１０およびデータ線（ＤＴＬ）３１０については、第３の実施の形態における電位変化を実線により示し、図３において示した第１の実施の形態における電位変化を破線により示す。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。また、ここでは、補正加速期間ＴＰ７以外の期間の動作は、図３において示した画素回路６００の第１の実施の形態における動作と同様のものであるため説明を省略する。
第３の実施の形態における補正加速期間ＴＰ７では、書込み期間／移動度補正期間を短くするために予め定めたタイミングにおいて、電源線（ＤＳＬ）２１０の電位が電源電位（Ｖｃｃ）から高レベル電源電位（Ｖｄｄ）に上げられる。これにより、第１ノード（ＮＤ１）６５０の電位が図１１において示した寄生容量６２１を通じた容量性カップリングの影響により上昇する。このため、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が、第１の実施の形態における電位差と比べて大きくなり、第２ノード（ＮＤ２）６６０の電位が上昇する速度が第１の実施の形態と比べて速くなる。そして、所定のタイミングで走査線（ＷＳＬ）４１０の走査信号の電位が導通電位（Ｖｄｄｗｓ）に上げられ、書込み期間／移動度補正期間ＴＰ８に遷移する。これにより、第３の実施の形態では、第１の実施の形態における書込み期間／移動度補正期間に比べて書込み期間／移動度補正期間を短くすることができる。
ここで、電源信号を高レベル電源電位（Ｖｄｄ）に切り替えることによる第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化を以下に図面を参照して説明する。
図１３は、本発明の第３の実施の形態における画素回路６００の一動作例における第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１０、電源線（ＤＳＬ）２１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化を表している。ここで表している各電位変化については、第３の実施の形態における電位変化を実線により、第１の実施の形態における電位変化を破線により、従来技術の実施の形態における電位変化を鎖線により示す。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
第３の実施の形態における走査線（ＷＳＬ）４１０から供給される走査信号の電位は、書込み期間／移動度補正期間が開始するタイミングにおいて導通電位（Ｖｄｄｗｓ）になる。これにより、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位が上昇する。そして、走査線（ＷＳＬ）４１０から供給される走査信号の電位が所定のタイミングで非導通電位（Ｖｓｓｗｓ）になり、補正加速期間が開始する。
第３の実施の形態における補正加速期間においては、予め定めたタイミングにおいて、電源線（ＤＳＬ）２１０の電位が電源電位（Ｖｃｃ）から高レベル電源電位（Ｖｄｄ）に上昇する。一方、鎖線により示された従来技術および破線により示された第１の実施の形態においては、電源線（ＤＳＬ）２１０の電位は電源電位（Ｖｃｃ）のまま変化しない。これにより、第３の実施の形態における第１ノード（ＮＤ１）６５０の電位は、図１１において示した寄生容量６２１を通じた容量性カップリングの影響のため、電源線（ＤＳＬ）２１０から供給される電源信号の上昇に応じて上昇する。このため、第１ノード（ＮＤ１）６５０の電位は、第１の実施の形態における第１ノード（ＮＤ１）６５０の電位よりも高くなる。この第１ノード（ＮＤ１）６５０の電位が上昇することにより、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が、第１の実施の形態における電位差と比べて大きくなる。そして、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が大きくなることにより、第２ノード（ＮＤ２）６６０の電位が上昇する速度が大きくなる。
この後、第３の実施の形態における走査線（ＷＳＬ）４１０から供給される電源信号が所定のタイミングにおいて導通電位（Ｖｄｄｗｓ）となることによって、補正加速期間が終了する。これにより、第１ノード（ＮＤ１）６５０の電位は、映像信号の電位（Ｖｓｉｇ）まで速やかに下降する。これに対し、第２ノード（ＮＤ２）６６０の電位は、緩やかに上昇して「Ｖｏｆｓ−Ｖｔｈ＋ΔＶ」に達する。
そして、第２ノード（ＮＤ２）６６０の電位が移動度補正による上昇量（ΔＶ）だけ上昇したタイミングにおいて、走査線（ＷＳＬ）４１０が非導通電位（Ｖｓｓｗｓ）になることにより、書込み期間／移動度補正期間（ｔ３）は終了する。
このように、補正加速期間において電源線（ＤＳＬ）２１０から供給される電源信号の電位を上昇させることによって、図１１において示した寄生容量６２１を通じた容量性カップリングにより第１ノード（ＮＤ１）６５０の電位を上昇させることができる。そして、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が大きくなることにより、第２ノード（ＮＤ２）６６０の電位が上昇する速度が大きくなる。これにより、第３の実施の形態では、第１の実施の形態で示した補正加速期間において電源線（ＤＳＬ）２１０から供給される電源信号を一定にする場合と比べて、第２ノード（ＮＤ２）６６０の電位を速く所定の電位まで上昇させることができる。すなわち、第３の実施の形態では、補正加速期間において電源線（ＤＳＬ）２１０が供給する電源電位を一定にする場合と比べて書込み期間／移動度補正期間を短くすることができる。例えば、第３の実施の形態における書込み期間／移動度補正期間（ｔ３）は、補正加速期間において電源線（ＤＳＬ）２１０が供給する電源信号を一定にする第１の実施の形態の書込み期間／移動度補正期間（ｔ１）より短くなる。
なお、ここでは、補正加速期間において１回だけ電源線（ＤＳＬ）２１０における電源電位を上昇させる例について説明したが、これに限られるものではない。例えば、補正加速期間において電源線（ＤＳＬ）２１０から供給される電源信号の上昇を複数回行うようにしてもよい。なお、高レベル電源電位（Ｖｄｄ）は、特許請求の範囲に記載の移動度補正期間の開始時に比べて高い電位の電源電位の一例である。
次に、補正加速期間における書込みトランジスタ６１０の寄生容量の影響を低減させる本発明の第４の実施の形態について図面を参照して説明する。
＜６．本発明の第４の実施の形態＞
[ライトスキャナの構成例]
図１４は、本発明の第４の実施の形態における画素回路６００の一動作例におけるライトスキャナ（ＷＳＣＮ）４００の一構成例を示す図である。この第４の実施の形態では、走査線４１０に供給される電位を緩やかに低下させて補正加速期間を開始することにより、書込みトランジスタ６１０の寄生容量に起因する容量性カップリングの影響を低減させる。図１４（ａ）は、第４の実施の形態におけるライトスキャナ（ＷＳＣＮ）４００の一構成例を示すブロック図である。図１４（ｂ）は、図２（ａ）に示した構成の書込み期間／移動度補正期間における一動作例に関するタイミングチャートである。
図１４（ａ）には、ライトスキャナ（ＷＳＣＮ）４００における、各行に配線された走査線（ＷＳＬ）４１０に順次走査信号を供給する信号切替回路４２０が示されている。
信号切替回路４２０は、入力信号線４０１を介して供給された入力信号に基づいて、走査信号を生成するものである。信号切替回路４２０は、この生成した走査信号を、走査線（ＷＳＬ）４１０を介して各行の画素回路６００に供給する。
信号切替回路４２０は、シフトレジスタ４２１と、中間バッファ４２２と、中間バッファ４２３と、レベルシフタ４２４と、出力バッファ４３０とを備える。
シフトレジスタ４２１は、１つ前の行における信号切替回路４２０から入力信号線４０１を介して転送されてきた入力信号を、この転送されてきた入力信号に対して１行の画素回路６００を制御するのに必要な時間だけ遅延させるものである。このシフトレジスタ４２１は、遅延させた入力信号を、中間バッファ４２２および中間バッファ４２３を介してレベルシフタ４２４に供給する。
レベルシフタ４２４は、シフトレジスタ４２１から供給された遅延した入力信号から、出力バッファ４３０を駆動するのに適した電位の出力バッファ駆動信号を生成するものである。このレベルシフタ４２４は、この生成した出力バッファ駆動信号を、駆動信号線４４０を介して出力バッファ４３０に供給する。
出力バッファ４３０は、駆動信号線４４０を介して供給される出力バッファ駆動信号および電源供給線４０３を介して供給される電源電位に基づいて、画素回路６００の走査信号を生成するものである。この出力バッファ４３０は、その生成した走査信号を、走査線（ＷＳＬ）４１０を介して画素回路６００に供給する。
図１４（ｂ）には、駆動信号線４４０から出力バッファ４３０に供給される電位変化と、電源供給線４０３から供給される電源の書込み期間／移動度補正期間における電位変化とが示されている。さらに、ここでは、この駆動信号線４４０から出力バッファ４３０に供給される信号と、電源供給線４０３により供給される電源とに基づいて生成されて、走査線４１０を介して画素回路６００に供給される走査信号が示されている。
書込み期間／移動度補正期間において、駆動信号線４４０から供給される入力信号は、書込み期間／移動度補正期間が開始するタイミングにおいて、Ｈレベル（ＶＨ）の電位からＬレベル（ＶＬ）の電位に遷移する。そして、書込み期間／移動度補正期間が終了するタイミングにおいて、Ｌレベル（ＶＬ）の電位からＨレベル（ＶＨ）の電位に遷移する。
電源供給線４０３から供給される電源の電位は、補正加速期間が開始するタイミングにおいて、Ｈレベル（Ｖｄｄｗｓ）の電位からＬレベル（Ｖｓｓｗｓ）の電位に徐々に低下する。すなわち、電源の電位は、立ち下がり特性が緩やかになるように変化する。そして、電源供給線４０３から供給される電源の電位は、補正加速期間が終了するタイミングに、Ｌレベル（Ｖｓｓｗｓ）の電位からＨレベル（Ｖｄｄｗｓ）の電位に遷移する。
走査線４１０が供給する走査信号は、書込み期間／移動度補正期間が開始するタイミングにおいて、非導通電位（Ｖｓｓｗｓ）から導通電位（Ｖｄｄｗｓ）に遷移する。そして、補正加速期間が開始するタイミングにおいて、導通電位（Ｖｄｄｗｓ）から非導通電位（Ｖｓｓｗｓ）に遷移する。そして、補正加速期間が終了するタイミングに、非導通電位（Ｖｓｓｗｓ）から導通電位（Ｖｄｄｗｓ）に遷移する。
このように、電源供給線４０３から供給される電源電位を緩やかに変化させることによって、走査線（ＷＳＬ）４１０を介して画素回路６００に供給する走査信号の電位を緩やかに変化させることができる。
次に、走査線（ＷＳＬ）４１０から供給される走査信号の立ち下がり特性を緩やかにして補正加速期間を開始する第４の実施の形態について図面を参照して説明する。
図１５は、本発明の第４の実施の形態における画素回路６００の一動作例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１０、電源線（ＤＳＬ）２１０およびデータ線（ＤＴＬ）３１０の電位変化を表している。走査線（ＷＳＬ）４１０およびデータ線（ＤＴＬ）３１０については、第４の実施の形態における電位変化を実線により示し、図３において示した第１の実施の形態における電位変化を破線により示す。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。また、ここでは、補正加速期間ＴＰ７以外の期間の動作は、図３において示した画素回路６００の第１の実施の形態における動作と同様のものであるため説明を省略する。
第４の実施の形態における補正加速期間ＴＰ７では、走査線（ＷＳＬ）４１０から供給される走査信号の電位は、導通電位（Ｖｄｄｗｓ）から非導通電位（Ｖｓｓｗｓ）に緩やかに遷移する。すなわち、ライトスキャナ（ＷＳＣＮ）４００は、書込み期間／移動度補正期間ＴＰ６の開始時における非導通電位（Ｖｓｓｗｓ）から導通電位（Ｖｄｄｗｓ）への電位の変化（立ち上がり特性）と比べて、緩やかな立下がり特性の走査信号を供給する。なお、ここで言う緩やかな立下がり特性の信号とは、導通電位（Ｖｄｄｗｓ）から非導通電位（Ｖｓｓｗｓ）への電位の変化が緩やかに遷移する走査信号のことである。
そして、所定のタイミングにおいて、走査線（ＷＳＬ）４１０から供給される走査信号の電位は非導通電位（Ｖｓｓｗｓ）から導通電位（Ｖｄｄｗｓ）に上昇することによって、書込み期間／移動度補正期間ＴＰ８が開始する。
図１６は、本発明の第４の実施の形態における画素回路６００の一動作例における第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化を表している。走査線（ＷＳＬ）４１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０については、第４の実施の形態における電位変化を実線により、第１の実施の形態における電位変化を破線により、従来技術の実施の形態における電位変化を鎖線により示す。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
第４の実施の形態における走査線（ＷＳＬ）４１０の走査信号の電位は、書込み期間／移動度補正期間が開始するタイミングにおいて導通電位（Ｖｄｄｗｓ）になる。これにより、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位が上昇する。そして、走査線（ＷＳＬ）４１０から供給される走査信号は、所定のタイミングにおいてなだらかに電位を下げて非導通電位（Ｖｓｓｗｓ）に達する。この場合において、第４の実施の形態における第１ノード（ＮＤ１）６５０の電位は、走査線（ＷＳＬ）４１０から供給される走査信号の立ち下がり特性を緩やかにすることにより、書込みトランジスタ６１０の寄生容量の影響を殆ど受けない。このため、補正加速期間を開始した後には、第１ノード（ＮＤ１）６５０の電位はほとんど低下しない。一方、破線で示した第１の実施の形態においては、補正加速期間の開始時における走査線（ＷＳＬ）４１０の走査信号の急激な電位変化により、図１２に示した寄生容量６１１を通じた容量性カップリングによって、第１ノード（ＮＤ１）６５０の電位は下降する。これにより、第４の実施の形態における第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との電位差は、第１の実施の形態における電位差よりも大きくなる。このため、第４の実施の形態における第２ノード（ＮＤ２）６６０の電位が上昇する速度は、第１の実施の形態における第２ノード（ＮＤ２）６６０の電位が上昇する速度と比べて速くなる。
そして、補正加速期間は、第４の実施の形態における走査線（ＷＳＬ）４１０から供給される走査信号が所定のタイミングにおいて導通電位（Ｖｄｄｗｓ）に遷移することによって終了する。これにより、第１ノード（ＮＤ１）６５０の電位は、映像信号の電位（Ｖｓｉｇ）まで速やかに下降する。これに対し、第２ノード（ＮＤ２）６６０の電位は、緩やかに上昇して「Ｖｏｆｓ−Ｖｔｈ＋ΔＶ」に達する。
そして、第２ノード（ＮＤ２）６６０の電位が移動度補正による上昇量（ΔＶ）だけ上昇したタイミングにおいて、走査線（ＷＳＬ）４１０が非導通電位（Ｖｓｓｗｓ）に切り替わることによって、書込み期間／移動度補正期間（ｔ５）は終了する。
このように、第４の実施の形態においては、書込みトランジスタ６１０の寄生容量によるカップリングの影響を軽減させる。これにより、第４の実施の形態においては、第１の実施の形態における書込み期間／移動度補正期間（ｔ４）に比べて書込み期間／移動度補正期間（ｔ５）を短くすることができる。
＜７．本発明の第５の実施の形態＞
[出力バッファの構成例]
図１７は、本発明の第５の実施の形態における出力バッファ４３０による３値化された走査信号の生成手法の一例を示す図である。この第５の実施の形態では、走査線４１０に供給される電位を３値化することにより、書込みトランジスタ６１０の寄生容量に起因する容量性カップリングの影響を低減させる。図１７（ａ）は、第５の実施の形態における出力バッファ４３０の一構成例を示す回路図である。図１７（ｂ）は、図１７（ａ）に示した構成の書込み期間／移動度補正期間における一動作例に関するタイミングチャートである。

図１７（ａ）には、３つの駆動信号線４４１乃至４４３に基づいて３値の走査信号を生成する出力バッファ４３０が示されている。
出力バッファ４３０は、ｐ型トランジスタ４３１と、ｎ型トランジスタ４３２乃至４３４とを備えている。さらに、出力バッファ４３０は、電源供給線４０３と、非導通電位線４３８と、高レベル非導通電位線４３９と、駆動信号線４４１乃至４４３と、走査線（ＷＳＬ）４１０とを備えている。
この構成において、ｐ型トランジスタ４３１は、そのゲート端子に駆動信号線４４１が接続され、そのソース端子に電源供給線４０３が接続され、そのドレイン端子に走査線（ＷＳＬ）４１０およびｎ型トランジスタ４３２のドレイン端子が接続される。またｎ型トランジスタ４３２は、そのゲート端子に駆動信号線４４１が接続され、そのソース端子にｎ型トランジスタ４３３のドレイン端子およびｎ型トランジスタ４３４のドレイン端子が接続される。また、ｎ型トランジスタ４３３は、そのゲート端子に駆動信号線４４２が接続され、そのソース端子に高レベル非導通電位線４３９が接続される。さらに、ｎ型トランジスタ４３４は、そのゲート端子に駆動信号線４４３が接続され、そのソース端子に非導通電位線４３８が接続される。
駆動信号線４４１には、走査線（ＷＳＬ）４１０における走査信号を導通電位（Ｖｄｄｗｓ）に切り替えるために、出力バッファ４３０を駆動するための駆動信号が供給される。駆動信号線４４２には、走査線（ＷＳＬ）４１０における走査信号を高レベル非導通電位（Ｖｃｃｗｓ）に切り替えるために、出力バッファ４３０を駆動するための駆動信号が供給される。駆動信号線４４３には、走査線（ＷＳＬ）４１０における走査信号を非導通電位（Ｖｓｓｗｓ）に切り替えるために、出力バッファ４３０を駆動するための駆動信号が供給される。
電源供給線４０３には、書込みトランジスタ６１０をオン状態にするための導通電位（Ｖｄｄｗｓ）が供給される。非導通電位線４３８には、書込みトランジスタ６１０をオフ状態にするための非導通電位（Ｖｓｓｗｓ）が供給される。高レベル非導通電位線４３９には、非導通電位（Ｖｓｓｗｓ）より高いレベルの電位であって、書込みトランジスタ６１０のゲートソース間電圧が書込みトランジスタ６１０の閾値電圧よりも低くなるような高レベル非導通電位（Ｖｃｃｗｓ）が供給される。このため、走査線（ＷＳＬ）４１０を介して画素回路６００に高レベル非導通電位（Ｖｃｃｗｓ）が供給されると、書込みトランジスタ６１０がオフ状態になる。
図１７（ｂ）には、図１７（ａ）に示した構成における駆動信号線４４１と、駆動信号線４４２と、駆動信号線４４３と、走査線４１０との書込み期間／移動度補正期間における電位変化が示されている。
駆動信号線４４１から供給される駆動信号は、書込み期間／移動度補正期間が開始するタイミングにおいて、Ｈレベルの電位からＬレベルの電位に遷移する。次に、補正加速期間が開始するタイミングにおいて、Ｌレベルの電位からＨレベルの電位に遷移する。そして、駆動信号線４４１から供給される駆動信号は、補正加速期間が終了するタイミングにおいてＨレベルの電位からＬレベルの電位に遷移した後に、書込み期間／移動度補正期間が終了するタイミングにおいてＨレベルの電位に遷移する。
駆動信号線４４１から供給される駆動信号は、Ｌレベルの電位である場合には、走査線（ＷＳＬ）４１０に導通電位（Ｖｄｄｗｓ）を供給する。すなわち、書込み期間／移動度補正期間においては、補正加速期間を除いて走査線（ＷＳＬ）４１０に導通電位（Ｖｄｄｗｓ）が供給される。
駆動信号線４４２から供給される駆動信号は、書込み期間／移動度補正期間が開始した後であって補正加速期間が開始するタイミングより前において、Ｌレベルの電位からＨレベルの電位に遷移する。そして、補正加速期間が終了した後であって書込み期間／移動度補正期間が終了するタイミングより前において、Ｈレベルの電位からＬレベルの電位に遷移する。
この場合において、出力バッファ４３０は、駆動信号線４４２から供給される駆動信号がＨレベルの電位であって、さらに駆動信号線４４１から供給される駆動信号がＨレベルの電位である場合に、走査線（ＷＳＬ）４１０に高レベル非導通電位（Ｖｃｃｗｓ）を供給する。
駆動信号線４４３から供給される駆動信号は、書込み期間／移動度補正期間が開始した後であって補正加速期間が開始する前の駆動信号線４４２の駆動信号がＨレベルの電位に遷移する前において、Ｈレベルの電位からＬレベルの電位に遷移する。そして、駆動信号線４４３によって供給される駆動信号は、書込み期間／移動度補正期間が終了する前であって補正加速期間が終了した後の駆動信号線４４２の駆動信号がＬレベルの電位に遷移した後に、Ｌレベルの電位からＨレベルの電位に遷移する。
この場合において、出力バッファ４３０は、駆動信号線４４３から供給される駆動信号がＨレベルの電位であって、さらに駆動信号線４４１から供給される駆動信号がＨレベルの電位である場合に、走査線（ＷＳＬ）４１０に非導通電位（Ｖｓｓｗｓ）を供給する。
走査線（ＷＳＬ）４１０から供給される走査信号は、駆動信号線４４１乃至４４３によって供給される各駆動信号の電位変化により、書込み期間／移動度補正期間が開始するタイミングにおいて非導通電位（Ｖｓｓｗｓ）から導通電位（Ｖｄｄｗｓ）に遷移する。そして、補正加速期間が開始するタイミングで導通電位（Ｖｄｄｗｓ）から高レベル非導通電位（Ｖｃｃｗｓ）に遷移する。さらに、補正加速期間が終了するタイミングにおいて高レベル非導通電位（Ｖｃｃｗｓ）から導通電位（Ｖｄｄｗｓ）に遷移する。最後に、書込み期間／移動度補正期間が終了するタイミングにおいて導通電位（Ｖｄｄｗｓ）から非導通電位（Ｖｓｓｗｓ）に遷移する。
次に、補正加速期間において、走査線（ＷＳＬ）４１０から供給される走査信号を高レベル非導通電位（Ｖｃｃｗｓ）にする第５の実施の形態について図面を参照して説明する。
図１８は、本発明の第５の実施の形態における画素回路６００の一動作例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１０、電源線（ＤＳＬ）２１０およびデータ線（ＤＴＬ）３１０の電位変化を表している。走査線（ＷＳＬ）４１０およびデータ線（ＤＴＬ）３１０については、第５の実施の形態における電位変化を実線により示し、図３において示した第１の実施の形態における電位変化を破線により示す。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。また、ここでは、補正加速期間ＴＰ７以外の期間の動作は、図３に示した画素回路６００の第１の実施の形態における動作と同様のものであるため説明を省略する。
第５の実施の形態における補正加速期間ＴＰ７が開始するタイミングでは、走査線（ＷＳＬ）４１０から供給される走査信号の電位は、導通電位（Ｖｄｄｗｓ）から高レベル非導通電位（Ｖｃｃｗｓ）に遷移する。そして、所定のタイミングにおいて、走査線（ＷＳＬ）４１０から供給される走査信号の電位は、高レベル非導通電位（Ｖｃｃｗｓ）から導通電位（Ｖｄｄｗｓ）に上昇することによって、補正加速期間ＴＰ７が終了する。
図１９は、本発明の第５の実施の形態における画素回路６００の一動作例おける第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、走査線（ＷＳＬ）４１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化を表している。走査線（ＷＳＬ）４１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０については、第５の実施の形態における電位変化を実線により示し、第１の実施の形態における電位変化を破線、従来技術の実施の形態における電位変化を鎖線により示す。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。
第５の実施の形態における走査線（ＷＳＬ）４１０の走査信号の電位は、書込み期間／移動度補正期間が開始するタイミングにおいて導通電位（Ｖｄｄｗｓ）になる。これにより、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位が上昇する。
そして、走査線（ＷＳＬ）４１０から供給される走査信号の電位は、所定のタイミングにおいて高レベル非導通電位（Ｖｃｃｗｓ）になる。これにより、補正加速期間に遷移するため、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位が急激に上昇する。この高レベル非導通電位（Ｖｃｃｗｓ）は、非導通電位（Ｖｓｓｗｓ）と比べて高いレベルの電位である。このため、導通電位（Ｖｄｄｗｓ）から高レベル非導通電位（Ｖｃｃｗｓ）に遷移する場合における寄生容量によるカップリングの影響は、導通電位（Ｖｄｄｗｓ）から非導通電位（Ｖｓｓｗｓ）に遷移する場合に比べて小さくなる。これにより、第５の実施の形態における補正加速期間では、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との電位差が第１の実施の形態における電位差よりも大きくなる。このため、第５の実施の形態における第２ノード（ＮＤ２）６６０の電位が上昇する速度は、第１の実施の形態における第２ノード（ＮＤ２）６６０の電位が上昇する速度と比べて速くなる。
この後、第５の実施の形態における走査線（ＷＳＬ）４１０から供給される走査信号が所定のタイミングにおいて導通電位（Ｖｄｄｗｓ）に遷移することによって、補正加速期間が終了する。これにより、第１ノード（ＮＤ１）６５０の電位は、映像信号の電位（Ｖｓｉｇ）まで速やかに下降する。これに対し、第２ノード（ＮＤ２）６６０の電位は、緩やかに上昇して「Ｖｏｆｓ−Ｖｔｈ＋ΔＶ」に達する。
そして、第２ノード（ＮＤ２）６６０の電位が移動度補正による上昇量（ΔＶ）だけ上昇したタイミングにおいて、走査線（ＷＳＬ）４１０が非導通電位（Ｖｓｓｗｓ）になることにより、書込み期間／移動度補正期間（ｔ６）は終了する。
このように、第５の実施の形態によれば、書込みトランジスタ６１０の寄生容量による電位変化を減少させることによって、第１の実施の形態における書込み期間／移動度補正期間（ｔ４）と比較して書込み期間／移動度補正期間（ｔ６）を短くすることができる。なお、高レベル非導通電位（Ｖｃｃｗｓ）は、特許請求の範囲に記載の発光素子を発光させるときに供給する電位に比べて高い電位のオフ電位の一例である。
このように、本発明の実施の形態によれば、書込み期間／移動度補正期間の途中において走査信号の電位をオフ電位に遷移させて移動度加速期間を設けることによって、移動度補正期間を短くすることができる。
なお、本発明の実施の形態における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、ビデオカメラなどのディスプレイに適用することができる。また、電子機器に入力された映像信号や電子機器内で生成した映像信号を画像または映像として表示するあらゆる分野の電子機器のディスプレイに適用することができる。このような表示装置が適用された電子機器の例を以下に示す。
＜８．本発明の第６の実施の形態＞
［電子機器への適用例］
図２０は、本発明の第６の実施の形態におけるテレビジョンセットの例である。このテレビジョンセットは、本発明の第１乃至第５の実施の形態が適用されたテレビジョンセットである。このテレビジョンセットは、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、例えば、本発明の第１の実施の形態における表示装置をその映像表示画面１１に用いることにより作製される。
図２１は、本発明の第６の実施の形態におけるデジタルスチルカメラの例である。このデジタルスチルカメラは、本発明の第１乃至第５の実施の形態が適用されたデジタルスチルカメラである。ここでは、上にデジタルスチルカメラの正面図を示し、下にデジタルスチルカメラの背面図を示す。このデジタルスチルカメラは、撮像レンズ１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の第１の実施の形態における表示装置をその表示部１６に用いることにより作製される。
図２２は、本発明の第６の実施の形態におけるノート型パーソナルコンピュータの例である。このノート型パーソナルコンピュータは、本発明の第１乃至第５の実施の形態が適用されたノート型パーソナルコンピュータである。このノート型パーソナルコンピュータは、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、例えば、本発明の第１の実施の形態における表示装置をその表示部２２に用いることにより作製される。
図２３は、本発明の第６の実施の形態における携帯端末装置の例である。この携帯端末装置は、本発明の第１乃至第５の実施の形態が適用された携帯端末装置である。ここでは、左側に携帯端末装置の開いた状態を示し、右側に携帯端末装置の閉じた状態を示している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含む。例えば、この携帯端末装置は、本発明の第１の実施の形態における表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
図２４は、本発明の第６の実施の形態におけるビデオカメラの例である。このビデオカメラは、本発明の第１乃至第５の実施の形態が適用されたビデオカメラである。このビデオカメラは、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、例えば、本発明の第１の実施の形態における表示装置をそのモニター３６に用いることにより作製される。
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、上述のように特許請求の範囲における発明特定事項とそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、上述のように特許請求の範囲における発明特定事項とそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。
１００ 表示装置
２００ 電源スキャナ
２１０ 電源線
３００ 水平セレクタ
３１０ データ線
４００ ライトスキャナ
４０１ 入力信号線
４０３ 電源供給線
４１０ 走査線
４２０ 信号切替回路
４２１ シフトレジスタ
４２２、４２３ 中間バッファ
４２４ レベルシフタ
４３０ 出力バッファ
４３１ ｐ型トランジスタ
４３２、４３３、４３４ ｎ型トランジスタ
４３８ 非導通電位線
４３９ 高レベル非導通電位線
４４０、４４１、４４２、４４３ 駆動信号線
５００ 画素アレイ部
６００ 画素回路
６１０ 書込みトランジスタ
６１１、６２１、６２２、６４１ 寄生容量
６２０ 駆動トランジスタ
６３０ 保持容量
６４０ 発光素子
７００ タイミング生成部
７１１、７１２、７１３ スタートパルス線
７２１、７２２、７２３ クロックパルス線
７３０ 映像信号線

Claims (6)

  1. 第１ノードおよび第２ノードに接続されて前記第１ノードと前記第２ノードとの間の電位差を保持する保持容量と、
    オン状態である場合には前記第１ノードに映像信号を供給する書込みトランジスタと、
    前記第２ノードへ前記電位差が大きいほど大きな電流を出力する駆動トランジスタと、
    前記第２ノードに接続されて前記電流に応じて発光する発光素子と、
    前記駆動トランジスタの移動度に応じた所定の目的電位まで前記発光素子の寄生容量を前記電流により充電させる期間である移動度補正期間が開始すると前記書込みトランジスタをオン状態に制御し、前記移動度補正期間内において前記目的電位より低い所定電位まで前記寄生容量が充電されると前記書込みトランジスタをオフ状態に制御する走査回路と
    を具備する表示装置。
  2. 前記所定電位は、前記移動度補正期間において前記電位差が略最大になるときの電位である請求項１記載の表示装置。
  3. 前記所定電位まで前記寄生容量が充電された後の所定のタイミングにおいて前記駆動トランジスタの電源電位として前記移動度補正期間の開始時に比べて高い電位を供給する電源回路をさらに具備する請求項１記載の表示装置。
  4. 前記走査回路は、前記移動度補正期間が開始すると所定の立ち上がり特性の走査信号を前記書込みトランジスタに供給して前記書込みトランジスタを前記オン状態に制御し、前記移動度補正期間内において前記所定電位まで前記寄生容量が充電されると前記立ち上がり特性と比べて緩やかな立ち下がり特性の前記走査信号を供給して前記書込みトランジスタを前記オフ状態に制御する請求項１記載の表示装置。
  5. 前記走査回路は、前記移動度補正期間内において前記所定電位まで前記寄生容量が充電されると、前記発光素子を発光させるときに供給する電位と比べて高い電位の走査信号を前記書込みトランジスタに供給して前記書込みトランジスタを前記オフ状態に制御する請求項１記載の表示装置。
  6. 第１ノードおよび第２ノードに接続されて前記第１ノードと前記第２ノードとの間の電位差を保持する保持容量と、
    オン状態である場合には前記第１ノードに映像信号を供給する書込みトランジスタと、
    前記第２ノードへ前記電位差が大きいほど大きな電流を出力する駆動トランジスタと、
    前記第２ノードに接続されて前記電流に応じて発光する発光素子と、
    前記駆動トランジスタの移動度に応じた所定の目的電位まで前記発光素子の寄生容量を前記電流により充電させる期間である移動度補正期間が開始すると前記書込みトランジスタをオン状態に制御し、前記移動度補正期間内において前記目的電位より低い所定電位まで前記寄生容量が充電されると前記書込みトランジスタをオフ状態に制御する走査回路と
    を具備する電子機器。
JP2009157419A 2009-07-02 2009-07-02 表示装置および電子機器 Active JP5310317B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009157419A JP5310317B2 (ja) 2009-07-02 2009-07-02 表示装置および電子機器
KR1020100058961A KR20110002788A (ko) 2009-07-02 2010-06-22 표시장치 및 전자기기
TW099120460A TW201207813A (en) 2009-07-02 2010-06-23 Display device and electronic apparatus
US12/801,735 US20110001741A1 (en) 2009-07-02 2010-06-23 Display device and electronic apparatus
CN201010215147.4A CN101944324B (zh) 2009-07-02 2010-06-25 显示设备和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009157419A JP5310317B2 (ja) 2009-07-02 2009-07-02 表示装置および電子機器

Publications (2)

Publication Number Publication Date
JP2011013448A JP2011013448A (ja) 2011-01-20
JP5310317B2 true JP5310317B2 (ja) 2013-10-09

Family

ID=43412394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009157419A Active JP5310317B2 (ja) 2009-07-02 2009-07-02 表示装置および電子機器

Country Status (5)

Country Link
US (1) US20110001741A1 (ja)
JP (1) JP5310317B2 (ja)
KR (1) KR20110002788A (ja)
CN (1) CN101944324B (ja)
TW (1) TW201207813A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013122482A (ja) * 2011-12-09 2013-06-20 Sony Corp 表示装置およびその駆動方法、ならびに電子機器
CA2819681C (en) 2013-02-05 2019-08-13 Ncs Oilfield Services Canada Inc. Casing float tool
KR102339644B1 (ko) * 2017-06-12 2021-12-15 엘지디스플레이 주식회사 전계 발광 표시장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4203772B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
JP5055879B2 (ja) * 2006-08-02 2012-10-24 ソニー株式会社 表示装置および表示装置の駆動方法
JP2008181039A (ja) * 2007-01-26 2008-08-07 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2008203706A (ja) * 2007-02-22 2008-09-04 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP4306753B2 (ja) * 2007-03-22 2009-08-05 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5343325B2 (ja) * 2007-04-12 2013-11-13 ソニー株式会社 自発光表示パネル駆動方法、自発光表示パネル及び電子機器
JP2008286953A (ja) * 2007-05-16 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器
JP4433039B2 (ja) * 2007-11-14 2010-03-17 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009128404A (ja) * 2007-11-20 2009-06-11 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2009157019A (ja) * 2007-12-26 2009-07-16 Sony Corp 表示装置と電子機器
JP5194781B2 (ja) * 2007-12-26 2013-05-08 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009294635A (ja) * 2008-05-08 2009-12-17 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Also Published As

Publication number Publication date
KR20110002788A (ko) 2011-01-10
JP2011013448A (ja) 2011-01-20
US20110001741A1 (en) 2011-01-06
TW201207813A (en) 2012-02-16
CN101944324A (zh) 2011-01-12
CN101944324B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
JP5493733B2 (ja) 表示装置および電子機器
JP5217500B2 (ja) Ｅｌ表示パネルモジュール、ｅｌ表示パネル、集積回路装置、電子機器及び駆動制御方法
JP4760840B2 (ja) Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP5343325B2 (ja) 自発光表示パネル駆動方法、自発光表示パネル及び電子機器
JP5186950B2 (ja) Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
KR101596518B1 (ko) 표시장치 및 전자기기
JP2009294635A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2024045589A (ja) 表示装置
JP2009037123A (ja) アクティブマトリクス型表示装置及びその駆動方法
JP2009258275A (ja) 表示装置および出力バッファ回路
KR20090050010A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP7237918B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
KR101685203B1 (ko) 표시 장치 및 전자 기기
TWI394123B (zh) A display device, a driving method thereof, and an electronic device
US20130293527A1 (en) Display device, method of driving display device, and electronic apparatus
JP5310317B2 (ja) 表示装置および電子機器
WO2021161773A1 (ja) 駆動装置、表示装置、および駆動装置の駆動方法
JP2009204992A (ja) Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP5365734B2 (ja) 表示装置
JP2011069943A (ja) 表示装置および電子機器
JP2010139926A (ja) 電子機器および表示装置
JP2008181039A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2008203706A (ja) 表示装置、表示装置の駆動方法および電子機器
CN116863874B (zh) 扫描驱动电路、扫描驱动方法及显示装置
JP2011064957A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R151 Written notification of patent or utility model registration

Ref document number: 5310317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250