KR101685203B1 - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR101685203B1
KR101685203B1 KR1020100023719A KR20100023719A KR101685203B1 KR 101685203 B1 KR101685203 B1 KR 101685203B1 KR 1020100023719 A KR1020100023719 A KR 1020100023719A KR 20100023719 A KR20100023719 A KR 20100023719A KR 101685203 B1 KR101685203 B1 KR 101685203B1
Authority
KR
South Korea
Prior art keywords
potential
signal
emitting element
light emitting
node
Prior art date
Application number
KR1020100023719A
Other languages
English (en)
Other versions
KR20100107395A (ko
Inventor
테츠오 미나미
카츠히데 우치노
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20100107395A publication Critical patent/KR20100107395A/ko
Application granted granted Critical
Publication of KR101685203B1 publication Critical patent/KR101685203B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

복수의 픽셀 회로; 및 영상 신호의 전위와 발광 소자를 소등시키기 위한 소등 전위와 상기 소등 전위보다 높은 전위인 고레벨 전위 중 어느 하나의 전위를 공급하는 신호 공급 회로를 포함하고, 상기 복수의 픽셀 회로의 각각은, 상기 영상 신호에 상당하는 전압을 유지하기 위한 기억 용량과, 상기 기억 용량으로 유지된 전압에 따른 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와, 상기 구동 트랜지스터로부터 공급되는 전류에 따라 발광하는 발광 소자, 및 상기 신호 공급 회로에 의해 상기 고레벨 전위 및 상기 소등 전위의 순번대로 공급되는 전위를 상기 구동 트랜지스터의 게이트 단자에 제공한 후에 상기 영상 신호에 상당하는 전압을 상기 기억 용량에 기록하는 기록 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.

Description

표시 장치 및 전자 기기{DISPLAY APPARATUS AND ELECTRONIC INSTRUMENT}
본 발명은, 전자 기기에 관한 것으로, 특히 발광 소자를 픽셀에 이용하는 표시 장치 및 그 표시 장치를 구비하는 전자 기기에 관한 것이다.
발광 소자로서 유기 EL(Electroluminescence) 소자를 이용하는 평면 자발광형의 표시 장치의 개발이 근래 번창하게 행해지고 있다. 이 유기 EL 소자는, 유기 박막에 전계를 인가하면 발광하는 것이고, 저전압 구동에서도 시인성이 좋기 때문에, 표시 장치의 경량 박막화나 저소비 전력화 등에 기여할 것으로 기대되고 있다.
이 유기 EL 소자를 이용하는 표시 장치에 있어서는, 픽셀 회로를 구성하는 구동 트랜지스터에 의해 유기 박막에 인가하는 전계의 제어를 행하지만, 이 구동 트랜지스터가 가지는 임계치 전압 및 이동도는 개체마다 불규칙하다. 이 때문에, 이러한 개체차를 보정하기 위한 임계치 보정 처리 및 이동도 보정 처리가 필요해지는 것으로부터, 이와 같은 보정 처리의 기능을 갖는 표시 장치가 고안되고 있다. 예를 들면, 픽셀 회로에 공급하는 전원 신호 및 데이터 신호를 스위칭시키는 것에 의해, 픽셀 회로를 구성하는 구동 트랜지스터의 임계치 전압 및 이동도의 불규칙함에 대한 보정 기능을 갖는 표시 장치가 제안되고 있다(예를 들면, 일본특개 2008-33193호 공보(도 4) 참조).
상술의 종래 기술에서는, 픽셀 회로를 구성하는 구동 트랜지스터의 임계치 전압 및 이동도의 불규칙함을 보정할 수 있다. 이 경우, 전원 신호를 스위칭시키기 위해, 전원 신호를 전환하기 위한 드라이버가 1행마다 필요하게 되고, 표시 장치의 비용이 높아진다. 이것에 대해, 복수행마다 전원 신호를 전환하는 구성으로 하는 것에 의해, 드라이버 수를 삭감한 것이 생각된다. 그렇지만, 이와 같은 구성에 있어서는, 전원 신호의 전환에 의하지 않고, 발광 소자를 소등시키기 때문에, 발광 소자의 기생 용량 등의 영향에 의해 발광 소자를 완전하게 소등시키는데에 시간을 필요로 하는 경우가 있다. 이와 같은 경우에는, 표시 화상에 그라데이션이 발생해 버리게 된다.
본 발명은 이와 같은 상황을 감안하고 이루어진 것으로, 표시 화상에 있어서 그라데이션을 경감시키는 것을 목적으로 한다.
본 발명의 제1의 실시의 형태는 표시 장치 및 전자 기기를 제공한다. 표시 장치와 전자 기기는 복수의 픽셀 회로; 및 영상 신호의 전위와 발광 소자를 소등시키기 위한 소등 전위와 상기 소등 전위보다 높은 전위인 고레벨 전위 중 어느 하나의 전위를 공급하는 신호 공급 회로를 포함한다. 상기 복수의 픽셀 회로의 각각은, 상기 영상 신호에 상당하는 전압을 유지하기 위한 기억 용량과, 상기 기억 용량으로 유지된 전압에 따른 전류를 상기 발광 소자에 공급하는 구동 트랜지스터와, 상기 구동 트랜지스터로부터 공급되는 전류에 따라 발광하는 발광 소자, 및 상기 신호 공급 회로에 의해 상기 고레벨 전위 및 상기 소등 전위의 순번대로 공급되는 전위를 상기 구동 트랜지스터의 게이트 단자에 제공한 후에 상기 영상 신호에 상당하는 전압을 상기 기억 용량에 기록하는 기록 트랜지스터를 포함한다. 따라서, 신호 공급 회로에 의해 고레벨 전위 및 소등 전위의 순번대로 공급된 전위가 구동 트랜지스터의 게이트 단자에 제공된 이후에 기억 용량을 통해 발광 소자의 입력 단자의 전위가 상승될 수 있다.
상기 제1의 실시의 형태의 표시 장치는 상기 복수의 픽셀 회로에 대하여 복수의 행마다 동일한 전원 전위를 공급하는 전원 공급 회로를 더 포함할 수도 있다. 상기 구동 트랜지스터는, 상기 전원 전위를 받는 것에 의해 상기 기억 용량에 유지된 전압에 기초한 전류를 상기 발광 소자에 공급한다. 이것에 의해, 복수행의 픽셀 회로마다 동일한 전원 전위가 공급될 수 있다.
이 제1의 실시의 형태에 있어서, 상기 신호 공급 회로는, 상기 영상 신호의 전위의 범위 내에서 상기 고레벨 전위를 공급하도록 하여도 좋다. 이것에 의해, 영상 신호의 전위의 범위 내에서 고레벨 전위를 공급될 수 있다.이 경우에 있어, 상기 신호 공급 회로는, 상기 영상 신호 전위 범위의 중간보다 낮은 범위 내에서 상기 고레벨 전위를 공급하도록 하여도 좋다. 이것에 의해, 영상 신호 전위 범위의 중간보다 낮은 범위 내에서 고레벨 전위를 공급할 수 있다.
또한, 이 제1의 실시의 형태에 있어서, 상기 발광 소자는 유기 전계 발광 소자로 구성될 수 있다. 이것에 의해, 유기 전계 발광 소자에 의해 발광할 수 있다.
본 발명에 의하면, 표시 화상에 있어서 그라데이션을 경감시키는 우수한 효과를 달성한다.
도 1은 본 발명의 실시의 형태가 적용되는 표시 장치의 기본 구성예를 나타내는 개념도.
도 2의 A 및 B는 표시 장치(100)에 있어서 수평 실렉터(HSEL)(300)에 의한 데이터선(DTL)(311 내지 313)에 공급되는 데이터 신호의 생성 수법의 일례를 나타내는 도면.
도 3은 표시 장치(100)의 기본 동작의 일례에 관한 타이밍 차트.
도 4는 표시 장치(100)에 있어서 픽셀(600)의 구성예를 모식적으로 나타내는 회로도.
도 5는 표시 장치(100)에 있어서 픽셀(600)의 기본 동작의 일례에 관한 타이밍 차트.
도 6의 A 내지 C는 TP8, TP1, TP2의 기간에 각각 대응하는 픽셀(600)의 동작 상태를 모식적으로 나타내는 회로도.
도 7의 A 내지 C는 TP3 내지 TP5의 기간에 각각 대응하는 픽셀(600)의 동작 상태를 모식적으로 나타내는 회로도.
도 8은 TP6 내지 TP8의 기간에 각각 대응하는 픽셀(600)의 동작 상태를 모식적으로 나타내는 회로도.
도 9는 표시 장치(100)에 있어서 소등 기간(TP1) 동안 제2 노드(ND2)(660)의 전위가 부드럽게 저하되는 경우에 있어서 픽셀(600)의 동작을 예시하는 타이밍 차트.
도 10의 A 및 B는 표시 장치(100)에 있어서 소등 기간(TP1) 동안 제2 노드(ND2)(660)의 전위가 부드럽게 저하되는 경우에 있어서 표시 장치(100)에 표시되는 표시 화상에 관한 도면.
도 11의 A 및 B는 본 발명의 제1의 실시의 형태에 있어서 수평 실렉터(HSEL)(300)에 의해 데이터선(DTL)(311 내지 313)에 공급되는 데이터 신호의 생성 수법의 일례를 나타내는 도면.
도 12는 본 발명의 제1의 실시의 형태에 있어서 픽셀(600)의 동작의 일례에 관한 타이밍 차트.
도 13의 A 및 B는 본 발명의 제1의 실시의 형태에 의한 소등 기간(TP1)에 있어서 제2 노드(ND2)(660)의 전위 상승에 의한 표시 화상의 그라데이션에 관한 도면.
도 14는 도 13의 B에 도시된 전류 특성(661 및 662)에 있어서 적분치의 비교 결과를 나타내는 도면.
도 15의 A 및 B는 본 발명의 제1의 실시의 형태에 있어서 데이터 신호의 생성 파형의 변형예를 나타내는 도면.
도 16은 본 발명의 제2의 실시의 형태에 있어서 텔레비전 세트를 나타내는 사시도.
도 17은 본 발명의 제2의 실시의 형태에 있어서 디지털 카메라를 나타내는 사시도.
도 18은 본 발명의 제2의 실시의 형태에 있어서 노트북형 퍼스널 컴퓨터를 나타내는 사시도.
도 19는 본 발명의 제2의 실시의 형태에 있어서 휴대 단말 장치를 나타내는 모식도.
도 20은 본 발명의 제2의 실시의 형태에 있어서 비디오 카메라를 나타내는 사시도.
이하, 본 발명을 실시하기 위한 형태(이하, 실시의 형태라고 칭한다)에 관하여 설명한다. 설명은 이하의 순서에 의해 행한다.
1. 제1의 실시의 형태(표시 제어：데이터 신호에 소등 준비 신호의 전위를 가한 예)
2. 제2의 실시의 형태(표시 제어：전자 기기에의 적용예)
<1. 제1의 실시의 형태>
[표시 장치의 기본 구성예]
도 1은, 본 발명의 실시의 형태가 적용되는 표시 장치의 기본 구성예를 나타내는 개념도이다.
표시 장치(100)는, 라이트 스캐너(WSCN： Write SCaNner)(200)와, 수평 실렉터(HSEL： Horizontal SELector)(300)와, 전원 스캐너(DSCN： Drive SCaNner)(400)를 구비한다. 또한, 이 표시 장치(100)는, 픽셀 어레이부(500)를 구비한다. 이 픽셀 어레이부(500)는, n×m의 2차원 매트릭스 형상으로 배열된 복수의 픽셀(600)을 구비한다. 또한, 표시 장치(100)에는, 기록 주사선(WSL： Write Scan Line)(210)과, 데이터선(DTL： DaTa Line)(310)과, 구동 주사선(DSL： Drive Scan Line)(410)이 배선되어 있다.
기록 주사선(WSL)(210) 및 구동 주사선(DSL)(410)은, 픽셀(600)의 각 행에 대해 각각 배선되고, 라이트 스캐너(WSCN)(200) 및 전원 스캐너(DSCN)(400)에 각각 접속된다. 데이터선(DTL)(310)은, 픽셀(600)의 각 열에 대해 각각 배선되고, 수평 실렉터(HSEL)(300)에 접속된다. 또한, 이 기록 주사선(WSL)(210), 데이터선(DTL)(310) 및 구동 주사선(DSL)(410)의 각각은, 픽셀(600)의 각각에 각각 접속된다.
라이트 스캐너(WSCN)(200)는, 2 차원 매트릭스 형상으로 배열된 복수의 픽셀(600)을 선순차 주사하는 것이다. 이 라이트 스캐너(WSCN)(200)는, 데이터선(DTL)(310)으로부터 공급되는 데이터 신호를 행 단위로 픽셀(600)에 기록한다. 즉, 라이트 스캐너(WSCN)(200)는, 데이터선(DTL)(310)으로부터의 데이터 신호를 픽셀(600)에 기록하는 타이밍을 행 단위마다 순차적으로 제어한다.
이 라이트 스캐너(WSCN)(200)는, 그 데이터 신호가 기록된 타이밍을 순차적으로 제어하기 위한 제어 신호를 생성한다. 이 라이트 스캐너(WSCN)(200)는, 데이터 신호를 기록하기 위한 온 전위, 데이터 신호의 기록을 정지시키기 위한 오프 전위를 제어 신호로서 생성한다. 이 라이트 스캐너(WSCN)(200)는, 그 오프 전위로서, 픽셀(600)을 발광시키기 위한 제1 오프 전위 및 픽셀(600)의 초기화에 의한 데이터선(DTL)(310)으로부터의 전류의 누설을 방지하기 위한 제2 오프 전위를 생성한다. 즉, 이 라이트 스캐너(WSCN)(200)는, 온 전위, 제1 오프 전위 및 제2 오프 전위 중 어느 하나의 전위를 제어 신호로서 생성한다. 또한, 라이트 스캐너(WSCN)(200)는, 그 생성된 제어 신호를 기록 주사선(WSL)(210)에 공급한다.
이 라이트 스캐너(WSCN)(200)는, 픽셀(600)의 각 행에 각각 대응하는 드라이버(201 내지 205)를 구비한다. 이 드라이버(201 내지 205)는, 각각에 대응하는 각 행의 픽셀(600)에 대해, 데이터선(DTL)(310)으로부터 공급되는 데이터 신호를 기록하기 위한 제어 신호를 생성한다. 그리고, 이 드라이버(201 내지 205)는, 그 생성된 제어 신호를 기록 주사선(WSL)(211 내지 215)에 각각 공급한다.
수평 실렉터(HSEL)(300)는, 영상 신호의 전위와, 픽셀(600)을 구성하는 구동 트랜지스터의 임계치 전압에 대한 보정(임계치 보정)을 행하기 위한 기준 신호의 전위와, 픽셀(600)을 소등시키기 위한 소등 신호의 전위(소등 전위)의 어느 하나를 선택한다. 즉, 이 수평 실렉터(HSEL)(300)는, 영상 신호, 기준 신호 및 소등 신호중 어느 하나의 신호를 선택한다. 그리고, 이 수평 실렉터(HSEL)(300)는, 그 선택된 신호를 데이터 신호로서 데이터선(DTL)(310)에 공급한다. 또한, 수평 실렉터(HSEL)(300)는, 라이트 스캐너(WSCN)(200)에 의한 선순차 주사에 근거하여 데이터 신호를 전환한다.
전원 스캐너(DSCN)(400)는, 복수의 행(j행：j는 2 이상의 정수)마다 동일한 전원 신호를 순차적으로 공급한다. 즉, 이 전원 스캐너(DSCN)(400)는, 복수의 구동 주사선(DSL)(410)마다 전원 신호를 순차적으로 공급한다. 이 전원 스캐너(DSCN)(400)는, 예를 들면, 일정 수의 행 단위로, 픽셀(600)에 전류를 공급하기 위한 전원 전위, 또는, 픽셀(600)을 초기화하기 위한 초기화 전위의 어느 한쪽으로 전원 신호를 전환한다. 또한, 이 전원 스캐너(DSCN)(400)는, 그 전원 신호를 구동 주사선(DSL)(410)에 공급한다.
이 전원 스캐너(DSCN)(400)는, 복수행(j행)마다 각각 대응하는 드라이버(401 내지 403)를 구비한다. 이 드라이버(401 내지 403)는, 각각에 대응하는 일정 수의 행의 픽셀(600)에 대한 전원 신호를 생성한다. 이 드라이버(401 내지 403)는, 그 생성된 전원 신호를 구동 주사선(DSL)(411 내지 413)에 각각 공급한다. 또한, 전원 스캐너(DSCN)(400)는, 특허청구범위에 기재된 전원 공급 회로의 일례이다.
픽셀(600)은, 기록 주사선(WSL)(210)으로부터의 제어 신호에 근거하여, 데이터선(DTL)(310)으로부터의 영상 신호에 상당하는 전압에 따라 소정 기간 동안 발광한다.
이처럼, 전원 스캐너(DSCN)(400)는, 복수행의 픽셀(600)마다 동일한 전원 신호를 공급하는 것에 의해, 전원 스캐너(DSCN)(400)의 드라이버의 수를 삭감할 수 있다. 이것에 의해, 표시 장치(100)의 제조 비용을 삭감할 수 있다. 다음에, 수평 실렉터(HSEL)(300)의 일 구성예에 관하여 도면을 참조하여 설명한다.
[수평 실렉터의 구성예]
도 2의 A 및 B는, 표시 장치(100)에 있어서 수평 실렉터(HSEL)(300)에 의한 데이터선(DTL)(311 내지 313)에 공급되는 데이터 신호의 생성 수법의 일례를 나타내는 도면이다. 도 2의 A는, 표시 장치(100)에 있어서 수평 실렉터(HSEL)(300)의 일 구성예를 나타내는 블록도이다. 도 2의 B는, 도 2의 A에 도시한 구성에 있어서 전환 제어선(321 내지 323) 및 데이터선(DTL)(310)의 전위 변화를 나타내는 타이밍 차트이다.
도 2의 A에는, 영상 신호선(301 내지 303)과, 기준 신호선(391)과, 소등 신호선(392)과, 전환 제어선(321 내지 323)과, 전환 회로(351 내지 353)와, 전환 회로(361 내지 363)와, 전환 회로(371 내지 373)가 나타나 있다.
영상 신호선(301 내지 303)에는, 각 열의 픽셀(600)의 각각에 대한 영상 신호(Vsig)가 시분할 방식으로 공급된다. 기준 신호선(391)에는, 픽셀(600)을 구성하는 구동 트랜지스터의 임계치에 대한 보정(임계치 보정)을 행하기 위한 기준 신호(Vofs)가 공급된다. 소등 신호선(392)에는, 픽셀(600)을 소등시키기 위한 소등 신호(Vers)가 공급된다. 전환 제어선(321)에는, 전환 회로(351 내지 353)의 전환을 제어하기 위한 전환 제어 신호(Gsig)가 공급된다. 전환 제어선(322)에는, 전환 회로(361 내지 363)의 전환을 제어하기 위한 전환 제어 신호(Gofs)가 공급된다. 전환 제어선(323)에는, 전환 회로(371 내지 373)의 전환을 제어하기 위한 전환 제어 신호(Gers)가 공급된다.
전환 회로(351 내지 353)는, 전환 제어선(321)으로부터의 전환 제어 신호(Gsig)에 근거하여, 영상 신호선(301 내지 303)과 데이터선(DTL)(311 내지 313) 사이의 접속의 유무를 각각 전환한다. 전환 회로(361 내지 363)는, 전환 제어선(322)으로부터의 전환 제어 신호(Gofs)에 근거하여, 기준 신호선(391)과 데이터선(DTL)(311 내지 313) 사이의 접속의 유무를 각각 전환한다. 전환 회로(371 내지 373)는, 전환 제어선(323)으로부터의 전환 제어 신호(Gers)에 근거하여, 소등 신호선(392)과 데이터선(DTL)(311 내지 313) 사이의 접속의 유무를 각각 전환한다.
도 2의 B에는, 횡축을 공통의 시간축으로 하는 전환 제어선(321 내지 323) 및 데이터선(DTL)(310)의 전위 변화를 나타내고 있다. 또한, 본래, 영상 신호의 전위(Vsig)는, 표시 장치(100)에 입력되는 영상 신호에 따라 변화하지만, 이 예에서는, 일정한 전위인 것을 상정하고 있다. 여기에서는, 1 수평 주사 기간(1H)에 있어서 수평 실렉터(HSEL)(300)의 동작에 관하여 설명한다.
먼저, 하나 이전의 수평 주사 기간종료 직전에, 전환 제어선(321)에서의 전환 제어 신호(Gsig)의 전위가 L(Low) 레벨로, 전환 제어선(322)에서의 전환 제어 신호(Gofs)의 전위가 H(High) 레벨로 설정된다. 또한, 전환 제어선(323)에서의 전환 제어 신호(Gers)의 전위가 L 레벨로 설정된다.
다음에, 1 수평 주사 기간에 있어, 전환 제어선(321)에서의 전환 제어 신호(Gsig)의 전위가 L 레벨에서 H 레벨로 천이함과 동시에, 전환 제어선(322)에서의 전환 제어 신호(Gofs)의 전위가 H 레벨에서 L 레벨로 완전히 전환된다. 이것에 의해, 전환 회로(351 내지 353)에 의해 영상 신호선(301 내지 303)과 데이터선(DTL)(311 내지 313)이 각각 접속되기 때문에, 데이터선(DTL)(310)에 데이터 신호로서 영상 신호(Vsig)가 공급된다.
다음에, 전환 제어선(321)에서의 전환 제어 신호(Gsig)의 전위가 H 레벨에서 L 레벨로 완전히 전환됨과 동시에, 전환 제어선(323)에서의 전환 제어 신호(Gers)의 전위가 L 레벨에서 H 레벨로 완전히 전환된다. 이것에 의해, 전환 회로(371 내지 373)에 의해 소등 신호선(392)과 데이터선(DTL)(311 내지 313)이 각각 접속되기 때문에, 데이터선(DTL)(311 내지 313)에 데이터 신호로서 소등 신호(Vers)가 공급된다.
그리고, 전환 제어선(323)에서의 전환 제어 신호(Gers)의 전위가 H 레벨에서 L 레벨로 천이함과 동시에, 전환 제어선(322)에서의 전환 제어 신호(Gofs)의 전위가 L 레벨에서 H 레벨로 완전히 전환된다. 이것에 의해, 전환 회로(361 내지 363)에 의해 기준 신호선(391)과 데이터선(DTL)(311 내지 313)이 각각 접속되기 때문에, 데이터선(DTL)(310)에 데이터 신호로서 기준 신호(Vofs)가 공급된다.
이처럼, 데이터선(DTL)(310)의 각각에 대해, 3개의 전환 회로 및 3개의 전환 제어선(321 내지 323)을 이용하는 것에 의해, 3가화된 데이터 신호(three-value data signal)를 생성할 수 있다.
[표시 장치의 기본 동작의 예]
도 3은, 표시 장치(100)의 기본 동작의 일례에 관한 타이밍 차트이다. 여기에서는, 횡축을 공통의 시간축으로 하고, 구동 주사선(DSL)(411 및 412)과, 데이터선(DTL)(310)과, 기록 주사선(WSL)(211 내지 214)의 전위 변화가 도시되어 있다.
데이터선(DTL)(310)의 전위 변화는, 도 2의 B에 도시한 바와 같이, 수평 실렉터(HSEL)(300)에 의해 생성된 데이터 신호의 전위 변화이다. 구동 주사선(DSL)(411 및 412)의 전위 변화는, 전원 스캐너(DSCN)(400)에서 드라이버(401 및 402)에 의해 생성된 전원 신호의 전위 변화이다. 이 구동 주사선(DSL)(411 및 412)에는, 픽셀(600)에 전류를 공급하기 위한 전원 전위(Vcc) 및 픽셀(600)을 초기화하기 위한 초기화 전위(Vss)의 어느 한쪽의 전위가 공급된다.
기록 주사선(WSL)(211 내지 214)은, 라이트 스캐너(WSCN)(200)에서 드라이버(201 내지 204)에 의하여 각각 생성된 제어 신호의 전위 변화이다. 이 기록 주사선(WSL)(211 내지 214)에는, 제어 신호로서, 상술한 바와 같이, 온 전위(Von), 제1 오프 전위(Voff1) 및 제2 오프 전위(Voff2)의 어느 하나의 전위가 공급된다. 이것에 의해, 이 기록 주사선(WSL)(211 내지 214)에는, 각각 3개의 펄스(221 내지 223)가 공급된다.
첫 번째 펄스(221)는, 픽셀(600)의 발광을 소등시키기 위해 소등 신호의 전위(Vers)를 픽셀(600)에 주기 위한 펄스이다. 두 번째 펄스(222)는, 임계치 보정을 위해 기준 신호의 전위(Vofs)를 픽셀(600)에 주기 위한 펄스이다. 세 번째 펄스(223)는, 픽셀(600)을 구성하는 구동 트랜지스터의 이동도에 대한 보정을 행함과 동시에 영상 신호(Vsig)를 기록하기 위한 펄스이다. 또한, 기록 주사선(WSL2)(212)에는, 기록 주사선(WSL1)(211)을 기준으로서 1H(수평 주사 기간) 후에 각각의 펄스가 공급된다. 또한, 여기에서는 도시하고 있지 않지만, 기록 주사선(WSL2)(212) 바로 다음의 기록 주사선에는, 기록 주사선(WSL2)(212)을 기준으로서 1H 후에 각각의 펄스가 공급된다.
이 경우, 기록 주사선(WSL)(211 내지 213)에 접속되어 있는 픽셀(600)에 구동 주사선(DSL)(411)의 전원 신호가 동시에 인가되고, 기록 주사선(WSL)(214)에 접속되어 있는 픽셀(600)에 구동 주사선(DSLj+1)(412)의 전원 신호가 인가된다.
[픽셀의 구성예]
도 4는, 표시 장치(100)의 픽셀(600)의 구성예를 모식적으로 나타내는 회로도이다. 픽셀(600)은, 기록 트랜지스터(610)와, 구동 트랜지스터(620)와, 기억 용량(630)과, 발광 소자(640)를 구비한다. 또한, 픽셀(600)은, 특허청구범위에 기재된 복수의 픽셀 회로의 일례이다. 여기에서는, 기록 트랜지스터(610) 및 구동 트랜지스터(620)가 각각 n채널형 트랜지스터인 경우를 상정한다.
기록 트랜지스터(610)의 게이트 단자 및 드레인 단자에는, 각각 기록 주사선(WSL)(210) 및 데이터선(DTL)(310)이 접속된다. 또한, 기록 트랜지스터(610)의 소스 단자에는, 기억 용량(630)의 한쪽의 전극 및 구동 트랜지스터(620)의 게이트 단자(g)가 접속된다. 여기에서는, 이 접속부위를 제1 노드(ND1)(650)라고 한다. 구동 트랜지스터(620)의 드레인 단자(d)에는, 구동 주사선(DSL)(410)이 접속되고, 구동 트랜지스터(620)의 소스 단자(s)에는, 기억 용량(630)의 다른쪽의 전극 및 발광 소자(640)의 입력 단자가 접속된다. 여기에서는, 이 접속부위를 제2 노드(ND2)(660)라고 한다.
기록 트랜지스터(610)는, 기록 주사선(WSL)(210)의 제어 신호에 따라, 데이터선(DTL)(310)으로부터의 데이터 신호를 기억 용량(630)에 기록한다. 이 기록 트랜지스터(610)는, 발광 소자(640)를 발광시키기 위한 전압을 기억 용량(630)에 인가하기 위해, 기억 용량(630)의 한쪽의 전극에 데이터 신호의 전위를 제공한다.
이 기록 트랜지스터(610)는, 기억 용량(630)에 대하여, 임계치 보정에 의해 기준 신호의 전위(Vofs)에 근거하여 임계치 전압을 유지시킨 후에 영상 신호에 상당하는 전압을 기록한다. 또한, 이 기록 트랜지스터(610)는, 기억 용량(630)의 한쪽의 전극에 소등 신호의 전위(Vers)를 제공한다. 즉, 이 기록 트랜지스터(610)는, 발광 소자(640)를 발광시키기 위한 구동 전류의 공급을 정지시키기 위해, 구동 트랜지스터(620)의 게이트 단자에 소등 신호의 전위(Vers)를 제공한다. 또한, 기록 트랜지스터(610)는, 특허청구범위에 기재된 기록 트랜지스터의 일례이다.
구동 트랜지스터(620)는, 구동 주사선(DSL)(410)으로부터의 전원 전위(Vcc)를 받는 것에 의해, 기억 용량(630)에 기록된 영상 신호의 전위(Vsig)에 근거한 전압에 따른 구동 전류를 발광 소자(640)에 출력한다. 또한, 이 구동 트랜지스터(620)는, 기록 트랜지스터(610)에 의해, 그 게이트 단자에 제공되는 소등 신호의 전위(Vers)에 의해, 발광 소자(640)로의 구동 전류의 공급을 정지한다. 또한, 구동 트랜지스터(620)는, 특허청구범위에 기재된 구동 트랜지스터의 일례이다.
기억 용량(630)은, 기록 트랜지스터(610)에 의해 제공된 데이터 신호에 상당하는 전압을 유지한다. 이 기억 용량(630)은, 예를 들면, 기록 트랜지스터(610)에 의해 기록된 영상 신호에 상당한 전압을 유지하다. 또한, 기억 용량(630)은, 특허청구범위에 기재된 기억 용량의 일례이다.
발광 소자(640)는, 구동 트랜지스터(620)로부터 공급되는 구동 전류의 크기에 따라 발광한다. 이 발광 소자(640)는, 예를 들면, 유기 EL 소자에 의해 실현할 수 있다. 또한, 발광 소자(640)는, 특허청구범위에 기재된 발광 소자의 일례이다.
또한, 이 예에서는, 기록 트랜지스터(610) 및 구동 트랜지스터(620)가 각각 n채널형 트랜지스터인 경우를 상정했지만, 이 조합에 한정되는 것이 아니다. 또한, 이러한 트랜지스터는, 인헨스먼트형의 것이라도 좋고, 공핍형이나 듀얼 게이트 형의 것이라도 좋다.
[픽셀의 기본 동작의 예]
도 5는, 표시 장치(100)의 픽셀(600)의 기본 동작의 일례에 관한 타이밍 차트이다. 이 타이밍 차트에는, 횡축을 공통의 시간축으로 하고, 기록 주사선(WSL)(210), 데이터선(DTL)(310), 구동 주사선(DSL)(410), 제1 노드(ND1)(650) 및 제2 노드(ND2)(660)의 전위 변화가 도시되어 있다. 여기에서는, 제2의 노드(ND2)(660)의 전위 변화를 점선에 의해 나타내고, 그 밖의 전위 변화를 실선에 의해 나타내고 있다. 또한, 각 기간을 나타내는 횡축의 길이는 모식적인 것이고, 각 기간의 시간 길이의 비율을 나타내는 것이 아니다.
이 타이밍 차트에서는, 픽셀(600)의 동작의 천이를 TP1로부터 TP8의 기간으로 편의적으로 단락짓고 있다. 발광 기간(TP8)에서는, 발광 소자(640)는 발광 상태에 있다. 발광 기간(TP8)의 종료 직전에, 기록 주사선(WSL)(210)의 제어 신호는 제1 오프 전위(Voff1)로, 데이터선(DTL)(310)은 소등 신호의 전위(Vers)로 설정된다. 또한, 구동 주사선(DSL)(410)의 전원 신호는 전원 전위(Vcc)에 설정된다.
이후, 선순차 주사가 새로운 필드에 들어가고, 소등 기간(TP1)에서는, 기록 주사선(WSL)(210)의 제어 신호가 제1 오프 전위(Voff1)로부터 온 전위(Von)로 전환된다. 이것에 의해, 제1 노드(ND1)(650)의 전위가 소등 신호의 전위(Vers)까지 저하되는 것에 수반하여, 기억 용량(630)에 의한 커플링의 영향을 받는 것에 의해 제2 노드(ND2)(660)의 전위도 저하된다.
다음에, 소등 기간(TP2)에서는, 기록 주사선(WSL)(210)의 제어 신호는 제2 오프 전위(Voff2)로 전환된다. 이것에 의해, 제2 노드(ND2)(660)의 전위가 발광 소자(640)의 임계치 전위(Vthel+Vcat)까지 저하되기 때문에, 발광 소자(640)는 소등된다. 이때, 제1 노드(ND1)(650)의 전위도 기억 용량(630)으로부터의 커플링의 영향을 받고 저하된다. 또한, Vthel는 발광 소자(640)의 임계치 전압이고, Vcat는 발광 소자(640)를 구성하는 캐소드 전극에 제공되는 전위이다.
또한, 임계치 보정 준비 기간(TP3) 동안, 제1 노드(ND1)(650)의 전위가 초기화 전위(Vss) 부근까지 저하된다. 이 경우, 기록 주사선(WSL)(210)의 제어 신호를 제1 오프 전위(Voff1)로 설정하면, 기록 트랜지스터(610)로부터 제1 노드(ND1)(650)의 방향으로 리크 전류가 흘러 버린다. 이 때문에, 임계치 보정 준비 기간(TP3) 동안의 제1 노드(ND1)(650)의 전위를 고려하여, 기록 주사선(WSL)(210)의 제어 신호의 제2 오프 전위(Voff1)를 제1 오프 전위(Voff1)와 비교하여 낮은 전위로 설정한다.
계속해서, 임계치 보정 준비 기간(TP3) 동안, 구동 주사선(DSL)(410)의 전원 신호는 전원 전위(Vcc)로부터 초기화 전위(Vss)에 전환된다. 이것에 의해, 구동 트랜지스터(620)에는 드레인 단자측으로 전류가 흐르게 되고, 이것에 의해, 제1 노드(ND1)(650)의 전위가 "Vss+Vthd"까지 저하된다. 이때, 제2 노드(ND2)(660)의 전위도 저하된다. 또한, Vthd는, 구동 트랜지스터(620)의 드레인 단자와 게이트 단자 사이의 임계치 전압이고, 여기에서는 드레인 단자측의 임계치 전압을 나타낸다.
다음에, 임계치 보정 대기 기간(TP4) 동안, 구동 주사선(DSL)(410)의 전원 신호는 초기화 전위(Vss)로부터 전원 전위(Vcc)로 전환된다. 이것에 의해, 구동 트랜지스터(620)에는 소스 단자측인 기억 용량(630)의 다른쪽의 전극에 전류가 흐르는 것에 의해, 제1 노드(ND1)(650) 및 제2 노드(ND2)(660)의 전위가 상승한다.
다음에, 임계치 보정 기간(TP5) 동안, 임계치 보정 동작이 행해진다. 데이터선(DTL)(310)의 데이터 신호가 기준 신호의 전위(Vofs)일 때, 기록 주사선(WSL)(210)의 제어 신호는 제2 오프 전위(Voff2)로부터 온 전위(Von)로 전환된다. 이것에 의해, 제1 노드(ND1)(650)와 제2 노드(ND2)(660) 사이에 구동 트랜지스터(620)의 임계치 전압(Vth)에 상당하는 전압이 추가된다. 그 후, 기간(TP6) 동안, 일단, 기록 주사선(WSL)(210)의 제어 신호가 제1 오프 전위(Voff1)에 떨어지고, 데이터선(DTL)(310)의 데이터 신호가 기준 신호의 전위(Vofs)로부터 영상 신호의 전위(Vsig)로 전환된다.
다음에, 기록 기간/이동도 보정 기간(TP7) 동안, 기록 주사선(WSL)(210)의 제어 신호가 온 전위(Von)로 상승하고, 제1 노드(ND1)(650)의 전위가 영상 신호의 전위(Vsig)까지 상승한다. 이것에 대해, 제2 노드(ND2)(660)의 전위는 이동도 보정에 의한 상승량(ΔV)만큼 상승한다. 즉, 기록 주사선(WSL)(210)의 제어 신호가 온 전위(Von)가 되는 것에 의해, 기억 용량(630)의 한쪽의 전극에는 영상 신호의 전위(Vsig)가 기록된다. 그것과 함께, 기억 용량(630)의 다른쪽의 전극에는, TP5에서 추가된 전위(Vofs-Vth)로부터 이동도 보정에 의한 상승량(ΔV)만큼 상승한 전위((Vofs-Vth)+ΔV)가 추가된다. 이것에 의해, 기억 용량(630)에는, 영상 신호에 상당하는 전압으로서 "Vsig-((Vofs-Vth)+ΔV)"의 전압이 유지된다.
이후, 발광 기간(TP8) 동안, 기록 주사선(WSL)(210)의 제어 신호가 제1 오프 전위(Voff1)로 설정된다. 이것에 의해, 기억 용량(630)에서 유지된 전압(Vsig-Vofs+Vth-ΔV)에 따른 휘도에 의해 발광 소자(640)가 발광한다. 이 경우, 기억 용량(630)에서 유지된 전압(Vsig-Vofs+Vth-ΔV)은, 임계치 전압(Vth) 및 이동도 보정에 의한 상승량(ΔV)에 의해 보정된다. 이 때문에, 발광 소자(640)의 휘도는, 구동 트랜지스터(620)의 임계치 전압(Vth) 및 이동도의 불규칙함에 영향을 받지 않는다. 또한, 발광 기간(TP8)의 도중까지의 기간에서는, 제1 노드(ND1)(650) 및 제2 노드(ND2)(660)의 전위는 상승한다. 이때, 제1 노드(ND1)(650)와 제2 노드(ND2)(660) 사이의 전위차(Vsig-Vofs+Vth-ΔV)는 유지된다.
또한, 여기에서는, 발광 소자(640)에서의 1회의 발광에 대하여 임계치 보정 동작을 1회 행하는 예에 관하여 설명했지만, 임계치 보정 동작의 횟수는 이것으로 한정되는 것이 아니고, 2회 이상으로 하여도 좋다.
[픽셀의 동작 상태의 자세한 내용]
다음에, 상술의 픽셀(600)의 동작에 관하여 이하에 도면을 참조하여 상세히 설명한다. 이하의 도면에서는, 도 5에 도시한 타이밍 차트에서의 TP1 내지 TP8의 기간에 대응하는 픽셀(600)의 동작 상태를 나타낸다. 또한, 편의상, 발광 소자(640)의 기생 용량(641)을 도시한다. 또한, 기록 트랜지스터(610)를 스위치로서 도시하고, 기록 주사선(WSL)(210)에 관해서는 생략한다.
도 6의 A 내지 C는, TP8, TP1, TP2의 기간에 각각 대응하는 픽셀(600)의 동작 상태를 모식적으로 나타내는 회로도이다. 발광 기간(TP8)에서는, 도 6의 A에 나타낸 바와 같이, 구동 주사선(DSL)(410)의 전원 신호는 전원 전위(Vcc)로 설정되고, 구동 트랜지스터(620)는 발광 소자(640)로 구동 전류(Ids)를 공급한다.
다음에, 소등 기간(TP1)에서는, 도 6의 B에 나타낸 바와 같이, 데이터선(DTL)(310)의 데이터 신호가 소등 신호의 전위(Vers)인 때에, 기록 주사선(WSL)(210)의 제어 신호가 제1 오프 전위(Voff1)로부터 온 전위(Von)로 천이한다. 이것에 의해, 기록 트랜지스터(610)가 온(도통) 상태로 되는 것으로, 제1 노드(ND1)(650)의 전위는 소등 신호의 전위(Vers)까지 저하된다. 이때, 제1 노드(ND1)(650)의 전위 저하에 의한 기억 용량(630)을 통한 커플링의 영향에 의해 제2 노드(ND2)(660)의 전위도 저하된다. 계속해서, 소등 기간(TP2)에서는, 도 6의 C에 나타낸 바와 같이, 기록 주사선(WSL)(210)의 제어 신호가 제2 오프 전위(Voff2)로 천이한 것에 의해, 기록 트랜지스터(610)는 오프(비도통) 상태로 된다. 여기에서는, 제2 노드(ND2)(660)의 전위가 발광 소자(640)의 임계치 전위(Vthel+Vcat)까지 저하되는 것에 의해, 발광 소자(640)는 소등된다. 또한, 제1 노드(ND1)의 전위도 제2 노드(ND2)(660)의 전위 저하를 모방하도록 저하된다.
도 7의 A 내지 C는, TP3내지 TP5의 기간에 각각 대응하는 픽셀(600)의 동작 상태를 모식적으로 나타내는 회로도이다.
TP2에 계속해서, 임계치 보정 준비 기간(TP3)에서는, 도 7의 A 나타낸 바와 같이, 구동 주사선(DSL)(410)의 전원 신호가 전원 전위(Vcc)로부터 초기화 전위(Vss)로 전환된다. 이것에 의해, 구동 트랜지스터(620)에는 구동 주사선(DSL)(410)의 방향으로 전류가 흐르기 때문에, 제2 노드(ND2)(660)의 전위는 저하된다. 그것과 함께, 제1 노드(ND1)(650)가 부유 상태에 있기 때문에, 제2 노드(ND2)(660)의 전위 저하를 모방하도록 제1 노드(ND1)(650)의 전위도 저하된다. 이때, 제1 노드(ND1)(650)의 전위와 구동 주사선(DSL)(410)의 초기화 전위(Vss) 사이의 전위차가 구동 트랜지스터(620)의 드레인 단자측의 임계치 전압(Vthd)에 상당하는 전압으로 될 때까지 제1 노드(ND1)(650)의 전위는 저하된다. 즉, 제1 노드(ND1)(650)의 전위는 "Vss+Vthd"까지 저하된다.
다음에, 임계치 보정 대기 기간(TP4)에서는, 도 7의 B에 나타낸 바와 같이, 구동 주사선(DSL)(410)의 전원 신호는 초기화 전위(Vss)로부터 초기화 전위(Vcc)로 전환된다. 이것에 의해, 구동 트랜지스터(620)에는 기억 용량(630)의 다른쪽의 전극의 방향으로 미량의 전류가 흐르기 때문에, 제1 노드(ND1)(650) 및 제2 노드(ND2)(660)의 전위가 약간 상승한다.
그리고, 임계치 보정 기간(TP5)에서는, 도 7의 C에 나타낸 바와 같이, 데이터선(DTL)(310)의 데이터 신호가 기준 신호의 전위(Vofs)인 때에, 기록 주사선(WSL)(210)의 제어 신호가 제2 오프 전위(Voff2)로부터 온 전위(Von)로 천이한다. 이것에 의해, 제1 노드(ND1)(650)의 전위는, 기준 신호의 전위(Vofs)로 설정되기 때문에, 구동 트랜지스터(620)로부터 기억 용량(630)의 다른쪽의 전극으로 전류가 흐르는 것으로, 제2 노드(ND2)(660)의 전위가 상승한다.
그리고, 제1 노드(ND1)(650)와 제2 노드(ND2)(660) 사이의 전위차가 구동 트랜지스터(620)의 소스 단자와 게이트 단자 사이의 임계치 전압(Vth)에 상당하는 전압으로 될 때, 전류가 멈춘다(절단 상태로 된다). 이것에 의해, 기준 신호의 전위(Vofs)를 기준으로서 구동 트랜지스터(620)의 임계치 전압(Vth)에 상당하는 전압이 기억 용량(630)에서 유지되고, 임계치 보정 동작이 완료된다. 또한, 여기에서는, 구동 트랜지스터(620)로부터의 전류가 발광 소자(640)에 흐르지 않도록 캐소드 전극의 전위(Vcat)를 설정한다.
도 8의 A 내지 C는, TP6내지 TP8의 기간에 각각 대응하는 픽셀(600)의 동작 상태를 모식적으로 나타내는 회로도이다.
TP5에 계속해서, TP6에서는, 도 8의 A에 나타낸 바와 같이, 기록 주사선(WSL)(210)에서의 제어 신호가 온 전위(Von)로부터 제2 오프 전위(Voff2)로 천이하는 것에 의해, 기록 트랜지스터(610)가 오프(비도통) 상태로 된다. 그 후, 데이터선(DTL)(310)의 데이터 신호가 기준 신호의 전위(Vofs)로부터 영상 신호의 전위(Vsig)로 전환된다. 이 경우, 데이터선(DTL)(310)에 있어서는, 데이터선(DTL)(310)에 접속된 복수의 픽셀(600) 안의 기록 트랜지스터(610)에 의해, 영상 신호의 전위(Vsig)의 탄성이 완만해진다. 이 때문에, 데이터선(DTL)(310)의 과도 특성(transient characteristic)을 고려하여, 데이터 신호가 영상 신호의 전위(Vsig)에 이를 때까지, 기록 트랜지스터(610)를 오프 상태로 하고 있다.
TP6에 계속해서, 기록 기간/이동도 보정 기간(TP7)에서는, 도 8의 B에 나타낸 바와 같이, 기록 주사선(WSL)(210)의 제어 신호가 온 전위(Von)로 천이하는 것에 의해, 기록 트랜지스터(610)가 온 상태로 된다. 이것에 의해, 제1 노드(ND1)(650)의 전위가 영상 신호의 전위(Vsig)로 설정된다. 그것과 함께, 구동 트랜지스터(620)로부터 기억 용량(630)의 다른쪽의 전극으로 전류가 흐르는 것에 의해, 제2 노드(ND2)(660)의 전위가 "ΔV"만큼 상승한다. 그리고, 제1 노드(ND1)(650)와 제2 노드(ND2)(660) 사이의 전위차가 "Vsig-Vofs+Vth-ΔV"로 된다. 이와 같이, 영상 신호의 전위(Vsig)의 기록 및 이동도 보정에 의한 상승량(ΔV)의 조정이 행해진다.
이 동작 동안, 영상 신호의 전위(Vsig)가 클수록 구동 트랜지스터로부터 출력되는 전류가 커지기 때문에, 이동도 보정에 의한 상승량(ΔV)도 커진다. 따라서휘도 레벨(영상 신호의 전위)에 따른 이동도 보정을 할 수가 있도록 된다. 또한, 픽셀마다의 영상 신호의 전위(Vsig)를 일정하게 한 경우에는, 픽셀의 구동 트랜지스터의 이동도가 커질수록, 이동도 보정에 의한 상승량(ΔV)도 커진다. 예를 들면, 구동 트랜지스터의 이동도가 큰 픽셀에서는, 이동도가 작은 픽셀과 비교하여 기억 용량의 다른쪽의 전극으로 흐르는 전류량이 커지기 때문에, 그 정도만큼 구동 트랜지스터의 게이트-소스간 전압이 낮아진다. 따라서 구동 트랜지스터의 이동도가 큰 픽셀에서는, 발광 기간에 발광 소자에 공급되는 구동 전류가 이동도가 작은 픽셀과 동일한 정도의 크기로 조정되게 된다. 이와 같이 하여, 픽셀마다의 구동 트랜지스터에서의 이동도의 불규칙함이 제거된다.
다음에, 발광 기간(TP8)에서는, 도 8의 C에 나타낸 바와 같이, 기록 주사선(WSL)(210)의 제어 신호가 제1 오프 전위(Voff1)로 천이하는 것에 의해, 기록 트랜지스터(610)가 오프 상태로 된다. 이것에 의해, 구동 트랜지스터(620)로부터의 구동 전류(Ids)에 따라 제2 노드(ND2)(660)의 전위가 상승함과 동시에, 제1 노드(ND1)(650)의 전위도 연동하여 상승한다. 이때, 부트스트랩 동작에 의해, 제1 노드(ND1)(650)와 제2 노드(ND2)(660) 사이의 전위차(Vsig-Vofs+Vth-ΔV)는 유지된다.
이처럼, 임계치 보정 동작에 의해 임계치 전압(Vth)에 상당하는 전압을 기억 용량(630)에 유지시킨 후에, 기억 용량(630)의 다른쪽의 전극으로 이동도 보정 동작에 의한 상승량(ΔV)이 추가된다. 이것에 의해, 픽셀(600)마다의 구동 트랜지스터(620)에서의 임계치 전압 및 이동도의 불규칙함이 캔슬되기 때문에, 표시 화상에 나타나는 얼룩등 을 막을 수 있다.
이와 같은 표시 장치(100)에 있어서는, 발광 소자(640)의 기생 용량(641) 및 구동 트랜지스터(620)의 기생 용량 등에 의해 소등 기간(TP1)에서 제2 노드(ND2)(660)의 전위가 충분히 저하되지 않는 것이 상정된다. 소등 기간(TP1)에서 제2 노드(ND2)(660)의 전위가 충분히 저하되지 않는 경우의 픽셀(600)의 동작에 관하여 이하에 도면을 참조하여 설명한다.
[소등 기간 동안 제2 노드의 전위 저하가 부드러운 경우의 예]
도 9는, 표시 장치(100)에서 소등 기간(TP1) 동안 제2 노드(ND2)(660)의 전위가 부드럽게 저하될 때의 픽셀(600)의 동작을 예시하는 타이밍 차트이다. 또한, 여기에서는, 굵은 점선에 의해 나타내는 제2 노드(ND2)(660)의 전위 변화 이외는, 도 5에 나타낸 것과 마찬가지이다. 또한, 가는 점선으로 나타내는 제2 노드(ND2)(660)의 전위 변화는, 도 5에 나타낸 제2 노드(ND2)(660)의 전위 변화이다.
이 예에서는, 굵은 점선으로 도시하는 제2 노드(ND2)(660)의 전위 변화에 착안하여 설명한다. 소등 기간(TP1)에서는, 제1 노드(ND1)(650)의 전위 저하에 수반한 기억 용량(630)으로부터의 커플링에 의해 제2 노드(ND2)(660)의 전위가 저하된다. 이 경우, 발광 소자(640)의 기생 용량(641) 등의 영향에 의해 제2 노드(ND2)(660)의 전위는 가파르게 저하되지는 않는다. 그리고, 소등 기간(TP2)에서는, 제2 노드(ND2)(660)의 전위가 서서히 저하되고, 발광 소자(640)의 임계치 전위(Vthel+Vcat)에 도달하기 전에 임계치 보정 준비 기간(TP3)으로 천이한다.
이때, 제2 노드(ND2)(660)의 전위가 발광 소자(640)의 임계치 전위(Vthel+Vcat)와 비교하여 높기 때문에, 발광 소자(640)에는 전류가 계속 흐르게 된다. 이 때문에, 소등 기간(TP2) 동안, 휘도는 서서히 저하되지만 발광 소자(640)는 계속 발광하게 된다.
그 후, 임계치 보정 준비 기간(TP3)에서는, 구동 주사선(DSL)(410)의 전원 신호가 전원 전위(Vcc)로부터 초기화 전위(Vss)로 전환되기 때문에, 제2 노드(ND2)(660)의 전위는 발광 소자(640)의 임계치 전위(Vthel+Vcat)와 비교하여 낮아진다. 이것에 의해, 발광 소자(640)는 완전하게 소등한다.
이처럼, 발광 소자(640)는, 임계치 보정 준비 기간(TP3)의 직전까지 계속 발광한다. 표시 장치(100)에 있어서는, 복수행 단위로 전원 신호가 동시에 전환되기 때문에, 도 3에 도시한 바와 같이, 각 행의 픽셀(600)마다 소등 기간(TP2)이 다르다. 이 때문에, 각 행의 픽셀(600)마다 발광 소자(640)가 발광하는 기간이 달라지게 된다.
도 10의 A 및 B는, 표시 장치(100)에서의 소등 기간(TP1) 동안 제2 노드(ND2)(660)의 전위가 부드럽게 저하될 때, 표시 장치(100)에 표시되는 표시 화상에 관한 도면이다. 도 10의 A는, 표시 장치(100)에 표시되는 표시 화상의 일례를 나타내는 도면이다. 도 10의 B는, 표시 화상에 대한 열방향의 휘도 특성을 나타내는 도면이다. 여기에서는, 표시 장치(100)에 입력되는 입력 화상을 전체가 회색의 화상이라고 상정하고 있다.
도 10의 A에는, 구동 주사선 공용 영역(451 내지 453)이 나타나 있다. 구동 주사선 공용 영역(451 내지 453)은, 동일한 전원 신호가 공급되는 픽셀(600)에 의해 표시되는 각각의 영역을 나타낸다. 이 구동 주사선 공용 영역(451 내지 453)은, 위의 행부터 순번대로 서서히 어두워지고 있다. 또한, 이 구동 주사선 공용 영역(451 내지 453)에 있어서 가장 어두운 색이 입력 화상의 색이다.
도 10의 B에는, 휘도 특성(460)이 나타나 있다. 여기에서는, 종축을 표시 화상의 수평 라인으로 하고, 횡축을 휘도 레벨로 한다. 휘도 특성(460)은, 도 10의 A에 도시한 표시 화상의 수평 라인에 대응하는 휘도 레벨을 나타내는 휘도 특성이다.
이처럼, 소등 기간(TP1) 동안 제2 노드(ND2)(660)의 전위가 충분히 저하되지 않으면, 매행마다 다른 소등 기간(TP2) 동안 픽셀(600)의 발광에 수반하여, 표시 화상에 그라데이션이 생겨 버린다. 이 때문에, 표시 화상에 생기는 그라데이션을 경감하기 위해 개량한 것이, 다음에 설명하는 본 발명의 제1의 실시의 형태이다.
[수평 실렉터의 구성예]
도 11은, 본 발명의 제1의 실시의 형태에 있어서의 수평 실렉터(HSEL)(300)에 의한 데이터선(DTL)(311 내지 313)에 공급되는 데이터 신호의 생성 수법의 일례를 나타내는 도면이다.
도 11의 A는, 본 발명의 제1의 실시의 형태에 따른 수평 실렉터(HSEL)(300)의 구성예를 나타내는 블록도이다. 여기에서는, 전환 제어선(324), 전환 회로(381 내지 383) 및 소등 준비 신호선(393) 이외의 다른 구성은, 도 2의 A에 나타낸 것과 마찬가지이기 때문에, 동일 부호를 붙이고 여기에서의 설명을 생략한다. 또한, 이 수평 실렉터(HSEL)(300)는, 특허청구범위에 기재된 신호 공급 회로의 일례이다.
소등 준비 신호선(393)에는, 소등 신호의 전위(Vers)와 비교하여 높은 전위인 일정한 소등 준비 신호(Vpre-ers)가 공급된다. 또한, 소등 준비 신호의 전위(Vpre-ers)는, 특허청구범위에 기재된 고레벨 전위의 일례이다.
전환 제어선(324)에는, 전환 회로(381 내지 383)의 전환을 제어하기 위한 전환 제어 신호(Gpre-ers)가 공급된다. 전환 회로(381 내지 383)는, 전환 제어선(324)으로부터의 전환 제어 신호(Gpre-ers)에 근거하여, 소등 준비 신호선(393)과 데이터선(DTL)(311 내지 313) 사이의 접속의 유무를 각각 전환하는 것이다.
도 11의 B는, 도 11의 A에 도시한 구성에서 전환 제어선(321 내지 324) 및 데이터선(DTL)(310)의 전위 변화를 나타내는 타이밍 차트이다. 여기에서는, 횡축을 공통의 시간축으로 하여 전환 제어선(321 내지 324) 및 데이터선(DTL)(310)의 전위 변화를 나타내고 있다. 또한, 영상 신호의 전위(Vsig)는, 본래, 표시 장치(100)에 입력되는 영상 신호에 따라 변화하지만, 이 예에서는, 일정한 전위인 것으로 상정하고 있다.
여기에서는, 1 수평 주사 기간에 있어서 수평 실렉터(HSEL)(300)의 동작에 관하여 설명한다. 먼저, 하나 이전의 수평 주사 기간종료 직전에, 전환 제어선(321)에서의 전환 제어 신호(Gsig)의 전위가 L 레벨로, 전환 제어선(322)에서의 전환 제어 신호(Gofs)의 전위가 H 레벨로 설정된다. 또한, 전환 제어선(323)에서의 전환 제어 신호(Gers)의 전위가 L 레벨로, 전환 제어선(324)에서의 전환 제어 신호(Gpre-prs)의 전위가 L 레벨로 설정된다.
그리고, 1 수평 주사 기간(1H) 동안, 전환 제어선(321)에서의 전환 제어 신호(Gsig)의 전위가 L 레벨에서 H 레벨로 천이한다. 그것과 함께, 전환 제어선(322)에서의 전환 제어 신호(Gofs)의 전위가 H 레벨에서 L 레벨로 완전히 전환된다. 이것에 의해, 전환 회로(351 내지 353)에 의해 영상 신호선(301 내지 303)과 데이터선(DTL)(311 내지 313)이 각각 접속되기 때문에, 데이터선(DTL)(310)에 데이터 신호로서 영상 신호(Vsig)가 공급된다.
다음에, 전환 제어선(321)에서의 전환 제어 신호(Gsig)의 전위가 H 레벨에서 L 레벨로 완전히 전환됨과 동시에, 전환 제어선(324)에서의 전환 제어 신호(Gpre-ers)의 전위가 L 레벨에서 H 레벨로 완전히 전환된다. 이것에 의해, 전환 회로(381 내지 383)에 의해 소등 준비 신호선(393)과 데이터선(DTL)(311 내지 313)이 각각 접속되기 때문에, 데이터선(DTL)(310)에 데이터 신호로서 소등 준비 신호(Vpre-ers)가 공급된다.
다음에, 전환 제어선(324)에서의 전환 제어 신호(Gpre-ers)의 전위가 H 레벨에서 L 레벨로 완전히 전환됨과 동시에, 전환 제어선(323)에서의 전환 제어 신호(Gers)의 전위가 L 레벨에서 H 레벨로 완전히 전환된다. 이것에 의해, 전환 회로(371 내지 373)에 의해 소등 신호선(392)과 데이터선(DTL)(311 내지 313)이 각각 접속되기 때문에, 데이터선(DTL)(310)에 데이터 신호로서 소등 신호(Vers)가 공급된다.
그리고, 전환 제어선(323)에서의 전환 제어 신호(Gers)의 전위가 H 레벨에서 L 레벨로 천이함과 동시에, 전환 제어선(322)에서의 전환 제어 신호(Gofs)의 전위가 L 레벨에서 H 레벨로 전환된다. 이것에 의해, 전환 회로(361 내지 363)에 의해 기준 신호선(391)과 데이터선(DTL)(311 내지 313)이 각각 접속되기 때문에, 데이터선(DTL)(310)에 데이터 신호로서 기준 신호(Vofs)가 공급된다.
이처럼, 수평 실렉터(HSEL)(300)는, 전환 제어선(324), 전환 회로(381 내지 383) 및 소등 준비 신호선(393)을 설치하는 것에 의해, 1 수평 주사 기간 동안 새롭게 소등 준비 신호의 전위(Vpre-ers)를 데이터 신호에 제공될 수 있다. 즉, 수평 실렉터(HSEL)(300)는, 기준 신호의 전위(Vofs)와, 영상 신호의 전위(Vsig)와, 소등 신호의 전위(Vers)와, 소등 준비 신호의 전위(Vpre-ers) 중 어느 하나의 전위를 픽셀(600)에 공급할 수 있다. 또한, 이 수평 실렉터(HSEL)(300)는, 소등 준비 신호의 전위(Vpre-ers) 및 소등 신호의 전위(Vers)의 순번대로 데이터선(DTL)(310)의 데이터 신호를 생성할 수 있다. 다음에, 본 발명의 제1의 실시의 형태에 따른 수평 실렉터(HSEL)(300)를 구비하는 표시 장치(100)에서의 픽셀(600)의 동작에 관하여 설명한다.
[픽셀의 동작의 예]
도 12는, 본 발명의 제1의 실시의 형태에 따른 픽셀(600)의 동작의 일례에 관한 타이밍 차트이다. 여기에서는, 데이터선(DTL)(310) 및 제2 노드(ND2)(660)의 전위 변화 이외는, 도 9에 나타낸 것과 마찬가지이다. 또한, 가는 점선으로 도시하고 있는 제2 노드(ND2)(660)의 전위 변화는, 도 9에 도시한 굵은 점선으로 나타낸 제2 노드(ND2)(660)의 전위 변화이다. 또한, 이 예에서는, 발광 기간(TP8) 동안 제1 노드(650)의 전위가 소등 준비 신호의 전위(Vpre-ers)와 비교하여 낮은 경우를 상정하고 있다.
여기에서는, 굵은 점선으로 도시하고 있는 제2 노드(ND2)(660)의 전위 변화에 착안하여 설명한다. 소등 기간(TP1)에서는, 기록 주사선(WSL)(210)의 제어 신호가 온 전위(Von)이기 때문에, 제1 노드(ND1)(650)의 전위는 소등 준비 신호의 전위(Vpre-ers)로 설정된다. 이것에 의해, 제1 노드(ND1)(650)의 전위가 가파르게 상승하기 때문에, 기억 용량(630)으로부터의 커플링의 영향에 의해 제2 노드(ND2)(660)의 전위는 상승한다. 이 때문에, 가는 점선으로 도시하고 있는 제2 노드(ND2)(660)와 비교하여 전위가 높아진다.
그리고, 기록 주사선(WSL)(210)의 제어 신호가 온 전위(Von)일 때에, 데이터선(DTL)(310)의 데이터 신호는 소등 신호의 전위(Vpre)로 전환된다. 이것에 의해, 제1 노드(ND1)(650)의 전위가 소등 신호의 전위(Vers)까지 저하되기 때문에, 제2 노드(ND2)(660)의 전위도 약간 저하된다.
그 후, 소등 기간(TP2)에서는, 기록 주사선(WSL)(210)의 제어 신호가 제2 오프 전위(Vff2)로 전환되고, 제2 노드(ND2)(660)의 전위는 서서히 저하된다.
이처럼, 소등 기간(TP1) 동안, 소등 준비 신호의 전위(Vpre-ers) 및 소등 신호의 전위(Vers)의 순번대로 데이터선(DTL)(310)의 데이터 신호를 생성하는 것에 의해, 제2 노드(ND2)(660)의 전위를 상승시킬 수 있다. 즉, 소등 기간(TP1)에 있어서, 기록 트랜지스터(610)에 의해 구동 트랜지스터(620)의 게이트 단자에 대하여 소등 준비 신호의 전위(Vpre-ers) 및 소등 신호의 전위(Vers)의 순번대로 전위를 제공한다. 이것에 의해, 소등 기간의 개시시에 제1 노드(ND1)(650)의 가파른 전위 상승에 수반하는 기억 용량(630)에 의한 커플링에 의해, 제2 노드(ND2)(660)의 전위는 상승한다. 이 때문에, 소등 기간 동안 발광 소자(640)에 공급되는 전류는, 제2 노드(ND2)(660)의 전위 상승에 의해 커진다. 다음에, 소등 기간(TP1) 동안 제2 노드(ND2)(660)의 전위 상승에 의한 표시 화상에서의 그라데이션에 관하여 도면을 참조하여 이하에 설명한다.
[TP1에서 제2 노드의 전위 상승에 관한 모델화의 예]
도 13은, 본 발명의 제1의 실시의 형태에 의한 소등 기간(TP1)에서 제2 노드(ND2)(660)의 전위 상승에 의한 표시 화상의 그라데이션에 관한 도면이다.
도 13의 A는, 48행 단위로 픽셀(600)에 동일한 전원 신호를 공급하는 표시 장치(100)의 동작의 일례를 나타내는 타이밍 차트이다. 여기에서는, 횡축을 공통의 시간축으로 하여 구동 주사선(DSL)(411)과, 데이터선(DTL)(310)과, 기록 주사선(WSL)(211 내지 213)의 전위 변화가 나타나 있다. 이 예에서는, 기록 주사선(WSL1)(211)의 소등 기간은 200H(수평 주사 기간)이다. 기록 주사선(WSL48)(213)의 소등 기간은 153H이다. 이와 같이, 각 행의 픽셀(600)마다 소등 기간이 다르고, 픽셀(600)의 아래 쪽 행의 소등 기간은 더 짧아지는 것이 밝혀진다.
도 13의 B는, 도 13의 A의 소등 기간(TP1 및 TP2) 동안 발광 소자(640)에 공급되는 전류에 관한 특성을 RC 모델에 근거하여 산출한 결과의 일례를 나타내는 도면이다. 여기에서는, 실선에 의해 전류 특성(661)을 나타내고 파선에 의해 전류 특성(662)을 나타내고 있다. 또한, 횡축을 소등 기간으로 하여, 종축을 발광 소자(640)에 공급되는 전류치로 하고 있다. 이 전류치는, 데이터 신호에 소등 준비 신호(Vpre-ers)가 없는 경우에 소등 기간 직전의 전류치를 기준으로 정규화한 것이다.
전류 특성(661)은, 소등 준비 신호(Vpre-ers)에 의한 제2 노드(ND2)(660)의 전위 상승이 없는 경우의 전류 특성이다. 전류 특성(662)은, 소등 준비 신호(Vpre-ers)에 의한 제2 노드(ND2)(660)의 전위 상승이 있는 경우의 전류 특성이다. 이 전류 특성(662)은, 소등 기간 개시시의 전류의 크기를 "1.25"로 했을 때의 전류 특성이다.
여기에서는, 기록 주사선(WSL1)(211) 및 기록 주사선(WSL48)(213)에 접속된 픽셀(600)에서 전류치의 적분치 사이의 차이가 클수록, 표시 화상에서 그라데이션이 커지는 것을 의미한다. 여기에서, 전류 특성(661)에서의 적분치와 전류 특성(662)에서의 적분치의 비교 결과를 다음 도면에 나타낸다.
도 14는, 도 13의 B에 도시한 전류 특성(661 및 662)에서의 적분치의 비교 결과를 나타내는 도면이다.
1행째의 적분치(711)에는, 도 13의 B에 도시한 WSL1 적분 범위의 적분치가 나타나 있다. 48행째의 적분치(712)에는, 도 13의 B에 도시한 WSL48 적분 범위의 적분치가 나타나 있다. 차이율(713)은, 1행째의 적분치(711)로부터 48행째의 적분치(712)를 감산한 값을 1행째의 적분치(711)에 의해 제산하는 것에 의해 산출된 값을 나타낸다.
전류 특성(720)에서, "전류 소(current small)"는, 도 13의 B에 도시한 전류 특성(661)의 적분치를 나타낸다. 전류 특성(720)에서, "전류 대(current large)"는, 도 13의 B에 도시한 전류 특성(662)의 적분치를 나타낸다.
이처럼, 소등 기간(TP1) 동안 발광 소자(640)에 공급하는 전류를 크게 하는 것에 의해 차이율(713)이 작아지는 것으로, 표시 화상에서 그라데이션을 경감시킬 수 있다. 즉, 소등 준비 신호의 전위(Vpre-ers)를 이용하여, 제2 노드(ND2)(660)의 전위를 소등 기간(TP1) 동안 상승시키는 것에 의해, 표시 화상에서 그라데이션을 경감시킬 수 있다. 또한, 표시 화면에 있어서 그라데이션을 시각적으로 보이기 어렵게 하기 위해서는, 차이율(713)을 "5％"정도로 억제하는 것이 바람직하다.
여기에서, 소등 준비 신호의 전위(Vpre-ers)의 설정 수법에 관하여 간단하게 설명한다. 차이율(713)은, 소등 준비 신호의 전위(Vpre-ers)를 높게 설정할수록 작아지지만, 과도하게 높으면, 소등 기간(TP1 및 TP2) 동안 발광 소자(640)의 발광량이 커진다. 예를 들면, 입력 화상이 흑 색인 경우에는, 표시 화상은 흑색보다 밝은 색이 되어 버린다. 즉, 흑색이 뜬 표시 화상이 되어 버린다. 이 때문에, 소등 준비 신호의 전위(Vpre-ers)는, 영상 신호의 전위(Vsig)의 범위내에 설정되는 것이 바람직하다. 나아가서는, 표시 화상에 있어서 그라데이션은, 흑색에 가까운 입력 화상에 대하여 시인되는 것으로, 영상 신호의 전위(Vsig)의 범위에 있어서 중간보다 낮은 범위내에 설정되는 것이 바람직하다. 이것에 의해, 표시 화상에 있어서 그라데이션을 경감함과 동시에, 흑색에 가까운 입력 화상의 재현성을 유지할 수 있다.
이처럼, 소등 기간(TP1) 동안 제1 노드(ND1)(650)에 대하여 소등 준비 신호(Vpre-ers) 및 소등 신호(Vers)의 순번대로 전위를 제공하는 것에 의해, 표시 장치(100)에 표시되는 표시 화상에 나타나는 그라데이션을 완화할 수 있다. 또한, 본 발명의 제1의 실시의 형태에서는, 데이터 신호에 있어서 소등 준비 신호(Vpre-ers)를 영상 신호(Vsig) 이후에 생성하는 예에 관하여 설명했지만, 기준 신호(Vofs) 이후에 생성하여도 좋다.
[데이터 신호의 생성 파형의 변형예]
도 15는, 본 발명의 제1의 실시의 형태에 있어서 데이터 신호의 생성 파형의 변형예를 나타내는 도면이다. 여기에서는, 횡축을 공통의 시간축으로 하여, 데이터선(DTL)(310) 및 기록 주사선(WSL)(210)의 전위 변화가 나타나 있다. 도 15의 A는, 본 발명의 제1의 실시의 형태에 있어서 데이터 신호의 파형을 나타내는 도면이다. 이 경우, 데이터선(DTL)(310)에 있어서 데이터 신호는, 기준 신호(Vofs), 영상 신호(Vsig), 소등 준비 신호(Vpre-ers), 기준 신호(Vofs)의 순번대로 생성된다.
도 15의 B는, 데이터 신호에 있어서 소등 준비 신호의 전위(Vpre-ers)를 기준 신호의 전위(Vofs) 이후에 생성하는 경우의 일례를 나타내는 도면이다. 이 경우, 데이터선(DTL)(310)에서의 데이터 신호는, 기준 신호(Vofs), 소등 준비 신호(Vpre-ers), 영상 신호(Vsig), 기준 신호(Vofs)의 순번대로 생성된다.
이처럼, 소등 준비 신호(Vpre-ers) 및 소등 신호(Vers)의 순번을 바꾸지 않고, 기준 신호(Vsig) 이후에 소등 준비 신호(Vpre-ers)를 생성하여도 좋다.
이처럼, 본 발명의 제1의 실시의 형태에 의하면, 복수행의 픽셀(600)마다 동일한 전원 신호를 공급하는 경우라도, 데이터 신호에 소등 준비 신호의 전위(Vpre-ers)를 마련하는 것에 의해, 표시 화상에 나타나는 그라데이션을 경감할 수 있다. 이것에 의해, 입력 화상의 재현성을 유지하면서, 전원 스캐너(WSCN)400의 드라이버 삭감에 의해 비용의 절감을 도모할 수 있다.
또한, 본 발명의 제1의 실시의 형태에 따른 표시 장치는, 플랫 패널 형상을 갖는 다양한 전자 기기, 예를 들면, 디지털 카메라, 노트북형 퍼스널 컴퓨터, 휴대 전화, 비디오 카메라등의 디스플레이에 적용할 수 있다. 또한, 전자 기기에 입력되는 영상 신호나 전자 기기 내에서 생성한 영상 신호를 화상 또는 영상으로서 표시하는 모든 분야의 전자 기기의 디스플레이에 적용할 수 있다. 이와 같은 표시 장치가 적용된 전자 기기의 예를 이하에 나타낸다.
<2. 제2의 실시의 형태>
[전자 기기에의 적용예]
도 16은, 본 발명의 제2의 실시의 형태에 따른 텔레비전 세트의 예이다. 이 텔레비전 세트는, 본 발명의 제1의 실시의 형태가 적용된 텔레비전 세트이다. 이 텔레비전 세트는, 프런트 패널(12), 필터 유리(13) 등으로부터 구성된 영상 표시 화면(11)을 포함하고, 본 발명의 제1의 실시의 형태에 있어서 표시 장치를 그 영상 표시 화면(11)에 이용하는 것에 의해 제작된다.
도 17은, 본 발명의 제2의 실시의 형태에 따른 디지털 카메라의 예이다. 이 디지털 카메라는, 본 발명의 제1의 실시의 형태가 적용된 디지털 카메라이다. 여기에서는, 위에 디지털 카메라의 정면도를 나타내고, 아래에 디지털 카메라의 배면도를 나타낸다. 이 디지털 카메라는, 촬상 렌즈(15), 표시부(16), 컨트롤 스위치, 메뉴 스위치, 셔터(19) 등을 포함하고, 본 발명의 제1의 실시의 형태의 표시 장치를 그 표시부(16)에 이용하는 것에 의해 제작된다.
도 18은, 본 발명의 제2의 실시의 형태에 따른 노트북형 퍼스널 컴퓨터의 예이다. 이 노트북형 퍼스널 컴퓨터는, 본 발명의 제1의 실시의 형태가 적용된 노트북형 퍼스널 컴퓨터이다. 이 노트북형 퍼스널 컴퓨터는, 본체(20)에는 문자 등을 입력할 때 조작되는 키보드(21)를 포함하고, 본체 커버에는 화상을 표시하는 표시부(22)를 포함하고, 본 발명의 제1의 실시의 형태에 따른 표시 장치를 그 표시부(22)에 이용하는 것에 의해 제작된다.
도 19는, 본 발명의 제2의 실시의 형태에 따른 휴대 단말 장치의 예이다. 이 휴대 단말 장치는, 본 발명의 제1의 실시의 형태가 적용된 휴대 단말 장치이다. 여기에서는, 좌측에 휴대 단말 장치가 열린 상태를 나타내고, 우측에 휴대 단말 장치가 닫힌 상태를 나타내고 있다. 이 휴대 단말 장치는, 상측 박스(23), 하측 박스(24), 연결부(여기에서는 경첩부)(25), 디스플레이(26), 서브 디스플레이(27), 픽처 라이트(28), 카메라(29) 등을 포함한다. 또한, 이 휴대 단말 장치는, 본 발명의 제1의 실시의 형태에 따른 표시 장치를 그 디스플레이(26)나 서브 디스플레이(27)에 이용하는 것에 의해 제작된다.
도 20은, 본 발명의 제2의 실시의 형태에 따른 비디오 카메라의 예이다. 이 비디오 카메라는, 본 발명의 제1의 실시의 형태가 적용된 비디오 카메라이다. 이 비디오 카메라는, 본체부(30), 앞쪽을 향한 면에 피사체 촬영용의 렌즈(34), 촬영시의 스타트/스톱 스위치(35), 모니터(36) 등을 포함하고, 본 발명의 제1의 실시의 형태에 따른 표시 장치를 그 모니터(36)에 이용하는 것에 의해 제작된다.
또한, 본 발명의 실시의 형태는 본 발명을 구현화하기 위한 일례를 나타낸 것이고, 위에서 설명한 바와 같이 특허청구범위에 있어서 발명 특정 사항과 각각 대응 관계를 갖는다. 단, 본 발명은 상기 실시의 형태로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어 여러 가지의 변형을 행할 수 있다.
100 : 표시 장치
200 : 라이트 스캐너
201∼205 : 드라이버
210∼215 : 주사선
300 : 수평 실렉터
310∼313 : 데이터선
321∼324 : 전환 제어선
351∼353, 361∼363, 371∼373, 381∼383 : 전환 회로
391 : 기준 신호선
392 : 소등 신호선
393 : 소등 준비 신호선
400 : 전원 스캐너
401∼403 : 드라이버
410∼413 : 구동 주사선
500 : 픽셀 어레이부
600 : 픽셀
610 : 기록 트랜지스터
620 : 구동 트랜지스터
630 : 기억 용량
640 : 발광 소자
641 : 기생 용량

Claims (6)

  1. 복수의 픽셀 회로; 및
    영상 신호의 전위, 발광 소자를 소등시키기 위한 소등 전위, 상기 소등 전위보다 낮은 기준 전위, 및 상기 소등 전위보다 높은 전위인 고레벨 전위 중의 어느 하나의 전위를 공급하는 신호 공급 회로를 포함하고,
    상기 픽셀 회로는, 소등 기간, 임계치 보정 기간, 및 발광 기간에 구동되고,
    상기 복수의 픽셀 회로 각각은,
    상기 영상 신호에 대응하는 전압을 유지하는 기억 용량과,
    상기 기억 용량에 유지된 전압에 의거한 전류를 대응하는 발광 소자에 공급하는 구동 트랜지스터와,
    상기 구동 트랜지스터로부터 공급된 전류에 따라 발광하는 발광 소자와,
    상기 영상 신호의 전위, 상기 발광 소자를 소등시키기 위한 소등 전위, 상기 소등 전위보다 낮은 기준 전위, 및 상기 소등 전위보다 높은 전위인 고레벨 전위 각각을 수신하고, 상기 소등 기간에는 고레벨 전위 및 상기 소등 전위를, 상기 임계치 보정 기간에는 상기 기준 전위를, 그 순번대로 구동 트랜지스터의 게이트 단자에 공급한 후, 상기 영상 신호에 대응하는 전압을 상기 기억 용량에 기록하는 기록 트랜지스터와,
    상기 복수의 픽셀 회로에 대하여 복수의 행마다 동일한 전원 전위를 공급하는 전원 공급 회로를 포함하고,
    상기 구동 트랜지스터는 상기 동일한 전원 전위를 수신함에 의해 상기 기억 용량에 유지된 전압에 기초한 전류를 상기 발광 소자에 공급하는 것을 특징으로 하는 표시 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 신호 공급 회로는, 상기 영상 신호의 전위의 범위 내에서 상기 고레벨 전위를 공급하는 것을 특징으로 하는 표시 장치.
  4. 제 3항에 있어서,
    상기 신호 공급 회로는, 상기 영상 신호의 전위의 범위의 중간보다 낮은 범위 내에서 상기 고레벨 전위를 공급하는 것을 특징으로 하는 표시 장치.
  5. 제 1항에 있어서,
    상기 발광 소자는, 유기 전계 발광 소자에 의해 구성되는 것을 특징으로 하는 표시 장치.
  6. 복수의 픽셀 회로; 및
    영상 신호의 전위, 발광 소자를 소등시키기 위한 소등 전위, 상기 소등 전위보다 낮은 기준 전위, 및 상기 소등 전위보다 높은 전위인 고레벨 전위 중의 어느 하나의 전위를 공급하는 신호 공급 회로를 포함하고,
    상기 픽셀 회로는, 소등 기간, 임계치 보정 기간, 및 발광 기간에 구동되고,
    상기 복수의 픽셀 회로 각각은,
    상기 영상 신호에 대응하는 전압을 유지하는 기억 용량과,
    상기 기억 용량에 유지된 전압에 의거한 전류를 대응하는 발광 소자에 공급하는 구동 트랜지스터와,
    상기 구동 트랜지스터로부터 공급된 전류에 따라 발광하는 발광 소자와,
    상기 영상 신호의 전위, 상기 발광 소자를 소등시키기 위한 소등 전위, 상기 소등 전위보다 낮은 기준 전위, 및 상기 소등 전위보다 높은 전위인 고레벨 전위 각각을 수신하고, 상기 소등 기간에는 고레벨 전위 및 상기 소등 전위를, 상기 임계치 보정 기간에는 상기 기준 전위를, 그 순번대로 구동 트랜지스터의 게이트 단자에 공급한 후, 상기 영상 신호에 대응하는 전압을 상기 기억 용량에 기록하는 기록 트랜지스터와,
    상기 복수의 픽셀 회로에 대하여 복수의 행마다 동일한 전원 전위를 공급하는 전원 공급 회로를 포함하고,
    상기 구동 트랜지스터는 상기 동일한 전원 전위를 수신함에 의해 상기 기억 용량에 유지된 전압에 기초한 전류를 상기 발광 소자에 공급하는 표시 장치를 포함하는 것을 특징으로 하는 전자 기기.
KR1020100023719A 2009-03-25 2010-03-17 표시 장치 및 전자 기기 KR101685203B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009073977A JP2010224416A (ja) 2009-03-25 2009-03-25 表示装置および電子機器
JPJP-P-2009-073977 2009-03-25

Publications (2)

Publication Number Publication Date
KR20100107395A KR20100107395A (ko) 2010-10-05
KR101685203B1 true KR101685203B1 (ko) 2016-12-09

Family

ID=42783564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100023719A KR101685203B1 (ko) 2009-03-25 2010-03-17 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US8284135B2 (ko)
JP (1) JP2010224416A (ko)
KR (1) KR101685203B1 (ko)
CN (1) CN101866615B (ko)
TW (1) TWI444971B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152575B1 (ko) * 2010-05-10 2012-06-01 삼성모바일디스플레이주식회사 평판 표시 장치의 화소 회로 및 그의 구동 방법
CN103927968B (zh) * 2013-06-18 2016-12-28 上海天马微电子有限公司 一种oled显示装置
CA2900170A1 (en) * 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CN106847111B (zh) * 2017-03-31 2019-03-22 京东方科技集团股份有限公司 显示面板及其像素电路、像素电路的驱动方法
WO2019187063A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示装置の駆動方法、及び表示装置
US11145257B2 (en) * 2020-02-02 2021-10-12 Novatek Microelectronics Corp. Display device driving method and related driver circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330323A (ja) * 2005-05-26 2006-12-07 Casio Comput Co Ltd 表示装置及びその表示駆動方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4203772B2 (ja) 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
JP4245057B2 (ja) * 2007-02-21 2009-03-25 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4306753B2 (ja) * 2007-03-22 2009-08-05 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4508205B2 (ja) * 2007-03-26 2010-07-21 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2008310128A (ja) * 2007-06-15 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2009192854A (ja) * 2008-02-15 2009-08-27 Casio Comput Co Ltd 表示駆動装置、並びに、表示装置及びその駆動制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330323A (ja) * 2005-05-26 2006-12-07 Casio Comput Co Ltd 表示装置及びその表示駆動方法

Also Published As

Publication number Publication date
CN101866615B (zh) 2013-04-17
TW201106321A (en) 2011-02-16
JP2010224416A (ja) 2010-10-07
TWI444971B (zh) 2014-07-11
US8284135B2 (en) 2012-10-09
KR20100107395A (ko) 2010-10-05
US20100245324A1 (en) 2010-09-30
CN101866615A (zh) 2010-10-20

Similar Documents

Publication Publication Date Title
JP4600780B2 (ja) 表示装置及びその駆動方法
JP5217500B2 (ja) Ｅｌ表示パネルモジュール、ｅｌ表示パネル、集積回路装置、電子機器及び駆動制御方法
KR101596518B1 (ko) 표시장치 및 전자기기
US8274454B2 (en) EL display panel, electronic apparatus and a method of driving EL display panel
US20110109610A1 (en) Display device and electronic apparatus
US8138999B2 (en) Display device and electronic apparatus
KR20090049995A (ko) 표시장치 및 그 구동 방법과 전자기기
US20090122053A1 (en) Display apparatus, driving method for display apparatus and electronic apparatus
KR20110058668A (ko) 표시 장치 및 그 구동 방법 및 전자 기기
JP2008286953A (ja) 表示装置及びその駆動方法と電子機器
KR101497538B1 (ko) 표시장치 및 전자기기
KR20090093829A (ko) Ｅｌ표시 패널, 전자기기 및 ｅｌ표시 패널의 구동방법
KR101685203B1 (ko) 표시 장치 및 전자 기기
JP2009157018A (ja) 表示装置及びその駆動方法と電子機器
US8199077B2 (en) Display apparatus, driving method for display apparatus and electronic apparatus
KR101544212B1 (ko) 표시 장치 및 그 구동 방법과 전자기기
JP4984863B2 (ja) 表示装置とその駆動方法
KR101502851B1 (ko) 표시장치, 그 표시장치 구동방법 및 전자기기
JP2011069943A (ja) 表示装置および電子機器
JP5365734B2 (ja) 表示装置
US20110001741A1 (en) Display device and electronic apparatus
JP2008197516A (ja) 表示装置とその駆動方法
JP2009103871A (ja) 表示装置及びその駆動方法と電子機器
JP5879585B2 (ja) 表示装置及びその駆動方法
JP2010224417A (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant