JP5309875B2 - ポインタ表示制御装置及び表示装置 - Google Patents

Description

本発明は、ポインタ表示制御装置及び表示装置に関する。

従来より、マウス等のポインティングデバイスを用いて、液晶ディスプレイ（ＬＣＤ）等の画面上に表示されるマウスカーソル（ポインタ）を移動操作し、操作キーによる操作入力と組み合わせてコンピュータを操作することが一般的に行われている。近年では、このようなマウスカーソルの表示制御を行うマウスコントローラをハードウェアによって構築する場合、ハードウェア記述言語を用いてプログラミング可能な半導体集積回路の１つであるＦＰＧＡ(Field Programmable Gate Array)を使用することが多い。

図６は、ＦＰＧＡ内部に構築されたマウスコントローラのブロック構成図である。この図６に示すように、従来のマウスコントローラ１００は、一致検出回路１１０ａ及びアドレスデコーダ１１０ｂからなる制御回路１１０と、マウスメモリ１２０と、カウンタ１３０と、リードイネーブルデコーダ１４０とから構成されている。

制御回路１１０は、マウスカーソルの画面上における表示開始座標を示すＸ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓと、画面上における現在の選択ドット座標を示すＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃを入力とする。以下、これらＸ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓと、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃについて、図７を参照して説明する。

図７は、ＬＣＤ画面に設定されたＸＹ直交座標系を示したものである。なお、図７では、スキャンエリア１３４４（Ｘ）×８０６（Ｙ）ドット、表示エリア１０２４（Ｘ）×７６８（Ｙ）ドットのＬＣＤ画面を例示している。このようなＬＣＤでは、１フレーム期間（１／６０秒）に、画面原点（Ｘ、Ｙ）＝（０、０）から（１３４３、８０５）までのドットを順次選択（スキャン）することで１画面を表示している。

ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃは、上記のようなＬＣＤのスキャン動作のタイミングを制御するために用いられるタイミング信号である。１フレームの開始時点では、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃの値は共に０であり、所定の時間間隔でＸスキャンカウンタＸｃが０から１３４３までカウントアップされ、１３４３に到達するとＸスキャンカウンタＸｃは０にリセットされる一方、ＹスキャンカウンタＹｃは０から１にカウントアップされる。

そして、ＹスキャンカウンタＹｃが１になると、再びＸスキャンカウンタＸｃが０から１３４３までカウントアップされる。このようなカウント動作は、ＹスキャンカウンタＹｃが８０５になるまで繰り返され、Ｙｃ＝８０５の場合にＸスキャンカウンタＸｃが１３４３までカウントアップされると、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃは共に０にリセットされて１フレームが終了する。

ＬＣＤは、上記のようなＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃに同期して、画面原点（０、０）から（１３４３、８０５）までのドットをスキャンする。つまり、例えばＸスキャンカウンタＸｃの値が１０００、ＹスキャンカウンタＹｃの値が１０の場合、ＬＣＤは座標（１０００、１０）のドットを現在選択していることになる。従って、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃは、現時点でＬＣＤ画面上において選択されているドットの座標（選択ドット座標）を指し示している。なお、このようなＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃは、不図示のタイミングジェネレータによって生成される。

また、図７に示すように、マウスカーソルは、予め規定されている横Ｘｗ×縦Ｙｗのマウス画像領域内に矢印等のポインタ図形が描画されたものであり、マウス画像領域の原点位置（左上端部）がマウスカーソルの表示開始位置に相当する。すなわち、Ｘ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓは、マウス画像領域の原点位置をマウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）として指し示している。

このようなＸ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓは、不図示のＣＰＵ(Central Processing Unit)によって生成される。通常、マウスを操作すると、移動方向や移動速度などの情報がＣＰＵに送られる。そして、ＣＰＵは、マウスから取得した各種情報に基づいて、ＬＣＤ画面上におけるマウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）を演算し、その演算結果をＸ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓとしてマウスコントローラ１００の制御回路１１０に出力する。
以上が、Ｘ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓと、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃの詳細な説明であり、以下では図６に戻って説明を続ける。

制御回路１１０の一致検出回路１１０ａは、Ｘ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓが示すマウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）と、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃが示すＬＣＤ画面上における現在の選択ドット座標（Ｘｃ、Ｙｃ）との比較判定を行い、両者が一致した場合に、マウスメモリ１２０からマウス画像データの読み出し開始を示すスタート信号をカウンタ１３０に出力する。アドレスデコーダ１１０ｂは、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃを基に、マウスメモリ１２０のリードアドレスを生成する。

マウスメモリ１２０は、マウス画像データ、つまり横Ｘｗ×縦Ｙｗのマウス画像領域に矢印等のポインタ図形が描画されたマウス画像を表すデータを予め記憶しているメモリである。ここでは、図６に示すように、Ｘｗ×Ｙｗ＝３２×３２ドットに相当するマウス画像データがマウスメモリ１２０に記憶されているものとする。また、このマウス画像データは、マウスメモリ１２０におけるＸ座標アドレスＸａ＝０〜３１、Ｙ座標アドレスＹａ＝０〜３１のメモリ空間に格納されている。

カウンタ１３０は、マウスメモリ１２０からマウス画像データを読み出す期間（リード期間）を決定するためのカウンタであり、スタート信号に同期してカウント動作を開始し、リード期間を示すカウント値（１〜３２）をリードイネーブルデコーダ１４０に出力する。リードイネーブルデコーダ１４０は、カウンタ１３０のカウント期間（カウント値が１〜３２の期間）だけリードイネーブル信号を有効状態に遷移させてマウスメモリ１２０に出力する。

次に、上記のように構成された従来のマウスコントローラ１００の動作について説明する。以下では、図７に示すように、マウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）＝（０、０）、つまり画面原点に相当するＸ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓが制御回路１１０に入力された場合を想定する。

この場合、選択ドット座標（Ｘｃ、Ｙｃ）＝（０、０）を示すＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃが制御回路１１０に入力された時に、スタート信号が一致検出回路１１０ａからカウンタ１３０に出力される。これにより、カウンタ１３０はカウント動作を開始してカウント値を１にカウントアップし、リードイネーブルデコーダ１４０はリードイネーブル信号を有効状態に遷移させる。

一方、アドレスデコーダ１１０ｂは、選択ドット座標（Ｘｃ、Ｙｃ）＝（０、０）の時、マウスメモリ１２０におけるアドレス（Ｘａ、Ｙａ）＝（０、０）に格納されているマウス画像データを読み出すためのリードアドレスを生成してマウスメモリ１２０に出力する。これにより、ＬＣＤ画面の座標（０、０）のドットが選択されている時に、マウスメモリ１２０からアドレス（Ｘａ、Ｙａ）＝（０、０）に格納されているマウス画像データが読み出される。読み出されたマウス画像データは、不図示のビデオ合成部によって背景画像データと合成され、その結果、ＬＣＤ画面の座標（０、０）のドットには、マウスメモリ１２０のアドレス（Ｘａ、Ｙａ）＝（０、０）に格納されているマウス画像データが表示される。

続いて、ＸスキャンカウンタＸｃがカウントアップされて選択ドット座標（Ｘｃ、Ｙｃ）＝（１、０）になり、カウンタ１３０のカウント値が２にカウントアップされると（リードイネーブル信号は有効状態を維持）、アドレスデコーダ１１０ｂは、マウスメモリ１２０におけるアドレス（Ｘａ、Ｙａ）＝（１、０）に格納されているマウス画像データを読み出すためのリードアドレスを生成してマウスメモリ１２０に出力する。これにより、ＬＣＤ画面の座標（１、０）のドットには、マウスメモリ１２０のアドレス（Ｘａ、Ｙａ）＝（１、０）に格納されているマウス画像データが表示される。

このような読み出し動作がＸスキャンカウンタＸｃの値が３１になるまで、つまり選択ドット座標（Ｘｃ、Ｙｃ）＝（３１、０）になるまで繰り返されることにより、マウスメモリ１２０におけるアドレス（０、０）から（３１、０）までのマウス画像データが順次読み出され、ＬＣＤ画面の座標（０、０）から（３１、０）のドットに表示される。

カウンタ１３０は、カウント値が３２に達する（この時、ＸスキャンカウンタＸｃ＝３１）とカウント値をリセットする。この時、リードイネーブルデコーダ１４０によってリードイネーブル信号は無効状態になる。すなわち、ＬＣＤ画面の座標（０、０）から（３１、０）のドットに表示すべきマウス画像データの読み出しは終了しているが、ＸスキャンカウンタＸｃの値は１３４３までカウントアップされ、その値に応じたリードアドレスがアドレスデータ１１０ｂからマウスメモリ１２０に出力されることになるが、上記のようにリードイネーブル信号は無効状態に遷移しているため、ＸスキャンカウンタＸｃの値が３２〜１３４３の期間ではマウス画像データの読み出しは行われない。

そして、ＹスキャンカウンタＹｃが１にカウントアップすると（選択ドット座標（Ｘｃ、Ｙｃ）＝（０、１）になると）、カウンタ１３０はカウント動作を再開してカウント値を１にカウントアップし、リードイネーブル信号は再び有効状態に遷移する。一方、アドレスデコーダ１１０ｂは、選択ドット座標（Ｘｃ、Ｙｃ）＝（０、１）の時、マウスメモリ１２０におけるアドレス（Ｘａ、Ｙａ）＝（０、１）に格納されているマウス画像データを読み出すためのリードアドレスを生成する。これにより、ＬＣＤ画面の座標（０、１）のドットには、マウスメモリ１２０のアドレス（Ｘａ、Ｙａ）＝（０、１）に格納されているマウス画像データが表示される。

このような読み出し動作がＸスキャンカウンタＸｃの値が３１になるまで、つまり選択ドット座標（Ｘｃ、Ｙｃ）＝（３１、１）になるまで繰り返されることにより、マウスメモリ１２０におけるアドレス（０、１）から（３１、１）までのマウス画像データが順次読み出され、ＬＣＤ画面の座標（０、１）から（３１、１）のドットに表示される。

そして、以上のようなＸアドレス方向の読み出し動作が、ＹスキャンカウンタＹｃ＝３１となるまで繰り返されることにより、マウスメモリ１２０に記憶されている３２×３２ドットのマウス画像データが読み出され、図７に示すように、マウスカーソルの表示開始位置がＬＣＤ画面の原点位置に一致するように表示される。
特開平１０−３０７１５５号公報 特開２０００−３１４７５０号公報

上述した従来のマウスコントローラ１００では、以下のような問題点が指摘される。
（１）従来のマウスコントローラ１００では、Ｘ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓと、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃとを比較して、初めの１点のみ一致した場合にカウント動作を開始し、そのカウント期間のみマウス画像データを読み出す構成を採用しているため、カウンタ１３０やリードイネーブルデコーダ１４０等の回路が必要となり、マウスメモリ１２０のリードアドレスも順にインクリメントするしかできない。

（２）従来では、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃの値は、当然負となることはないため、マウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）は必ず正の値に設定する必要があった（表示開始座標（Ｘｓ、Ｙｓ）を負の値に設定すると、一致検出回路１１０ａにて一致検出が不能となるため）。

よって、図７に示すように、マウスカーソル（矢印）の先端がマウス画像領域の表示開始座標（Ｘｓ、Ｙｓ）と一致していれば、表示開始座標（Ｘｓ、Ｙｓ）＝（０、０）とすることにより、問題なくマウスカーソルの先端をＬＣＤ画面の原点位置に移動させることができるが、図８（ａ）に示すように、マウスカーソルの先端がマウス画像領域の表示開始座標（Ｘｓ、Ｙｓ）と一致しないような場合、表示開始座標（Ｘｓ、Ｙｓ）の値を負に設定することができないため、マウスカーソルの先端をＬＣＤ画面の原点位置に移動させることができない。この場合、マウスカーソルの先端をＬＣＤ画面の原点位置に移動させるためには、図８（ｂ）に示すように、マウス画像領域におけるマウスカーソルの配置を変更する必要があり、そのための画像変換処理が非常に複雑となる。

本発明は、上述した事情に鑑みてなされたものであり、従来のようなカウンタやリードイネーブルデコーダ等の回路を省略でき、且つポインタ図形の先端がポインタ画像領域の表示開始座標と一致しないような場合であっても、ポインタ図形の先端を画面原点と一致させることの可能なポインタ表示制御装置及び表示装置を提供することを目的とする。

上記課題を解決するために、本発明では、ポインタ表示制御装置に係る第１の解決手段として、ハードウェア記述言語を用いてプログラミングされると共にポインタ画像データを記憶する半導体集積回路からなり、外部から入力される操作指示と前記ポインタ画像データとに基づいて画面上におけるポインタの表示位置を制御するポインタ表示制御装置であって、画面選択領域における現在の選択ドット座標及び前記操作指示に応じた正負の符号付きポインタ表示開始座標に基づいて、ポインタ画像領域が前記画面選択領域に含まれているか否かを判定し、含まれる場合には前記選択ドット座標から前記ポインタ表示開始座標を減じて得られる座標をポインタ画像メモリのリードアドレスに変換する演算を行い、該リードアドレスを用いて前記ポインタ画像領域のうち前記画面選択領域に含まれる部分の前記ポインタ画像データを読み出すポインタ画像読出回路を具備することを特徴とする。

また、ポインタ表示制御装置に係る第２の解決手段として、上記第１の解決手段において、前記ポインタ画像読出回路は、前記選択ドット座標及び前記ポインタ表示開始座標に基づいて、前記ポインタ画像領域が前記画面選択領域に含まれているか否かを判定する判定回路と、前記判定回路によって前記ポインタ画像領域が前記画面選択領域に含まれていると判定された場合に、前記リードアドレスを生成するアドレス生成回路とから構成されていることを特徴とする。

また、ポインタ表示制御装置に係る第３の解決手段として、上記第２の解決手段において、前記画面選択領域にはＸＹ直交座標系が設定されており、前記判定回路は、ポインタ表示開始座標（Ｘｓ、Ｙｓ）、選択ドット座標（Ｘｃ、Ｙｃ）、ポインタ画像領域のＸ軸方向の幅Ｘｗ及びＹ軸方向の幅Ｙｗからなる下記判定条件式（１）、（２）の両方が成立した場合に、前記ポインタ画像領域が前記画面選択領域に含まれていると判定することを特徴とする。

また、ポインタ表示制御装置に係る第４の解決手段として、上記第３の解決手段において、前記アドレス生成回路は、前記判定条件式（１）、（２）の両方が成立した場合に、下記演算式（３）、（４）に基づいて前記ポインタ画像メモリのＸ座標アドレスＸａ及びＹ座標アドレスＹａを算出した後、下記リニアアドレス演算式（５）に基づいてリニアアドレスＬａを算出し、該リニアアドレスＬａを前記リードアドレスとして前記ポインタ画像メモリに出力することを特徴とする。

さらに、本発明では、表示装置に係る解決手段として、画面を表示する表示部と、前記表示部の画面選択領域における選択ドット座標を示すタイミング信号を生成するタイミング生成部と、該タイミング生成部にて生成されたタイミング信号に基づいて、前記表示部における画面表示に必要な同期信号を生成する同期信号生成部と、画面に表示されたポインタを移動操作するためのポインタ操作部と、該ポインタ操作部の操作に応じて正負の符号付きポインタ表示開始座標を生成するポインタ座標生成部と、上記第１〜第４の解決手段のいずれかを有するポインタ表示制御装置と、該ポインタ表示制御装置のポインタ画像メモリから読み出されたポインタ画像データと他の画像データとを合成する画像合成部と、該画像合成部から得られる合成画像データに基づいて、前記表示部にて表示可能な画像データを生成する画像データ生成部とを具備することを特徴とする。

本発明では、ポインタ表示制御装置を、正負の符号を扱えるハードウェア記述言語を用いてプログラミング可能な半導体集積回路によって構築し、正負両方の数値を扱えるデジタル演算処理を可能とした。従って、正負の符号付きのポインタ表示開始座標を取り入れて、ポインタ画像領域の内、画像選択領域に含まれている部分のポインタ画像データをポインタ画像メモリから読み出すことにより、ポインタ図形の先端がポインタ画像領域の表示開始座標と一致しないような場合であっても、ポインタ図形の先端を画面原点と一致させることが可能となる。
さらに、ハードウェア構成としては、従来のマウスコントローラ１００と比べて、カウンタやリードイネーブルデコーダ等の回路を省略することができ、リソース及び設計期間を大幅に削減することが可能となる。

以下、図面を参照して、本発明に係るポインタ表示制御装置及び表示装置の一実施形態について説明する。
〔ポインタ表示制御装置〕
図１は、本実施形態に係るポインタ表示制御装置のブロック構成図である。なお、以下では、本実施形態に係るポインタ表示制御装置として、マウス（ポインタ操作部）の操作に応じてＬＣＤ画面上におけるマウスカーソル（ポインタ）の表示制御を行うマウスコントローラ１を例示して説明する。また、ＬＣＤ画面としては、図７と同様に、スキャンエリア１３４４（Ｘ）×８０６（Ｙ）ドット、表示エリア１０２４（Ｘ）×７６８（Ｙ）ドットのＬＣＤ画面を想定する。

図１に示すように、本実施形態におけるマウスコントローラ１は、マウスメモリ２及びマウス画像読出回路３から構成されている。このようなマウスコントローラ１は、正負の符号を扱うことの可能なハードウェア記述言語（例えば、Verilog HDL）を用いてプログラミングされた半導体集積回路（例えばＦＰＧＡ）内に構築されたものである。つまり、マウスコントローラ１におけるデジタル演算処理では、正負両方の数値を扱うことが可能である。

マウスメモリ２（ポインタ画像メモリ）は、図１に示すように、マウス画像データ、つまり横Ｘｗ×縦Ｙｗのマウス画像領域に矢印等のポインタ図形が描画されたマウス画像を表すデータを予め記憶しているメモリである。ここでは、図１に示すように、Ｘｗ×Ｙｗ＝３２×３２ドットに相当するマウス画像データがマウスメモリ２に記憶されているものとする。また、このマウス画像データは、マウスメモリ２におけるＸ座標アドレスＸａ＝０〜３１、Ｙ座標アドレスＹａ＝０〜３１のメモリ空間に格納されている。
なお、本実施形態では、マウスカーソルの先端がマウス画像領域の表示開始座標（Ｘｓ、Ｙｓ）と一致しないようなマウス画像データが格納されているものとし、マウスカーソルの先端に相当するデータは、アドレス（Ｘａ、Ｙａ）＝（２０、２０）に格納されているものとする。

マウス画像読出回路３（ポインタ画像読出回路）は、ＬＣＤ画面の現在の選択ドット座標（Ｘｃ、Ｙｃ）を示すＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃと、ＬＣＤ画面上におけるマウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）を示すＸ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓ（正負の符号付き）を入力とし、これら選択ドット座標（Ｘｃ、Ｙｃ）及び正負の符号付き表示開始座標（Ｘｓ、Ｙｓ）に基づいて、マウス画像領域がＬＣＤ画面のスキャンエリア（画面選択領域）に含まれているか否かを判定し、含まれていると判定した場合に、マウス画像領域の内、スキャンエリアに含まれている部分のマウス画像データをマウスメモリ２から読み出す。

なお、従来と同様に、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃは、不図示のタイミングジェネレータによって生成され、Ｘ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓは、不図示のＣＰＵ(Central Processing Unit)によって生成される。

このマウス画像読出回路３は、当たり判定回路３ａ及びアドレス生成回路３ｂから構成されている。当たり判定回路３ａは、マウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）、選択ドット座標（Ｘｃ、Ｙｃ）、マウス画像領域のＸ軸方向の幅Ｘｗ及びＹ軸方向の幅Ｙｗからなる下記判定条件式（１）、（２）の両方が成立した場合に、マウス画像領域がＬＣＤ画面のスキャン領域に含まれていると判定し（マウスの当たり判定）、リードイネーブル信号を有効状態にしてマウスメモリ２に出力する。

アドレス生成回路３ｂは、上記判定条件式（１）、（２）の両方が成立した場合に、下記演算式（３）、（４）に基づいてマウスメモリ２のアドレス（Ｘａ、Ｙａ）を算出した後、下記リニアアドレス演算式（５）に基づいてリニアアドレスＬａを算出し（有効アドレス演算）、該リニアアドレスＬａをリードアドレスとしてマウスメモリ２に出力する。

次に、上記のように構成された本実施形態に係るマウスコントローラ１の動作について説明する。図２は、マウスコントローラ１の動作フローチャートである。この図２に示すように、マウスコントローラ１のマウス画像読出回路３には、ＬＣＤ画面の現在の選択ドット座標（Ｘｃ、Ｙｃ）を示すＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃと、マウスの操作に応じてＬＣＤ画面上におけるマウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）を示すＸ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓ（正負の符号付き）が入力される（ステップＳ１）。

ここで、図３に示すように、マウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）＝（−２０、−２０）を示すＸ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓがマウス画像読出回路３に入力されたものと仮定する。

続いて、マウス画像読出回路３における当たり判定回路３ａは、マウス画像領域がＬＣＤ画面のスキャン領域に含まれているか否か、つまり、上記判定条件式（１）及び（２）の両方が成立するか否かを判定する（ステップＳ２）。具体的には、ＬＣＤ画面上における現在の選択ドット座標（Ｘｃ、Ｙｃ）＝（０、０）の場合、上記判定条件式（１）及び（２）の両方が成立するため（「ＴＲＵＥ」）、次のステップＳ３に移行する。この時、当たり判定回路３ａは、リードイネーブル信号を有効状態にしてマウスメモリ２に出力する。

上記のように、ＬＣＤ画面上における現在の選択ドット座標（Ｘｃ、Ｙｃ）＝（０、０）であって、判定条件式（１）及び（２）の両方が成立する場合、アドレス生成回路３ｂは、上記演算式（３）、（４）に基づいてマウスメモリ２のアドレス（Ｘａ、Ｙａ）を算出した後、下記リニアアドレス演算式（５）に基づいてリニアアドレスＬａを算出する（ステップＳ３）。

つまり、演算式（３）及び（４）により、マウスメモリ２のアドレス（Ｘａ、Ｙａ）＝（２０、２０）となり、リニアアドレス演算式（５）により、リニアアドレスＬａ＝２０＋（２０＜＜ＳＢ）となる。なお、ここでは、説明の便宜上、アドレスを１０進数表記しているが、実際には２進数であり、例えば８ビットのマウスメモリ２を想定すると、アドレスＸａ、Ｙａのそれぞれに４ビットずつ割り当てられるため、シフトビット数ＳＢは５ビットとなる。

上記のように生成されたリニアアドレスＬａがリードアドレスとしてマウスメモリ２に出力され、これにより、マウスメモリ２からリードアドレスに格納されているマウス画像データが読み出される（ステップＳ４）。つまり、ＬＣＤ画面の座標（０、０）のドットが選択されている時に、マウスメモリ２からアドレス（Ｘａ、Ｙａ）＝（２０、２０）に格納されているマウス画像データ（マウスカーソルの先端のデータ）が読み出されることになる。そして、読み出されたマウス画像データは、不図示のビデオ合成部によって背景画像データと合成され、その結果、ＬＣＤ画面の座標（０、０）のドットには、マウスメモリ２のアドレス（Ｘａ、Ｙａ）＝（２０、２０）に格納されているマウス画像データが表示される。

続いて、ステップＳ１に戻り、ＸスキャンカウンタＸｃがカウントアップされて選択ドット座標（Ｘｃ、Ｙｃ）＝（１、０）となると、ステップＳ２での当たり判定回路３ａによる当たり判定結果は「ＴＲＵＥ」のままであるのでステップＳ３に移行する。そして、ステップＳ３においてアドレス生成回路３ｂによる有効アドレス演算によって、マウスメモリ２のアドレス（Ｘａ、Ｙａ）＝（２１、２０）、リニアアドレスＬａ＝２１＋（２０＜＜５）となる。これにより、ＬＣＤ画面の座標（１、０）のドットが選択されている時に、マウスメモリ２からアドレス（Ｘａ、Ｙａ）＝（２１、２０）に格納されているマウス画像データが読み出され、ＬＣＤ画面の座標（１、０）のドットには、マウスメモリ２のアドレス（Ｘａ、Ｙａ）＝（２１、２０）に格納されているマウス画像データが表示される。

このようなステップＳ１〜Ｓ４の一連の動作がＸスキャンカウンタＸｃの値が１２になるまで、つまり選択ドット座標（Ｘｃ、Ｙｃ）＝（１２、０）になるまで繰り返され、マウスメモリ２におけるアドレス（２０、２０）から（３１、２０）までのマウス画像データが順次読み出され、ＬＣＤ画面の座標（０、０）から（１２、０）のドットに表示される。

そして、ＸスキャンカウンタＸｃの値が１３になった場合、つまり選択ドット座標（Ｘｃ、Ｙｃ）＝（１３、０）になった場合、判定条件式（１）が成立しなくなるため、ステップＳ２における当たり判定結果は「ＦＡＬＥＳ」となり、ステップＳ３、Ｓ４を行うことなく、ステップＳ１に戻る。この時、当たり判定回路３ａは、リードイネーブル信号を無効状態にしてマウスメモリ２に出力する。

このように、ステップＳ２における当たり判定結果が「ＦＡＬＥＳ」となる期間は、ＸスキャンカウンタＸｃの値が１３から１３４３に達するまで継続する。つまり、選択ドット座標（Ｘｃ、Ｙｃ）が（１３、０）から（１３４３、０）に達するまでの期間では、マウスメモリ２からのマウス画像データの読み出しは行われない。

そして、ＸスキャンカウンタＸｃがリセットされて、ＹスキャンカウンタＹｃが１にカウントアップすると（選択ドット座標（Ｘｃ、Ｙｃ）＝（０、１）になると）、判定条件式（１）及び（２）の両方が成立するため、ステップＳ２における当たり判定結果が再び「ＴＲＵＥ」となり、上記と同様に、ステップＳ１〜Ｓ４の一連の動作がＸスキャンカウンタＸｃの値が１２になるまで、つまり選択ドット座標（Ｘｃ、Ｙｃ）＝（１２、１）になるまで繰り返され、マウスメモリ２におけるアドレス（２０、２１）から（３１、２１）までのマウス画像データが順次読み出され、ＬＣＤ画面の座標（０、１）から（１２、１）のドットに表示される。

そして、ＸスキャンカウンタＸｃの値が１３になった場合、つまり選択ドット座標（Ｘｃ、Ｙｃ）＝（１３、１）になった場合、判定条件式（１）が再び成立しなくなるため、ステップＳ２における当たり判定結果は再び「ＦＡＬＥＳ」となり、選択ドット座標（Ｘｃ、Ｙｃ）が（１３、１）から（１３４３、１）に達するまでの期間では、マウスメモリ２からのマウス画像データの読み出しは行われない。

以上のような動作がＹスキャンカウンタＹｃの値が１２になるまで繰り返されることにより、マウスメモリ２に記憶されている３２×３２ドットのマウス画像データの内、スキャンエリアに含まれている部分、つまりアドレス（２０、２０）から（３１、３１）までのマウス画像データが読み出され、ＬＣＤ画面の座標（０、０）から（１２、１２）の矩形領域に表示される。すなわち、図３に示すように、マウスカーソルの先端がマウス画像領域の表示開始座標（Ｘｓ、Ｙｓ）と一致していなくても、マウスカーソルの先端をＬＣＤ画面の原点位置に移動させることができる。

一方、ＹスキャンカウンタＹｃの値が１３になった場合、つまり選択ドット座標（Ｘｃ、Ｙｃ）＝（０、１３）になった場合、判定条件式（２）が成立しなくなるため、ステップＳ２における当たり判定結果は再び「ＦＡＬＥＳ」となり、選択ドット座標（Ｘｃ、Ｙｃ）が（０、１３）から（１３４３、８０５）に達するまでの期間では、マウスメモリ２からのマウス画像データの読み出しは行われない。

以上のように、本実施形態では、マウスコントローラ１を、正負の符号を扱えるハードウェア記述言語を用いてプログラミング可能なＦＰＧＡによって構築し、正負両方の数値を扱えるデジタル演算処理を可能とした。従って、正負の符号付きのマウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）を取り入れて、判定条件式（１）及び（２）による当たり判定を行うことにより、マウスカーソルの先端がマウス画像領域の表示開始座標（Ｘｓ、Ｙｓ）と一致していなくてもマウスカーソルの先端をＬＣＤ画面の原点位置に移動させることが可能となる。

また、マウスメモリ２のアドレス（Ｘａ、Ｙａ）に正負の符号を取り入れたリニアドレス演算を行うことにより、マウスカーソルの表示開始座標（Ｘｓ、Ｙｓ）を負に設定した場合でも、従来（図８（ｂ）参照）のようにマウス画像変換処理を行うことなく、容易にマウス画像の途中（スキャンエリアに含まれる部分）から表示させることが可能となる。
さらに、ハードウェア構成としては、従来のマウスコントローラ１００（図６参照）と比べて、カウンタ１３０やリードイネーブルデコーダ１４０等の回路を省略することができ、リソース及び設計期間を大幅に削減することが可能となる。

なお、上記実施形態では、マウスカーソルとして矢印を例示したが、砂時計等の特殊な図形やライン状の図形であっても、表示開始座標（Ｘｓ、Ｙｓ）を負の領域に移動させることにより、図４（ａ）に示すような表示が可能となる。また、上記実施形態では、ポインタ操作部としてマウスを想定して説明したが、例えば図４（ｂ）に示すように、ポインタ操作部としてロータリーノブ等を回転操作することにより、計測用のライン状のマーカを移動させるような場合でも本発明を適用することができる。

〔表示装置〕
続いて、本実施形態に係る表示装置について説明する。なお、以下では、本実施形態に係る表示装置として、デジタルオシロスコープ等、計測した波形を表示部に表示する波形計測装置を例示して説明する。

図５は、本実施形態に係る波形計測装置１０の構成概略図である。この図５に示すように、波形計測装置１０は、マウス２０、マザーボード３０及びＬＣＤ４０から構成されている。マウス２０（ポインタ操作部）は、ＬＣＤ４０の画面に表示されるマウスカーソルを移動操作するためのポインティングデバイスであり、その操作に応じて移動方向及び移動量などの操作情報をマザーボード３０上に実装されたＵＳＢ(Universal Serial Bus)−Ｉ／Ｆ３１に出力する。

マザーボード３０上には、ＵＳＢ−Ｉ／Ｆ３１、ＣＰＵ３２、ＰＣＩ(Peripheral Component Interconnect)バス３３、波形メモリ３４及びグラフィックコントローラＦＰＧＡ３５が実装されている。

ＵＳＢ−Ｉ／Ｆ３１は、マウス２０とＣＰＵ３２との間で信号の送受信を行うためのインタフェースであり、マウス２０から入力される移動方向及び移動量などの操作情報をＣＰＵ３２に出力する。ＣＰＵ３２（ポインタ座標生成部）は、マウス２０からＵＳＢ−Ｉ／Ｆ３１を介して取得した操作情報に基づいて、ＬＣＤ４０の画面上におけるマウスカーソルの正負の符号付き表示開始座標（Ｘｓ、Ｙｓ）を演算し、その演算結果をＸ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓとして、ＰＣＩバス３３を介してグラフィックコントローラＦＰＧＡ３５に出力する。波形メモリ３４は、不図示の計測部によって計測された波形や、その他の汎用波形を記憶するメモリである。

グラフィックコントローラＦＰＧＡ３５は、正負の符号を扱うことの可能なハードウェア記述言語を用いてプログラミングされたＦＰＧＡであり、その内部には、マウスコントローラ１、マーカコントローラ１Ａ、カーソルコントローラ１Ｂ、ＰＣＩ−Ｉ／Ｆ３５ａ、タイミングジェネレータ３５ｂ、波形コントローラ３５ｃ、波形メモリＩ／Ｆ３５ｄ、ビデオ合成部３５ｅ、ＬＶＤＳ（Low Voltage Differential Signaling）ドライバ３５ｆ、３５ｇがロジック回路によって構築されている。

マウスコントローラ１（ポインタ表示制御装置）は、上述したように、マウス２０の操作に応じてＬＣＤ４０の画面上におけるマウスカーソルの表示制御を行うものであり、マウスメモリ２及びマウス画像読出回路３（当たり判定回路３ａ、アドレス生成回路３ｂ）から構成されている。なお、マウスコントローラ１については既に記述しているので詳細な説明を省略する。

マーカコントローラ１Ａ（ポインタ表示制御装置）は、不図示のマーカ操作部（例えばロータリーノブ等）の操作に応じてＬＣＤ４０の画面上におけるライン状のマーカの表示制御を行うものであり、その内部構成はマウスコントローラ１と同様である（マウスメモリ２の代わりにマーカ画像データを記憶するマーカメモリを有する）。カーソルコントローラ１Ｂ（ポインタ表示制御装置）は、不図示のカーソル操作部の操作に応じてＬＣＤ４０の画面上における所定図形のカーソルの表示制御を行うものであり、その内部構成はマウスコントローラ１と同様である（マウスメモリ２の代わりにカーソル画像データを記憶するカーソルメモリを有する）。

ＰＣＩ−Ｉ／Ｆ３５ａは、ＰＣＩバス３３とグラフィックコントローラＦＰＧＡ３５との間で信号の送受信を行うためのインタフェースであり、ＰＣＩバス３３を介してＣＰＵ３２から送られるＸ座標指定信号Ｘｓ及びＹ座標指定信号Ｙｓをマウスコントローラ１に出力すると共に、マウスメモリ２に記憶すべきマウス画像データをマウスメモリ２に出力したり、波形メモリ３４に記憶すべき波形データを波形メモリＩ／Ｆ３５ｄに出力する。

タイミングジェネレータ３５ｂ（タイミング生成部）は、ＬＣＤ４０の画面の現在の選択ドット座標（Ｘｃ、Ｙｃ）を示すＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃをタイミング信号として生成し、これらＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃをマウスコントローラ１、マーカコントローラ１Ａ、カーソルコントローラ１Ｂ、波形コントローラ３５ｃ及びＬＶＤＳドライバ３５ｆに出力する。

波形コントローラ３５ｃは、ＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃに同期して、波形メモリ３４から波形メモリＩ／Ｆ３５ｄを介して波形データを読み出し、当該読み出した波形データをビデオ合成部３５ｅに出力する。波形メモリＩ／Ｆ３５ｄは、波形メモリ３４と波形コントローラ３５ｃとの間、及び波形メモリ３４とＰＣＩ−Ｉ／Ｆ３５ａとの間で信号の送受信を行うインタフェースである。

ビデオ合成部３５ｅ（画像合成部）は、マウスコントローラ１から出力されるマウス画像データ、マーカコントローラ１Ａから出力されるマーカ画像データ、カーソルコントローラ１Ｂから出力されるカーソル画像データ、波形コントローラ３５ｃから出力される波形データを合成し、その合成画像データをＬＶＤＳドライバ３５ｇに出力する。

ＬＶＤＳドライバ３５ｆ（同期信号生成部）は、タイミングジェネレータ３５ｂにて生成されたＸスキャンカウンタＸｃ及びＹスキャンカウンタＹｃに基づいて、ＬＣＤ４０における画面表示に必要な同期信号を生成してＬＣＤ４０に出力する。ＬＶＤＳドライバ３５ｇ（画像データ生成部）は、ビデオ合成部３５ｅから得られる合成画像データに基づいて、ＬＣＤ４０にて表示可能な画像データを生成してＬＣＤ４０に出力する。

ＬＣＤ４０（表示部）は、例えばスキャンエリア１３４４（Ｘ）×８０６（Ｙ）ドット、表示エリア１０２４（Ｘ）×７６８（Ｙ）ドットの画面を有する液晶ディスプレイであり、ＬＶＤＳドライバ３５ｆにて生成された同期信号、及びＬＶＤＳドライバ３５ｇにて生成された画像データに基づいて、画面上にマウスカーソル、マーカ、カーソル、波形等の画像を表示する。

以上のように構成された波形計測装置１０によれば、マウスカーソル、マーカ、カーソルの先端がそれぞれの画像領域の表示開始座標と一致していなくても、それぞれの先端をＬＣＤ４０の画面の原点位置に移動させることが可能となる。
なお、上記実施形態では、表示装置として波形計測装置１０を例示したが、この他、パーソナルコンピュータ等、ポインタ操作部の操作に応じて画面上にポインタを表示するような表示装置であれば、本発明を適用することができる。

本発明の一実施形態に係るポインタ表示制御装置（マウスコントローラ１）のブロック構成図である。 本発明の一実施形態に係るマウスコントローラ１の動作フローチャートである。 本発明の一実施形態に係るマウスコントローラ１の動作に関する補助説明図である。 本発明の一実施形態に係るマウスコントローラ１を使用した場合の画面表示例である。 本発明の一実施形態に係る表示装置（波形計測装置１０）の構成概略図である。 従来におけるマウスコントローラ１００のブロック構成図である。 従来におけるマウスコントローラ１００に関する補助説明図である。 従来におけるマウスコントローラ１００の問題点を示す説明図である。

符号の説明

１…マウスコントローラ（ポインタ表示制御装置）、２…マウスメモリ、３…マウス画像読出回路、３ａ…当たり判定回路、３ｂ…アドレス生成回路、１０…波形計測装置（表示装置）、２０…マウス、３０…マザーボード、４０…ＬＣＤ、３１…ＵＳＢ−Ｉ／Ｆ、３２…ＣＰＵ、３３…ＰＣＩバス、３４…波形メモリ、３５…グラフィックコントローラＦＰＧＡ、１Ａ…マーカコントローラ、１Ｂ…カーソルコントローラ、３５ａ…ＰＣＩ−Ｉ／Ｆ、３５ｂ…タイミングジェネレータ、３５ｃ…波形コントローラ、３５ｄ…波形メモリＩ／Ｆ、３５ｅ…ビデオ合成部、３５ｆ、３５ｇ…ＬＶＤＳドライバ

Claims (5)

1. ハードウェア記述言語を用いてプログラミングされると共にポインタ画像データを記憶する半導体集積回路からなり、外部から入力される操作指示と前記ポインタ画像データとに基づいて画面上におけるポインタの表示位置を制御するポインタ表示制御装置であって、
   画面選択領域における現在の選択ドット座標及び前記操作指示に応じた正負の符号付きポインタ表示開始座標に基づいて、ポインタ画像領域が前記画面選択領域に含まれているか否かを判定し、含まれる場合には前記選択ドット座標から前記ポインタ表示開始座標を減じて得られる座標をポインタ画像メモリのリードアドレスに変換する演算を行い、該リードアドレスを用いて前記ポインタ画像領域のうち前記画面選択領域に含まれる部分の前記ポインタ画像データを読み出すポインタ画像読出回路を具備することを特徴とするポインタ表示制御装置。
2. 前記ポインタ画像読出回路は、
   前記選択ドット座標及び前記ポインタ表示開始座標に基づいて、前記ポインタ画像領域が前記画面選択領域に含まれているか否かを判定する判定回路と、
   前記判定回路によって前記ポインタ画像領域が前記画面選択領域に含まれていると判定された場合に、前記リードアドレスを生成するアドレス生成回路と
   から構成されていることを特徴とする請求項１記載のポインタ表示制御装置。
3. 前記画面選択領域にはＸＹ直交座標系が設定されており、
   前記判定回路は、ポインタ表示開始座標（Ｘｓ、Ｙｓ）、選択ドット座標（Ｘｃ、Ｙｃ）、ポインタ画像領域のＸ軸方向の幅Ｘｗ及びＹ軸方向の幅Ｙｗからなる下記判定条件式（１）、（２）の両方が成立した場合に、前記ポインタ画像領域が前記画面選択領域に含まれていると判定することを特徴とする請求項２記載のポインタ表示制御装置。
   

   
4. 前記アドレス生成回路は、前記判定条件式（１）、（２）の両方が成立した場合に、下記演算式（３）、（４）に基づいて前記ポインタ画像メモリのＸ座標アドレスＸａ及びＹ座標アドレスＹａを算出した後、下記リニアアドレス演算式（５）に基づいてリニアアドレスＬａを算出し、該リニアアドレスＬａを前記リードアドレスとして前記ポインタ画像メモリに出力することを特徴とする請求項３記載のポインタ表示制御装置。
   

   
5. 画面を表示する表示部と、
   前記表示部の画面選択領域における選択ドット座標を示すタイミング信号を生成するタイミング生成部と、
   該タイミング生成部にて生成されたタイミング信号に基づいて、前記表示部における画面表示に必要な同期信号を生成する同期信号生成部と、
   画面に表示されたポインタを移動操作するためのポインタ操作部と、
   該ポインタ操作部の操作に応じて正負の符号付きポインタ表示開始座標を生成するポインタ座標生成部と、
   請求項１〜４のいずれか一項に記載のポインタ表示制御装置と、
   該ポインタ表示制御装置のポインタ画像メモリから読み出されたポインタ画像データと他の画像データとを合成する画像合成部と、
   該画像合成部から得られる合成画像データに基づいて、前記表示部にて表示可能な画像データを生成する画像データ生成部と、
   を具備することを特徴とする表示装置。

Images