JP5305265B2 - マイクロ電子ダイ用の配線基板、そのような基板にビアを形成する方法、およびマイクロ電子デバイスをパッケージ化する方法 - Google Patents

マイクロ電子ダイ用の配線基板、そのような基板にビアを形成する方法、およびマイクロ電子デバイスをパッケージ化する方法 Download PDF

Info

Publication number
JP5305265B2
JP5305265B2 JP2008529077A JP2008529077A JP5305265B2 JP 5305265 B2 JP5305265 B2 JP 5305265B2 JP 2008529077 A JP2008529077 A JP 2008529077A JP 2008529077 A JP2008529077 A JP 2008529077A JP 5305265 B2 JP5305265 B2 JP 5305265B2
Authority
JP
Japan
Prior art keywords
conductive
conductive material
edge
conductive trace
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008529077A
Other languages
English (en)
Other versions
JP2009506570A (ja
Inventor
コリシス，デイビッド，ジェイ．
チョン，チン，ホイ
リー，チュン，クアン
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2009506570A publication Critical patent/JP2009506570A/ja
Application granted granted Critical
Publication of JP5305265B2 publication Critical patent/JP5305265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

以下の開示は、一般にマイクロ電子ダイ用の配線基板、および、より具体的には、マイクロ電子ダイを、２つの面に導電トレース（導線）を有する配線基板に連結する方法に関する。
従来のダイレベルでパッケージ化されたマイクロ電子デバイスは、一般にマイクロ電子ダイ、ダイに取り付けられるインターポーザー基板またはリードフレーム、ならびにダイの周囲の成形されたケーシングを含む。ダイは、一般に複数個のボンドパッドに連結された集積回路を含む。ボンドパッドは一般にインターポーザー基板の上またはリードフレーム上のコンタクトに連結されており、外側の電気コンタクトとしての役割を果たし、そうした外側の電気コンタクトを経て、集積回路に伝送されるかまたは集積回路から伝送される供給電圧、シグナル、その他が供給される。コンタクトに加えて、インターポーザー基板は、誘電体材料に支持された導電トレースによりコンタクトに連結されたボールパッドも含んでよい。はんだボールを一対一対応でボールパッドに取り付けて、「ボールグリッドアレイ」を規定してよい。ボールグリッドアレイを有するパッケージ化されたマイクロ電子デバイスは、一般に、リードフレームを用いる従来のパッケージよりも薄型で高ピンカウントの、グレードの高いパッケージである。
ボールグリッドアレイを有するパッケージ化されたマイクロ電子デバイスを作成するための一方法には、（ａ）複数個のダイを半導体ウエハー上に形成するステップ、（ｂ）ウエハーからダイを切り離す（単一化する）ステップ、（ｃ）個別のダイをインターポーザー基板に取り付けるステップ、（ｄ）ダイ上のボンドパッドをインターポーザー基板上のコンタクトにワイヤボンディングするステップ、および（ｅ）適した成形材料でダイを封入するステップが含まれる。前述の方法で作製されたパッケージ化されたマイクロ電子デバイスは、携帯電話、ポケットベル、携帯端末（PDA）、コンピュータ、およびその他の電気機器に多く用いられている。これらの製品に対する需要が大きくなるにつれて、パッケージ化されたマイクロ電子デバイスの性能を向上させると同時にプリント基板上のそのようなデバイスの高さ、ならびに表面積または「占有面積」を減少させたいという動因が引き続き存在する。しかし、マイクロ電子デバイスのサイズを小さくすることは、一般に高い性能にはより集積された回路およびボンドパットを必要とするため、性能が向上するにつれて一層困難となる。さらに、回路密度を増大させると、高速信号伝達中のノイズが引き起こされることがある。
図１は、先行技術に従って構成されるパッケージ化されたマイクロ電子デバイス１００の断面の略図である。パッケージ化されたマイクロ電子デバイス１００には、従来の「ボードオンチップ」配置でインターポーザー基板１２０に接着したダイ１３０が含まれる。インターポーザー基板１２０には、第１の面１２１、対向する第２の面１２２、およびそれを貫いて延びるスロット１２５を有する非導電性材料のシート１２３（例えば、ＢＴ樹脂、ＦＲ４など）が含まれる。導電トレース１２６（第１の導電トレース１２６ａおよび第２の導電トレース１２６ｂとして個別に識別される）は、スロット１２５の反対側の非導電性材料１２３の第１の面１２１に形成される。導電トレース１２６の各々は、コンタクト１２７と対応するボールパッド１２８の間に延びる。はんだボール１２９は、ボールパッド１２８に被着してボールグリッドアレイの一部を形成し得る。
ダイ１３０には、一連のボンドパッド１３４と電気的に接続される集積回路１３２が含
まれる（図１にはボンドパッド１３４のうちの１つのみが示されている）。集積回路１３２は、ボンドパッド１３４からコンタクト１２７まで延びる個々のワイヤボンド１３６によりボールグリッドアレイに電気的に接続されている。ワイヤボンド１３６を取り付けた後、ダイ１３０と基板１２０の隣接部分を適した成形材料１４０に収めることができる。
パッケージ化されたマイクロ電子デバイス１００の速度が大きくなり、サイズが小さくなるにつれて、非導電性材料１２３の第１の面１２１は、導電トレースを過度に詰め込んだ状態となる。密集状態は、入出力トレース長を信号伝達に起こる問題を減らすように適合させる能力を制限する。さらに、グランドに対する信号トレースと電力プレーン（電力面）、またはグランドと電力トレースが非常に近接していることにより、グランド／パワーバウンスとして公知の現象に起因する信号のノイズが引き起こされ得る。
図２は、基板２２０の両面に導電トレース２２６を有するパッケージ化されたマイクロ電子デバイス２００の断面の略図である。具体的には、基板２２０には非導電性材料２２３の第１の面２２１上の第１の導電トレース２２６ａ、および非導電性材料２２３の第２の面２２２上の第２の導電トレース２２６ｂが含まれる。メッキされたビア２５０の一部は非導電性材料２２３を貫いて延び、第２の導電トレース２２６ｂを第１の面２２１上のコンタクト２２７と電気的に接続している。
第２の導電トレース２２６ｂを基板２２０の第２の面２２２まで移動させると第１の面２２１上のトレースカウントが減少するが、メッキされたビア２５０がなお第１の面２２１上の集密度を上げてしまうため、トレースにルーティング上の制約が生じてしまう可能性がある。この構成のさらなる短所は、第２の導電トレース２２６ｂを電力またはグランド目的で用いる場合に、メッキされたビア２５０のインダクタンスループの長さが増加することである。インダクタンスループの長さの増加は、信号伝達中にさらなるノイズを引き起こし得る。
Ａ．概説
以下の開示は、パッケージ化されたマイクロ電子デバイス、パッケージ化されたマイクロ電子デバイス用の配線基板、および配線基板にビアを形成する方法のいくつかの実施形態を説明する。本発明の一態様は、マイクロ電子デバイスへの取り付けのための基板を製造する方法に対して向けられる。この方法は、非導電性材料の第１の面に導電トレースを形成すること、および非導電性材料の第２の面を貫いて導電トレースまで孔を形成することを含む。孔は、少なくとも導電トレースの一部が非導電性材料の第１の面上の孔を覆うように形成される。この方法は、孔の少なくとも一部を横切って貫く非導電性材料の縁部を形成することをさらに含み得る。一実施形態では、非導電性材料の縁部を形成することには、非導電性材料の切断部分を除去して非導電性材料を貫くスロットを形成することが含まれ得る。
本発明のもう一つの態様は、集積回路と電気的に接続される複数個の端子を含むダイを有するマイクロ電子デバイスを製造する方法に向けられる。この方法は、ダイを非導電性材料の第１の面上の第１の導電トレースおよび非導電性材料の第２の面上の第２の導電トレースを有する基板に取り付けることを含む。この方法は、ダイ上の第１の端子と非導電性材料の第１の面上の第１の導電トレースを電気的に接続すること、およびダイ上の第２の端子と非導電性材料の第２の面上の第２の導電トレースを電気的に接続することをさらに含む。一実施形態では、第１の端子と第１の導電トレースを電気的に連結することは、第１のワイヤボンドを第１の端子から第１の導電トレースまで取り付けることを含み得る。同様に、第２の端子と第２の導電トレースと電気的に連結することは、第２のワイヤボンドを第２の端子から第２の導電トレースまで取り付けることを含み得る。
本発明のさらなる態様は、マイクロ電子デバイスに取り付けるための基板に対して向けられる。基板は、第１の導電トレースを第１の面上に、第２の導電トレースを第１の面の反対側の第２の面上に有する非導電性材料のシートを含む。第１の導電トレースは、非導電性材料に面さない第１の表面と非導電性材料に面する第２の表面を有する。同様に、第２の導電トレースは、非導電性材料に面さない第３の表面と非導電性材料に面する第４の表面を有する。基板はさらに第１の電気コンタクト領域を第１の導電トレースの第１の表面上に、第２の電気コンタクト領域を第２の導電トレースの第４の表面上に含む。一実施形態では、第１のコンタクト領域は、第１のワイヤボンドへの取り付けに適した、露出した金属メッキからなる第１の領域を含んでよく、第２のコンタクト領域は、第２のワイヤボンドへの取り付けに適した、露出した金属メッキからなる第２の領域を含んでよい。
本発明のいくつかの実施形態の具体的な詳細は、そのような実施形態の理解をもたらすために図３Ａ〜図６を参照して下に記載されている。周知の構造を記載しているその他の詳細は、マイクロ電子デバイスに関連する場合が多く、マイクロ電子デバイス実装基板は、様々な実施形態の説明を不必要に曖昧にすることを避けるために以下の説明に述べられていない。しかし、当業者であれば、本発明が、さらなる要素を含むか、または図３Ａ〜図６を参照して下に示されるかまたは記載されるいくつかの要素を含まないその他の実施形態を有しうることを理解する。
Ｂ．マイクロ電子ダイ用の配線基板を製造する方法の実施形態
図３Ａ〜図３Ｆは、本発明の実施形態に従って、配線基板３２０（「基板３２０」）を製造する方法の様々なステップを説明する一連の概略図である。より具体的には、図３Ａ、３Ｂ、３Ｄ、および３Ｆは上面の略図であり、一方図３Ｃおよび図３Ｅは断面の略図である。最初に、図３Ａに関して、基板３２０は、第１の面３２１および反対側の第２の面３２２を有する非導電性材料のシート３２３（例えば、ＢＴ樹脂、ＦＲ４など）を含む。図解される実施形態では、第１の複数個の導電線またはトレース３２６（例えば、銅トレース、第１の導電トレース３２６ａ、第２の導電トレース３２６ｂ、および第３の導電トレース３２６ｃとして個別に識別される）は、当技術分野で公知の適したメッキ、パターニング、およびエッチング処理を用いて第１の面３２１上に形成される。第２の複数個の導電トレース３２６（第４の導電トレース３２６ｄ、第５の導電トレース３２６ｅ、および第６の導電トレース３２６ｆとして個別に識別される）は、同様の方法で第２の面３２２上に形成される。図解される実施形態では、第２の複数個の導電トレース３２６ｄ〜３２６ｆの一部は、第１の複数個の導電トレース３２６ａ〜３２６ｃの対応する部分と垂直をなすように配置されている。このように導電トレース３２６を整列させることで、図３Ｂおよび図３Ｃに関して下に詳細に説明されるビアを形成するために用いられるドリル、レーザ、またはその他の孔開け装置の位置あわせを容易にすることができる。しかし、その他の実施形態では、第２の面３２２上の導電トレース３２６ｄ〜３２６ｆを、第１の面３２１上の導電トレース３２６ａ〜３２６ｃとは独立に位置付けてよい。
下により詳細に記載されるように、一実施形態では、第１の複数個の導電トレース３２６ａ〜３２６ｃは、信号の伝達に用いることができ、第２の複数個の導電トレース３２６ｄ〜３２６ｆは、接地および／または送電に用いることができる。このようにグランド／電力トレースを信号トレースから分離すると、グランド／パワーバウンスおよびインダクタンスループ効果に起因する信号のノイズを好都合に減らすことができる。形成後、非導電性材料３２３の両面を誘電体層３４２（例えば、ソルダマスク）で覆って導電トレース３２６を保護することができる。しかし、誘電体層３４２はその後の処理段階を容易にするために領域３４４で除去されてよい。
次の図３Ｂに関して、複数個の孔またはビア３６０（第１のビア３６０ａ、第２のビア３６０ｂ、および第３のビア３６０ｃとして個別に識別される）は、それらが非導電性材料３２３の第１の面３２１から非導電性材料３２３の第２の面３２２上の導電トレース３２６ｄ〜ｆまで延びるように基板３２０に形成される。このビア構造の断面図が図３Ｃに示される。この図は図３Ｂ中の３Ｃ−３Ｃの線に沿っている。図３Ｃに示されるように、第１のビア３６０ａは非導電性材料３２３を貫いて延びるが、第２の面３２２上の第４の導電トレース３２６ｄで止まる。図３Ｂおよび図３Ｃに図解されるビア３６０は、例えば、穿孔、エッチング、レーザ穿孔などを含む、当技術分野で公知の任意の適した方法により形成することができる。
次の図３Ｄに関して、ビア３６０の各々は、形成後、少なくとも部分的にプラグ材料３６２で満たされてよい。この実施形態では、当技術分野で公知の幅広い種類の材料がプラグ材料３６２として用いられてよく、それには、例えば、エポキシ樹脂、ソルダマスク材料、ならびに／あるいは、その後の処理段階の間ビア３６０を一時的に充填し、および／または安定させるために用いることのできるその他の適した材料が含まれる。ビア３６０が塞がれた後、スロット３７０を、ルーティング、打ち抜き、切り抜きなどを含む当技術分野で公知の任意の適した方法を用いて非導電性材料３２３を貫いて形成する。スロット３７０は第１の縁部分３７１から第２の縁部分３７２まで延びる。第１の縁部分３７１は、第１のビア３６０ａおよび第３のビア３６０ｃの少なくとも一部分を横切るように位置する。同様に、第２の縁部分３７２は第２のビア３６０ｂの少なくとも一部分を横切るように位置する。
図３Ｅは、図３Ｄ中の３Ｅ−３Ｅの線に沿った、拡大された断面図であり、スロット３７０が基板３２０に形成された後にプラグ材料３６２がどのようにビア３６０ａの残りの一部によって支えられているかを示す。スロット３７０が形成された後、プラグ材料３６２は、エッチング、レーザ切断、穿孔、または当技術分野で公知のその他の適した方法によりビア３６０の各々から除去されてよい。プラグ材料３６２を各ビア３６０から除去することにより、スロット３７０のそれぞれの縁部に沿って対応する窪みが形成され、図３Ｆに示されるようにその中で導電トレース３２６ｄ〜３２６ｆの各々の一部が露出する。次に、導電トレース３２６ａ〜３２６ｃ上のコンタクト領域３２７ａ〜３２７ｃ（例えば、ワイヤボンド接着域）、および導電トレース３２６ｄ〜３２６ｆ上のコンタクト領域３２７ｄ〜３２７ｆを、その後のパッケージング段階でのワイヤボンド接着のために準備する。導電トレース３２６が銅を含む実施形態では、コンタクト領域３２７を準備することには、当技術分野で公知の適した方法を用いてニッケル（Ｎｉ）および次に金（Ａｕ）で特定の領域をメッキすることが含まれる。その他の実施形態では、その他の方法および／または材料を用いて導電トレース３２６へのワイヤボンド接着を促進させることができる。
Ｃ．パッケージ化されたマイクロ電子デバイスの実施形態
図４は、本発明の実施形態に従って構成されるパッケージ化されたマイクロ電子デバイス４００の断面の略図である。図解される実施形態では、パッケージ化されたマイクロ電子デバイス４００（例えば、記憶モジュール、処理装置など）は、図３Ａ〜図３Ｆに関して上に説明されるように製造された基板３２０に取り付けられるダイ４３０を含む。参照しやすくするために、図４に示される基板３２０の断面図は、図３Ｆ中の線４−４に沿っている。図４に示されるように、第３の導電トレース３２６ｃは、非導電性材料３２３に面さない第１の表面４６１ａおよび非導電性材料３２３に面する第２の表面４６２ａを有する。第３のコンタクト領域３２７ｃは第３の導電トレース３２６ｃの第１の表面４６１ａの上に形成される。第６の導電トレース３２６ｆは、非導電性材料３２３に面さない第１の表面４６１ｂおよび非導電性材料３２３に面する第２の表面４６２ｂを有する。第６のコンタクト領域３２７ｆは、第６の導電トレース３２６ｆの第２の表面４６２ｂの上に
形成される。
この実施形態のもう一つの態様では、マイクロ電子ダイ４３０は、記憶装置、プロセッサ、または一連の端子４３４（例えば、ボンドパッド）と電気的に接続される集積回路４３２を含むその他の種類の構成部品である（図の視点により端子４３４の１つのみが図４に示されている）。端子４３４の各々は、対応するワイヤボンド４３６により導電トレース３２６のうちの１つと電気的に接続され得る。例えば、端子４３４の最初の１つは、端子から第６のコンタクト領域３２７ｆまで延びる第１のワイヤボンド４３６ａにより第６の導電トレース３２６ｆと電気的に接続することができる。同様に、端子４３４の２つ目は、端子から第３のコンタクト領域３２７ｃまで延びる第２のワイヤボンド４３６ｂにより第３の導電トレース３２６ｃと電気的に接続することができる。その他の導電トレース（例えば、導電トレース３２６ａ、３２６ｂ、３２６ｄおよび３２６ｅ）は、同様の方法でさらなるワイヤボンドで個々の端子４３４に接着することができる。全ての端子４３４が対応するトレース３２６と電気的に接続された後、マイクロ電子ダイ４３０、およびワイヤボンド４３６を囲む基板３２０の一部分を適した成形材料４４０の中に入れることができる。
図４に図解される実施形態の一つの特徴は、非導電性材料３２３の第１の面３２１上の導電トレース３２６ａ〜３２６ｃが信号の伝達に用いられ、その一方、第２の面３２２上の導電トレース３２６ｄ〜３２６ｆが電力および／またはグランド接続に用いられることである。トレース面を前述の方法で分離することによりノイズおよび／または信号の伝達中に生じるその他の問題を減らすことができる。さらに、電力および／またはグランド回路を非導電性材料３２３の第２の面３２２に置くことによりインダクタンスループを減らし、それによってグランド／パワーバウンスにより生じるノイズの可能性を減らすことができる。
Ｄ．配線基板およびパッケージ化されたマイクロ電子デバイスのその他の実施形態
図５は、本発明のもう１つの実施形態に従って構成される配線基板５２０の上面の略図である。基板５２０の多くの特徴は、少なくとも一般に、構造および機能において、図３Ａ〜図３Ｆに関して上に説明される配線基板３２０の対応する特徴に類似している。例えば、基板５２０には、第１の導電トレース５２６ａおよび非導電性材料のシート５２３の第１の面５２１上に形成される第２の導電トレース５２６ｂ、ならびに第３の導電トレース５２６ｃおよび非導電性材料のシート５２３の第２の面５２２上に形成される第４の導電トレース５２６ｄが含まれる。しかし、この特定の実施形態では、第１および第２の導電トレース５２６ａ、５２６ｂは第３および第４の導電トレース５２６ｃ、５２６ｄとそれぞれ少なくともほぼ一直線に並んでいる。導電トレース５２６の各々には対応するコンタクト領域５２７が含まれる（例えば、ワイヤボンド接着域）。上に説明されるように、導電トレース５２６が銅を含む実施形態では、コンタクト領域５２７にはニッケル（Ｎｉ）メッキ、その後に金（Ａｕ）メッキを重ねたものが含まれる。その他の実施形態では、その他の方法および／または材料を用いて導電トレース５２６へのワイヤボンド接着を促進させることができる。
図６は、本発明のさらなる実施形態に従って構成されるパッケージ化されたマイクロ電子デバイス６００の断面の略図である。図解される実施形態では、パッケージ化されたマイクロ電子デバイス６００は、図５の配線基板５２０に取り付けられるダイ６３０を含む。図６に示される基板５２０の断面図は、図５中の線６−６に沿っている。この実施形態の一態様では、マイクロ電子ダイ６３０は、記憶装置、プロセッサ、撮像装置、または一連の端子６３４（例えば、ボンドパッド）と電気的に接続される集積回路６３２を含むその他の種類の構成部品である（図の視点により端子６３４の１つのみが図６に示されている）。端子６３４の各々は、対応するワイヤボンド６３６により導電トレース５２６のう
ちの１つと電気的に接続され得る。例えば、端子６３４の最初の１つは、端子から第１のコンタクト領域５２７ａまで延びる第１のワイヤボンド６３６ａにより第１の導電トレース５２６ａと電気的に接続することができる。同様に、端子６３４の２つ目は、端子から第２のコンタクト領域５２７ｂまで延びる第２のワイヤボンド６３６ｂにより第２の導電トレース５２６ｂと電気的に接続することができる。その他の導電トレース（例えば、導電トレース５２６ｃ、５２６ｄ）は、同様の方法でさらなるワイヤボンドで個々の端子６３４に接着することができる。その他の実施形態では、第１の表面５２１上の導電トレース５２６ａおよび／または５２６ｂの一方または両方は、対応するビア（図示されず）により、それぞれ、第２の表面５２２上の導電トレース５２６ｃおよび／または５２６ｄの一方または両方と電気的に接続され得る。全ての端子６３４が対応するトレース５２６と電気的に接続された後、マイクロ電子ダイ６３０およびワイヤボンド６３６を囲む基板５２０の一部分を適した成形材料６４０の中に入れることができる。
前述の内容から、本発明の特定の実施形態が説明を目的として本明細書に記載されるが、本発明の精神および範囲から逸脱することなく様々な変更形態がなされうることは当然理解される。従って、本発明は付属の特許請求の範囲に限定される場合を除き、限定されない。
先行技術に従って構成されるパッケージ化されたマイクロ電子デバイスの断面の略図である。 先行技術に従って構成されるもう１つのパッケージ化されたマイクロ電子デバイスの断面の略図である。 本発明の実施形態に従う、マイクロ電子ダイとともに使用するための配線基板を製造する方法の様々な段階を説明する一連の概略図である。 本発明の実施形態に従う、マイクロ電子ダイとともに使用するための配線基板を製造する方法の様々な段階を説明する一連の概略図である。 本発明の実施形態に従う、マイクロ電子ダイとともに使用するための配線基板を製造する方法の様々な段階を説明する一連の概略図である。 本発明の実施形態に従う、マイクロ電子ダイとともに使用するための配線基板を製造する方法の様々な段階を説明する一連の概略図である。 本発明の実施形態に従う、マイクロ電子ダイとともに使用するための配線基板を製造する方法の様々な段階を説明する一連の概略図である。 本発明の実施形態に従って構成されるパッケージ化されたマイクロ電子デバイスの断面の略図である。 本発明のもう１つの実施形態に従って構成される配線基板の上面の略図である。 本発明のさらなる実施形態に従って構成されるパッケージ化されたマイクロ電子デバイスの断面の略図である。

Claims (39)

  1. 非導電性材料のシートを形成し，前記シートが第１の面および反対側の第２の面を有するステップと，
    前記非導電性材料のシートの前記第１の面に第１の導電トレースを形成し，前記第１の導電トレースが前記非導電性材料のシートに面さない第１の表面および前記非導電性材料のシートに面する第２の表面を有するステップと，
    前記非導電性材料のシートの前記第２の面に第２の導電トレースを形成し，前記第２の導電トレースが前記非導電性材料のシートに面する第１の表面および前記非導電性材料のシートに面さない第２の表面を有するステップと、
    前記非導電性材料の前記第１の面から前記第２の面の第２の導電トレースまで前記非導電性材料を貫く孔を形成するステップと、
    前記非導電性材料のシートの切断部分を除去して前記第１の面の第１の開口部と前記第２の面の第２の開口部を形成し，切断部分を除去することは、前記非導電性材料の縁部を形成し、前記縁部が前記孔の少なくとも一部を横切って貫くと共に、前記縁部が形成された後も、前記第２の面の少なくとも一部の導電トレースが依然として前記孔を覆うステップを含み、
    前記非導電性材料のシートの前記第１の面の前記第１の開口部が前記第１の導電トレースの表面の露出部分へのアクセスを提供するステップと
    前記シートの前記第２の面の前記第２の開口部が前記第２の導電トレースの表面の露出部分へのアクセスを提供するステップと，
    前記第１の導電トレースの第１の表面の前記露出部分に第１のワイヤボンド・コンタクト領域を形成するステップと，
    前記孔を覆う、前記第２の導電トレースの前記第１の表面の前記露出部分に第２のワイヤボンド・コンタクト領域を形成するステップと、
    を含む、ことを特徴とする，マイクロ電子デバイスへの取り付けるための基板を製造する方法。
  2. 前記非導電性材料を貫く孔を形成するステップは、前記非導電性材料のシートの前記切断部分を除去して前記第１の開口部および前記第２の開口部を形成する前に、前記非導電性材料のシートの前記第２の面を貫く孔を開けて前記第１の導電トレースの前記第１の表面の前記部分を露出するステップを含む、請求項１に記載の方法。
  3. 前記非導電性材料を貫く孔を形成するステップは、前記非導電性材料のシートの前記切断部分を除去する前に、前記非導電性材料のシートの前記第２の面を貫く孔を開けて前記第１の導電トレースの前記第１の表面の前記部分を露出するステップを含み、また、
    前記非導電性材料のシートの前記切断部分を除去するステップが、前記孔に隣接する前記非導電性材料にスロットを形成することを含む、請求項１に記載の方法。
  4. 第１の導電トレースを形成するステップが、前記非導電性材料の一部をメッキすることを含む、請求項１に記載の方法。
  5. 非導電性材料のシートを形成するステップが、ＢＴ樹脂のシートを硬化することを含み、また、第１の導電トレースを形成するステップが、硬化した前記ＢＴ樹脂の一部を銅でメッキすることを含む、請求項１に記載の方法。
  6. 集積回路および前記集積回路に電気的に接続される複数個の端子を含むダイを有するマイクロ電子デバイスの製造方法であって，
    第１の導電トレースを非導電性材料の第１の面に形成し，かつ第２の導電トレースを前記非導電性材料の第２の面に形成した基板を用意するステップと，
    前記ダイを前記基板に取り付けるステップと，
    前記非導電性材料の前記第１の面から前記第２の面の第２の導電トレースまで前記非導電性材料を貫く孔を形成するステップと、
    前記非導電性材料の縁部を形成し、前記縁部が前記孔の少なくとも一部を横切って貫くと共に、前記縁部が形成された後も、前記少なくとも一部の第２の導電トレースが依然として前記孔を覆うステップと、
    前記ダイ上の第１の端子を，前記第１の導電トレース上の第１のコンタクト領域に電気的に接続し，該第１のコンタクト領域が前記非導電性材料に面さない前記非導電性材料の第１の面側に設けられると共に，前記第１の端子を前記第１のコンタクト領域に電気的に接続するステップが，第１のワイヤボンドを前記第１の端子から前記第１の導電トレースまで取り付けるステップと，
    前記ダイ上の第２の端子を，前記第２の導電トレース上の第２のコンタクト領域に電気的に接続し，該第２のコンタクト領域が前記非導電性材料に面する前記非導電性材料の第２の面側に設けられると共に，前記第２の端子を前記第２のコンタクト領域に電気的に接続するステップが，第２のワイヤボンドを前記第２の端子から前記第２の導電トレースまで取り付けるステップとを含み、
    前記第２のコンタクト領域は前記第２の導電トレースが前記孔を覆う部分に形成されることを特徴とする，方法。
  7. 前記第１の導電トレースが、前記非導電性材料に面さない第１の表面および前記非導電性材料に面する第２の表面を有し、前記第２の導電トレースが、前記非導電性材料に面さない第３の表面および前記非導電性材料に面する第４の表面を有し、
    前記ダイ上の第１の端子を前記第１のコンタクト領域に電気的に接続するステップが、前記第１の端子を前記第１の導電トレースの前記第１の表面の一部に電気的に接続するステップを含み、および、
    前記ダイ上の第２の端子を前記第２のコンタクト領域に電気的に接続するステップが、前記第２の端子を前記第２の導電トレースの前記第４の表面の一部に電気的に接続すること
    を含む、請求項６に記載の方法。
  8. 前記第１の導電トレースが、前記非導電性材料に面さない第１の表面および前記非導電性材料に面する第２の表面を有し、前記第２の導電トレースが前記非導電性材料に面さない第３の表面および前記非導電性材料に面する第４の表面を有し、
    第１のワイヤボンドを前記第１の端子から前記第１のコンタクト領域に電気的に接続するステップが、前記第１のワイヤボンドの第１の末端を第１の端子に取り付け、前記第１のワイヤボンドの第２の末端を前記第１の導電トレースの前記第１の表面に取り付けること
    を含み、および
    第２のワイヤボンドを前記第２の端子から前記第２のコンタクト領域に電気的に接続するステップが、前記第２のワイヤボンドの第１の末端を前記第２の端子に取り付け、前記第２のワイヤボンドの第２の末端を前記第２の導電トレースの前記第４の表面に取り付けることを含む、請求項６に記載の方法。
  9. 前記ダイを前記基板に取り付けるステップが、前記ダイと前記非導電性材料の間に前記第２の導電トレースを配置することを含み、
    前記第２の導電トレースが、前記非導電性材料に面さない第１の表面および前記非導電性材料に面する第２の表面を有し、ならびに、
    前記ダイ上の第２の端子から前記第２のワイヤボンドを前記第２の導電トレースに電気的に取り付けるステップが、前記第２のワイヤボンドを前記第２の端子から前記第２の導電トレースの前記第２の表面の第２のコンタクト領域まで取り付けることを含む、請求項６に記載の方法。
  10. 前記第１の導電トレースが、前記非導電性材料に面さない第１の表面および前記非導電性材料に面する第２の表面を有し、
    前記第２の導電トレースが、前記非導電性材料に面する第３の表面および前記非導電性材料に面さない第４の表面を有し、
    前記ダイ上の第１の端子から前記第１のワイヤボンドを前記第１の導電トレースに接続するステップが、前記第１のワイヤボンドを前記第１の端子から前記第１の導電トレースの前記第１の表面の前記第１のコンタクト領域まで取り付けることを含み、および
    前記ダイ上の第２の端子から前記第２のワイヤボンドを前記第２の導電トレースに接続するステップが、前記第２のワイヤボンドを前記第２の端子から前記第２の導電トレースの前記第３の表面の前記第２のコンタクト領域まで取り付けることを含む、請求項６に記載の方法。
  11. 第１の導電トレースを非導電性材料の第１の面に形成するステップと、
    第２の導電トレースを前記非導電性材料の第２の面に形成するステップと、
    前記非導電性材料を前記第１の面から前記第２の導電トレースまで貫く孔を形成し、前記第２の導電トレースの少なくとも一部が前記孔を覆うステップと、
    前記非導電性材料を貫くスロットを形成し、前記スロットは第２の縁部の反対側に第１の縁部を有し、前記スロットの前記第１の縁部が前記孔の少なくとも一部を通って延びるステップと、
    ワイヤボンド接着域を前記孔の内側の前記第２の導電トレースの表面に形成し、該表面が前記非導電性材料に面するステップとを含む、マイクロ電子デバイスへの取り付けのための基板の製造方法。
  12. 孔を形成するステップが、前記第１の導電トレースと前記非導電性材料を貫く孔を形成することを含む、請求項１１に記載の方法。
  13. 孔を形成するステップが第１の孔を形成することを含み、ワイヤボンド接着域を形成するステップが第１のワイヤボンド接着域を形成することを含み、また、第３の導電トレースを前記非導電性材料の前記第２の面に形成するステップと、
    前記非導電性材料の前記第１の面から前記第３の導電トレースまで前記非導電性材料を貫く第２の孔を形成し、前記スロットの前記第２の縁部が前記第２の孔の少なくとも一部を横切って貫くステップと、
    第２のワイヤボンド接着域を前記第２の孔の内側の前記第３の導電トレースの表面に形成し、前記表面が前記非導電性材料に面するステップとをさらに含む、請求項１１に記載の方法。
  14. 前記非導電性材料を貫く前記スロットの前記第１の縁部が、前記第２の導電トレースの一部を通って延びる、請求項１１に記載の方法。
  15. 前記非導電性材料を貫く前記スロットを形成する前に前記孔の中にプラグを形成するステップと、
    前記非導電性材料を貫く前記スロットを形成した後、かつ、前記ワイヤボンド接着域を前記孔の内側の前記第２の導電トレースの前記表面に形成する前に、前記プラグの少なくとも一部を除去するステップをさらに含む、請求項１１に記載の方法。
  16. 第１の導電トレースを非導電性材料の第１の面に形成するステップと，
    第２の導電トレースを前記非導電性材料の第２の面に形成するステップと，
    マイクロ電子ダイを前記非導電性材料の前記第２の面に取り付け，前記マイクロ電子ダイが少なくとも第１の端子と第２の端子に電気的に接続される集積回路を有するステップと，
    前記非導電性材料の前記第１の面から前記第２の面の第２の導電トレースまで前記非導電性材料を貫く孔を形成するステップと、
    前記非導電性材料の縁部を形成し、前記縁部が前記孔の少なくとも一部を横切って貫くと共に、前記縁部が形成された後も、前記少なくとも一部の第２の導電トレースが依然として前記孔を覆うステップと、
    第１のワイヤボンドを前記ダイ上の前記第１の端子から前記第１の導電トレースの第１の表面まで電気的に接続し，前記第１の表面が前記非導電性材料に面さないステップと，
    第２のワイヤボンドを前記ダイ上の前記第２の端子から、前記孔を覆う前記第２の導電トレースの第２の表面に形成されるワイヤボンド・コンタクト領域まで電気的に接続し，前記第２の表面が前記非導電性材料に面するステップとを含む、ことを特徴とする，マイクロ電子デバイスを製造する方法。
  17. 第１の導電トレースを形成するステップが、前記ダイに情報を伝達するための第１の導電線を形成することを含み、
    第２の導電トレースを形成するステップが、前記ダイに電力を送るための第２の導電線を形成することを含む、請求項１６に記載の方法。
  18. 第１の導電トレースを形成するステップが、前記ダイに情報を伝達するための第１の導電トレースを形成することを含み、第２の導電トレースを形成するステップが、前記ダイに電力を送るための第２の導電トレースを形成することを含み、また、
    前記ダイを電気的に接地するために第３の導電トレースを前記非導電性材料の前記第２の面に形成するステップをさらに含む、請求項１６に記載の方法。
  19. 前記縁部が第１の縁部であって、前記非導電性材料を貫くスロットを形成するステップをさらに含み、また、
    前記スロットが前記第１の縁部および反対側の第２の縁部を有し、
    前記ダイ上の前記第１の端子および前記第２の端子が、前記スロットの前記第１の縁部と前記第２の縁部の間に位置する、請求項１６に記載の方法。
  20. 前記ダイならびに前記第１のワイヤボンドおよび前記第２のワイヤボンドを、成形材料で包みこむステップをさらに含む、請求項１６に記載の方法。
  21. 第１の面および反対側の第２の面を有する非導電性材料のシートと，
    前記非導電性材料のシートの前記第１の面上に在り，かつ，前記非導電性材料に面さない第１の表面および前記非導電性材料に面する第２の表面を有する，第１の導電トレースと，
    前記非導電性材料のシートの前記第２の面上に在り，かつ，前記非導電性材料に面さない第３の表面および前記非導電性材料に面する第４の表面を有する，第２の導電トレースと，
    前記非導電性材料の前記第１の面から前記第２の面の導電トレースまで前記非導電性材料を貫く孔と、
    前記非導電性材料の縁部を含み、前記縁部が前記孔の少なくとも一部を横切って貫くと共に、前記縁部が形成された後も、少なくとも一部の前記第２の導電トレースが依然として前記孔を覆い、
    第１の導電トレースの非導電性材料に面さない表面と，第２の導電トレースの非導電性材料に面する表面とに第１，第２の電気的ワイヤボンド・コンタクト領域を有すると共に、前記第２の導電トレースに形成される第２の電気的コンタクト領域は前記孔を覆う部分に形成されることを特徴とする，マイクロ電子デバイスに取り付けるための基板。
  22. 前記第１のコンタクト領域が、第１のワイヤボンドへの取り付けに適した、露出した金属メッキからなる第１の領域を含み、また、
    前記第２のコンタクト領域が、第２のワイヤボンドへの取り付けに適した、露出した金属メッキからなる第２の領域を含む、請求項２１に記載の基板。
  23. 前記縁部が第１の縁部であって、前記非導電性材料のシートが、前記第１の縁部および反対側の第２の縁部を有する貫通したスロットを含み、また、
    前記第１の導電トレースの前記第１の表面上の前記第１の電気コンタクト領域が、前記スロットの前記第１の縁部に隣接して位置し、また、
    前記第２の導電トレースの前記第４の表面上の前記第２の電気コンタクト領域が、前記スロットの第２の縁部に隣接して位置する、請求項２１に記載の基板。
  24. 前記孔が、前記非導電性材料を前記シートの前記第１の面から前記シートの前記第２の面まで貫いて延びるビアの少なくとも一部分を含み、また、
    前記ビアが、前記第２の導電トレース上の前記第２の電気コンタクト領域の少なくとも一部分と垂直に配置される、請求項２１に記載の基板。
  25. 前記孔が、前記第２の導電トレース上の前記第２の電気コンタクト領域の少なくとも一部分を露出する、請求項２１に記載の基板。
  26. 前記縁部が第１の縁部であって、
    前記非導電性材料のシートが、
    前記第１の縁部および反対側の第２の縁部を有する貫通したスロットと、
    第２の縁部に隣接する前記非導電性材料を貫いて延びるビアの少なくとも一部分とを含み、ここで、
    前記第１の導電トレースの前記第１の表面上の前記第１の電気コンタクト領域が、スロットの第１の縁部に隣接して位置し、また、
    前記第２の導電トレースの前記第４の表面上の前記第２の電気コンタクト領域の少なくとも一部分が前記ビア中に位置する、請求項２１に記載の基板。
  27. 前記縁部が第１の縁部であって、
    前記非導電性材料のシートが、
    前記第１の縁部および反対側の第２の縁部を有する貫通スロットと、
    前記貫通スロットの第２の縁部に形成される窪みとを含み、ここで、
    前記第１の導電トレースの前記第１の表面上の前記第１の電気コンタクト領域が、前記スロットの前記第１の縁部に隣接して位置し、また、
    前記第２の導電トレースの前記第４の表面上の前記第２の電気コンタクト領域が、前記スロットの前記第２の縁部に形成される前記窪みの中に位置する、請求項２１に記載の基板。
  28. 前記縁部が第１の縁部であって、
    前記非導電性材料のシートが、前記第１の縁部および反対側の第２の縁部を有する貫通スロットを含み、また、
    前記非導電性材料のシートの前記第２の面上に在り、かつ、前記非導電性材料に面さない第５の表面および前記非導電性材料に面する第６の表面を有する、第３の導電トレースと、
    前記第３の導電トレースの前記第６の表面上の第３の電気コンタクト領域とをさらに含み、ここで、
    前記第１の導電トレースの前記第１の表面上の前記第１の電気コンタクト領域および前記第３の導電トレースの前記第６の表面上の前記第３の電気コンタクト領域が、前記スロットの前記第１の縁部に隣接して位置し、また、
    前記第２の導電トレースの前記第４の表面上の前記第２の電気コンタクト領域が、前記スロットの前記第２の縁部に隣接して位置することを特徴とする、請求項２１記載の基板。
  29. 前記第１の導電トレースが、前記第２の導電トレースと少なくともほぼ一列に並ぶ、請求項２１に記載の基板。
  30. 前記縁部が第１の縁部であって、
    前記非導電性材料のシートが、前記第１の縁部および反対側の第２の縁部を有する貫通スロットを含み、また、
    前記第１の導電トレースの前記第１の表面上の前記第１の電気コンタクト領域が、前記スロットの前記第１の縁部に隣接して位置し、また、
    前記第２の導電トレースの前記第４の表面上の前記第２の電気コンタクト領域が、前記スロットの前記第１の縁部に隣接して位置し、また、
    前記第１の導電トレースが、前記第２の導電トレースと少なくともほぼ一列に並ぶ、請求項２１に記載の基板。
  31. 非導電性材料の第１の面上の第１の導電トレースおよび前記非導電性材料の第２の面上の第２の導電トレースを有し，前記第１の導電トレースが前記非導電性材料に面さない第１の表面を有し，また，前記第２の導電トレースが前記非導電性材料に面する第２の表面を有する基板と，
    前記基板に取り付けられ，かつ，第１の端子および第２の端子と電気的に接続される集積回路を有する，ダイと，
    前記非導電性材料の前記第１の面から前記第２の面の第２の導電トレースまで前記非導電性材料を貫く孔からなり、
    前記非導電性材料の縁部を含み、前記縁部が前記孔の少なくとも一部を横切って貫くと共に、少なくとも一部の第２の導電トレースが依然として前記孔を覆い、
    第１の導電トレースの第１の表面の第１のワイヤボンド・コンタクト領域と、
    第２の導電トレースの第２の表面の第２のワイヤボンド・コンタクト領域を含み、前記第２のワイヤボンド・コンタクト領域は、第２の導電トレースの前記孔を覆う部分に形成され、
    前記ダイ上の前記第１の端子を，前記非導電性材料の前記第１の面上の前記第１の導電トレースに電気的に接続する，第１のワイヤボンドと，および
    前記ダイ上の前記第２の端子を，前記非導電性材料の前記第２の面上の前記第２の導電トレースに電気的に接続する，第２のワイヤボンドとを含み，
    前記第１のワイヤボンドが，前記第１の導電トレースの前記第１のワイヤボンド・コンタクト領域に取り付けられ，また，前記第２のワイヤボンドが，前記第２の導電トレースの前記第２のワイヤボンド・コンタクト領域に取り付けられることを特徴とする，パッケージ化されたマイクロ電子デバイス。
  32. 前記第１の導電トレースが、前記ダイに情報を伝達するよう構成され、また、
    前記第２の導電トレースが、前記ダイに電力を送るよう構成されている、請求項３１に記載のパッケージ化されたマイクロ電子デバイス。
  33. 前記基板が、前記非導電性材料の前記第２の面上の第３の導電トレースをさらに含み、
    また、
    前記第１の導電トレースが、前記ダイに情報を伝達するよう構成され、また、
    前記第２の導電トレースが、前記ダイに電力を送るよう構成され、また、
    前記第３の導電トレースが、前記ダイを電気的に接地するよう構成されていることを特徴とする、請求項３１に記載のパッケージ化されたマイクロ電子デバイス。
  34. 前記縁部が第１の縁部であって、
    非導電性材料が、前記第１の縁部および反対側の第２の縁部を有するスロットを含み、また、
    前記ダイ上の前記第１の端子および前記第２の端子が、前記スロットの前記第１の縁部と前記第２の縁部の間に位置する、請求項３１に記載のパッケージ化されたマイクロ電子デバイス。
  35. 前記ダイならびに前記第１のワイヤボンドおよび前記第２のワイヤボンドを包み込む成形材料をさらに含む、請求項３１に記載のパッケージ化されたマイクロ電子デバイス。
  36. 非導電性材料のシートを含み，前記シートは第１の面および反対側の第２の面を有し，
    前記非導電性材料のシートの前記第１の面上に第１の導電線を含み，前記第１の導電線は前記非導電性材料に面さない第１の表面を有し，
    前記非導電性材料のシートの前記第２の面上に第２の導電線を含み，前記第２の導電線は前記非導電性材料に面する第２の表面を有し，
    前記非導電性材料のシートに取り付けられるダイを含み，前記ダイは第１の端子および第２の端子と電気的に接続される集積回路を有し，
    前記非導電性材料の前記第１の面から前記第２の導電線まで前記非導電性材料を貫く孔を含み、
    前記孔の少なくとも一部を横切って貫く縁部を含み、前記縁部が形成された後も、少なくとも一部の前記第２の導電線が前記孔を覆い、
    第１の導電線の前記第１の表面の第１のワイヤボンド・コンタクト領域を含み、
    第２の導電線の前記第２の表面の第２のワイヤボンド・コンタクト領域を含み、
    前記第２のワイヤボンド・コンタクト領域は前記孔を覆う第２の導電線の部分に形成され、
    前記ダイ上の前記第１の端子を前記第１の導電線の前記第１の表面に電気的に接続する手段を含み，
    前記ダイ上の前記第２の端子を前記第２の導電線の前記第２の表面に電気的に接続する手段とを含む、ことを特徴とする，パッケージ化されたマイクロ電子デバイス。
  37. 前記ダイ上の前記第２の端子を前記第２の導電線の前記第２の表面に電気的に接続する前記手段が、電気連結器を前記第２の導電線の前記第２の表面上の前記第２のワイヤボンド・コンタクト領域に取り付ける手段を含む、請求項３６に記載のパッケージ化されたマイクロ電子デバイス。
  38. 前記縁部が第１の縁部であって、
    前記非導電性材料のシートが、前記第１の縁部および反対側の第２の縁部を有する貫通スロットを含み、また、
    前記ダイ上の前記第１の端子および前記第２の端子が、前記第１の縁部と前記第２の縁部の間に位置する、請求項３６に記載のパッケージ化されたマイクロ電子デバイス。
  39. 前記縁部が第１の縁部であって、
    前記非導電性材料のシートが、前記第１の縁部および反対側の第２の縁部を有する貫通スロットを含み、
    前記ダイ上の前記第１の端子および前記第２の端子が、前記貫通スロットの前記第１の縁部と前記第２の縁部の間に位置し、
    前記導電線の前記第１の表面上の第１のワイヤボンド・コンタクト領域が、前記貫通スロットの前記第１の縁部に隣接し、
    前記第２の導電線の前記第２の表面上の第２のワイヤボンド・コンタクト領域が、前記貫通スロットの前記第２の縁部に隣接する、請求項３６に記載のパッケージ化されたマイクロ電子デバイス。
JP2008529077A 2005-08-31 2006-08-09 マイクロ電子ダイ用の配線基板、そのような基板にビアを形成する方法、およびマイクロ電子デバイスをパッケージ化する方法 Active JP5305265B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/217,152 2005-08-31
US11/217,152 US7326591B2 (en) 2005-08-31 2005-08-31 Interconnecting substrates for microelectronic dies, methods for forming vias in such substrates, and methods for packaging microelectronic devices
PCT/US2006/031280 WO2007027398A1 (en) 2005-08-31 2006-08-09 Interconnecting substrates for microelectronic dies, methods for forming vias in such substrates, and methods for packaging microelectronic devices

Publications (2)

Publication Number Publication Date
JP2009506570A JP2009506570A (ja) 2009-02-12
JP5305265B2 true JP5305265B2 (ja) 2013-10-02

Family

ID=37667465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008529077A Active JP5305265B2 (ja) 2005-08-31 2006-08-09 マイクロ電子ダイ用の配線基板、そのような基板にビアを形成する方法、およびマイクロ電子デバイスをパッケージ化する方法

Country Status (6)

Country Link
US (2) US7326591B2 (ja)
EP (1) EP1938372B1 (ja)
JP (1) JP5305265B2 (ja)
KR (1) KR100980139B1 (ja)
TW (1) TWI327768B (ja)
WO (1) WO2007027398A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7326591B2 (en) * 2005-08-31 2008-02-05 Micron Technology, Inc. Interconnecting substrates for microelectronic dies, methods for forming vias in such substrates, and methods for packaging microelectronic devices
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) * 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR100743020B1 (ko) * 2006-09-19 2007-07-26 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
US9189988B2 (en) * 2006-12-14 2015-11-17 Qualcomm Incorporated Management of display parameters in communications devices
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US8253230B2 (en) 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
KR101811738B1 (ko) 2011-03-18 2017-12-22 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
WO2013052372A2 (en) * 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
WO2021206737A1 (en) * 2020-04-10 2021-10-14 Hewlett-Packard Development Company, L.P. Printed circuit assembly electrical transmissions for fluid ejection die

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504035A (en) 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
JP3352084B2 (ja) 1994-03-18 2002-12-03 日立化成工業株式会社 半導体素子搭載用基板及び半導体パッケージ
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor
KR0163871B1 (ko) 1995-11-25 1998-12-01 김광호 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US6011694A (en) * 1996-08-01 2000-01-04 Fuji Machinery Mfg. & Electronics Co., Ltd. Ball grid array semiconductor package with solder ball openings in an insulative base
JPH11326379A (ja) 1998-03-12 1999-11-26 Fujitsu Ltd 電子部品用コンタクタ及びその製造方法及びコンタクタ製造装置
US6249052B1 (en) * 1998-06-01 2001-06-19 Paul T. Lin Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
JP3825181B2 (ja) * 1998-08-20 2006-09-20 沖電気工業株式会社 半導体装置の製造方法及び半導体装置
US6773965B2 (en) * 1999-05-25 2004-08-10 Micron Technology, Inc. Semiconductor device, ball grid array connection system, and method of making
US6232551B1 (en) * 1999-08-18 2001-05-15 Subtron Technology Co., Ltd. Substrate board for semiconductor package
JP3292723B2 (ja) * 2000-05-26 2002-06-17 アルス電子株式会社 半導体パッケージ及びその製造方法
US6674167B1 (en) * 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
US6750547B2 (en) 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
TW544877B (en) * 2002-03-04 2003-08-01 Orient Semiconductor Elect Ltd Method for electroplating IC encapsulated substrate
US6903431B2 (en) 2003-05-28 2005-06-07 Intel Corporation Substrate method and apparatus
US6969638B2 (en) 2003-06-27 2005-11-29 Texas Instruments Incorporated Low cost substrate for an integrated circuit device with bondpads free of plated gold
JP3897749B2 (ja) 2003-10-31 2007-03-28 沖電気工業株式会社 半導体装置
TWI239583B (en) * 2004-05-12 2005-09-11 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
US7326591B2 (en) 2005-08-31 2008-02-05 Micron Technology, Inc. Interconnecting substrates for microelectronic dies, methods for forming vias in such substrates, and methods for packaging microelectronic devices

Also Published As

Publication number Publication date
US20080099931A1 (en) 2008-05-01
KR20080040039A (ko) 2008-05-07
JP2009506570A (ja) 2009-02-12
WO2007027398A1 (en) 2007-03-08
US7326591B2 (en) 2008-02-05
TWI327768B (en) 2010-07-21
US20070045834A1 (en) 2007-03-01
EP1938372A1 (en) 2008-07-02
KR100980139B1 (ko) 2010-09-03
US7915726B2 (en) 2011-03-29
EP1938372B1 (en) 2019-12-04
TW200735294A (en) 2007-09-16

Similar Documents

Publication Publication Date Title
JP5305265B2 (ja) マイクロ電子ダイ用の配線基板、そのような基板にビアを形成する方法、およびマイクロ電子デバイスをパッケージ化する方法
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US9117815B2 (en) Method of fabricating a packaged semiconductor
TW201824500A (zh) 晶片封裝結構及其製造方法
JP3574450B1 (ja) 半導体装置、及び半導体装置の製造方法
KR20100062315A (ko) 반도체 패키지 및 그 제조 방법
CN101416303A (zh) 热增强型封装
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20150009826A (ko) 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
CN110364513B (zh) 半导体芯片和包括半导体芯片的半导体封装
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
EP2849226A2 (en) Semiconductor package
JP2008124072A (ja) 半導体装置
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
CN107978584B (zh) 芯片封装结构及其制造方法
KR101514525B1 (ko) 반도체 패키지 및 그 제조 방법
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
CN215220719U (zh) 一种双面封装结构
US9966364B2 (en) Semiconductor package and method for fabricating the same
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
CN105590920B (zh) 半导体封装
JP3491606B2 (ja) 半導体デバイスとその製造方法
KR20040045696A (ko) 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120612

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120626

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130423

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5305265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250