JP5300771B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5300771B2 JP5300771B2 JP2010069522A JP2010069522A JP5300771B2 JP 5300771 B2 JP5300771 B2 JP 5300771B2 JP 2010069522 A JP2010069522 A JP 2010069522A JP 2010069522 A JP2010069522 A JP 2010069522A JP 5300771 B2 JP5300771 B2 JP 5300771B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- block
- cell transistor
- test
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1204—Bit line control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
1−1.構成
図3は、本発明の第1の実施の形態に係る不揮発性半導体記憶装置1の構成を示す回路図である。不揮発性半導体記憶装置1は、セルアレイ10、センスアンプ20、Yセレクタ30、Xデコーダ40、及び電流生成回路50を備えている。
1−2−1.通常のデータ読み出し動作
データ読み出し動作時、テスト信号TSTは、Lowレベルに設定される。Yセレクタ30は、Yセレクト信号YSELに応じた選択ビット線BLsをセンスアンプ20に接続する。Xデコーダ40は、アドレス信号に応じた選択ワード線WLsを選択し、その選択ワード線WLsに駆動電圧を印加する。選択ビット線BLs及び選択ワード線WLsにつながる選択セルトランジスタMCsが「ONセル」の場合、選択ビット線BLsにONセル電流が流れる。一方、選択セルトランジスタMCsが「OFFセル」の場合、選択ビット線BLsにセル電流はほとんど流れない。センスアンプ20は、選択ビット線BLsを流れるビット線電流Ibitとリファレンス電流Irefとの比較を行い、当該比較の結果に応じた出力データOUTを出力する。
図6は、本実施の形態における読み出し動作テストを示すフローチャートである。
まず、電流生成回路50が活性化され、テスト電流Itstが生成される。図3の例の場合、外部端子PADに所望のテスト電流Itstが入力される。その結果、電流生成回路50は、テスト電流Itstを電流ノードNDyに印加する。尚、テスト電流Itstの大きさは、劣化後のONセル電流の大きさと同等である。
Yセレクタ30は、Yセレクト信号YSELに応じて、いずれかのビット線BLyを選択ビット線BLsとして選択する。そして、Yセレクタ30は、選択ビット線BLsをセンスアンプ20に電気的に接続する。
次に、テスト信号TSTがHighレベルに設定される。その結果、Xデコーダ40は、ダミーワード線RWLを選択し、そのダミーワード線RWLに駆動電圧を印加する。その一方で、Xデコーダ40は、全てのワード線WLxを非選択状態に設定する。これにより、ダミーセルトランジスタDCyがONされ、また、全てのメモリセルトランジスタMCx,yはOFFされる。
センスアンプ20は、所定のタイミングで、選択ビット線BLsを流れるテスト電流Itstとリファレンス電流Irefとの比較を行う。そして、センスアンプ20は、当該比較の結果に応じた出力データOUTを出力する。期待通りの出力データOUTが出力された場合、テスト結果はPASSである。一方、出力データOUTが期待値と異なる場合、テスト結果はFAILである。
本実施の形態によれば、読み出し動作テスト時、選択ビット線BLsを流れるテスト電流Itstの立ち上がり方が、実際のデータ読み出し動作の場合と同様になる。従って、読み出し動作テストの精度が向上する。その結果、不揮発性半導体記憶装置1の歩留まり及び信頼性が向上する。
次に、本発明の第2の実施の形態を説明する。第1の実施の形態と重複する説明は、適宜省略される。
図7は、第2の実施の形態に係る不揮発性半導体記憶装置1の構成を示す回路図である。本実施の形態によれば、第1ブロック100と第2ブロック200が、センスアンプ20を挟んで対称的に設けられている。第1ブロック100と第2ブロック200とは、同じ構成を有している。すなわち、第1ブロック100及び第2ブロック200の各々が、セルアレイ10、Yセレクタ30、Xデコーダ40a、及び電流生成回路50を備えている。セルアレイ10、Yセレクタ30及び電流生成回路50は、第1の実施の形態と同様である。
2−2−1.通常のデータ読み出し動作
例として、第1ブロック100に含まれるメモリセルトランジスタMCx,yがデータ読み出し対象である場合を考える。テスト信号TSTは、第1ブロック100及び第2ブロック200の双方において、Lowレベルに設定される。ブロック選択信号A2に関しては、第1ブロック100においてLowレベルに設定され、第2ブロック200においてHighレベルに設定される。
図10は、本実施の形態における読み出し動作テストを示すフローチャートである。
第1ブロック100と第2ブロック200のそれぞれにおいて、電流生成回路50が活性化され、テスト電流Itstが電流ノードNDyに印加される。本実施の形態では、テスト電流Itstの大きさは、第1ブロック100と第2ブロック200とで異なる値に設定され、且つ、それぞれの値は可変である。
第1ブロック100と第2ブロック200のそれぞれにおいて、Yセレクタ30は、Yセレクト信号YSELに応じた選択ビット線BLsを、センスアンプ20に電気的に接続する。
次に、第1ブロック100と第2ブロック200のそれぞれにおいて、テスト信号TSTがHighレベルに設定される。その結果、第1ブロック100と第2ブロックのそれぞれにおいて、第1の実施の形態と同様にテスト電流Itstが流れる。
本実施の形態では、第1ブロック100と第2ブロックのうち一方のテスト電流Itstが、リファレンス電流Irefとして用いられる。センスアンプ20は、所定のタイミングで、他方のブロックのテスト電流Itstとリファレンス電流Irefとの比較を行う。すなわち、本実施の形態では、センスアンプ20は、第1ブロック100と第2ブロック200との間のテスト電流Itstの差をセンスする。第1ブロック100及び第2ブロック200のそれぞれのテスト電流Itstの大きさは可変に設定可能であるため、様々なテストを柔軟に実施可能である。
本実施の形態によれば、第1の実施の形態と同じ効果が得られる。また、第1ブロック100及び第2ブロック200のそれぞれのテスト電流Itstの大きさを変えることにより、様々なテストを柔軟に実施することが可能である。更に、各ブロックの電流生成回路50が、テスト電流Itstの生成機能だけでなく、リファレンス電流Irefの生成機能をも兼ねるため、効率的であり、回路面積が低減される。
10 セルアレイ
20 センスアンプ
30 Yセレクタ
40、40a Xデコーダ
50 電流生成回路
100 第1ブロック
200 第2ブロック
MC メモリセルトランジスタ
DC ダミーセルトランジスタ
BL ビット線
WL ワード線
RWL ダミーワード線
ND 電流ノード
YSEL Yセレクト信号
OUT 出力データ
Itst テスト電流
Iref リファレンス電流
Claims (7)
- センスアンプと、
前記センスアンプに接続されたビット線と、
前記ビット線に並列に接続されたメモリセルトランジスタ及びダミーセルトランジスタと、
電流ノードにテスト電流を供給する電流生成回路と
を備え、
前記ダミーセルトランジスタのソース及びドレインの一方は前記ビット線に接続され、その他方は前記電流ノードに接続され、
読み出し動作テストにおいて、
前記電流生成回路が活性化された後に、前記ダミーセルトランジスタがONされ、
前記センスアンプは、前記ビット線を流れる前記テスト電流とリファレンス電流との比較を行い、前記比較の結果に応じた出力データを出力する
不揮発性半導体記憶装置。 - 請求項1に記載の不揮発性半導体記憶装置であって、
更に、デコーダを備え、
前記メモリセルトランジスタのゲートは、ワード線を介して前記デコーダに接続され、
前記ダミーセルトランジスタのゲートは、ダミーワード線を介して前記デコーダに接続され、
前記読み出し動作テスト時、前記デコーダは、前記ワード線を非選択状態に設定して前記メモリセルトランジスタをOFFし、且つ、前記ダミーワード線を選択状態に設定して前記ダミーセルトランジスタをONする
不揮発性半導体記憶装置。 - 請求項1又は2に記載の不揮発性半導体記憶装置であって、
前記ダミーセルトランジスタは、前記メモリセルトランジスタと同じゲート容量を有する
不揮発性半導体記憶装置。 - 請求項1又は2に記載の不揮発性半導体記憶装置であって、
前記ダミーセルトランジスタは、前記メモリセルトランジスタと同じ構造を有する
不揮発性半導体記憶装置。 - 請求項1乃至4のいずれか一項に記載の不揮発性半導体記憶装置であって、
更に、
第1ブロックと、
第2ブロックと
を備え、
前記第1ブロック及び前記第2ブロックの各々が、前記ビット線、前記メモリセルトランジスタ、前記ダミーセルトランジスタ、前記電流ノード、及び前記電流生成回路を備え、
前記読み出し動作テストにおいて、前記センスアンプは、前記第1ブロック及び前記第2ブロックのうち一方の前記テスト電流を前記リファレンス電流として用い、前記第1ブロック及び前記第2ブロックの他方の前記テスト電流を前記リファレンス電流と比較する
不揮発性半導体記憶装置。 - 請求項5に記載の不揮発性半導体記憶装置であって、
前記読み出し動作テスト時の前記テスト電流の大きさは、前記第1ブロックと前記第2ブロックとで異なる
不揮発性半導体記憶装置。 - 請求項5又は6に記載の不揮発性半導体記憶装置であって、
前記第1ブロックの前記メモリセルトランジスタからのデータ読み出し時、
前記第1ブロックの前記メモリセルトランジスタ及び前記ダミーセルトランジスタはそれぞれON、OFFされ、
前記第2ブロックの前記メモリセルトランジスタ及び前記ダミーセルトランジスタはそれぞれOFF、ONされ、
前記センスアンプは、前記第2ブロックの前記テスト電流を前記リファレンス電流として用い、前記第1ブロックの前記ビット線を流れるセル電流を前記リファレンス電流と比較する
不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069522A JP5300771B2 (ja) | 2010-03-25 | 2010-03-25 | 不揮発性半導体記憶装置 |
US12/929,798 US8614921B2 (en) | 2010-03-25 | 2011-02-16 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069522A JP5300771B2 (ja) | 2010-03-25 | 2010-03-25 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011204308A JP2011204308A (ja) | 2011-10-13 |
JP5300771B2 true JP5300771B2 (ja) | 2013-09-25 |
Family
ID=44656341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069522A Active JP5300771B2 (ja) | 2010-03-25 | 2010-03-25 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8614921B2 (ja) |
JP (1) | JP5300771B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5673935B2 (ja) * | 2010-12-28 | 2015-02-18 | セイコーエプソン株式会社 | 不揮発性記憶装置、電子機器 |
JP5539916B2 (ja) * | 2011-03-04 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5803480B2 (ja) * | 2011-09-20 | 2015-11-04 | 株式会社ソシオネクスト | 半導体記憶装置及びデータ読み出し方法 |
US9224464B2 (en) * | 2014-02-10 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and related method |
JP6589320B2 (ja) * | 2015-03-23 | 2019-10-16 | セイコーエプソン株式会社 | 不揮発性記憶装置、ドライバー、電気光学装置、電子機器及び不揮発性記憶装置の検査方法 |
US11568951B2 (en) * | 2019-03-13 | 2023-01-31 | Texas Instruments Incorporated | Screening of memory circuits |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04243100A (ja) * | 1991-01-17 | 1992-08-31 | Nec Corp | 半導体記憶集積回路のテスト回路 |
US5420822A (en) * | 1992-03-31 | 1995-05-30 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
JP3236105B2 (ja) * | 1993-03-17 | 2001-12-10 | 富士通株式会社 | 不揮発性半導体記憶装置及びその動作試験方法 |
JPH07130190A (ja) * | 1993-11-01 | 1995-05-19 | Hitachi Ltd | 半導体記憶装置 |
JPH0855489A (ja) * | 1994-08-16 | 1996-02-27 | Fujitsu Ltd | 半導体記憶装置 |
KR100331549B1 (ko) * | 1999-08-06 | 2002-04-06 | 윤종용 | 더미 비트 라인을 이용한 전류 센스 앰프 회로 |
JP3866612B2 (ja) * | 2002-05-14 | 2007-01-10 | Necエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2005276345A (ja) * | 2004-03-25 | 2005-10-06 | Nec Electronics Corp | 不揮発性記憶装置及び不揮発性記憶装置の検証方法 |
JP4632422B2 (ja) * | 2004-12-22 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | 読み出し回路、及び不揮発性半導体記憶装置 |
KR101105434B1 (ko) * | 2009-03-02 | 2012-01-17 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법 |
-
2010
- 2010-03-25 JP JP2010069522A patent/JP5300771B2/ja active Active
-
2011
- 2011-02-16 US US12/929,798 patent/US8614921B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8614921B2 (en) | 2013-12-24 |
JP2011204308A (ja) | 2011-10-13 |
US20110235440A1 (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7298654B2 (en) | Non-volatile memory device and associated method of erasure | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
JP2005516331A (ja) | 近接ビットプリチャージを伴うフラッシュepromアレイの仮想接地読み出しのためのソース側センス方法 | |
US8009474B2 (en) | Semiconductor storage device and read voltage correction method | |
US20050207259A1 (en) | Non-volatile semiconductor memory device and writing method therefor | |
JP5300771B2 (ja) | 不揮発性半導体記憶装置 | |
JP2004185688A (ja) | 不揮発性半導体記憶装置及びその消去ベリファイ方法 | |
US7434152B2 (en) | Multiple-level data compression read mode for memory testing | |
JP3204379B2 (ja) | 不揮発性半導体記憶装置 | |
JP2007026519A (ja) | 半導体装置 | |
KR100928735B1 (ko) | 메모리 디바이스에서 소프트 프로그램 검증을 위한 방법및 장치 | |
WO2017147310A1 (en) | Memory circuit with leakage compensation | |
US8072808B2 (en) | Nonvolatile semiconductor memory device | |
JP4960078B2 (ja) | 不揮発性半導体記憶装置 | |
US8045390B2 (en) | Memory system with dynamic reference cell and method of operating the same | |
JP4805733B2 (ja) | 半導体記憶装置及びそのテスト方法 | |
JP2012212487A (ja) | メモリシステム | |
JP2007294109A (ja) | メモリ素子およびデータ読出方法 | |
JPH1145587A (ja) | 半導体集積回路装置およびプログラム方法 | |
JP2020135903A (ja) | 半導体記憶装置、メモリシステム及び不良検出方法 | |
JP4484344B2 (ja) | 不揮発性半導体記憶装置 | |
JP3360855B2 (ja) | 一括消去型不揮発性半導体記憶装置およびその試験方法 | |
US20110292735A1 (en) | Nonvolatile memory device with reduced current consumption | |
JP2004014052A (ja) | 不揮発性半導体記憶装置 | |
JPH1145588A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5300771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |