JP5300771B2 - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP5300771B2
JP5300771B2 JP2010069522A JP2010069522A JP5300771B2 JP 5300771 B2 JP5300771 B2 JP 5300771B2 JP 2010069522 A JP2010069522 A JP 2010069522A JP 2010069522 A JP2010069522 A JP 2010069522A JP 5300771 B2 JP5300771 B2 JP 5300771B2
Authority
JP
Japan
Prior art keywords
current
block
cell transistor
test
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010069522A
Other languages
English (en)
Other versions
JP2011204308A (ja
Inventor
恭章 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010069522A priority Critical patent/JP5300771B2/ja
Priority to US12/929,798 priority patent/US8614921B2/en
Publication of JP2011204308A publication Critical patent/JP2011204308A/ja
Application granted granted Critical
Publication of JP5300771B2 publication Critical patent/JP5300771B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204Bit line control
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006Current

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

本発明は、不揮発性半導体記憶装置に関する。特に、本発明は、不揮発性半導体記憶装置の読み出し動作テストに関する。
電気的に消去/書き込みが可能な不揮発性半導体記憶装置として、フラッシュメモリや電荷トラップ型メモリ(Charge Trapping Memory)が知られている。そのような不揮発性半導体記憶装置では、電荷蓄積層を備えたトランジスタがメモリセルとして用いられる。電荷蓄積層に電子が注入されると、メモリセルトランジスタの閾値電圧は上昇し、一方、電荷蓄積層から電子が引き抜かれると、メモリセルトランジスタの閾値電圧は減少する。このような閾値電圧の大小が、記憶データ「1」、「0」に対応付けられる。
データ読み出し時、メモリセルトランジスタのゲートには所定の読み出し電圧が印加される。閾値電圧が低いメモリセルトランジスタ(以下、「ONセル」と参照される)の場合、当該メモリセルトランジスタはONし、セル電流(ONセル電流)が流れる。一方、閾値電圧が高いメモリセルトランジスタ(以下、「OFFセル」と参照される)の場合、当該メモリセルトランジスタはOFFし、セル電流はほとんど流れない。センスアンプを用いてセル電流を所定のリファレンス電流と比較することによって、当該メモリセルトランジスタがONセルかOFFセルか、すなわち、記憶データを判定することが可能である。
データ書き換え(書き込み、消去)は、電荷蓄積層に電子を注入することにより、あるいは、そこから電子を引き抜くことにより行われる。但し、データ書き換えが繰り返されると、メモリセルトランジスタは劣化し、ONセル電流が小さくなる。そのため、最大保証周波数での正常なデータ読み出しが、製造直後には可能であっても、実使用段階で不可能になる恐れがある。
そのような不具合を未然に防止するために、製品出荷前に、「読み出し動作テスト」が実施される。具体的には、メモリセルトランジスタの劣化後でも、最大保証周波数でデータが正確に読み出されるか否かの判定が行われる。データが正確に読み出された場合、テスト結果はPASSであり、製品は“良品”と判定される。一方、データが正確に読み出されなかった場合、テスト結果はFAILであり、製品は“不良品”と判定される。尚、このような読み出し動作テストは、「読み出しスピードマージン判定テスト」とも呼ばれる。
セル劣化を考慮した読み出し動作テストを実現するための1つの手法は、製品中のメモリセルトランジスタを、擬似的に、劣化後の状態に設定しておくことである。具体的には、メモリセルトランジスタのONセル電流が所定のレベル(セル劣化後のレベル)となるように、当該メモリセルトランジスタの閾値電圧を調整する。そのために、メモリセルトランジスタに対して、短時間の書き込み又は消去が実施される。しかしながら、ONセル電流が所定のレベルに達するまでに必要な書き込み時間又は消去時間は、製造ばらつき等により、メモリセルトランジスタ毎に異なる。そのため、ONセル電流を逐一確認しながら、短時間の書き込み又は消去を多数回繰り返す必要がある。このことは、テスト時間及び製造コストの増大を招く。
特許文献1(特開2003−331599号公報)には、読み出し動作テストに必要な時間を短縮するための手法が記載されている。図1を参照して、特許文献1に記載されている手法を説明する。
メモリセルトランジスタは、ビット線及びYセレクタを通して、センスアンプに接続されている。更に、ビット線には、カレントミラー回路が接続されている。このカレントミラー回路は、劣化後のONセル電流を“擬似的”にビット線に流すために設けられている。より詳細には、外部端子PADにテスト電圧が印加されると、カレントミラー回路において擬似ONセル電流Iondが発生する。劣化後のONセル電流の大きさは予め測定されており、擬似ONセル電流Iondが劣化後のONセル電流と同等になるように、テスト電圧は設定される。
読み出し動作テスト時、全てのメモリセルトランジスタはOFFされ、また、上記テスト電圧が外部端子PADに印加される。その結果、ビット線には、擬似ONセル電流Iondが流れる。センスアンプは、擬似ONセル電流Iondとリファレンス電流との比較を行い、その比較結果に応じたデータを出力する。このように、カレントミラー回路を用いて擬似ONセル電流Iondを流すことにより、セル劣化を考慮した読み出し動作テストが可能となる。劣化状態を実際に作り込む必要が無いため、テスト時間が短縮される。
特開2003−331599号公報
本願発明者は、次の点に着目した。図1で示された手法の場合、読み出し動作テスト時に、実際のデータ読み出し動作が正確に再現されていない。すなわち、読み出し動作テストの精度が悪い。このことは、歩留まりあるいは信頼性の低下を招く。
より詳細には、ONセル電流の立ち上がり方は、メモリセルトランジスタのゲートに接続されたワード線の電圧変化に依存する。つまり、実際のデータ読み出し動作では、ワード線電圧の立ち上がりに従って、ONセル電流が増加していく。図2中の“Cr”は、このデータ読み出し動作時のONセル電流を表している。
一方、図1の場合の擬似ONセル電流Iondの立ち上がり方は、外部端子PADに寄生する抵抗・容量や、カレントミラー回路の動作速度によって決まる。これには、ワード線電圧の立ち上がりは反映されない。図2中の“Ct”は、この擬似ONセル電流Iondを表している。一般的に、外部端子PADの充電速度やカレントミラーの動作速度は、ワード線電圧の立ち上がり速度と比較して低い。そのため、図2に示されるように、Ctの立ち上がりは、Crの立ち上がりよりも遅くなる。
図2中の“Ts”は、センスアンプがビット線電流とリファレンス電流との比較を行うセンスタイミングを表す。センスタイミングTsにおいて、Ct(テスト時)の電流値Itは、Cr(実際のデータ読み出し時)の電流値Irよりも小さい。これは、実際のデータ読み出しの場合よりも厳しい条件でデータ読み出しテストを行っていることを意味する。従って、良品が誤って不良品と判定されてしまう確率が高くなる。このことは、歩留まりの低下を招く。
タイミングTsatにおいて、CrとCtの大きさは共に飽和値Isatとなり、一致する。従って、データ読み出しテスト時に、タイミングTsatにおいてセンス動作を行うことも考えられる。しかしながら、飽和値Isatは通常、実際のセンスタイミングTsでの電流値Irよりも大きい。これは、実際のデータ読み出しの場合よりも緩い条件でデータ読み出しテストを行っていることを意味する。従って、不良品が誤って良品と判定されてしまう確率が高くなる。このことは、信頼性の低下を招く。
以上に説明されたように、図1で示された手法の場合、読み出し動作テストの精度が十分ではなく、歩留まりあるいは信頼性の低下が懸念される。読み出し動作テストの精度を向上させることが望まれる。
本発明の一実施の形態において、不揮発性半導体記憶装置は、センスアンプと、センスアンプに接続されたビット線と、ビット線に並列に接続されたメモリセルトランジスタ及びダミーセルトランジスタと、電流ノードにテスト電流を供給する電流生成回路と、を備える。ダミーセルトランジスタのソース及びドレインの一方はビット線に接続され、その他方は電流ノードに接続されている。読み出し動作テストにおいて、電流生成回路が活性化された後に、ダミーセルトランジスタがONされる。センスアンプは、ビット線を流れるテスト電流とリファレンス電流との比較を行い、当該比較の結果に応じた出力データを出力する。
本発明によれば、不揮発性半導体記憶装置の読み出し動作テストの精度が向上する。
図1は、関連技術に係る不揮発性半導体記憶装置の構成を示す回路図である。 図2は、課題を説明するための図である。 図3は、本発明の第1の実施の形態に係る不揮発性半導体記憶装置の構成を示す回路図である。 図4は、第1の実施の形態におけるXデコーダの構成例を示す回路図である。 図5は、第1の実施の形態におけるXデコーダの真理値表である。 図6は、第1の実施の形態における読み出し動作テストを示すフローチャートである。 図7は、本発明の第2の実施の形態に係る不揮発性半導体記憶装置の構成を示す回路図である。 図8は、第2の実施の形態におけるXデコーダの構成例を示す回路図である。 図9は、第2の実施の形態におけるXデコーダの真理値表である。 図10は、第2の実施の形態における読み出し動作テストを示すフローチャートである。
添付図面を参照して、本発明の実施の形態を説明する。
1.第1の実施の形態
1−1.構成
図3は、本発明の第1の実施の形態に係る不揮発性半導体記憶装置1の構成を示す回路図である。不揮発性半導体記憶装置1は、セルアレイ10、センスアンプ20、Yセレクタ30、Xデコーダ40、及び電流生成回路50を備えている。
セルアレイ10は、ワード線WLx(x=0〜m−1)、ビット線BLy(y=0〜n−1)、及びメモリセルトランジスタMCx,yを備えている。ワード線WLxとビット線BLyは互いに交差するように配置されており、メモリセルトランジスタMCx,yは、その交差点に配置されている。
メモリセルトランジスタMCx,yは、電荷蓄積層を備えたトランジスタであり、データを記憶するメモリセルとして機能する。例えば、メモリセルトランジスタMCx,yは、MONOS(Metal Oxide Nitride Oxide Silicon)トランジスタである。MONOSトランジスタは、MIS(Metal Insulator Silicon)トランジスタの一種であり、そのゲート絶縁膜として、シリコン酸化膜、シリコン窒化膜、及びシリコン酸化膜が順番に積層されたONO(Oxide Nitride Oxide)膜が用いられる。メモリセルトランジスタMCx,yのゲートは、ワード線WLxに接続されている。メモリセルトランジスタMCx,yのソース及びドレインの一方は、ビット線BLyに接続されており、その他方は接地されている。
セルアレイ10は更に、ダミーセルトランジスタDCy(y=0〜n−1)及びダミーワード線RWLを備えている。ダミーセルトランジスタDCyのゲートは、ダミーワード線RWLに接続されている。メモリセルトランジスタDCyのソース及びドレインの一方は、ビット線BLyに接続されており、その他方は、電流ノードNDyに接続されている。つまり、メモリセルトランジスタMCx,yとダミーセルトランジスタDCyは、ビット線BLyに並列に接続されている。
好適には、ダミーセルトランジスタDCyは、メモリセルトランジスタMCx,yと同じ“ゲート容量”を有する。例えば、ダミーセルトランジスタDCyは、メモリセルトランジスタMCx,yと同じ構造を有する。つまり、メモリセルトランジスタMCx,yがMONOS構造を有する場合、ダミーセルトランジスタDCyもMONOS構造を有すると好適である。その場合、ダミーセルトランジスタDCyは、ON電流を流すことができるONセルに設定される。但し、ダミーセルトランジスタDCyは、必ずしもメモリセルトランジスタMCx,yと同じ構造を有する必要は無い。
センスアンプ20は、Yセレクタ30を介して、ビット線BLyに接続されている。データ読み出し動作時、センスアンプ20は、選択ビット線BLsを流れるビット線電流Ibitとリファレンス電流Irefとの比較を行い、当該比較の結果に応じた出力データOUTを出力する。
Yセレクタ30は、Yセレクト信号YSELで指定される選択ビット線BLsを、センスアンプ20に電気的に接続する。より詳細には、Yセレクタ30は、ビット線BLyとセンスアンプ20との間に介在するセレクトトランジスタYy(y=0〜n−1)を備えている。Yセレクト信号YSELのそれぞれのビットがセレクトトランジスタYy(y=0〜n−1)のそれぞれのゲートに入力され、それにより、選択ビット線BLsにつながるセレクトトランジスタYsがONする。
Xデコーダ40は、ワード線WLx及びダミーワード線RWLに接続されている。Xデコーダ40は、ワード線WLx及びダミーワード線RWLの中から選択ワード線を選択し、その選択ワード線に駆動電圧を印加する。選択ワード線に駆動電圧が印加されると、その選択ワード線につながるONセルMCx,yあるいはダミーセルトランジスタDCyはONする。
図4は、本実施の形態におけるXデコーダ40の構成例を示している。図5は、本実施の形態におけるXデコーダ40の真理値表を示している。図4及び図5では、例として、m=4の場合が示されている。[A1,A0]は、ワード線WL0〜WL3のうちいずれか1つを指定するアドレス信号である。TSTは、読み出し動作テストを指示するテスト信号である。
通常のデータ読み出し動作時、テスト信号TSTは、Lowレベル(L)に設定される。この場合、Xデコーダ40は、アドレス信号[A1,A0]をデコードし、ワード線WL0〜WL3のうちいずれか1つを選択ワード線として選択する。この時、ダミーワード線RWLは非選択状態である。一方、読み出し動作テスト時、テスト信号TSTは、Highレベル(H)に設定される。この場合、Xデコーダ40は、ダミーワード線RWLを選択ワード線として選択し、且つ、アドレス信号[A1,A0]に拘わらず全てのワード線WL0〜WL3を非選択状態にする。
電流生成回路50は、全ての電流ノードNDyに接続されている。この電流生成回路50は、読み出し動作テスト時にテスト電流Itstを電流ノードNDyに供給するように構成されている。このテスト電流Itstの大きさは、劣化後のメモリセルトランジスタMCx,yを流れるONセル電流の大きさと同等である。
例えば図3に示されるように、電流生成回路50は、カレントミラー回路により構成される。具体的には、電流生成回路50は、外部端子PAD、トランジスタS0、及びトランジスタRy(y=0〜n−1)を備えている。トランジスタRyのドレインは、電流ノードNDyに接続されている。トランジスタRyのゲートは、トランジスタS0のゲートに接続されている。トランジスタS0のドレインは、トランジスタS0のゲート及び外部端子PADに接続されている。トランジスタRyとトランジスタS0のミラー比が1の場合、外部端子PADにテスト電流Itstが入力される。これにより、電流生成回路50は、電流ノードNDyにテスト電流Itstを供給することができる。
尚、電流生成回路50の構成は、図3で示されるものに限られない。電流生成回路50は、内部でテスト電流Itstを生成してもよい。
1−2.動作
1−2−1.通常のデータ読み出し動作
データ読み出し動作時、テスト信号TSTは、Lowレベルに設定される。Yセレクタ30は、Yセレクト信号YSELに応じた選択ビット線BLsをセンスアンプ20に接続する。Xデコーダ40は、アドレス信号に応じた選択ワード線WLsを選択し、その選択ワード線WLsに駆動電圧を印加する。選択ビット線BLs及び選択ワード線WLsにつながる選択セルトランジスタMCsが「ONセル」の場合、選択ビット線BLsにONセル電流が流れる。一方、選択セルトランジスタMCsが「OFFセル」の場合、選択ビット線BLsにセル電流はほとんど流れない。センスアンプ20は、選択ビット線BLsを流れるビット線電流Ibitとリファレンス電流Irefとの比較を行い、当該比較の結果に応じた出力データOUTを出力する。
1−2−2.読み出し動作テスト
図6は、本実施の形態における読み出し動作テストを示すフローチャートである。
ステップS101:
まず、電流生成回路50が活性化され、テスト電流Itstが生成される。図3の例の場合、外部端子PADに所望のテスト電流Itstが入力される。その結果、電流生成回路50は、テスト電流Itstを電流ノードNDyに印加する。尚、テスト電流Itstの大きさは、劣化後のONセル電流の大きさと同等である。
ステップS102:
Yセレクタ30は、Yセレクト信号YSELに応じて、いずれかのビット線BLyを選択ビット線BLsとして選択する。そして、Yセレクタ30は、選択ビット線BLsをセンスアンプ20に電気的に接続する。
ステップS103:
次に、テスト信号TSTがHighレベルに設定される。その結果、Xデコーダ40は、ダミーワード線RWLを選択し、そのダミーワード線RWLに駆動電圧を印加する。その一方で、Xデコーダ40は、全てのワード線WLxを非選択状態に設定する。これにより、ダミーセルトランジスタDCyがONされ、また、全てのメモリセルトランジスタMCx,yはOFFされる。
選択ビット線BLsは、ダミーセルトランジスタDCsを介して、電流ノードNDsに電気的に接続される。その結果、テスト電流Itstが、センスアンプ20と電流ノードNDsとの間で、選択ビット線BLs及びダミーセルトランジスタDCsを介して流れ始める。この時、選択ビット線BLsを流れるテスト電流Itstの立ち上がり方は、ダミーワード線RWLの駆動電圧の立ち上がり方に応じて決まる。これにより、実際のデータ読み出し動作の場合と同様の立ち上がり方が実現される。
ダミーセルトランジスタDCyは、メモリセルトランジスタMCx,yと同じ“ゲート容量”を有することが好適である。この場合、ダミーワード線RWLとワード線WLxは、ほぼ同じ容量を持つことになる。結果として、読み出し動作テスト時のテスト電流Itstの立ち上がり方が、データ読み出し動作時のON電流の立ち上がり方とほぼ同じになる。すなわち、実際のデータ読み出し時のビット線電流変化がほぼ完全に再現される。
ステップS104:
センスアンプ20は、所定のタイミングで、選択ビット線BLsを流れるテスト電流Itstとリファレンス電流Irefとの比較を行う。そして、センスアンプ20は、当該比較の結果に応じた出力データOUTを出力する。期待通りの出力データOUTが出力された場合、テスト結果はPASSである。一方、出力データOUTが期待値と異なる場合、テスト結果はFAILである。
1−3.効果
本実施の形態によれば、読み出し動作テスト時、選択ビット線BLsを流れるテスト電流Itstの立ち上がり方が、実際のデータ読み出し動作の場合と同様になる。従って、読み出し動作テストの精度が向上する。その結果、不揮発性半導体記憶装置1の歩留まり及び信頼性が向上する。
2.第2の実施の形態
次に、本発明の第2の実施の形態を説明する。第1の実施の形態と重複する説明は、適宜省略される。
2−1.構成
図7は、第2の実施の形態に係る不揮発性半導体記憶装置1の構成を示す回路図である。本実施の形態によれば、第1ブロック100と第2ブロック200が、センスアンプ20を挟んで対称的に設けられている。第1ブロック100と第2ブロック200とは、同じ構成を有している。すなわち、第1ブロック100及び第2ブロック200の各々が、セルアレイ10、Yセレクタ30、Xデコーダ40a、及び電流生成回路50を備えている。セルアレイ10、Yセレクタ30及び電流生成回路50は、第1の実施の形態と同様である。
図8は、本実施の形態におけるXデコーダ40aの構成例を示している。図9は、本実施の形態におけるXデコーダ40aの真理値表を示している。既出の図4及び図5で示されたXデコーダ40と比較して、ブロック選択信号A2が追加されている。ブロック選択信号A2は、第1ブロック100と第2ブロック200に対して、相補的に設定される。つまり、第1ブロック100のブロック選択信号A2がHighレベルに設定される場合、第2ブロック200のブロック選択信号A2はLowレベルに設定される。その逆もあり得る。
テスト信号TSTがLowレベルに設定され、且つ、ブロック選択信号A2がLowレベルに設定された場合、Xデコーダ40aは、アドレス信号[A1,A0]をデコードし、ワード線WL0〜WL3のうちいずれか1つを選択ワード線として選択する。この時、ダミーワード線RWLは、非選択状態である。テスト信号TSTがLowレベルに設定され、且つ、ブロック選択信号A2がHighレベルに設定された場合、Xデコーダ40aは、ダミーワード線RWLを選択ワード線として選択し、且つ、アドレス信号[A1,A0]に拘わらず全てのワード線WL0〜WL3を非選択状態にする。テスト信号TSTがHighレベルに設定された場合、Xデコーダ40aは、ダミーワード線RWLを選択ワード線として選択し、且つ、信号A0〜A2に拘わらず全てのワード線WL0〜WL3を非選択状態にする。
2−2.動作
2−2−1.通常のデータ読み出し動作
例として、第1ブロック100に含まれるメモリセルトランジスタMCx,yがデータ読み出し対象である場合を考える。テスト信号TSTは、第1ブロック100及び第2ブロック200の双方において、Lowレベルに設定される。ブロック選択信号A2に関しては、第1ブロック100においてLowレベルに設定され、第2ブロック200においてHighレベルに設定される。
第1ブロック100のXデコーダ40aは、アドレス信号に応じた選択ワード線WLsを選択し、その選択ワード線WLsに駆動電圧を印加する。選択ビット線BLs及び選択ワード線WLsにつながる選択セルトランジスタMCsが「ONセル」の場合、第1ブロック100の選択ビット線BLsにONセル電流が流れる。一方、選択セルトランジスタMCsが「OFFセル」の場合、第1ブロック100の選択ビット線BLsにセル電流はほとんど流れない。一方、第2ブロック200のXデコーダ40aは、ダミーワード線RWLを選択し、ダミーワード線RWLに駆動電圧を印加する。その結果、ダミーセルトランジスタDCyがONし、第2ブロック200の選択ビット線BLsに上述のテスト電流Itstが流れる。
本実施の形態によれば、この第2ブロック200に流れるテスト電流Itstが、リファレンス電流Irefとして用いられる。この時に流れるテスト電流Itstは、リファレンス電流Irefとして適当な大きさに設定されている。センスアンプ20は、第1ブロックの選択ビット線BLsを流れるビット線電流Ibitとリファレンス電流Irefとの比較を行い、当該比較の結果に応じた出力データOUTを出力する。このように、本実施の形態では、読み出し対象ではないブロックが、リファレンス電流生成回路として機能する。
2−2−2.読み出し動作テスト
図10は、本実施の形態における読み出し動作テストを示すフローチャートである。
ステップS201:
第1ブロック100と第2ブロック200のそれぞれにおいて、電流生成回路50が活性化され、テスト電流Itstが電流ノードNDyに印加される。本実施の形態では、テスト電流Itstの大きさは、第1ブロック100と第2ブロック200とで異なる値に設定され、且つ、それぞれの値は可変である。
ステップS202:
第1ブロック100と第2ブロック200のそれぞれにおいて、Yセレクタ30は、Yセレクト信号YSELに応じた選択ビット線BLsを、センスアンプ20に電気的に接続する。
ステップS203:
次に、第1ブロック100と第2ブロック200のそれぞれにおいて、テスト信号TSTがHighレベルに設定される。その結果、第1ブロック100と第2ブロックのそれぞれにおいて、第1の実施の形態と同様にテスト電流Itstが流れる。
ステップS204:
本実施の形態では、第1ブロック100と第2ブロックのうち一方のテスト電流Itstが、リファレンス電流Irefとして用いられる。センスアンプ20は、所定のタイミングで、他方のブロックのテスト電流Itstとリファレンス電流Irefとの比較を行う。すなわち、本実施の形態では、センスアンプ20は、第1ブロック100と第2ブロック200との間のテスト電流Itstの差をセンスする。第1ブロック100及び第2ブロック200のそれぞれのテスト電流Itstの大きさは可変に設定可能であるため、様々なテストを柔軟に実施可能である。
2−3.効果
本実施の形態によれば、第1の実施の形態と同じ効果が得られる。また、第1ブロック100及び第2ブロック200のそれぞれのテスト電流Itstの大きさを変えることにより、様々なテストを柔軟に実施することが可能である。更に、各ブロックの電流生成回路50が、テスト電流Itstの生成機能だけでなく、リファレンス電流Irefの生成機能をも兼ねるため、効率的であり、回路面積が低減される。
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
1 不揮発性半導体記憶装置
10 セルアレイ
20 センスアンプ
30 Yセレクタ
40、40a Xデコーダ
50 電流生成回路
100 第1ブロック
200 第2ブロック
MC メモリセルトランジスタ
DC ダミーセルトランジスタ
BL ビット線
WL ワード線
RWL ダミーワード線
ND 電流ノード
YSEL Yセレクト信号
OUT 出力データ
Itst テスト電流
Iref リファレンス電流

Claims (7)

  1. センスアンプと、
    前記センスアンプに接続されたビット線と、
    前記ビット線に並列に接続されたメモリセルトランジスタ及びダミーセルトランジスタと、
    電流ノードにテスト電流を供給する電流生成回路と
    を備え、
    前記ダミーセルトランジスタのソース及びドレインの一方は前記ビット線に接続され、その他方は前記電流ノードに接続され、
    読み出し動作テストにおいて、
    前記電流生成回路が活性化された後に、前記ダミーセルトランジスタがONされ、
    前記センスアンプは、前記ビット線を流れる前記テスト電流とリファレンス電流との比較を行い、前記比較の結果に応じた出力データを出力する
    不揮発性半導体記憶装置。
  2. 請求項1に記載の不揮発性半導体記憶装置であって、
    更に、デコーダを備え、
    前記メモリセルトランジスタのゲートは、ワード線を介して前記デコーダに接続され、
    前記ダミーセルトランジスタのゲートは、ダミーワード線を介して前記デコーダに接続され、
    前記読み出し動作テスト時、前記デコーダは、前記ワード線を非選択状態に設定して前記メモリセルトランジスタをOFFし、且つ、前記ダミーワード線を選択状態に設定して前記ダミーセルトランジスタをONする
    不揮発性半導体記憶装置。
  3. 請求項1又は2に記載の不揮発性半導体記憶装置であって、
    前記ダミーセルトランジスタは、前記メモリセルトランジスタと同じゲート容量を有する
    不揮発性半導体記憶装置。
  4. 請求項1又は2に記載の不揮発性半導体記憶装置であって、
    前記ダミーセルトランジスタは、前記メモリセルトランジスタと同じ構造を有する
    不揮発性半導体記憶装置。
  5. 請求項1乃至4のいずれか一項に記載の不揮発性半導体記憶装置であって、
    更に、
    第1ブロックと、
    第2ブロックと
    を備え、
    前記第1ブロック及び前記第2ブロックの各々が、前記ビット線、前記メモリセルトランジスタ、前記ダミーセルトランジスタ、前記電流ノード、及び前記電流生成回路を備え、
    前記読み出し動作テストにおいて、前記センスアンプは、前記第1ブロック及び前記第2ブロックのうち一方の前記テスト電流を前記リファレンス電流として用い、前記第1ブロック及び前記第2ブロックの他方の前記テスト電流を前記リファレンス電流と比較する
    不揮発性半導体記憶装置。
  6. 請求項5に記載の不揮発性半導体記憶装置であって、
    前記読み出し動作テスト時の前記テスト電流の大きさは、前記第1ブロックと前記第2ブロックとで異なる
    不揮発性半導体記憶装置。
  7. 請求項5又は6に記載の不揮発性半導体記憶装置であって、
    前記第1ブロックの前記メモリセルトランジスタからのデータ読み出し時、
    前記第1ブロックの前記メモリセルトランジスタ及び前記ダミーセルトランジスタはそれぞれON、OFFされ、
    前記第2ブロックの前記メモリセルトランジスタ及び前記ダミーセルトランジスタはそれぞれOFF、ONされ、
    前記センスアンプは、前記第2ブロックの前記テスト電流を前記リファレンス電流として用い、前記第1ブロックの前記ビット線を流れるセル電流を前記リファレンス電流と比較する
    不揮発性半導体記憶装置。
JP2010069522A 2010-03-25 2010-03-25 不揮発性半導体記憶装置 Active JP5300771B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010069522A JP5300771B2 (ja) 2010-03-25 2010-03-25 不揮発性半導体記憶装置
US12/929,798 US8614921B2 (en) 2010-03-25 2011-02-16 Nonvolatile semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010069522A JP5300771B2 (ja) 2010-03-25 2010-03-25 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2011204308A JP2011204308A (ja) 2011-10-13
JP5300771B2 true JP5300771B2 (ja) 2013-09-25

Family

ID=44656341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010069522A Active JP5300771B2 (ja) 2010-03-25 2010-03-25 不揮発性半導体記憶装置

Country Status (2)

Country Link
US (1) US8614921B2 (ja)
JP (1) JP5300771B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673935B2 (ja) * 2010-12-28 2015-02-18 セイコーエプソン株式会社 不揮発性記憶装置、電子機器
JP5539916B2 (ja) * 2011-03-04 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置
JP5803480B2 (ja) * 2011-09-20 2015-11-04 株式会社ソシオネクスト 半導体記憶装置及びデータ読み出し方法
US9224464B2 (en) * 2014-02-10 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and related method
JP6589320B2 (ja) * 2015-03-23 2019-10-16 セイコーエプソン株式会社 不揮発性記憶装置、ドライバー、電気光学装置、電子機器及び不揮発性記憶装置の検査方法
US11568951B2 (en) * 2019-03-13 2023-01-31 Texas Instruments Incorporated Screening of memory circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04243100A (ja) * 1991-01-17 1992-08-31 Nec Corp 半導体記憶集積回路のテスト回路
US5420822A (en) * 1992-03-31 1995-05-30 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
JP3236105B2 (ja) * 1993-03-17 2001-12-10 富士通株式会社 不揮発性半導体記憶装置及びその動作試験方法
JPH07130190A (ja) * 1993-11-01 1995-05-19 Hitachi Ltd 半導体記憶装置
JPH0855489A (ja) * 1994-08-16 1996-02-27 Fujitsu Ltd 半導体記憶装置
KR100331549B1 (ko) * 1999-08-06 2002-04-06 윤종용 더미 비트 라인을 이용한 전류 센스 앰프 회로
JP3866612B2 (ja) * 2002-05-14 2007-01-10 Necエレクトロニクス株式会社 半導体集積回路装置
JP2005276345A (ja) * 2004-03-25 2005-10-06 Nec Electronics Corp 不揮発性記憶装置及び不揮発性記憶装置の検証方法
JP4632422B2 (ja) * 2004-12-22 2011-02-16 ルネサスエレクトロニクス株式会社 読み出し回路、及び不揮発性半導体記憶装置
KR101105434B1 (ko) * 2009-03-02 2012-01-17 주식회사 하이닉스반도체 반도체 메모리 장치의 전류 감지 특성 평가 장치 및 방법

Also Published As

Publication number Publication date
US8614921B2 (en) 2013-12-24
JP2011204308A (ja) 2011-10-13
US20110235440A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
US7298654B2 (en) Non-volatile memory device and associated method of erasure
JP4901348B2 (ja) 半導体記憶装置およびその制御方法
JP2005516331A (ja) 近接ビットプリチャージを伴うフラッシュepromアレイの仮想接地読み出しのためのソース側センス方法
US8009474B2 (en) Semiconductor storage device and read voltage correction method
US20050207259A1 (en) Non-volatile semiconductor memory device and writing method therefor
JP5300771B2 (ja) 不揮発性半導体記憶装置
JP2004185688A (ja) 不揮発性半導体記憶装置及びその消去ベリファイ方法
US7434152B2 (en) Multiple-level data compression read mode for memory testing
JP3204379B2 (ja) 不揮発性半導体記憶装置
JP2007026519A (ja) 半導体装置
KR100928735B1 (ko) 메모리 디바이스에서 소프트 프로그램 검증을 위한 방법및 장치
WO2017147310A1 (en) Memory circuit with leakage compensation
US8072808B2 (en) Nonvolatile semiconductor memory device
JP4960078B2 (ja) 不揮発性半導体記憶装置
US8045390B2 (en) Memory system with dynamic reference cell and method of operating the same
JP4805733B2 (ja) 半導体記憶装置及びそのテスト方法
JP2012212487A (ja) メモリシステム
JP2007294109A (ja) メモリ素子およびデータ読出方法
JPH1145587A (ja) 半導体集積回路装置およびプログラム方法
JP2020135903A (ja) 半導体記憶装置、メモリシステム及び不良検出方法
JP4484344B2 (ja) 不揮発性半導体記憶装置
JP3360855B2 (ja) 一括消去型不揮発性半導体記憶装置およびその試験方法
US20110292735A1 (en) Nonvolatile memory device with reduced current consumption
JP2004014052A (ja) 不揮発性半導体記憶装置
JPH1145588A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130618

R150 Certificate of patent or registration of utility model

Ref document number: 5300771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350