JP5298575B2 - 定着装置、画像形成装置および加熱制御方法 - Google Patents

Description

本発明は、ヒータに対して交流電力の位相制御を実行する定着装置、定着装置を用いた画像形成装置、および、定着装置で実行される加熱制御方法に関する。

近年、電子写真プロセスを利用した複写機、プリンタ、ファクシミリ、およびこれらを組み合わせた複合機などの画像形成装置は、画像を読み取るためのスキャナ部、スキャナ部で読み取られた画像に応じたトナー像を転写紙上に形成するためのエンジン部、エンジン部で形成された転写紙上のトナー像を、定着ローラおよび加圧ローラによって定着させるための定着装置などを備えている。

定着装置は、交流電源から供給される交流電圧でヒータを発熱させ、発熱させたヒータにより定着ローラを加熱している。そして、特定の温度まで過熱された定着ローラの温度を一定の範囲内に保つため、ヒータは一定の時間間隔でオンとオフを繰り返している。

ここで、供給電圧によってヒータを発熱させる場合において、フリッカの発生や高調波電流の発生を抑えるために、ヒータに対して、交流電圧の位相制御を実行する技術が開示されている（例えば特許文献１）。

特開２００５−１７６４８５号公報

しかしながら、従来技術では、位相制御する交流電力の各半波期間におけるオン幅をそれぞれメモリに記憶させておき、メモリに記憶されている各オン幅をそれぞれ読み出し、読み出した各オン幅に基づいて、ヒータを発熱させていたので、オン幅を記憶させておくためのメモリの容量が膨大になるという問題がある。

本発明は、上記に鑑みてなされたものであって、メモリ容量を減らしつつ、加熱手段に対して交流電力の位相制御を実行できる定着装置、定着装置を用いた画像形成装置、および、定着装置で実行される加熱制御方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１にかかる発明は、交流電力が供給されることにより加熱される加熱手段と、前記交流電力の少なくとも半波期間に、前記加熱手段に対してオン幅だけ交流電力を供給するように位相制御を実行する加熱制御手段と、前記オン幅を算出するための予め定められたパラメータであって、前記オン幅の増加量を規定するデューティステップと、前記デューティステップを加える前記半波期間の回数を規定するステップ回数と、算出した前記オン幅と同じオン幅での前記半波期間の繰り返し数を規定するリピート回数とを含む前記パラメータと、前記オン幅の閾値を規定するラストデューティとを記憶する記憶手段と、を備え、前記加熱制御手段は、前記半波期間ごとに、前記記憶手段が記憶する前記パラメータに基づいて前記オン幅を算出し、算出した前記オン幅が前記ラストデューティを超えていない場合は、算出した前記オン幅で前記位相制御を実行するとともに、算出した前記オン幅が前記ラストデューティを超える場合は、前記ラストデューティで前記位相制御を実行すること、を特徴とする。

また、請求項２にかかる発明は、請求項１に記載の定着装置において、前記パラメータは、さらに、最初の前記半波期間におけるオン幅を規定するファーストデューティを含むこと、を特徴とする。

また、請求項３にかかる発明は、請求項１または２に記載の定着装置において、前記加熱制御手段は、最初の前記半波期間は、前記位相制御を実行せず、２回目の前記半波期間以降に、前記位相制御を実行すること、を特徴とする。

また、請求項４にかかる発明は、請求項１から３のいずれか一項に記載の定着装置において、前記加熱制御手段は、前記各半波期間のゼロクロスで前記位相制御の実行を開始すること、を特徴とする。

また、請求項５にかかる発明は、請求項１から３のいずれか一項に記載の定着装置において、前記加熱制御手段は、前記各半波期間のゼロクロスから一定の期間経過後に前記位相制御の実行を開始すること、を特徴とする。

また、請求項６にかかる発明は、請求項１から５のいずれか１項に記載の定着装置を備えたこと、を特徴とする。

また、請求項７にかかる発明は、定着装置で実行される加熱制御方法であって、前記定着装置は、オン幅を算出するための予め定められたパラメータであって、前記オン幅の増加量を規定するデューティステップと、前記デューティステップを加える前記半波期間の回数を規定するステップ回数と、算出した前記オン幅と同じオン幅での前記半波期間の繰り返し数を規定するリピート回数とを含む前記パラメータと、前記オン幅の閾値を規定するラストデューティとを記憶する記憶手段を備え、加熱手段が、交流電力が供給することにより加熱される加熱ステップと、加熱制御手段が、前記交流電力の各半波期間に、前記加熱手段に対してオン幅だけ交流電力を供給するように位相制御を実行する加熱制御ステップと、を含み、前記加熱制御ステップで、前記半波期間ごとに、前記記憶手段が記憶する前記パラメータに基づいて前記オン幅を算出し、算出した前記オン幅が前記ラストデューティを超えていない場合は、算出した前記オン幅で前記位相制御を実行するとともに、算出した前記オン幅が前記ラストデューティを超える場合は、前記ラストデューティで前記位相制御を実行すること、を特徴とする。

本発明によれば、交流電力の各半波期間におけるオン幅を算出するための予め定められたパラメータであって、オン幅の増加量を規定するデューティステップと、デューティステップを加える半波期間の回数を規定するステップ回数と、算出したオン幅と同じオン幅での半波期間の繰り返し数を規定するリピート回数とを含むパラメータと、オン幅の閾値を規定するラストデューティとを記憶手段に記憶させておき、半波期間ごとに、記憶手段が記憶するパラメータに基づいて、各半波期間におけるオン幅を算出し、算出したオン幅がラストデューティを超えていない場合は、算出したオン幅に基づいて、加熱手段に対して、交流電力の位相制御を実行するとともに、算出したオン幅がラストデューティを超える場合は、ラストデューティで位相制御を実行するので、メモリ容量を減らしつつ、交流電力の位相制御を実行できるとともに、高調波電流やフリッカの発生を有効に抑制できるという効果を奏する。

以下に添付図面を参照して、本発明にかかる定着装置、画像形成装置および加熱制御方法の最良な実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、この実施の形態における構成要素には、当業者が容易に想定できるもの、または実質的に同一のものが含まれる。

（第１の実施の形態）
図１は、本発明にかかる第１の実施の形態の画像形成装置１００の構成を示す図である。第１の実施の形態の画像形成装置１００は、同図に示すように、画像を読み取るためのスキャナ部１０と、スキャナ部１０で読み取った画像についての所定の処理を施し、処理を施した後の画像に応じたトナー像を転写紙に転写するエンジン部２０と、転写紙を格納するための給紙トレイ３０と、エンジン部２０で転写紙に転写されたトナー像を定着させるための定着装置５０とから構成されている。

スキャナ部１０では、原稿をスキャン露光することで、原稿にかかる文書情報を画像信号に変換し、当該画像信号をエンジン部２０に出力する。

スキャナ部１０から画像信号が出力されると、エンジン部２０では、スキャナ部２０から出力された画像信号に対して、色変換、階調補正などの画像処理を施す。そして、エンジン部２０では、画像処理を施した画像に応じて静電潜像を像担持体（図示なし）に作像し、作像した静電潜像にトナーを付着してトナー像を形成し、形成したトナー像を給紙トレイ３０から搬送路４０を介して搬送された転写紙に転写し、当該転写紙を定着装置５０に向けて送り出す。

トナー像が転写された転写紙がエンジン部２０から搬送路４０を介して定着装置５０に送り出されると、定着装置５０では、円筒状の定着ローラ５１による熱と加圧ローラ５２による圧力により、転写紙に転写されているトナー像を定着させ、排紙トレイ（図示なし）に向けて排紙する。

図２は、第１の実施の形態の定着装置５０の構成を示す図である。第１の実施の形態の定着装置５０は、同図に示すように、メインヒータ５１ａとサブヒータ５１ｂを内蔵する定着ローラ５１と、交流電圧を供給する交流電源５３と、交流電源５３から供給される交流電圧をメインヒータ５１ａに通電するメインヒータドライバ５４と、交流電源５３から供給される交流電圧をサブヒータ５１ｂに通電するサブヒータドライバ５５と、メインヒータドライバ５４およびサブヒータドライバ５５によるヒータへの通電状態を制御するＣＰＵ５６と、ＣＰＵ５６で実行するための各種プログラムや各種データを格納する外部メモリ５７と、交流電源５３から供給される交流電圧の信号が０Ｖを交差するタイミングを検知するゼロクロス検知部５８とから構成されている。

定着ローラ５１は、同図に示すように、メインヒータ５１ａとサブヒータ５１ｂとから構成され、メインヒータドライバ５４およびサブヒータドライバ５５と、交流電源５３とに接続されている。定着ローラ５１は、エンジン部２０から搬送された転写紙上に転写されているトナー像を熱で溶かし、転写紙の繊維の中に埋め込み定着させる。

加熱手段としてのメインヒータ５１ａとサブヒータ５１ｂは、交流電源５３から供給される交流電圧に応じて発熱することにより、定着ローラ５１を加熱する。メインヒータ５１ａとサブヒータ５１ｂは、メインヒータドライバ５４とサブヒータドライバ５５がそれぞれＯＮ状態となって交流電源５３に接続されることにより、発熱する。なお、特に区別する必要がない場合は、以下、メインヒータ５１ａとサブヒータ５１ｂを「ヒータ」と称する。

交流電源５３は、定着ローラ５１とゼロクロス検知部５８とに接続されており、ヒータに対して、交流電圧を供給する。

加熱制御手段としてのメインヒータドライバ５４は、ＣＰＵ５６による制御により、交流電源５３から供給される交流電圧をメインヒータ５１ａに通電する。サブヒータドライバ５５は、ＣＰＵ５６による制御により、交流電源５３から供給される交流電圧をサブヒータドライバ５１ｂに通電する。なお、特に区別する必要がない場合は、以下、メインヒータドライバ５４とサブヒータドライバ５５を「ドライバ」と称する。

加熱制御手段としてのＣＰＵ（Central Processing Unit）５６は、外部メモリ５７内部のレジスタに設定されている各パラメータに基づいて、交流電圧の各半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ドライバの通電状態を制御する。また、ＣＰＵ５６は、ゼロクロス検知部５８により検知されるゼロクロスに基づいて、ドライバの通電開始時を制御する。ヒータは、オン幅で供給される交流電力により加熱される。

ここで、ヒータが完全に消灯している状態とは、各半波期間におけるオン幅が０（ゼロ）であり、ヒータに交流電力が全く供給されていない状態をいい、その期間を完全消灯期間という。また、ヒータがフル点灯している状態とは、オン幅が各半波期間と同じであり、ヒータに交流電力が常時供給されている状態をいい、その期間をフル点灯期間という。

さらに、ヒータを完全に消灯されている状態から徐々に点灯し、最終的にフル点灯にすることを「ソフトスタート」と称する。その期間（ソフトスタート期間）では、各半波期間ごとに決定されたオン幅で、ヒータに交流電力が供給されており、すなわち、位相制御が行われている。また、ヒ−タをフル点灯の状態から徐々に消灯し、最終的に完全消灯にすることを「ソフトストップ」と称する。その期間（ソフトストップ期間）では、各半波期間ごとに決定されたオン幅で、ヒータに交流電力が供給されており、すなわち、位相制御が行われている。そして、ヒータは、完全消灯−ソフトスタート−フル点灯−ソフトストップ−完全消灯のサイクルを繰り返し、定着ローラ５１の温度の微調整を行っている。

記憶手段としての外部メモリ５７は、各パラメータを設定するレジスタを格納する。

ゼロクロス検知部５８は、交流電源５３から供給される交流電圧の信号が０Ｖを交差するタイミング（以下「ゼロクロス」）を検知した場合に、ゼロクロス検知信号をＣＰＵ５６に出力する。

ここで、第１の実施の形態の外部メモリ５７内部のレジスタに設定される各パラメータについて、図３を参照して説明する。図３は、第１の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。

第１の実施の形態の外部メモリ５７には、同図に示すように、電源周波数Ｆｐと電源半波Ｔｈ、デューティステップＤｓ、および、ステップ回数Ｎｓが設定されている。なお、各パラメータの設定値は、同図に示すものに限定されるものではない。そして、各パラメータの設定値は、画像形成装置１００の納入先ごとに容易に変更することが可能であり、また、画像形成装置１００の納品後にも容易に変更することが可能である。

電源周波数Ｆｐは、交流電源５３から供給される交流電圧の周波数を規定するものである。なお、本実施の形態では、同図に示すように、電源周波数Ｆｐの設定値は５０Ｈｚである。電源半波Ｔｈは、交流電源５３から供給される交流電圧の半波の周期を規定するものである。なお、本実施の形態では、同図に示すように、電源半波Ｔｈの設定値は１０ｍｓである。通常、電源周波数Ｆｐおよび電源半波Ｔｈは、画像形成装置１００が起動時に測定した値が格納される。

デューティステップＤｓは、オン幅の増加量を規定するものである。なお、本実施の形態では、同図に示すように、デューティステップＤｓの設定値は５％である。

ステップ回数Ｎｓは、デューティステップＤｓを加える半波期間の回数を規定するものである。なお、本実施の形態では、同図に示すように、ステップ回数Ｎｓの設定値は５回である。

なお、ＣＰＵ５６は、ソフトスタート期間およびソフトストップ期間のいずれの期間においても、外部メモリ５７内部のレジスタに設定されている上記パラメータを用いて、各半波期間におけるオン幅を算出する。

以上の構成において、第１の実施の形態にかかるパラメータに応じた位相制御方法について説明する。初めに、ヒータのソフトスタート期間での位相制御方法について説明する。図４は、ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。

初めに、ＣＰＵ５６は、完全消灯しているヒータに対して、ソフトスタートの開始を決定すると、外部メモリ５７のレジスタの１つのレジスタ値（レジスタ値ａとする）を０（ゼロ）とする（ステップＳ４０１）。次に、ＣＰＵ５６は、オン幅を算出する（ステップＳ４０２）。なお、オン幅は、（デューティステップＤｓ）×（レジスタ値ａ）により求められる。そして、ソフトスタート開始後の最初の半波期間に対して、算出したオン幅で、ヒータへの通電状態を制御する（ステップＳ４０３）。

次に、ＣＰＵ５６は、レジスタ値ａと設定されたステップ回数Ｎｓとが同じか否かを判断する（ステップＳ４０４）。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じであると判断した場合（ステップＳ４０４：Ｙｅｓ）、ソフトスタートを終了し、フル点灯へ移行する。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じではないと判断した場合（ステップＳ４０４：Ｎｏ）、レジスタ値ａに１を足す（ステップＳ４０５）。そして、ステップＳ４０２へ戻り、半波期間ごとに以下の処理が繰り返される。

次に、ヒータのソフトストップ期間での位相制御方法について説明する。図５は、ヒータのソフトストップ期間での位相制御方法を示すフローチャートである。

初めに、ＣＰＵ５６は、フル点灯しているヒータに対して、ソフトストップの開始を決定すると、外部メモリ５７のレジスタの１つのレジスタ値（レジスタ値ａとする）をステップ回数Ｎｓとする（ステップＳ５０１）。次に、ＣＰＵ５６は、オン幅を算出する（ステップＳ５０２）。なお、オン幅は、（デューティステップＤｓ）×（レジスタ値ａ）により求められる。そして、ソフトストップ開始後の最初の半波期間に対して、算出したオン幅で、ヒータへの通電状態を制御する（ステップＳ５０３）。

次に、ＣＰＵ５６は、レジスタ値ａが０（ゼロ）か否かを判断する（ステップＳ５０４）。ＣＰＵ５６が、レジスタ値ａが０（ゼロ）であると判断した場合（ステップＳ５０４：Ｙｅｓ）、ソフトストップを終了し、完全消灯へ移行する。ＣＰＵ５６が、レジスタ値ａが０（ゼロ）ではないと判断した場合（ステップＳ５０４：Ｎｏ）、レジスタ値ａから１を引く（ステップＳ６０５）。そして、ステップＳ５０２へ戻り、半波期間ごとに以下の処理が繰り返される。

図６は、第１の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。

まず、ＣＰＵ５６は、ソフトスタート期間（ｔ_０〜ｔ_６）の最初の半波期間（ｔ_０〜ｔ_１）におけるオン幅の割合を０％として、ヒータへの通電状態を制御する（ｔ_０〜ｔ_１）。

ついで、ＣＰＵ５６は、デューティステップＤｓを加えた値をオン幅として算出し、算出したオン幅（５％）に基づいて、ヒータへの通電状態を制御する（ｔ_１〜ｔ_２）。

ＣＰＵ５６は、ｔ_１〜ｔ_２間における制御方法に従って、ステップ回数Ｎｓの設定値（５回）に達するまで、各半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御する（ｔ_２〜ｔ_６）。ＣＰＵ５６は、ソフトスタート期間の最後の半波期間におけるオン幅（２５％）を外部メモリ５７内部に記録しておく。

なお、ＣＰＵ５６は、ソフトスタート期間において、ゼロクロス検知部５８により検知されたゼロクロス時に、ドライバでの通電が開始するように制御する。

ソフトスタート期間を終えると、ヒータがフル点灯を行うフル点灯期間（ｔ_６〜ｔ_７）へと移行する。フル点灯期間において、各半波期間に占めるオン幅の割合は１００％である。

そして、フル点灯期間を終えると、ソフトストップ期間（ｔ_７〜ｔ_１３）へ移行される。ＣＰＵ５６は、外部メモリ５７内部に記録しておいた、ソフトスタート期間の最後の半波期間におけるオン幅の割合（２５％）、または、デューティステップＤｓ（５％）とステップ回数（５回）の積算値により求められるオン幅の割合（２５％）を、ソフトストップ期間の最初の半波期間におけるオン幅として、ヒータへの通電状態を制御する（ｔ_７〜ｔ_８）。

ついで、ＣＰＵ５６は、最初の半波期間（ｔ_７〜ｔ_８）におけるオン幅にデューティステップＤｓを引いた値（２０％）に基づいて、ヒータへの通電状態を制御する（ｔ_８〜ｔ_９）。

ＣＰＵ５６は、ｔ_８〜ｔ_９間における制御方法に従って、ステップ回数Ｎｓの設定値（５回）に達するまで、各半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御する（ｔ_９〜ｔ_１３）。

ソフトストップ期間を終えると、ヒータが完全に消灯する。完全消灯期間において、各半波期間に占めるオン幅の割合は０％である。

なお、第１の実施の形態では、ソフトスタート期間の最初の半波期間におけるオン幅を０％としたが、これに限定されるものではなく、例えば、デューティステップＤｓを、ソフトスタート期間の最初の半波期間におけるオン幅としてもよい。

また、第１の実施の形態では、ソフトスタート期間の各半波期間におけるオン幅とソフトストップ期間の各半波期間におけるオン幅を算出するために、共通のパラメータを用いているが、各期間に固有のパラメータをそれぞれ外部メモリ５７内部のレジスタに設定しておき、ソフトストップ期間に固有のパラメータに基づいて、ソフトストップ期間の各半波期間におけるオン幅をＣＰＵ５６により算出する構成としてもよい。

以上説明したように、第１の実施の形態の定着装置５０によれば、オン幅を算出するためのパラメータとして、デューティステップＤｓおよびステップ回数Ｎｓを外部メモリ５７のレジスタに設定しておき、当該パラメータに基づいて、ソフトスタート期間およびソフトストップ期間の各半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御することとしたので、オン幅を算出するためのレジスタ規模を減らしつつ、交流電力の位相制御を実行できる。

また、第１の実施の形態の定着装置５０によれば、ソフトスタート期間において、交流電源５３の交流電圧のゼロクロスをゼロクロス検知部５８により検知した場合に、ヒータへの通電を開始するようにＣＰＵ５６により制御することとしたので、ヒータへの突入電流による交流電源５３の電圧変動や、ヒータの故障を防止することができる。また、ソフトスタート期間からフル点灯期間への移行の際に、ヒータの消滅期間を設けることができ、ソフトスタート期間からフル点灯期間への移行を滑らかにすることができる。

（第２の実施の形態）
次に、本発明にかかる第２の実施の形態の画像形成装置１００について説明する。なお、第２の実施の形態の説明においては、上述した第１の実施の形態の画像形成装置１００の説明と重複する説明を省略する場合がある。

第１の実施の形態では、ソフトストップ期間において、ゼロクロス検知部５８により検知されたゼロクロス時に、ヒータへの通電を開始している。図７は、第１の実施の形態においてフル点灯期間からソフトストップ期間への移行状態を示す図である。第１の実施の形態では、図７に示すように、フル点灯期間からソフトストップ期間へ移行する際、ソフトストップ期間の開始時の最初の半波期間においてもオン幅（２５％）分だけヒータの点灯が継続して行われてしまうという問題がある。

これに対して、第２の実施の形態では、フル点灯期間からソフトストップ期間へ移行する際、ソフトストップ期間の開始時の最初の半波期間ヒーターへの通電を停止し、その後、ヒータへの通電を行うように制御している。

第２の実施の形態の外部メモリ５７内部のレジスタに設定されている各パラメータについて、図８を参照して説明する。図８は、第２の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。

第２の実施の形態の外部メモリ５７には、同図に示すように、電源周波数Ｆｐと電源半波Ｔｈ、デューティステップＤｓ、ステップ回数Ｎｓ、および、半波ＯＦＦが設定されている。

半波ＯＦＦは、ソフトストップ期間の開始時の最初の半波期間に、ヒーターへの通電を開始するかどうかを規定するものである。半波ＯＦＦに１が設定されている場合（フラグがたっている場合）、ＣＰＵ５６はソフトストップ期間の開始時の最初の半波期間、ヒーターへの通電を停止する。半波ＯＦＦに０（ゼロ）が設定されている場合（フラグがたっていない場合）、ＣＰＵ５６はソフトストップ期間の開始時の最初の半波期間からヒーターへの通電を開始する。

以上の構成において、第２の実施の形態にかかるパラメータに応じた位相制御方法について説明する。ヒータのソフトストップ期間での位相制御方法について説明する。図９は、ヒータのソフトストップ期間での位相制御方法を示すフローチャートである。

初めに、ＣＰＵ５６は、フル点灯しているヒータに対して、ソフトストップの開始を決定すると、外部メモリ５７の半波オフのレジスタにフラグがたっているか否かを判断する（ステップＳ９０１）。ＣＰＵ５６が、外部メモリ５７の半波オフのレジスタにフラグがたっていると判断した場合（ステップＳ９０１：Ｙｅｓ）、ＣＰＵ５６は、ソフトストップ開始後の最初の半波期間、ヒーターへの通電を停止する（ステップＳ９０２）。そして、ステップＳ９０３へ進む。ＣＰＵ５６が、外部メモリ５７の半波オフのレジスタにフラグがたっていないと判断した場合（ステップＳ９０１：Ｎｏ）、そのままステップＳ９０３へ進む。

ステップＳ９０３で、ＣＰＵ５６は、外部メモリ５７のレジスタの１つのレジスタ値（レジスタ値ａとする）をステップ回数Ｎｓとする。次に、ＣＰＵ５６は、オン幅を算出する（ステップＳ９０４）。なお、オン幅は、（デューティステップＤｓ）×（レジスタ値ａ）により求められる。そして、半波期間に対して、算出したオン幅で、ヒータへの通電状態を制御する（ステップＳ９０５）。

次に、ＣＰＵ５６は、レジスタ値ａが０（ゼロ）か否かを判断する（ステップＳ９０６）。ＣＰＵ５６が、レジスタ値ａが０（ゼロ）であると判断した場合（ステップＳ９０６：Ｙｅｓ）、ソフトストップを終了し、完全消灯へ移行する。ＣＰＵ５６が、レジスタ値ａが０（ゼロ）ではないと判断した場合（ステップＳ９０６：Ｎｏ）、レジスタ値ａから１を引く（ステップＳ９０７）。そして、ステップＳ９０４へ戻り、半波期間ごとに以下の処理が繰り返される。

図１０は、第２の実施の形態におけるフル点灯期間からソフトストップ期間への移行状態を示す図である。図をみると、フル点灯期間からソフトストップ期間へ移行する際、ソフトストップ期間の開始時の最初の半波期間はヒータへの通電が行われず、次の半波期間でオン幅（２５％）分ヒータの点灯が行われ、以後は通常のソフトストップが行われていることがわかる。

以上説明したように、第１の実施の形態の定着装置５０によれば、ソフトストップ期間開始後の最初の半波期間はヒータへの通電を行わず、その後ヒータへの通電を開始するようにＣＰＵ５６により制御することとしたので、フル点灯期間からソフトストップ期間への移行の際に、ヒータの消灯期間を設けることができ、ソフトストップ期間の位相制御を滑らかに開始することができる。

（第３の実施の形態）
次に、本発明にかかる第３の実施の形態の画像形成装置１００について説明する。なお、第３の実施の形態の説明においては、上述した第１〜第２の実施の形態の画像形成装置１００の説明と重複する説明を省略する場合がある。

第１の実施の形態では、オン幅を算出するためのパラメータとして、デューティステップＤｓとステップ回数Ｎｓを外部メモリ５７内部のレジスタに設定しておき、当該パラメータに基づいて、オン幅を算出した。

これに対して、第２の実施の形態では、オン幅を算出するためのパラメータとして、デューティステップＤｓ、リピート回数Ｎｒ、および、ステップ回数Ｎｓをレジスタに設定し、当該パラメータに基づいて、オン幅を算出する。

図１１は、第３の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。第２の実施の形態の外部メモリ５７には、同図に示すように、電源周波数Ｆｐ、電源半波Ｔｈ、デューティステップＤｓ、リピート回数Ｎｒ、および、ステップ回数Ｎｓが設定されている。

リピート回数Ｎｒは、算出したオン幅と同じオン幅の半波期間の繰り返し数を規定したものである。

以上の構成において、第３の実施の形態にかかるパラメータに応じた位相制御方法について説明する。ここでは、ヒータのソフトスタート期間での位相制御方法について説明する。図１２は、ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。

初めに、ＣＰＵ５６は、完全消灯しているヒータに対して、ソフトスタートの開始を決定すると、外部メモリ５７のレジスタの１つのレジスタ値（レジスタ値ａとする）を０（ゼロ）とする（ステップＳ１２０１）。次に、ＣＰＵ５６は、外部メモリ５７のレジスタのさらに１つのレジスタ値（レジスタ値ｂとする）をリピート回数Ｎｒとする（ステップＳ１２０２）。次に、ＣＰＵ５６は、オン幅を算出する（ステップＳ１２０３）。なお、オン幅は、（デューティステップＤｓ）×（レジスタ値ａ）により求められる。そして、ソフトスタート開始後の最初の半波期間に対して、算出したオン幅で、ヒータへの通電状態を制御する（ステップＳ１２０４）。

次に、ＣＰＵ５６は、レジスタ値ｂから１を引き（ステップＳ１２０５）、１を引いた後のレジスタ値ｂが０（ゼロ）か否かを判断する（ステップＳ１２０６）。ＣＰＵ５６が、レジスタ値ｂが０（ゼロ）ではないと判断した場合（ステップＳ１２０６：Ｎｏ）、ステップＳ１２０４へ戻り、半波期間ごとに以下の処理が繰り返される。

ＣＰＵ５６が、レジスタ値ｂが０（ゼロ）であると判断した場合（ステップＳ１２０６：Ｙｅｓ）、ＣＰＵ５６は、さらに、レジスタ値ａと設定されたステップ回数Ｎｓとが同じか否かを判断する（ステップＳ１２０７）。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じであると判断した場合（ステップＳ１２０７：Ｙｅｓ）、ソフトスタートを終了し、フル点灯へ移行する。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じではないと判断した場合（ステップＳ１２０７：Ｎｏ）、レジスタ値ａに１を足す（ステップＳ１２０８）。そして、ステップＳ１２０２へ戻り、半波期間ごとに以下の処理が繰り返される。

図１３は、第３の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。なお、図１１に示すように、デューティステップＤｓの設定値は５％であるものとし、リピート回数Ｎｒの設定値は１回であるものとし、ステップ回数Ｎｓの設定値は５回であるものとする。

まず、ＣＰＵ５６は、デューティステップＤｓを、ソフトスタート期間（ｔ_０〜ｔ_１０）の最初の半波期間におけるオン幅（０％）として、ヒータへの通電状態を制御する（ｔ_０〜ｔ_１）。ＣＰＵ５６は、ｔ_０〜ｔ_１間と同様の動作を、リピート回数分、実行する（ｔ_１〜ｔ_２）。

ついで、ＣＰＵ５６は、デューティステップＤｓを加えた値をオン幅として算出し、算出したオン幅（５％）に基づいて、ヒータへの通電状態を制御する（ｔ_２〜ｔ_３）。ＣＰＵ５６は、ｔ_２〜ｔ_３間と同様の動作を、リピート回数分、実行する（ｔ_３〜ｔ_４）。

ついで、ＣＰＵ５６は、ステップ回数Ｎｓの設定値（５回）に達するまで、デューティステップＤｓずつ加えた値をオン幅として算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御し、さらに、それぞれリピート回数Ｎｒ分、算出したオン幅に基づいて、ヒータへの通電状態を制御する（ｔ_４〜ｔ_１２）。

なお、ソフトストップ期間における位相制御方法については、第１の実施の形態の方法と同様であるため、ここではその説明を省略する。

また、第３の実施の形態では、ソフトスタート期間の最初の半波期間におけるオン幅を０％としたが、これに限定されるものではなく、例えば、デューティステップＤｓを、ソフトスタート期間の最初の半波期間におけるオン幅としてもよい。

以上説明したように、第３の実施の形態の定着装置５０によれば、オン幅を算出するためのパラメータとして、デューティステップＤｓ、リピート回数Ｎｒ、および、ステップ回数Ｎｓを外部メモリ５７のレジスタに設定しておき、当該パラメータに基づいて、ソフトスタート期間およびソフトスタート期間の各半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御することとしたので、オン幅を算出するためのレジスタ規模を減らしつつ、自由度の高い位相制御を実行できる。

（第４の実施の形態）
次に、本発明にかかる第４の実施の形態の画像形成装置１００について説明する。なお、第４の実施の形態の説明においては、上述した第１〜第３の実施の形態の画像形成装置１００の説明と重複する説明を省略する場合がある。

第１の実施の形態では、オン幅を算出するためのパラメータとして、デューティステップＤｓとステップ回数Ｎｓを外部メモリ５７内部のレジスタに設定しておき、当該パラメータに基づいて、オン幅を算出した。

これに対して、第４の実施の形態では、オン幅を算出するためのパラメータとして、ファーストデューティＤｆ、デューティステップＤｓ、および、ステップ回数Ｎｓをレジスタに設定し、当該パラメータに基づいて、オン幅を算出する。

図１４は、第４の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。第４の実施の形態の外部メモリ５７には、パラメータとして、同図に示すように、電源周波数Ｆｐ、電源半波Ｔｈ、ファーストデューティＤｆ、デューティステップＤｓ、および、ステップ回数Ｎｓが設定されている。

ファーストデューティＤｆは、ソフトスタート期間の最初の半波期間におけるオン幅を規定するものである。

以上の構成において、第４の実施の形態にかかるパラメータに応じた位相制御方法について説明する。ここでは、ヒータのソフトスタート期間での位相制御方法について説明する。図１５は、ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。

初めに、ＣＰＵ５６は、完全消灯しているヒータに対して、ソフトスタートの開始を決定すると、外部メモリ５７のレジスタの１つのレジスタ値（レジスタ値ａとする）を０（ゼロ）とする（ステップＳ１５０１）。次に、ＣＰＵ５６は、オン幅を算出する（ステップＳ１５０２）。なお、オン幅は、（ファーストデューティＤｆ）＋（デューティステップＤｓ）×（レジスタ値ａ）により求められる。そして、ソフトスタート開始後の最初の半波期間に対して、算出したオン幅で、ヒータへの通電状態を制御する（ステップＳ１５０３）。

次に、ＣＰＵ５６は、レジスタ値ａと設定されたステップ回数Ｎｓとが同じか否かを判断する（ステップＳ１５０４）。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じであると判断した場合（ステップＳ１５０４：Ｙｅｓ）、ソフトスタートを終了し、フル点灯へ移行する。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じではないと判断した場合（ステップＳ１５０４：Ｎｏ）、レジスタ値ａに１を足す（ステップＳ１５０５）。そして、ステップＳ１５０２へ戻り、半波期間ごとに以下の処理が繰り返される。

図１６は、第４の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。なお、図１４に示すように、ファーストデューティＤｆの設定値は１４％であるものとし、デューティステップＤｓの設定値は２％であるものとし、また、ステップ回数Ｎｓの設定値は４回であるものとする。

まず、ＣＰＵ５６は、ファーストデューティＤｆを、ソフトスタート期間（ｔ_０〜ｔ_５）の最初の半波期間（ｔ_０〜ｔ_１）におけるオン幅（１４％）として、ヒータへの通電状態を制御する（ｔ_０〜ｔ_１）。

ついで、ＣＰＵ５６は、最初の半波期間におけるオン幅にデューティステップＤｓを加えた値をオン幅として算出し、算出したオン幅（１６％）に基づいて、ヒータへの通電状態を制御する（ｔ_１〜ｔ_２）。

ＣＰＵ５６は、ｔ_１〜ｔ_２間における制御方法に従って、ステップ回数Ｎｓの設定値（４回）に達するまで、各半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御する（ｔ_２〜ｔ_５）。

なお、ソフトスタート期間の最後の半波期間におけるオン幅は、前述したように以下の式より算出できる。
オン幅（％）＝ファーストデューティＤｆ＋デューティステップＤｓ×ステップ回数Ｎｓ

なお、ソフトストップ期間における位相制御方法については、説明を省略する。

以上説明したように、第４の実施の形態の定着装置５０によれば、パラメータとして、ファーストディーティＤｆ、デューティステップＤｓ、および、ステップ回数Ｎｓを外部メモリ５７のレジスタに設定しておき、当該パラメータに基づいて、ソフト期間およびソフトスタート期間の各半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御することとしたので、オン幅を算出するためのレジスタ規模を減らしつつ、自由度の高い位相制御を実行できる。

また、第４の実施の形態の定着装置５０によれば、ソフトスタート期間の最初の半波期間におけるオン幅を規定するファーストデューティＤｆをレジスタに設定し、当該設定されているファーストデューティＤｆに基づいて、当該最初の半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御することとしたので、ゼロクロスの検出精度が低いゼロクロス検知部５８を用いてゼロクロスポイントがずれた場合であっても、最初の半波期間で一定のオン幅でヒータへの通電状態を制御することができるので、仕様通りのヒータ点灯を可能にすることができる。

（第５の実施の形態）
次に、本発明にかかる第５の実施の形態の画像形成装置１００について説明する。なお、第５の実施の形態の説明においては、上述した第１〜第４の実施の形態の画像形成装置１００の説明と重複する説明を省略する場合がある。

第４の実施の形態では、オン幅を算出するためのパラメータとして、ファーストデューティＤｆ、デューティステップＤｓ、および、ステップ回数Ｎｓを外部メモリ５７内部のレジスタに設定しておき、当該パラメータに基づいて、オン幅を算出した。

これに対して、第５の実施の形態では、オン幅を算出するためのパラメータとして、ファーストデューティＤｆ、デューティステップＤｓ、リピート回数Ｎｒ、および、ステップ回数Ｎｓをレジスタに設定し、当該パラメータに基づいて、オン幅を算出する。

図１７は、第５の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。第５の実施の形態の外部メモリ５７には、パラメータとして、同図に示すように、電源周波数Ｆｐ、電源半波Ｔｈ、ファーストデューティＤｆ、デューティステップＤｓ、リピート回数Ｎｒ、および、ステップ回数Ｎｓが設定されている。

以上の構成において、第５の実施の形態にかかるパラメータに応じた位相制御方法について説明する。初めに、ヒータのソフトスタート期間での位相制御方法について説明する。図１８は、ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。

初めに、ＣＰＵ５６は、完全消灯しているヒータに対して、ソフトスタートの開始を決定すると、外部メモリ５７のレジスタの１つのレジスタ値（レジスタ値ａとする）を０（ゼロ）とする（ステップＳ１８０１）。次に、ＣＰＵ５６は、外部メモリ５７のレジスタのさらに１つのレジスタ値（レジスタ値ｂとする）をリピート回数Ｎｒとする（ステップＳ１８０２）。次に、ＣＰＵ５６は、オン幅を算出する（ステップＳ１８０３）。なお、オン幅は、（ファーストデューティＤｆ）＋（デューティステップＤｓ）×（レジスタ値ａ）により求められる。そして、ソフトスタート開始後の最初の半波期間に対して、算出したオン幅で、ヒータへの通電状態を制御する（ステップＳ１８０４）。

次に、ＣＰＵ５６は、レジスタ値ｂから１を引き（ステップＳ１８０５）、１を引いた後のレジスタ値ｂが０（ゼロ）か否かを判断する（ステップＳ１８０６）。ＣＰＵ５６が、レジスタ値ｂが０（ゼロ）ではないと判断した場合（ステップＳ１８０６：Ｎｏ）、ステップＳ１８０４へ戻り、半波期間ごとに以下の処理が繰り返される。

ＣＰＵ５６が、レジスタ値ｂが０（ゼロ）であると判断した場合（ステップＳ１８０６：Ｙｅｓ）、ＣＰＵ５６は、さらに、レジスタ値ａと設定されたステップ回数Ｎｓとが同じか否かを判断する（ステップＳ１８０７）。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じであると判断した場合（ステップＳ１８０７：Ｙｅｓ）、ソフトスタートを終了し、フル点灯へ移行する。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じではないと判断した場合（ステップＳ１８０７：Ｎｏ）、レジスタ値ａに１を足す（ステップＳ１８０８）。そして、ステップＳ１８０２へ戻り、半波期間ごとに以下の処理が繰り返される。

次に、ヒータのソフトストップ期間での位相制御方法について説明する。図１９は、ヒータのソフトストップ期間での位相制御方法を示すフローチャートである。

初めに、ＣＰＵ５６は、フル点灯しているヒータに対して、ソフトストップの開始を決定すると、外部メモリ５７のレジスタの１つのレジスタ値（レジスタ値ａとする）をステップ回数Ｎｓとする（ステップＳ１９０１）。次に、ＣＰＵ５６は、外部メモリ５７のレジスタのさらに１つのレジスタ値（レジスタ値ｂとする）をリピート回数Ｎｒとする（ステップＳ１９０２）。次に、ＣＰＵ５６は、オン幅を算出する（ステップＳ１９０３）。なお、オン幅は、（ファーストデューティＤｆ）＋（デューティステップＤｓ）×（レジスタ値ａ）により求められる。そして、ソフトストップ開始後の最初の半波期間に対して、算出したオン幅で、ヒータへの通電状態を制御する（ステップＳ１９０４）。

次に、ＣＰＵ５６は、レジスタ値ｂから１を引き（ステップＳ１９０５）、１を引いた後のレジスタ値ｂが０（ゼロ）か否かを判断する（ステップＳ１９０６）。ＣＰＵ５６が、レジスタ値ｂが０（ゼロ）ではないと判断した場合（ステップＳ１９０６：Ｎｏ）、ステップＳ１９０４へ戻り、半波期間ごとに以下の処理が繰り返される。

ＣＰＵ５６が、レジスタ値ｂが０（ゼロ）であると判断した場合（ステップＳ１９０６：Ｙｅｓ）、ＣＰＵ５６は、さらに、レジスタ値ａが０（ゼロ）か否かを判断する（ステップＳ１９０７）。ＣＰＵ５６が、レジスタ値ａが０（ゼロ）であると判断した場合（ステップＳ１９０７：Ｙｅｓ）、ソフトストップを終了し、完全消灯へ移行する。ＣＰＵ５６が、レジスタ値ａが０（ゼロ）ではないと判断した場合（ステップＳ１９０７：Ｎｏ）、レジスタ値ａから１を引く（ステップＳ１９０８）。そして、ステップＳ１９０２へ戻り、半波期間ごとに以下の処理が繰り返される。

図２０は、第５の実施の形態のパラメータに基づいて行われるソフトスタート期間での位相制御の波形を示す図であり、図２１は、第５の実施の形態のパラメータに基づいて行われるソフトストップ期間での位相制御の波形を示す図である。なお、図１７に示すように、ファーストデューティＤｆの設定値は１４％であるものとし、デューティステップＤｓの設定値は２％であるものとする。また、リピート回数Ｎｒの設定値は１回であるものとし、ステップ回数Ｎｓの設定値は４回であるものとする。

まず、ＣＰＵ５６は、ファーストデューティＤｆを、ソフトスタート期間（ｔ_０〜ｔ_１０）の最初の半波期間におけるオン幅として、ヒータへの通電状態を制御する（ｔ_０〜ｔ_１）。ＣＰＵ５６は、ｔ_０〜ｔ_１間と同様の動作を、リピート回数Ｎｒ分、実行する（ｔ_１〜ｔ_２）。

ついで、ＣＰＵ５６は、ステップ回数Ｎｓの設定値（４回）に達するまで、デューティステップＤｓずつ加えた値をオン幅として算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御し、さらに、それぞれリピート回数Ｎｒ分、算出したオン幅に基づいて、ヒータへの通電状態を制御する（ｔ_２〜ｔ_１０）。ＣＰＵ５６は、ソフトスタート期間の最後の半波期間におけるオン幅（２２％）を外部メモリ５７内部に記録しておく。

なお、ＣＰＵ５６は、ソフトスタート期間において、ゼロクロス検知部５８により検知されたゼロクロス時に、ドライバでの通電が開始するように制御する。

ソフトスタート期間を終えると、ヒータがフル点灯を行うフル点灯期間へと移行する。フル点灯期間において、各半波期間に占めるオン幅の割合は１００％である。

そして、フル点灯期間を終えると、ソフトストップ期間（ｔ_１１〜ｔ_２１）へ移行される。ＣＰＵ５６は、外部メモリ５７内部に記録しておいた、ソフトスタート期間の最後の半波期間におけるオン幅の割合（２２％）、または、ファーストデューティＤｆ（１４％）と、デューティステップＤｓ（２％）とステップ回数（８回）の積算値を合計することにより求められるオン幅の割合（２２％）を、ソフトストップ期間の最初の半波期間におけるオン幅として、ヒータへの通電状態を制御する（ｔ_１１〜ｔ_１２）。ＣＰＵ５６は、ｔ_１１〜ｔ_１２間と同様の動作を、リピート回数Ｎｒ分、実行する（ｔ_１２〜ｔ_１３）。

ついで、ＣＰＵ５６は、ステップ回数Ｎｓの設定値（４回）に達するまで、デューティステップＤｓずつ引いた値をオン幅として算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御し、さらに、それぞれリピート回数Ｎｒ分、算出したオン幅に基づいて、ヒータへの通電状態を制御する（ｔ_３〜ｔ_２１）。

ソフトストップ期間を終えると、ヒータが完全に消灯する。完全消灯期間において、各半波期間に占めるオン幅の割合は０％である。

以上説明したように、第５の実施の形態の定着装置５０によれば、パラメータとして、ファーストディーティＤｆ、デューティステップＤｓ、リピート回数Ｎｒ、および、ステップ回数Ｎｓを外部メモリ５７のレジスタに設定しておき、当該パラメータに基づいて、ソフトスタート期間およびソフトストップ期間の各半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御することとしたので、オン幅を算出するためのレジスタ規模を減らしつつ、より自由度の高い位相制御を実行できる。

また、第５の実施の形態の定着装置５０によれば、ソフトスタート期間の最初の半波期間におけるオン幅を規定するファーストデューティＤｆをレジスタに設定し、当該設定されているファーストデューティＤｆに基づいて、ソフトスタート期間の最初の半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御することとしたので、ゼロクロスの検出精度が低いゼロクロス検知部５８を用いてゼロクロスポイントがずれた場合であっても、最初の半波期間で一定のオン幅でヒータへの通電状態を制御することができるので、仕様通りのヒータ点灯を可能にすることができる。

（第６の実施の形態）
次に、本発明にかかる第６の実施の形態の画像形成装置１００について説明する。なお、第６の実施の形態の説明においては、上述した第１〜第５の実施の形態の画像形成装置１００の説明と重複する説明を省略する場合がある。

第１の実施の形態では、オン幅を算出するためのパラメータとして、デューティステップＤｓとステップ回数Ｎｓを外部メモリ５７内部のレジスタに設定しておき、当該パラメータに基づいて、オン幅を算出した。

これに対して、第６の実施の形態では、オン幅を算出するためのパラメータとして、ファーストデューティＤｆとリピート回数Ｎｒをレジスタに設定し、当該パラメータに基づいて、オン幅を算出する。

図２２は、第６の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。第６の実施の形態の外部メモリ５７には、パラメータとして、同図に示すように、電源周波数Ｆｐ、電源半波Ｔｈ、ファーストデューティＤｆ、および、リピート回数Ｎｒが設定されている。

以上の構成において、第６の実施の形態のパラメータに応じた位相制御方法について、図２３を参照して説明する。図２３は、第６の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。なお、図２２に示すように、ファーストデューティＤｆの設定値は１４％であるものとし、リピート回数Ｎｒの設定値は７回であるものとする。

まず、ＣＰＵ５６は、ファーストデューティＤｆを、ソフトスタート期間（ｔ_０〜ｔ_８）の最初の半波期間におけるオン幅（１４％）として、ヒータへの通電状態を制御する（ｔ_０〜ｔ_１）。

ついで、ＣＰＵ５６は、ｔ_０〜ｔ_１間と同様の動作を、リピート回数Ｎｒ分、実行する（ｔ_１〜ｔ_８）。

なお、ソフトストップ期間における位相制御方法については、説明を省略する。

以上説明したように、第６の実施の形態の定着装置５０によれば、パラメータとして、ファーストデューティＤｆとリピート回数Ｎｒを外部メモリ５７のレジスタに設定しておき、当該パラメータに基づいて、ソフトスタート期間およびソフトストップ期間の各半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御することとしたので、オン幅を算出するためのレジスタ規模を減らしつつ、交流電圧の位相制御を実行できるとともに、ゼロクロスの検出精度が低いゼロクロス検知部５８を用いてゼロクロスポイントがずれた場合であっても、最初の半波期間で一定のオン幅でヒータへの通電状態を制御することができるので、仕様通りのヒータ点灯を可能にすることができる。

（第７の実施の形態）
次に、本発明にかかる第７の実施の形態の画像形成装置１００について説明する。なお、第７の実施の形態の説明においては、上述した第１〜第６の実施の形態の画像形成装置１００の説明と重複する説明を省略する場合がある。

第１〜第６の実施の形態において、ソフトスタート期間またはソフトストップ期間（以下「位相制御期間」と称する）は、測定した電源周波数Ｆｐ、計算によって求められる電源半波Ｔｈ、リピート回数Ｎｒ、ステップ回数Ｎｓの設定値に基づいて定まるものである。

これに対して、第７の実施の形態では、位相制御期間を外部メモリ５７内部のレジスタに設定し、当該設定されている期間内に位相制御を行う。

また、第１〜第６の実施の形態においては、算出したオン幅に基づいて、一律にヒータへの通電状態を制御する。

これに対して、第７の実施の形態では、半波期間におけるオン幅の閾値を規定するラストデューティＤｌをレジスタに設定しておき、算出したオン幅がラストデューティＤｌを超える場合に、ラストデューティＤｌに基づいて、ヒータへの通電状態を制御する。

位相制御期間やオン幅は、高調波電流やフリッカ（電圧変動）の発生に関係が深いため、位相制御期間やオン幅の上限を予め定めることができれば、高調波電流やフリッカの発生を抑制することが可能となる。

第７の実施の形態の外部メモリ５７内部のレジスタに設定されている各パラメータについて、図２４を参照して説明する。図２４は、第７の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。

第７の実施の形態の外部メモリ５７には、パラメータとして、同図に示すように、電源周波数Ｆｐ、電源半波Ｔｈ、位相制御期間Ｔ、ラストデューティＤｌ、デューティステップＤｓ、ソフトスタート回数Ｎ、および、ステップ回数Ｎｓが設定されている。

電源周波数Ｆｐは、交流電源５３から供給される交流電圧の周波数を規定するものである。また、電源半波Ｔｈは、交流電源から供給される交流電圧の半波の周期を規定するものである。

位相制御期間Ｔは、ソフトスタート期間またはソフトストップ期間を規定するものである。また、デューティステップＤｓは、オン幅の増加量を規定するものである。

ラストデューティＤｌは、半波期間におけるオン幅の閾値を規定するものである。ＣＰＵ５６は、算出したオン幅がラストデューティＤｌを超える場合に、ラストデューティＤｌに基づいて、ヒータへの通電状態を制御する。

ソフトスタート回数Ｎは、ソフトスタート期間においてソフトスタートを行う回数を規定するものである。ソフトスタート回数Ｎの値は、位相制御期間Ｔの設定値を電源半波Ｔｈの設定値で割ることにより求めることができる。なお、位相制御期間Ｔおよび電源半波Ｔｈをレジスタ設定することで、ＣＰＵ５６によりソフトスタート回数Ｎが算出され、算出された回数がソフトスタート回数Ｎとしてレジスタ設定される。

ステップ回数Ｎｓは、デューティステップＤｓを加える半波期間の回数を規定するものである。なお、本実施の形態のステップ回数Ｎｓは、ソフトスタート回数Ｎに基づいて、算出されるものである。本実施の形態では、各半波期間にデューティステップＤｓを加えるものとする。

以上の構成において、第７の実施の形態にかかるパラメータに応じた位相制御方法について説明する。ここでは、ヒータのソフトスタート期間での位相制御方法について説明する。図２５は、ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。

初めに、ＣＰＵ５６は、完全消灯しているヒータに対して、ソフトスタートの開始を決定すると、外部メモリ５７のレジスタの１つのレジスタ値（レジスタ値ａとする）を０（ゼロ）とする（ステップＳ２５０１）。次に、ＣＰＵ５６は、オン幅を算出する（ステップＳ２５０２）。なお、オン幅は、（デューティステップＤｓ）×（レジスタ値ａ）により求められる。

次に、ＣＰＵ５６は、算出したオン幅がラストデューティＤｌの値より大きいか否かを判断する（ステップＳ２５０３）。ＣＰＵ５６が、算出したオン幅がラストデューティＤｌの値より大きいと判断した場合（ステップＳ２５０３：Ｙｅｓ）、ＣＰＵ５６は、オン幅をラストデューティＤｌの値に設定し（ステップＳ２５０４）、その後、半波期間に対して、ラストデューティＤｌの値に設定したオン幅で、ヒータへの通電状態を制御する（ステップＳ２５０５）。ＣＰＵ５６が、算出したオン幅がラストデューティＤｌの値より大きくないと判断した場合（ステップＳ２５０３：Ｎｏ）、ＣＰＵ５６は、そのまま半波期間に対して、算出したオン幅で、ヒータへの通電状態を制御する（ステップＳ２５０５）。

次に、ＣＰＵ５６は、レジスタ値ａと設定されたステップ回数Ｎｓとが同じか否かを判断する（ステップＳ２５０６）。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じであると判断した場合（ステップＳ２５０６：Ｙｅｓ）、ソフトスタートを終了し、フル点灯へ移行する。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じではないと判断した場合（ステップＳ２５０６：Ｎｏ）、レジスタ値ａに１を足す（ステップＳ２５０７）。そして、ステップＳ２５０２へ戻り、半波期間ごとに以下の処理が繰り返される。

図２６は、第７の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。なお、図２４に示すように、位相制御期間Ｔの設定値は１００ｍｓであるものとし、ラストデューティＤｌの設定値は２７％であるものとし、デューティステップＤｓの設定値は５％であるものとする。また、電源半波Ｔｈの設定値は１０ｍｓであるものとする。

また、ソフトスタート回数Ｎの値は、位相制御期間Ｔの設定値および電源半波Ｔｈの設定値から、１０回（位相制御期間（Ｔ:１００ｍｓ）／電源半波（Ｔｈ:１０ｍｓ））と算出できる。また、ステップ回数Ｎｓは、各半波期間にデューティステップＤｓを加えるものとすれば、９回（ソフトスタート回数（Ｎ:１０回）−１回）と算出できる

まず、ＣＰＵ５６は、ソフトスタート期間（ｔ_０〜ｔ_１０）の最初の半波期間（ｔ_０〜ｔ_１）におけるオン幅を０％として、ヒータへの通電状態を制御する（ｔ_０〜ｔ_１）。

ついで、ＣＰＵ５６は、最初の半波期間におけるオン幅にデューティステップＤｓを加えた値を算出し、算出したオン幅（５％）に基づいて、ヒータへの通電状態を制御する（ｔ_１〜ｔ_２）。

ついで、ＣＰＵ５６は、ｔ_１〜ｔ_２間における制御方法に従って、最初の半波期間（ｔ_０〜ｔ_１）におけるオン幅（０％）にデューティステップＤｓずつ加えた値に基づいて、ヒータへの通電状態を制御する（ｔ_２〜ｔ_６）。

ＣＰＵ５６は、算出したオン幅がラストデューティＤｌを超える場合には、ラストデューティＤｌに基づいて、ヒータへの通電状態を制御する。算出したｔ_６〜ｔ_７間以降の半波期間における各オン幅は、ラストデューティＤｌを超える値となるので、ＣＰＵ５６は、ラストデューティＤｌをｔ_６〜ｔ_７間以降の半波期間におけるオン幅として、ステップ回数Ｎｓの設定値（９回）に達するまで、ヒータへの通電状態を制御する（ｔ_６〜ｔ_１０）。

なお、ソフトストップ期間における位相制御方法については、説明を省略する。

また、第７の実施の形態では、位相制御期間Ｔおよび電源半波Ｔｈに基づいてソフトスタート回数Ｎを算出する構成としたが、ソフトスタート回数Ｎの値をレジスタ設定し、ソフトスタート回数Ｎおよび電源半波Ｔｈに基づいて位相制御期間Ｔを算出してレジスタ設定する構成であってもよい。

また、第７の実施の形態では、ステップ回数Ｎｓの設定値に達するまで、オン幅を算出していく構成であるが、算出したオン幅がラストデューティＤｌを超えた時点で、ソフトスタート期間からフル点灯期間へ移行する構成であってもよい。

また、第７の実施の形態では、パラメータとして、電源周波数Ｆｐ、電源半波Ｔｈ、位相制御期間Ｔ、ラストデューティＤｌ、デューティステップＤｓ、および、ソフトスタート回数Ｎがレジスタに設定されている構成としたが、ファーストデューティＤｌやリピート回数Ｎｒをさらにレジスタ設定し、ファーストデューティＤｌやリピート回数Ｎｒを含めたパラメータに基づいて、オン幅を算出する構成であってもよい。

以上説明したように、第７の実施の形態の定着装置５０によれば、パラメータとして、位相制御を行う期間を規定する位相制御期間Ｔを外部メモリ５７のレジスタに設定しておき、当該設定されている期間をソフトスタート期間またはソフトストップ期間として、ヒータへの通電状態を制御することとしたので、オン幅を算出するためのレジスタ規模を減らしつつ、交流電圧の位相制御を実行できるとともに、高調波電流やフリッカ発生の抑制を効率良く実現することができる。

また、第７の実施の形態の定着装置５０によれば、パラメータとして、半波期間におけるオン幅の閾値を規定するラストデューティＤｌを外部メモリ５７のレジスタに設定することとしたので、高調波電流やフリッカ発生の抑制に効果的なオン幅に基づいた位相制御を行うことができる。

また、第７の実施の形態の定着装置５０によれば、パラメータとして、ラストデューティＤｌを外部メモリ５７のレジスタに設定しておき、算出したオン幅が、ラストデューティＤｌを超える場合には、ラストデューティＤｌに基づいて、ヒータへの通電状態を制御することとしたので、高調波電流やフリッカの発生の抑制をより効率良く実現することができる。

（第８の実施の形態）
次に、本発明にかかる第８の実施の形態の画像形成装置１００について説明する。なお、第８の実施の形態の説明においては、上述した第１〜第７の実施の形態の画像形成装置１００の説明と重複する説明を省略する場合がある。

第７の実施の形態では、最初の半波期間におけるオン幅を０％として、ヒータへの通電状態を制御した。

これに対して、第８の実施の形態では、最初の半波期間におけるオン幅を規定するファーストデューティＤｆをレジスタ設定し、ファーストデューティＤｆを、最初の半波期間におけるオン幅として、ヒータへの通電状態を制御する。

図２７は、第８の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。第８の実施の形態の外部メモリ５７には、パラメータとして、同図に示すように、電源周波数Ｆｐ、電源半波Ｔｈ、位相制御期間Ｔ、ラストデューティＤｌ、ファーストデューティＤｆ、デューティステップＤｓ、ソフトスタート回数Ｎ、および、ステップ回数Ｎｓが設定されている。

ファーストデューティＤｆは、ソフトスタート期間の最初の半波期間におけるオン幅を規定するものである。

以上の構成において、第８の実施の形態にかかるパラメータに応じた位相制御方法について説明する。ここでは、ヒータのソフトスタート期間での位相制御方法について説明する。図２８は、ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。

初めに、ＣＰＵ５６は、完全消灯しているヒータに対して、ソフトスタートの開始を決定すると、外部メモリ５７のレジスタの１つのレジスタ値（レジスタ値ａとする）を０（ゼロ）とする（ステップＳ２８０１）。次に、ＣＰＵ５６は、オン幅を算出する（ステップＳ２８０２）。なお、オン幅は、（ファーストデューティＤｆ）＋（デューティステップＤｓ）×（レジスタ値ａ）により求められる。

次に、ＣＰＵ５６は、算出したオン幅がラストデューティＤｌの値より大きいか否かを判断する（ステップＳ２８０３）。ＣＰＵ５６が、算出したオン幅がラストデューティＤｌの値より大きいと判断した場合（ステップＳ２８０３：Ｙｅｓ）、ＣＰＵ５６は、オン幅をラストデューティＤｌの値に設定し（ステップＳ２８０４）、その後、半波期間に対して、ラストデューティＤｌの値に設定したオン幅で、ヒータへの通電状態を制御する（ステップＳ２８０５）。ＣＰＵ５６が、算出したオン幅がラストデューティＤｌの値より大きくないと判断した場合（ステップＳ２８０３：Ｎｏ）、ＣＰＵ５６は、そのまま半波期間に対して、算出したオン幅で、ヒータへの通電状態を制御する（ステップＳ２８０５）。

次に、ＣＰＵ５６は、レジスタ値ａと設定されたステップ回数Ｎｓとが同じか否かを判断する（ステップＳ２８０６）。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じであると判断した場合（ステップＳ２８０６：Ｙｅｓ）、ソフトスタートを終了し、フル点灯へ移行する。ＣＰＵ５６が、レジスタ値ａと設定されたステップ回数Ｎｓとが同じではないと判断した場合（ステップＳ２８０６：Ｎｏ）、レジスタ値ａに１を足す（ステップＳ２８０７）。そして、ステップＳ２８０２へ戻り、半波期間ごとに以下の処理が繰り返される。

図２９は、第８の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。なお、図２７に示すように、位相制御期間Ｔの設定値は１００ｍｓであるものとし、ラストデューティＤｌの設定値は２７％であるものとする。また、ファーストデューティＤｆの設定値は１１％であるものとし、デューティステップＤｓの設定値は２％であるものとする。

なお、ソフトスタート回数Ｎは、第７の実施の形態で説明した算出方法により、１０回と算出できる。また、ステップ回数Ｎｓは、第７の実施の形態で説明した算出方法により、９回と算出できる。

まず、ＣＰＵ５６は、ファーストデューティＤｆを、ソフトスタート期間（ｔ_０〜ｔ_１０）の最初の半波期間（ｔ_０〜ｔ_１）におけるオン幅（１１％）として、ヒータへの通電状態を制御する（ｔ_０〜ｔ_１）。

ついで、ＣＰＵ５６は、最初の半波期間におけるオン幅にデューティステップＤｓを加えた値をオン幅として算出し、算出したオン幅（１３％）に基づいて、ヒータへの通電状態を制御する（ｔ_１〜ｔ_２）。

ついで、ＣＰＵ５６は、最初の半波期間（ｔ_０〜ｔ_１）におけるオン幅（１１％）にデューティステップＤｓずつ加えた値をオン幅として算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御する（ｔ_１〜ｔ_９）。

ＣＰＵ５６は、デューティステップＤｓを加えて算出したオン幅が、ラストデューティＤｌを超える場合には、ラストデューティＤｌに基づいて、ヒータへの通電状態を制御する。算出したｔ_８〜ｔ_９間の半波期間におけるオン幅は、ラストデューティＤｌを超えるので、ＣＰＵ５６は、ラストデューティＤｌをｔ_８〜ｔ_９間以降の半波期間におけるオン幅として、ステップ回数Ｎｓの設定値（９回）に達するまで、ヒータへの通電状態を制御する（ｔ_８〜ｔ_１０）。

なお、ソフトストップ期間における位相制御方法については、説明を省略する。

以上説明したように、第８の実施の形態の定着装置５０によれば、パラメータとして、ソフトスタート期間の最初の半波期間におけるオン幅を規定するファーストデューティＤｆの設定値をレジスタに設定し、当該設定されているファーストデューティＤｆを最初の半波期間におけるオン幅として、ヒータへの通電状態を制御することとしたので、ゼロクロスの検出精度が低いゼロクロス検知部５８を用いてゼロクロスポイントがずれた場合であっても、最初の半波期間で一定のオン幅でヒータへの通電状態を制御することができるので、仕様通りのヒータ点灯を可能にすることができる。

また、第８の実施の形態の定着装置５０によれば、パラメータとして、位相制御を行う期間を規定する位相制御期間Ｔを外部メモリ５７のレジスタに設定しておき、当該設定されている期間をソフトスタート期間またはソフトストップ期間として、ヒータへの通電状態を制御することとしたので、高調波電流やフリッカ発生の抑制を効率良く実現することができる。

（第９の実施の形態）
次に、本発明にかかる第９の実施の形態の画像形成装置１００について説明する。なお、第９の実施の形態の説明においては、上述した第１〜第８の実施の形態の画像形成装置１００の説明と重複する説明を省略する場合がある。

第７〜第８の実施の形態においては、パラメータとして、デューティステップＤｓを外部メモリ５７内部のレジスタに設定しておき、デューティステップＤｓずつ加えた値をオン幅として算出した。

これに対して、第９の実施の形態では、各パラメータに基づいてデューティステップＤｓを算出し、算出したデューティステップＤｓずつ加えた値をオン幅として算出する。

第９の実施の形態の外部メモリ５７内部のレジスタに設定されている各パラメータについて、図３０を参照して説明する。図３０は、第９の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。

第９の実施の形態の外部メモリ５７には、パラメータとして、同図に示すように、電源周波数Ｆｐ、電源半波Ｔｈ、位相制御期間Ｔ、ラストデューティＤｌ、ファーストデューティＤｆ、ソフトスタート回数Ｎ、および、ステップ回数Ｎｓが設定されている。

デューティステップＤｓは、オン幅の増加量を規定するものである。なお、本実施の形態のデューティステップＤｓは、デューティステップＤｓを加えて算出されるオン幅が線形的になるようなオン幅の増加量であり、位相制御期間Ｔ、ラストデューティＤｌ、および、ファーストデューティＤｆの各設定値に基づいて算出される。

デューティステップＤｓの算出式は、各半波期間におけるオン幅が線形的になるようなオン幅の増加量を算出することができれば、何でもよい。

例えば、図３０に示すように、ラストデューティＤｌの設定値が２２％であり、ファーストデューティＤｆの設定値が４％であり、ステップ回数が上記の方法により９回と算出できる場合、以下の式より、オン幅の増加量を２％と算出できる。
Ｄｓ＝{（Ｄｌ:２２％）−（Ｄｆ:４％）}／（Ｄｓ:９回）

以上の構成において、第９の実施の形態のパラメータに応じた位相制御方法について、図３１を参照して説明する。図３１は、第９の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。なお、図３０に示すように、位相制御期間Ｔの設定値は１００ｍｓであるものとする。また、ラストデューティＤｌの設定値は２２％であるものとし、また、ファーストデューティＤｆの設定値は４％であるものとする。

また、ステップ回数Ｎｓの値は、第７の実施の形態で説明した算出方法より、９回であるものとする。また、デューティステップＤｓの算出値は、上記の算出方法により、２％であるものとする。

まず、ＣＰＵ５６は、ファーストデューティＤｆを、ソフトスタート期間（ｔ_０〜ｔ_１０）の最初の半波期間（ｔ_０〜ｔ_１）におけるオン幅（４％）として、ヒータへの通電状態を制御する（ｔ_０〜ｔ_１）。

ついで、ＣＰＵ５６は、最初の半波期間におけるオン幅にデューティステップＤｓを加えた値をオン幅として算出し、算出したオン幅（６％）に基づいて、ヒータへの通電状態を制御する（ｔ_１〜ｔ_２）。

ＣＰＵ５６は、ｔ_１〜ｔ_２間における制御方法に従って、ステップ回数Ｎｓの設定値（９回）に達するまで、各半波期間におけるオン幅を算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御する（ｔ_２〜ｔ_１０）。

なお、ソフトストップ期間における位相制御方法については、説明を省略する。

なお、第９の実施の形態において、ステップ回数Ｎｓの閾値をレジスタ設定し、当該閾値を超えない範囲で、デューティステップＤｓを算出する構成としてもよい。ステップ回数Ｎｓの閾値を設けることにより、デューティステップＤｓを加える半波期間の回数を制限でき、膨大な算出桁を不要とすることができる。

また、第９の実施の形態では、ラストデューティＤｌ、ファーストデューティＤｆ、および、ステップ回数Ｎｓに基づいて、デューティステップＤｓを算出する構成であるが、リピート回数Ｎｒを含めたパラメータに基づいて、デューティステップＤｓを算出する構成としてもよい。

以上説明したように、第９の実施の形態の定着装置５０によれば、各パラメータに基づいて、ステップ回数Ｎｓ、および線形的なオン幅の増加量であるデューティステップＤｓを算出し、算出したデューティステップＤｓをステップ回数Ｎｓ分加えていった各値をオン幅として算出し、算出したオン幅に基づいて、ヒータへの通電状態を制御することとしたので、高調波電流やフリッカの発生の抑制を効率良く実現することができる。

（第１０の実施の形態）
次に、本発明にかかる第１０の実施の形態の画像形成装置１００について説明する。なお、第１０の実施の形態の説明においては、上述した第１〜第９の実施の形態の画像形成装置１００の説明と重複する説明を省略する場合がある。

第１〜第９の実施の形態においては、ＣＰＵ５６は、ソフトスタート期間およびソフトストップ期間中、ゼロクロス検知部５８により検知された交流電力の各半波期間のゼロクロス時に、ドライバでの通電（ヒータへの通電）を開始し、算出したオン幅が終了するとドライバでの通電（ヒータへの通電）を終了するように制御している。

これに対して、第１０の実施の形態では、ＣＰＵ５６は、ソフトスタート期間およびソフトストップ期間中、ゼロクロス検知部５８により検知された交流電力の各半波期間のゼロクロス時から一定の時間経過後に、ドライバでの通電（ヒータへの通電）を開始し、算出したオン幅が終了するとドライバでの通電（ヒータへの通電）を終了するように制御する。

第１０の実施の形態の外部メモリ５７内部のレジスタに設定されている各パラメータについて、図３２を参照して説明する。図３２は、第１０の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。

第１０の実施の形態の外部メモリ５７には、同図に示すように、電源周波数Ｆｐと電源半波Ｔｈ、デューティステップＤｓ、ステップ回数Ｎｓ、および、通電開始時間Ｔｓが設定されている。

通電開始時間Ｔｓは、ドライバでの通電開始を、ゼロクロス検知部５８により検知されたゼロクロス時からどれだけ経過後に行うかを規定するものである。なお、本例では、電源半波Ｔｈが１０ｍｓ、通電開始時間Ｔｓが５ｍｓと設定されている。

図３３は、第１０の実施の形態のパラメータに基づいて行われるヒータのソフトスタート期間での位相制御の波形を示す図であり、図３４は、第１０の実施の形態のパラメータに基づいて行われるヒータのソフトストップ期間での位相制御の波形を示す図である。なお、いずれの場合もオン幅は２５％である。図をみると、ソフトスタート期間およびソフトストップ期間のいずれにおいても、電源半波Ｔｈのゼロクロス時から５ｍｓ後に通電が開始されていることがわかる。

なお、通電開始時間Ｔｓは任意に設定が可能であるので、例えば、ソフトストップ期間において、ヒータへの通電が各半波期間の終了時に終えるように、通電開始時間Ｔｓを設定すれば、フル点灯期間からソフトストップ期間への移行の際に、ヒータの消灯期間を設けることができ、ソフトストップ期間の位相制御を滑らかに開始することができるので、第２の実施の形態にかかる画像形成装置と同様の効果を得ることができる。

また、通電開始時間Ｔｓにオン幅を加えた値が電源半波Ｔｈを超える場合は、電源半波Ｔｈが終了した時点でドライバでの通電（ヒータへの通電）を終了するようにしてもよいし、次の電源半波Ｔｈまで継続して通電を行いオン幅終了後にドライバでの通電（ヒータへの通電）を終了するようにしてもよい。

以上説明したように、第１０の実施の形態の定着装置５０によれば、ソフトスタート期間およびソフトストップ期間において、ヒータへの通電を半波期間の任意のタイミングで行えるようにドライバの通電開始時をＣＰＵ５６により制御することとしたので、ソフトスタート期間およびソフトストップ期間の位相制御を柔軟に行うことができる。

第１の実施の形態の画像形成装置の構成を示す図である。 第１の実施の形態の定着装置の構成を示す図である。 第１の実施の形態の外部メモリのレジスタ設定値を示す図である。 ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。 ヒータのソフトストップ期間での位相制御方法を示すフローチャートである。 第１の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。 第１の実施の形態においてフル点灯期間からソフトストップ期間への移行状態を示す図である。 第２の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。 ヒータのソフトストップ期間での位相制御方法を示すフローチャートである。 第２の実施の形態におけるフル点灯期間からソフトストップ期間への移行状態を示す図である。 第３の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。 ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。 第３の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。 第４の実施の形態の外部メモリのレジスタ設定値を示す図である。 ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。 第４の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。 第５の実施の形態の外部メモリのレジスタ設定値を示す図である。 ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。 ヒータのソフトストップ期間での位相制御方法を示すフローチャートである。 第５の実施の形態のパラメータに基づいて行われるソフトスタート期間での位相制御の波形を示す図である。 第５の実施の形態のパラメータに基づいて行われるソフトストップ期間での位相制御の波形を示す図である。 第６の実施の形態の外部メモリのレジスタ設定値を示す図である。 第６の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。 第７の実施の形態の外部メモリのレジスタ設定値を示す図である。 ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。 第７の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。 第８の実施の形態の外部メモリのレジスタ設定値を示す図である。 ヒータのソフトスタート期間での位相制御方法を示すフローチャートである。 第８の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。 第９の実施の形態の外部メモリのレジスタ設定値を示す図である。 第９の実施の形態のパラメータに基づいて行われる位相制御の波形を示す図である。 第１０の実施の形態の外部メモリ５７のレジスタ設定値を示す図である。 第１０の実施の形態のパラメータに基づいて行われるヒータのソフトスタート期間での位相制御の波形を示す図である。 第１０の実施の形態のパラメータに基づいて行われるヒータのソフトストップ期間での位相制御の波形を示す図である。

符号の説明

１ 画像形成装置
１０ スキャナ部
２０ エンジン部
３０ 給紙トレイ
４０ 搬送路
５０ 定着装置
５１ 定着ローラ
５１ａ メインヒータ
５１ｂ サブヒータ
５２ 加圧ローラ
５３ 交流電源
５４ メインヒータドライバ
５５ サブヒータドライバ
５６ ＣＰＵ
５７ 外部メモリ
５８ ゼロクロス検知部

Claims (7)

1. 交流電力が供給されることにより加熱される加熱手段と、
   前記交流電力の少なくとも半波期間に、前記加熱手段に対してオン幅だけ交流電力を供給するように位相制御を実行する加熱制御手段と、
   前記オン幅を算出するための予め定められたパラメータであって、前記オン幅の増加量を規定するデューティステップと、前記デューティステップを加える前記半波期間の回数を規定するステップ回数と、算出した前記オン幅と同じオン幅での前記半波期間の繰り返し数を規定するリピート回数とを含む前記パラメータと、前記オン幅の閾値を規定するラストデューティとを記憶する記憶手段と、を備え、
   前記加熱制御手段は、前記半波期間ごとに、前記記憶手段が記憶する前記パラメータに基づいて前記オン幅を算出し、算出した前記オン幅が前記ラストデューティを超えていない場合は、算出した前記オン幅で前記位相制御を実行するとともに、算出した前記オン幅が前記ラストデューティを超える場合は、前記ラストデューティで前記位相制御を実行すること、
   を特徴とする定着装置。
2. 前記パラメータは、さらに、最初の前記半波期間におけるオン幅を規定するファーストデューティを含むこと、を特徴とする請求項１に記載の定着装置。
3. 前記加熱制御手段は、最初の前記半波期間は、前記位相制御を実行せず、２回目の前記半波期間以降に、前記位相制御を実行すること、を特徴とする請求項１または２に記載の定着装置。
4. 前記加熱制御手段は、前記各半波期間のゼロクロスで前記位相制御の実行を開始すること、を特徴とする請求項１から３のいずれか一項に記載の定着装置。
5. 前記加熱制御手段は、前記各半波期間のゼロクロスから一定の期間経過後に前記位相制御の実行を開始すること、を特徴とする請求項１から３のいずれか一項に記載の定着装置。
6. 請求項１から５のいずれか１項に記載の定着装置を備えたこと、を特徴とする画像形成装置。
7. 定着装置で実行される加熱制御方法であって、
   前記定着装置は、オン幅を算出するための予め定められたパラメータであって、前記オン幅の増加量を規定するデューティステップと、前記デューティステップを加える前記半波期間の回数を規定するステップ回数と、算出した前記オン幅と同じオン幅での前記半波期間の繰り返し数を規定するリピート回数とを含む前記パラメータと、前記オン幅の閾値を規定するラストデューティとを記憶する記憶手段を備え、
   加熱手段が、交流電力が供給することにより加熱される加熱ステップと、
   加熱制御手段が、前記交流電力の各半波期間に、前記加熱手段に対してオン幅だけ交流電力を供給するように位相制御を実行する加熱制御ステップと、を含み、
   前記加熱制御ステップで、前記半波期間ごとに、前記記憶手段が記憶する前記パラメータに基づいて前記オン幅を算出し、算出した前記オン幅が前記ラストデューティを超えていない場合は、算出した前記オン幅で前記位相制御を実行するとともに、算出した前記オン幅が前記ラストデューティを超える場合は、前記ラストデューティで前記位相制御を実行すること、
   を特徴とする加熱制御方法。

Images