JP5296963B2

JP5296963B2 - 多層配線半導体集積回路、半導体装置

Info

Publication number: JP5296963B2
Application number: JP2005368635A
Authority: JP
Inventors: 順一関根
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2005-12-21
Filing date: 2005-12-21
Publication date: 2013-09-25
Anticipated expiration: 2025-12-21
Also published as: US7683490B2; US20070138645A1; JP2007173484A

Description

本発明は多層配線半導体集積回路、半導体装置に関し、特に、配線層の面積を拡張せずに、隣接配線層間におけるカップリング容量を低減する多層配線半導体集積回路、半導体装置に関する。

近年の半導体装置は、高機能化・高速化等により、当該半導体装置に備えられる多層配線半導体集積回路に含まれる信号配線の数が増大している。多層配線半導体集積回路の信号線の数を増やそうとする場合、多層配線半導体集積回路の配線層を増やすことが考えられるが、製造コストの面からは追加する配線層は少ない方が良い。

従来の多層基板に１層の配線層のみを追加して積層した場合でも、追加した配線層が、直下に配設されている配線層に形成される配線と同一方向に形成される配線を有していると、追加した配線層および直下の配線層それぞれに形成されている配線同士が、図１に示される配線層２（２０）と配線層３（３０）とのように、上下方向にオーバーラップすることがある。隣接配線層の配線同士の上下方向におけるオーバラップ面積が大きくなると、配線間においてカップリング容量が増加し、それぞれの配線を流れる信号がそれぞれカップリング（電磁的な結合）の影響を及ぼし合うようになる。この結果、双方の信号にノイズが乗り、当該多層配線半導体集積回路を積載する半導体装置に誤動作が生じる。

このような、カップリング容量の増加を抑制する手段として、上下の配線を半ピッチずらして隣接する配線層上に形成する方法が提案されてきた。図２Ａにその配線の断面を含む概略構成を、図２Ｂに配線層の上面からそれぞれの配線層に形成された配線を含む透視構成を示す。この提案では、上下配線間におけるカップリング容量を低減することにより、それぞれの配線を伝搬する信号に乗るノイズの量を相対的に低減することができる。しかし、この提案の場合においても、信号の伝搬方向の配線の長さが増大するに連れて、多層配線半導体集積回路全体としてのカップリング容量が大きくなる。

そこで、更に多層配線半導体集積回路全体としてのカップリング容量を削減するために、上下配線層にそれぞれ形成される配線のピッチを広げる方法が提案された。図３Ａにその配線の断面を含む概略構成を、図３Ｂに配線層の上面からそれぞれの配線層に形成された配線を含む透視構成を示す。本提案においては、図２Ａおよび図２Ｂに示されたものよりも、更に配線間における単位長さ当たりのカップリング容量は低下するものの、信号の伝搬方向の配線の長さが増大するに連れて、多層配線半導体集積回路全体としてのカップリング容量が大きくなることを抑制することは出来ない。

上記した技術に関連して、さらに以下に示す提案がなされている。

特開平０３−１９２５７号公報に開示されている「半導体集積回路装置」では、同一半導体基板に信号振幅の異なる複数の回路ブロックを備える半導体集積回路装置であって、回路ブロック間を接続する信号配線のうち、小信号振幅の電気信号を伝送する信号配線の少なくとも一部を、大信号振幅の電気信号を伝送する信号配線の配線チャネル方向に対して斜方向に延設した半導体集積回路装置が提案されている。

また、特開２００１−１６８１９５号公報に開示されている「多層配線半導体集積回路」では、少なくとも６層の配線構造を有する多層配線半導体集積回路であって、第１、第２層目の配線は、互いに直交するように直交グリッド上に形成され、第１、第２層目の単位配線ピッチをそれぞれａ及びｂとし、ｎ，ｍをそれぞれ２以上の偶数とし、かつａｒｃｔａｎ（ｎａ／ｍｂ）に等しい角度をθとしたとき、第３層目の配線は第１又は第２層目の配線に対して＋θ方向に傾斜し、かつ第４層目の配線は第１又は第２層目の配線に対して−θ方向に傾斜するように傾斜グリッド上に形成され、第３、第４層目の単位配線ピッチをそれぞれｃ及びｄとしたとき、ｃ＝ｄ＝ｎａ×ｍｂ／｛（ｎａ）２＋（ｍｂ）２｝１／２であり、第３、第４層目の配線の全ての交差点は、第１、第２層目の配線の直交グリッドの交点と重なる位置にあり、第５、第６層目の配線は、第１、第２層目の配線の直交グリッドの部分集合をなす粗い直交グリッド上に形成され、第５、第６層目の単位配線ピッチをそれぞれｅ及びｆとしたとき、ｅ＝ｎａかつｆ＝ｍｂであり、かつ、第５、第６層目の配線の全ての交差点は、第３、第４層目の配線の傾斜グリッドの交点と重なる位置にある多層配線半導体集積回路が提案されている。

特開平０３−１９２５７号公報特開２００１−１６８１９５号公報

本発明の目的は、配線層の面積を拡張せずに、隣接配線層間におけるカップリング容量を低減する多層配線半導体集積回路、半導体装置を提供することである。

以下に、［発明を実施するための最良の形態］で使用する括弧付き符号を用いて、課題を解決するための手段を説明する。これらの符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の多層配線半導体集積回路は、信号用配線および電源供給用配線を有する多層配線基板と、多層配線基板上に積載されて必要な機能を実現するための半導体回路ブロックとを備え、多層配線基板は、第１の方向に沿って形成される複数の第１配線を備える第１配線層（３０）と、第１配線層に隣接して積層され、第１の方向と交差する方向沿って形成される部分を含む複数の第２配線を備える第２配線層（２０）とを有する。

また、本発明の多層配線半導体集積回路における複数の第２配線は、それぞれ第１の方向と任意の角度を成す第２の方向に沿って形成される。

また、本発明の多層配線半導体集積回路における複数の第２配線は、それぞれ第１の方向と任意の角度を成す第２の方向に沿って形成される第２部位と、第１の方向に沿って形成される第１部位とを有する。

また、本発明の多層配線半導体集積回路における複数の第２配線は、特に第１の方向と直角を成す第２の方向に沿って形成される第２部位と、第１の方向に沿って形成される第１部位とを有する。

また、本発明の多層配線半導体集積回路は、さらに、第２配線層（２０）に隣接して積層され、第１の方向と直角を成す方向に沿って形成される複数の第３配線を備える第３配線層（１０）を有し、複数の第３配線は、第２配線層に形成されている複数の第２配線の第１の方向と直角を成す方向の両端部に位置する端部同士をそれぞれ電気的に接続する。

また、本発明の多層配線半導体集積回路において、第１配線と第２配線と第３配線とは、それぞれアルミ、銅、あるいはタングステンなどの金属導体で形成される。

また、本発明の多層配線半導体集積回路において、特に複数の第２配線が、それぞれデータバス（Ｉ／Ｏバス）、またはアドレスバスを構成する。

また、本発明の多層配線半導体集積回路において、半導体回路ブロック（６０）と多層配線半導体集積回路の第１配線とが電気的に接続される。

また、本発明の半導体装置は、請求項１から８までのいずれか一項に記載の多層配線半導体集積回路と、多層配線半導体集積回路の信号用配線とされた第１配線、第２配線、および第３配線のうちいずれかの配線に信号を入力する信号入力装置と、多層配線半導体集積回路の電源供給用配線とされた第１配線、第２配線、および第３配線のうちいずれかの配線に電源を供給する電源装置とを備える。

本発明により、配線層の面積を拡張せずに、隣接配線層間におけるカップリング容量を低減する多層配線半導体集積回路、半導体装置を提供することができる。

特に、本発明の多層配線半導体集積回路、半導体装置においては、隣接して積層される２つの配線層上に形成される配線が、それぞれ信号の伝搬方向に対して長距離に渡り上下方向に重なって配設される事が無くなる事により、隣接配線層間におけるカップリング容量が低減される。これにより、それぞれの配線を伝搬する信号に乗るノイズを低減し、多層配線半導体集積回路、半導体装置の誤動作を予め防止することができる。

添付図面を参照して、本発明による多層配線半導体集積回路、半導体装置を実施するための最良の形態を以下に説明する。

（実施の形態１）多層配線半導体集積回路
本発明の実施の形態１に係わる多層配線半導体集積回路は、それぞれ信号用配線および電源供給用配線を有する多層配線基板と、当該多層配線基板上に積載されて必要な機能を実現するための半導体回路ブロックとを備えている。

図４に、上記多層配線基板のそれぞれの配線層に形成された配線を含む配線レイアウトの透視構成を示す。配線レイアウト３（３００）に明示されるように、本実施の形態に備わる多層配線基板は、第１の方向に沿って形成される複数の配線を備える配線層３Ｃ（３０Ｃ）と、配線層３Ｃ（３０Ｃ）に隣接して積層され、それぞれ第１の方向と平行とはならない任意の角度を成す第２の方向に沿って形成される複数の配線を含む配線層２Ｃ（２０Ｃ）と、さらに、配線層２Ｃ（２０Ｃ）に隣接して積層され、第１の方向と直角を成す方向に沿って形成される複数の配線を備える配線層１Ｃ（１０Ｃ）とを備えている。

配線層１Ｃ（１０Ｃ）上に形成される複数の配線は、それぞれビアホール５０Ｃを介して配線層２Ｃ（２０Ｃ）上に形成されている複数の配線の、第１の方向と直角を成す方向の両端部に位置する端部同士をそれぞれ電気的に接続している。

また、本実施の形態に係わる多層配線半導体集積回路においては、配線層１Ｃ（１０Ｃ）の上に必要な機能を実現するための回路ブロック６０が積載される。当該回路ブロックの入出力端子と、配線層１Ｃ（１０Ｃ）上に形成されている複数の配線とが電気的に接続されることにより、当該回路ブロックと配線層１Ｃ（１０Ｃ）を含めた多層配線基板との間において、電気信号および電源電流のインタフェースが取られる。このため、本実施の形態に係わる多層配線半導体集積回路においては、特に、配線層２Ｃ（２０Ｃ）上に形成される複数の配線それぞれが、データバス（Ｉ／Ｏバス）、またはアドレスバスとして構成されるのに適している。

また、多層配線半導体集積回路に備わる多層配線基板それぞれの配線層上の配線は、金属導体により形成されている。本実施の形態においては、特に配線層１Ｃ（１０Ｃ）上に形成される配線にはタングステンが、そして配線層２Ｃ（２０Ｃ）および配線層３Ｃ（３０Ｃ）それぞれの上に形成される配線にはアルミ、あるいは銅が金属導体として最適である。

上記してきたように、本実施の形態に係わる多層配線半導体集積回路においては、配線層３Ｃ（３０Ｃ）上に第１の方向に沿って形成される複数の配線と任意の角度（平行となる場合を除く）をなして配線層２Ｃ（２０Ｃ）上に形成されている複数の配線に加えて、配線層１Ｃ（１０Ｃ）上に形成される複数の配線も、それぞれが第１の方向と直角を成す方向に沿って形成されている。

これにより、本実施の形態においては、主として信号線および電源供給線として使用される配線層２Ｃ（２０Ｃ）、および配線層３Ｃ（３０Ｃ）上にそれぞれ形成される配線間の立体的なオーバーラップ部分の面積、つまりカップリング容量を抑制する。そして、それぞれの配線層上に形成される配線を伝搬する信号に乗るノイズを低減し、本実施の形態に係わる多層配線半導体集積回路の誤動作を予め防止することができる。

本実施の形態においては、特に配線層１Ｃ（１０Ｃ）上に形成される複数の配線が、それぞれが第１の方向と直角を成す方向に沿って形成され、図５に示す配線層１Ｄ（１０Ｄ）の様に、配線層２Ｄ（２０Ｄ）上に形成される複数の配線と第１方向に対して対称となる斜め方向に形成しないことにより、配線層１Ｃ（１０Ｃ）上に積載される回路ブロック６０と配線層１Ｃ（１０Ｃ）上に形成される配線との電気的な接続をするスペースが確保される。また、ビアホールを介して、当該配線層１Ｃ（１０Ｃ）上に形成される配線が、配線層２Ｃ（２０Ｃ）上に形成されている複数の配線の第１の方向と直角を成す方向の両端部に位置する端部同士をそれぞれ電気的に接続することにより、配線層２Ｃ（２０Ｃ）上に形成される複数の配線それぞれを第１方向と任意角度を有する方向に沿って形成した場合に於いても、配線層２Ｃ（２０Ｃ）上に形成される複数の配線それぞれが第１の方向と直角を成す方向に拡張されて形成されることを防止し、これにより配線層の面積が拡張することを合わせて防止することができる。

（実施の形態２）多層配線半導体集積回路
本発明の実施の形態２に係わる多層配線半導体集積回路の基本的な構成は、実施の形態１と同様である。

図６に、本実施の形態に備わる多層配線基板それぞれの配線層に形成された配線を含む配線レイアウトの透視構成を示す。配線レイアウト５（５００）に明示されるように、本実施の形態に備わる多層配線基板は、第１の方向に沿って形成される複数の配線を備える配線層３Ｅ（３０Ｅ）と、配線層３Ｅ（３０Ｅ）に隣接して積層され、特に第１の方向と直角を成す第２の方向に沿って形成される第２部位と、第１の方向に沿って形成される第１部位とを交互に接続した階段状の配線形態を備えた複数の配線を有する配線層２Ｅ（２０Ｅ）と、さらに、配線層２Ｅ（２０Ｅ）に隣接して積層され、第１の方向と直角を成す方向に沿って形成される複数の配線を備える配線層１Ｅ（１０Ｅ）とを備えている。

配線層１Ｅ（１０Ｅ）上に形成される複数の配線は、それぞれビアホール５０Ｅを介して配線層２Ｅ（２０Ｅ）上に形成されている複数の配線の第１の方向と直角を成す方向の両端部に位置する端部同士をそれぞれ電気的に接続している。

また、本実施の形態に係わる多層配線半導体集積回路においては、多層配線基板の配線層１Ｅ（１０Ｅ）の上に必要な機能を実現するための回路ブロック６０が積載される。当該回路ブロックの入出力端子と、配線層１Ｅ（１０Ｅ）上に形成されている複数の配線とが電気的に接続されることにより、当該回路ブロック６０と配線層１Ｅ（１０Ｅ）を含めた多層配線基板との間において、電気信号および電源電流のインタフェースが取られる。このため、本実施の形態に係わる多層配線半導体集積回路においては、特に、配線層２Ｅ（２０Ｅ）上に形成される複数の配線それぞれが、データバス（Ｉ／Ｏバス）、またはアドレスバスとして構成されるのに適している。また、多層配線基板のそれぞれの配線層の配線は、金属導体により形成されている。本実施の形態においては、特に配線層１Ｅ（１０Ｅ）上に形成される配線にはタングステンが、そして配線層２Ｅ（２０Ｅ）および配線層３Ｅ（３０Ｅ）それぞれの上に形成される配線にはアルミ、あるいは銅が金属導体として最適である。

上記してきたように、本実施の形態に係わる多層配線半導体集積回路においては、配線層２Ｅ（２０Ｅ）上に第１の方向と直角を成す第２の方向に沿って形成される第２部位と、第１の方向に沿って形成される第１部位とを交互に接続した階段状の配線形態を備えた複数の配線に加えて、配線層１Ｅ（１０Ｅ）上に形成される複数の配線も、それぞれが第１の方向と直角を成す方向に沿って形成されている。

これにより、本実施の形態においては、主として信号線および電源供給線として使用される配線層２Ｅ（２０Ｅ）、および配線層３Ｅ（３０Ｅ）上にそれぞれ形成される配線間の立体的なオーバーラップ部分の面積、つまりカップリング容量を抑制する。そして、それぞれの配線層上に形成される配線を伝搬する信号に乗るノイズを低減し、本実施の形態に係わる多層配線半導体集積回路の誤動作を予め防止することができる。

本実施の形態においては、特に配線層１Ｅ（１０Ｅ）上に形成される複数の配線が、それぞれ第１の方向と直角を成す方向に沿って形成されることにより、実施の形態１と同様に、配線層１Ｅ（１０Ｅ）上に積載される回路ブロック６０と配線層１Ｅ（１０Ｅ）上に形成される配線との電気的な接続をするスペースが十分に確保される。また、ビアホールを介して、当該配線層１Ｅ（１０Ｅ）上に形成される配線が、配線層２Ｅ（２０Ｅ）上に形成されている複数の配線の第１の方向と直角を成す方向の両端部に位置する端部同士をそれぞれ電気的に接続することにより、配線層２Ｅ（２０Ｅ）上に形成される複数の配線それぞれを、第１の方向と直角を成す第２の方向に沿って形成される第２部位と、第１の方向に沿って形成される第１部位とを交互に接続した階段状の配線形態として形成した場合に於いても、配線層２Ｅ（２０Ｅ）上に形成される複数の配線それぞれが第１の方向と直角を成す方向に拡張されて形成されることを防止し、これにより配線層の面積が拡張することが防止される。

（実施の形態３）半導体装置
本発明の実施の形態３に係わる半導体装置は、実施の形態１、あるいは実施の形態２に記載の多層配線半導体集積回路のうち、いずれか一方と、当該多層配線半導体集積回路の信号用配線とされた第１配線、第２配線、あるいは第３配線のうちいずれかの配線に信号を入力する信号入力装置と、多層配線半導体集積回路の電源供給用配線とされた第１配線、第２配線、あるいは第３配線のうちいずれかの配線に電源を供給する電源装置とを備えている。

本実施の形態に係わる半導体装置は、実施の形態１、あるいは実施の形態２に記載の多層配線半導体集積回路を備えていることにより、多層配線半導体集積回路の隣接配線層上に形成されている配線間のカップリング容量に起因して生じる、伝搬信号へのノイズを抑制し、半導体装置としての誤動作を予め防止することができる。加えて、半導体装置に装備される当該多層配線半導体集積回路の基板サイズ自体も拡大することを抑制できるため、半導体装置のサイズを維持したまま、上記半導体装置の誤動作を未然に防ぐことが出来る。

従来の多層配線半導体集積回路における、配線レイアウトの概略構成（配線断面方向）を示す図である。従来の多層配線半導体集積回路における、配線レイアウトの概略構成（配線断面方向）を示す図である。図２Ａにおいて、それぞれの配線層に形成された配線を含む配線レイアウトの透視構成を示す図である。従来の多層配線半導体集積回路における、配線レイアウトの概略構成（配線断面方向）を示す図である。図３Ａにおいて、それぞれの配線層に形成された配線を含む配線レイアウトの透視構成を示す図である。実施の形態１に係わる多層配線半導体集積回路における、それぞれの配線層に形成された配線を含む配線レイアウトの透視構成を示す図である。実施の形態１に係わる多層配線半導体集積回路の説明において、配線層１も、配線層２と同様、配線層３に対して斜めに配設した場合の概略構成を示した図である。実施の形態２に係わる多層配線半導体集積回路における、それぞれの配線層に形成された配線を含む配線レイアウトの透視構成を示す図である。

符号の説明

１０Ａ…配線層１Ａ
１０Ｂ…配線層１Ｂ
１０Ｃ…配線層１Ｃ
１０Ｄ…配線層１Ｄ
１０Ｅ…配線層１Ｅ
２０…配線層２
２０Ａ…配線層２Ａ
２０Ｂ…配線層２Ｂ
２０Ｃ…配線層２Ｃ
２０Ｄ…配線層２Ｄ
２０Ｅ…配線層２Ｅ
３０…配線層３
３０Ａ…配線層３Ａ
３０Ｂ…配線層３Ｂ
３０Ｃ…配線層３Ｃ
３０Ｄ…配線層３Ｄ
３０Ｅ…配線層３Ｅ
５０Ａ…配線層１Ａと配線層２Ａとを接続するコンタクト
５０Ｂ…配線層１Ｂと配線層２Ｂとを接続するコンタクト
５０Ｃ…配線層１Ｃと配線層２Ｃとを接続するコンタクト
５０Ｄ…配線層１Ｄと配線層２Ｄとを接続するコンタクト
５０Ｅ…配線層１Ｅと配線層２Ｅとを接続するコンタクト
６０…回路ブロック
１００…配線レイアウト１
２００…配線レイアウト２
３００…配線レイアウト３
４００…配線レイアウト４
５００…配線レイアウト５

Claims

第１レベル配線層と、第２レベル配線層と、第３レベル配線層とを備えるマルチレベル配線構造と、前記第２レベル配線層は、前記第１レベル配線層と前記第３レベル配線層との間にあり、
前記第１レベル配線層として形成され、第１方向に延びる第１配線と、
前記第２レベル配線層として形成され、前記第１配線を横切るように延伸する第２配線と、前記第２配線は、前記第１配線に関して互いに対向する第１と第２の側に置かれた第１部分と第２部分とを有し、
前記第３レベル配線層として形成され、前記第１配線を横切るように延伸する第３配線と、前記第３配線は、前記第１配線に関して前記第１と第２の側に置かれた第３部分と第４部分とを有し、
前記第２配線の前記第２部分は、前記第１配線に関して前記第２の側の前記第３配線の前記第３部分にビアを介して接続される、
半導体装置。
請求項１に記載の半導体装置において、
前記第２配線は、前記第１方向とは異なり、前記第１方向と直交しない第２方向に延伸し、
前記第３配線は、前記第１方向と直交する第３方向に延伸し、
前記第２レベル配線層として形成される第４配線を更に備え、
前記第４配線は、前記第１配線に関して前記第１の側の前記第３配線の前記第４部分にビアを介して接続される第５部分を有し、前記第５部分から前記第２方向に延伸している、
半導体装置。
請求項１に記載の半導体装置において、
前記第２配線は、前記第１方向とは異なり、前記第１方向と直交しない第２方向に延伸し、
前記第３配線は、前記第１方向とは直交せず、前記第１と第２の方向とは異なる第３方向に延伸し、
前記第３配線の前記第４部分は、前記第２方向に前記第２配線の前記第１と第２の部分とそれぞれ離れている、
半導体装置。
請求項３に記載の半導体装置において、
前記第２レベル配線層として形成される第４配線を更に備え、
前記第４配線は、前記第１配線に関して前記第１の側の前記第３配線の前記第４部分にビアを介して接続される第５部分を有し、前記第５部分から前記第２方向に延伸している、
半導体装置。
請求項１に記載の半導体装置において、
前記第２配線の前記第１と第２の部分の各々は、前記第１方向に直交する方向に延伸し、前記第１と第２の部分を互いに接続するように前記第１配線上を横切る第６部分を有する、
半導体装置。
請求項５に記載の半導体装置において、
前記第３配線は、前記第１方向に直交する方向に延伸し、
前記第２レベル配線層として形成される第４配線を更に備え、
前記第４配線は、前記第１配線に関して前記第１の側の前記第３配線の前記第４部分にビアを介して接続されている、
半導体装置。
請求項６に記載の半導体装置において、
前記第４配線は、前記第１方向に延伸した後、前記第１方向に直交する方向に曲がり、更に前記第１の方向に再び曲がる、
半導体装置。
請求項１、２、３、４、７のいずれかひとつに記載の半導体装置において、
前記第１配線層として形成され前記第１方向に延伸する複数の第５配線を更に備え、
前記第３配線は、前記複数の第５配線の各々を横切る、
半導体装置。