JP4405865B2 - 多層配線構造の製造方法及びfib装置 - Google Patents
多層配線構造の製造方法及びfib装置 Download PDFInfo
- Publication number
- JP4405865B2 JP4405865B2 JP2004187005A JP2004187005A JP4405865B2 JP 4405865 B2 JP4405865 B2 JP 4405865B2 JP 2004187005 A JP2004187005 A JP 2004187005A JP 2004187005 A JP2004187005 A JP 2004187005A JP 4405865 B2 JP4405865 B2 JP 4405865B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fib
- connection
- layer
- solid diagonal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims description 368
- 239000007787 solid Substances 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 74
- 238000012545 processing Methods 0.000 claims description 57
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 35
- 239000011229 interlayer Substances 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 29
- 239000007769 metal material Substances 0.000 claims description 24
- 230000007246 mechanism Effects 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 13
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 10
- 238000013500 data storage Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 23
- 229910052814 silicon oxide Inorganic materials 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 239000004020 conductor Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 14
- 238000010884 ion-beam technique Methods 0.000 description 14
- 238000011960 computer-aided design Methods 0.000 description 13
- 238000009413 insulation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000001182 laser chemical vapour deposition Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 150000002902 organometallic compounds Chemical class 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- FQNHWXHRAUXLFU-UHFFFAOYSA-N carbon monoxide;tungsten Chemical group [W].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-].[O+]#[C-] FQNHWXHRAUXLFU-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000005686 electrostatic field Effects 0.000 description 2
- 150000002500 ions Chemical group 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
また、従来例3では、FIB装置を利用することにより、少なくとも、2箇所に、垂直に下層配線に達する貫通孔を形成し、レーザーCVD法により、上記2箇所を接続する配線を形成する技術が提案されている。(特許文献5)すなわち、上記の同一平面内にある2箇所をつなぐ配線には、配線格子にこだわらない接続配線が使用されている。
半導体基板上に形成され、第1の配線と、第2の配線と、前記第1の配線が属する配線層と前記第2の配線が属する配線層との間の層間絶縁層と、異なる配線層に属し、平面的に異なる位置にある2点間を結ぶ立体対角線に沿って形成された配線を含む、第1の配線と第2の配線を接続する第3の配線から構成されている多層配線構造を製造する方法に含まれる第3の配線を形成する配線形成工程は、
前記2つの特定箇所を決定し、前記立体対角線を認識する立体対角線認識工程と、
前記立体対角線と、水平面からの角度を認識する角度認識工程と、
前記立体対角線が垂直となるように、前記半導体基板を傾けるアングル調整工程と、
第1のFIBの照射により、前記立体対角線に沿って前記層間絶縁層中に貫通孔を形成する工程と、
第2のFIBの照射により、前記貫通孔に金属材料を埋め込む工程とを含むことを特徴とする多層配線構造の製造方法を提供する。
半導体基板上に形成された異なる配線層に属し、平面的に異なる位置にある2つの特定箇所の間を結ぶ立体対角線に沿った配線を形成するFIB装置であって、
コントロール部と、
加工処理部を備え、
加工処理部は、ビーム照射機構と、半導体基板のアングル調整を行うアングル調整機構とを含み、
コントロール部からの指令により、
前記加工処理部の前記アングル調整機構が、前記立体対角線が垂直となるように、前記半導体基板を傾け、
前記加工処理部の前記ビーム照射機構が、第1のFIB照射により、前記半導体基板上の立体対角線に沿って、貫通孔を形成し、
第2のFIB照射により、前記貫通孔内に金属材料を埋め込むことにより、
前記立体対角線に沿った配線を形成することを特徴とするFIB装置を提供する。
図1に示すように、従来の多層配線構造は、下層配線2と、上層配線1と、接続配線3と、層間絶縁層4と、層間絶縁層5と、絶縁層6とから構成されている。そして、従来の多層配線構造においては、上層配線1と下層配線2を接続するには、以下のような構造となる。まず、上層配線1から垂直方向に伸びる接続配線3が必要である。次に、上層配線1から垂直方向に伸びる接続配線3と下層配線2層を接続するため、下層配線2は、接続配線3との接続点までの延在線を必要とする。
図6(a)〜図6(f)により、実施例2として、実施例1の多層配線構造を形成する第1の方法を説明する。
図7(a)〜図7(h)により、実施例3として、実施例1の多層配線構造を形成する第2の方法を説明する。
図8(a)〜図8(f)により、実施例4として、実施例1の多層配線構造を形成する第3の方法を説明する。
実施例5は立体対角線にそった接続配線をFIB装置により形成する方法の実施例であり、図9、図10、図11(a)から図11(d)をもちいて説明する。
上層配線と下層配線とを、立体対角線にそった、接続配線により接続するため、実施例5におけるFIB装置を利用することができるが、単に、上層配線の所定の箇所と、下層配線の所定の箇所のみを考えて、立体対角線にそった接続配線を設定するのでは、接続対象となった配線以外の配線を加工中に損傷する場合があり、他の配線の損傷を抑止するFIB装置が必要とされる。
以下、本明細書に記載した発明の特徴を付記する。
(付記1)
複数の配線層を有する多層配線構造において、
第1の配線と、
前記第1の配線が属する配線層とは異なる配線層に属する第2の配線と、
前記第1の配線と前記第2の配線を接続する第3の配線を備え、
前記第3の配線は、異なる配線層に属し、かつ、平面的に異なる位置にある2点を結ぶ立体対角線に沿った配線を含むことを特徴とする多層配線構造。
(付記2)
付記1に係る多層配線構造を製造する方法であって
前記第1の配線を形成する第1配線形成工程と、
前記第1配線形成工程の後に、前記第3の配線を形成する第3配線形成工程と、
前記第3配線形成工程の後に、前記第2の配線を形成する第2配線形成工程と
を含むことを特徴とする多層配線構造を製造する方法。
(付記3)
付記1に係る多層配線構造を製造する方法であって
前記第1の配線を形成する第1配線形成工程と、
前記第1配線形成工程の後に、前記第2の配線を形成する第2配線形成工程と、
前記第2配線形成工程の後に、前記第3の配線を形成する第3配線形成工程と
を含むことを特徴とする多層配線構造を製造する方法。
(付記4)
付記2、又は、付記3に係る多層配線構造の製造する方法に含まれる、
前記第3配線形成工程が、
前記立体対角線に沿った貫通孔を形成する工程と、
前記貫通孔に導電材料を充填する工程と
を含むことを特徴とする多層配線構造を製造する方法。
(付記5)
付記2、又は、付記3に記載した多層配線構造を製造する方法において、
前記第1配線形成工程又は前記第2配線形成工程は、
絶縁層を形成する工程と、
絶縁層に溝を形成する工程と、
金属材料層を形成し、前記絶縁層中の前記溝に金属材料を埋め込む工程と、
前記溝以外の絶縁層上の金属材料を化学的研磨法により除去する工程とを有することを特徴とする多層配線構造を製造する方法。
(付記6)
半導体基板上に形成され、第1の配線と、第2の配線と、前記第1の配線が属する配線層と前記第2の配線が属する配線層との間の層間絶縁層と、異なる配線層に属し、平面的に異なる位置にある2つの特定箇所の間を結ぶ立体対角線に沿って形成された配線を含む、第1の配線と第2の配線を接続する第3の配線から構成されている多層配線構造を製造する方法であって、第3の配線を形成する配線形成工程を含み、
前記第3の配線を形成する配線形成工程は、
前記2つの特定箇所を決定し、前記立体対角線を認識する立体対角線認識工程と、
前記立体対角線と、水平面からの角度を認識する角度認識工程と、
前記立体対角線が垂直となるように、前記半導体基板を傾けるアングル調整工程と、
第1のFIBの照射により、前記立体対角線に沿って前記層間絶縁層中に貫通孔を形成する工程と、
第2のFIBの照射により、前記貫通孔に金属材料を埋め込む工程と
を含むことを特徴とする多層配線構造の製造方法。
(付記7)
付記6に記載する多層配線構造の製造方法に含まれる、
前記配線形成工程は、さらに、
前記立体対角線認識工程を行った結果、前記立体対角線に沿ってFIBの照射を行ったとしたならば、前記第1の配線及び前記第2の配線以外の配線を損傷することになるかを判断する損傷可能性判断工程と、
前記第1の配線及び前記第2の配線以外の配線を損傷すると判断する場合には、前記特定箇所の内の一方の点を中継地点に置換えたとしたならば、前記第1の配線及び前記第2の配線以外の配線を損傷する可能性のない前記中継地点を決定する中継地点決定工程と、
前記特定箇所のうちの一方を前記中継地点に置き換えて、前記立体対角線を認識する再認識工程と
を含むことを特徴とする多層配線構造の製造方法。
(付記8)
付記6に記載する多層配線構造の製造方法に含まれる、
前記配線形成工程中の前記中継地点決定工程で、前記中継地点を決定するにあたっては、
前記特定箇所の内、置換えを行うべき前記特定箇所との特定距離を指定し、
前記特定箇所を中心とし、前記特定距離を半径とする円領域内において、前記中継地点を決定することを特徴とする多層配線構造の製造方法。
(付記9)
半導体基板上に形成された異なる配線層に属し、平面的に異なる位置にある2つの特定箇所の間を結ぶ立体対角線に沿った配線を形成するFIB装置であって、
コントロール部と、
加工処理部を備え、
加工処理部は、ビーム照射機構と、半導体基板のアングル調整を行うアングル調整機構とを含み、
コントロール部からの指令により、
前記加工処理部の前記アングル調整機構が、前記立体対角線が垂直となるように、前記半導体基板を傾け、
前記加工処理部の前記ビーム照射機構からの第1のFIB照射により、前記半導体基板上の立体対角線に沿って、貫通孔を形成し、
第2のFIB照射により、前記貫通孔内に金属材料を埋め込むことにより、
前記立体対角線にそった配線を形成することを特徴とするFIB装置。
(付記10)
付記9に記載したFIB装置であって、
前記加工処理部の前記アングル調整機構が
半導体基板を固定する板状台と、
前記板状台の背面に、密着して配設され、板状台を回転させるための軸となる回転軸と、
前記板状台及び前記回転軸を支えるアングル調整台と、
前記アングル調整台の下部に配設された、前記アングル調整台を支える台座とを備え、
前記アングル調整台が、前記台座上で移動可能であることを特徴とするFIB装置。
(付記11)
付記9に記載したFIB装置であって、
前記コントロール部が、
コントローラと、
CADデータを格納するCADデータ格納部と、
設定値を格納する設定値格納部と、
前記コントローラの指令により、前記CADデータと、前記設定値とから前記3次元配線情報を作成する3次元配線情報作成部と、
前記半導体装置上に形成される配線の3次元空間における位置及び立体的な形状に関するデータから構成されている、前記3次元配線経路情報を格納する3次元配線経路情報格納部とを備え、
前記コントロール部は、前記3次元配線情報に基づき、
前記立体対角線に沿ってFIBの照射を行ったとしたならば、前記半導体基板上の配線を損傷することになるかを判断する損傷可能性を判断し、
前記半導体基板上の配線を損傷すると判断する場合には、前記特定箇所の内の一方の点を中継地点に置換えたとしたならば、前記半導体基板上の配線を損傷する可能性のない前記中継地点を決定し、
3次元配線情報作成部は、前記特定箇所のうちの一方を中継地点に置き換えて、形成される前記立体対角線の3次元空間における位置及び立体的な形状に関するデータを再作成し、
前記コントロール部は、前記立体対角線の3次元空間における位置及び立体的な形状に関するデータに基づき、加工処理部に対して、加工対象のアングル調整を行うために、指令を出すことを特徴とするFIB装置。
(付記12)
付記11に記載したFIB装置であって、
前記中継点を決定するにあたっては、
前記特定箇所の内、置換えを行うべき前記特定箇所との特定距離を指定し、
前記特定箇所を中心とし、前記特定距離を半径とする円領域内において、前記中継地点を決定することを特徴とするFIB装置。
(付記13)
付記9、付記10、又は、付記11に記載したFIB装置であって、
前記加工処理部の前記アングル調整機構により、半導体基板のアングル調整が行われる際に、半導体基板の加工位置にあわせて、ビーム照射機構が、ビームの照射位置及び焦点を調整することを特徴とするFIB装置。
(付記14)
第1の配線と、
第2の配線と、
前記第1の配線が属する配線層と前記第2の配線が属する配線層との間の層間絶縁層と、異なる配線層に属し、平面的に異なる位置にある2つの特定箇所の間を結ぶ立体対角線に沿って形成された配線を含む、第1の配線と第2の配線を接続する第3の配線と
から構成されている多層配線構造を有する半導体装置。
(付記15)
付記14に記載した半導体装置であって、
2つの前記特定箇所の内、一方の前記特定箇所は前記第1の配線上にあり、
他方の前記特定箇所は、前記第2の配線上に存在することを特徴とした半導体装置。
(付記16)
付記14に記載した半導体装置であって、
2つの前記特定箇所の内、一方の前記特定箇所は前記第1の配線上にあり、
他方の前記特定箇所は、前記第2の配線と前記第3の配線の接続点を中心として指定された距離内であって、前記層間絶縁層上に存在することを特徴とした半導体装置。
2、12 下層配線
3、13 接続配線
4、5、14、15 層間絶縁層
6、16 絶縁層
20 下層配線
21 酸化シリコン(SiO2)絶縁層
22 第1の窒化シリコン(SiN)層
23 第1の酸化シリコン(SiO2)層
24 貫通孔
25 接続配線
26 第2の窒化シリコン(SiN)層
27 第2の酸化シリコン(SiO2)層
29 上層配線
35 下層配線
36 酸化シリコン(SiO2)絶縁層
37 第1の酸化シリコン(SiO2)層
38 第1の窒化シリコン(SiN)層
39、40 フォトレジスト39
41 接続配線
42 第2の窒化シリコン(SiN)層
43 第2の酸化シリコン(SiO2)層
44 上層配線
50 下層配線
51 第1の絶縁層
52 第2の絶縁層
53 上層配線
54 第3の絶縁層
55 貫通孔
56 接続配線
57 垂直配線
58 水平配線
60 CADデータ格納装置
61 制御プログラム格納装置
63 設定値格納装置
64 コントローラ
65 ビームコントローラ
66 レンズコントローラ
67 ビームブランクコントローラ
68 ディフレクションコントローラ
69 MCPコントローラ
70 アングルコントローラ
71 ステージコントローラ
72 ビーム照射部
73 レンズ部
74 ビームブランク部
75 ディフレクション部
76 MCP部
77 加工対象
78 アングル調整部
79 ステージ部
80 コントロール部
81 加工処理部
82 ステージ台座部
85 開始
86 加工情報・膜厚情報
87 最適加工角度の算出
88 角度付け
89 下層配線への貫通孔形成
90 貫通孔内への導電体埋め込み
91 配線形成
92 終了
95 加工対象
96 回転軸
97 上層配線
98 第2の配線層間絶縁層
99 第1の配線層間絶縁層
100 絶縁層
101 中間層配線
102 下層配線
103 接続配線
104a 、104b、104c 層間絶縁膜
105a、105b 上層配線
106a、106b 中間層配線
107a、107b、107c 下層配線
108 点線
109 中継地点
110 CADデータ格納装置
111 制御プログラム格納装置
112 設定値格納装置
113 一時格納装置
114 3次元配線経路情報のデータファイル
115 コントローラ
116 ビームコントローラ
117 レンズコントローラ
118 ビームブランクコントローラ
119 ディフレクションコントローラ
120 MCPコントローラ
121 アングルコントローラ
122 ステージコントローラ
123 ビーム照射部
124 レンズ部
125 ビームブランク部
126 ディフレクション部
127 MCP部
128 加工対象
129 アングル調整部
130 ステージ部
131 コントローラ部
132 加工処理部
133 ステージ台座部
140 開始
141 他の配線とFIBの最小間隔の入力
142 加工対象の配線情報の取得
143 3次元経路情報の取得
144 接続目標箇所の認識
145 他の配線を損傷するかの判断
146 接続目標点からの距離Rの入力
147 中継地点候補の表示
148 中継地点の入力
149 角度付け
150 下層配線への貫通孔形成
151 貫通孔内への導電体埋め込み
152 配線形成
153 終了
155 第3層の配線格子
156 第4層の配線格子
157 第2層の配線格子
158 第1層の配線格子
Claims (6)
- 半導体基板上に形成され、第1の配線と、第2の配線と、前記第1の配線が属する配線層と前記第2の配線が属する配線層との間の層間絶縁層と、異なる配線層に属し、平面的に異なる位置にある2つの特定箇所の間を結ぶ立体対角線に沿って形成された配線を含む、第1の配線と第2の配線を接続する第3の配線から構成されている多層配線構造を製造する方法は少なくとも第3の配線を形成する配線形成工程を含み、
前記第3の配線を形成する配線形成工程は、
前記2つの特定箇所を決定し、前記立体対角線を認識する立体対角線認識工程と、
前記立体対角線と、水平面からの角度を認識する角度認識工程と、
前記立体対角線が垂直となるように、前記半導体基板を傾けるアングル調整工程と、
第1のFIBの照射により、前記立体対角線に沿って前記層間絶縁層中に貫通孔を形成する工程と、
第2のFIBの照射により、前記貫通孔に金属材料を埋め込む工程と
を含むことを特徴とする多層配線構造の製造方法。 - 請求項1に記載する多層配線構造の製造方法に含まれる、
前記配線形成工程は、さらに、
前記立体対角線認識工程を行った結果、前記立体対角線に沿ってFIBの照射を行ったとしたならば、前記第1の配線及び前記第2の配線以外の配線を損傷することになるかを判断する損傷可能性判断工程と、
前記第1の配線及び前記第2の配線以外の配線を損傷すると判断する場合には、前記特定箇所の内の一方の点を中継地点に置換えたとしたならば、前記第1の配線及び前記第2の配線以外の配線を損傷する可能性のない前記中継地点を決定する中継地点決定工程と、
前記特定箇所のうちの一方を前記中継地点に置き換えて、前記立体対角線を認識する再認識工程と
を含むことを特徴とする多層配線構造の製造方法。 - 請求項2に記載する多層配線構造の製造方法に含まれる、
前記配線形成工程中の前記中継地点決定工程で、前記中継地点を決定するにあたっては、
前記特定箇所の内、置換えを行うべき前記特定箇所との特定距離を指定し、
前記特定箇所を中心とし、前記特定距離を半径とする円領域内において、前記中継地点を決定することを特徴とする多層配線構造の製造方法。 - 半導体基板上に形成された異なる配線層に属し、平面的に異なる位置にある2つの特定箇所の間を結ぶ立体対角線に沿った配線を形成するFIB装置であって、
コントロール部と、
加工処理部を備え、
加工処理部は、ビーム照射機構と、半導体基板のアングル調整を行うアングル調整機構とを含み、
コントロール部からの指令により、
前記加工処理部の前記アングル調整機構が、前記立体対角線が垂直となるように、前記半導体基板を傾け、
前記加工処理部の前記ビーム照射機構が、第1のFIB照射により、前記半導体基板上の立体対角線に沿って、貫通孔を形成し、
第2のFIB照射により、前記貫通孔内に金属材料を埋め込むことにより、
前記立体対角線にそった配線を形成することを特徴とするFIB装置。 - 請求項4に記載したFIB装置であって、
前記加工処理部の前記アングル調整機構が
半導体基板を固定する板状台と、
前記板状台の背面に、密着して配設され、板状台を回転させるための軸となる回転軸と、
前記板状台及び前記回転軸を支えるアングル調整台と、
前記アングル調整台の下部に配設された、前記アングル調整台を支える台座とを備え、
前記アングル調整台が、前記台座上で移動可能であることを特徴とするFIB装置。 - 請求項4に記載したFIB装置であって、
前記コントロール部が、
コントローラと、
CADデータを格納するCADデータ格納部と、
設定値を格納する設定値格納部と、
前記コントローラの指令により、前記CADデータと、前記設定値とから前記3次元配線情報を作成する3次元配線情報作成部と、
前記半導体装置上に形成される配線の3次元空間における位置及び立体的な形状に関するデータから構成されている、前記3次元配線経路情報を格納する3次元配線経路情報格納部とを備え、
前記コントロール部は、前記3次元配線情報に基づき、
前記立体対角線に沿ってFIBの照射を行ったとしたならば、前記半導体基板上の配線を損傷することになるかを判断する損傷可能性を判断し、
前記半導体基板上の配線を損傷すると判断する場合には、前記特定箇所の内の一方の点を中継地点に置換えたとしたならば、前記半導体基板上の配線を損傷する可能性のない前記中継地点を決定し、
3次元配線情報作成部は、前記特定箇所のうちの一方を中継地点に置き換えて、形成される前記立体対角線の3次元空間における位置及び立体的な形状に関するデータを再作成し、
前記コントロール部は、前記立体対角線の3次元空間における位置及び立体的な形状に関するデータに基づき、加工処理部に指令を出すことを特徴とするFIB装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004187005A JP4405865B2 (ja) | 2004-06-24 | 2004-06-24 | 多層配線構造の製造方法及びfib装置 |
US11/149,188 US7514355B2 (en) | 2004-06-24 | 2005-06-10 | Multilayer interconnection structure and method for forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004187005A JP4405865B2 (ja) | 2004-06-24 | 2004-06-24 | 多層配線構造の製造方法及びfib装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006013078A JP2006013078A (ja) | 2006-01-12 |
JP4405865B2 true JP4405865B2 (ja) | 2010-01-27 |
Family
ID=35506455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004187005A Expired - Fee Related JP4405865B2 (ja) | 2004-06-24 | 2004-06-24 | 多層配線構造の製造方法及びfib装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7514355B2 (ja) |
JP (1) | JP4405865B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5296963B2 (ja) * | 2005-12-21 | 2013-09-25 | エルピーダメモリ株式会社 | 多層配線半導体集積回路、半導体装置 |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
JP2008311504A (ja) * | 2007-06-15 | 2008-12-25 | Toshiba Corp | 半導体集積回路 |
US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
JP5411436B2 (ja) * | 2008-03-04 | 2014-02-12 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 集積回路及びその製造方法 |
US7939443B2 (en) * | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
WO2010008948A2 (en) | 2008-07-16 | 2010-01-21 | Tela Innovations, Inc. | Methods for cell phasing and placement in dynamic array architecture and implementation of the same |
US8677293B2 (en) * | 2008-12-22 | 2014-03-18 | Texas Instruments Incorporated | Feasibility of IC edits |
JP5460141B2 (ja) * | 2009-06-26 | 2014-04-02 | ラピスセミコンダクタ株式会社 | 半導体装置 |
US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
US9384982B2 (en) * | 2012-12-31 | 2016-07-05 | Fei Company | Depositing material into high aspect ratio structures |
JP6257261B2 (ja) | 2013-10-21 | 2018-01-10 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62229656A (ja) | 1986-03-28 | 1987-10-08 | Honda Motor Co Ltd | 蓄電池 |
JPH0763064B2 (ja) | 1986-03-31 | 1995-07-05 | 株式会社日立製作所 | Ic素子における配線接続方法 |
US5139963A (en) * | 1988-07-02 | 1992-08-18 | Hitachi, Ltd. | Method and a system for assisting mending of a semiconductor integrated circuit, and a wiring structure and a wiring method suited for mending a semiconductor integrated circuit |
JPH02226079A (ja) | 1989-02-27 | 1990-09-07 | Nec Corp | 半導体装置の故障解析方法 |
JPH05102305A (ja) | 1991-10-08 | 1993-04-23 | Nec Ic Microcomput Syst Ltd | 半導体集積回路の自動レイアウト方法 |
JP3075638B2 (ja) | 1992-09-25 | 2000-08-14 | 株式会社日立製作所 | 半導体集積回路配線補修方法 |
US7215025B1 (en) * | 1998-03-20 | 2007-05-08 | Mcsp, Llc | Wafer scale semiconductor structure |
US6262487B1 (en) * | 1998-06-23 | 2001-07-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method |
US6046097A (en) * | 1999-03-23 | 2000-04-04 | United Microelectronics Corp. | Deposition method with improved step coverage |
US6300631B1 (en) * | 1999-10-07 | 2001-10-09 | Lucent Technologies Inc. | Method of thinning an electron transparent thin film membrane on a TEM grid using a focused ion beam |
US6492261B2 (en) * | 2000-12-30 | 2002-12-10 | Intel Corporation | Focused ion beam metal deposition |
JP2004087174A (ja) * | 2002-08-23 | 2004-03-18 | Seiko Instruments Inc | イオンビーム装置およびイオンビーム加工方法 |
US7150811B2 (en) * | 2002-11-26 | 2006-12-19 | Pei Company | Ion beam for target recovery |
JP2006108286A (ja) * | 2004-10-04 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 半導体加工方法および半導体加工装置 |
US20060076511A1 (en) * | 2004-10-08 | 2006-04-13 | Applied Materials, Inc. | Shallow angle cut along a longitudinal direction of a feature in a semiconductor wafer |
-
2004
- 2004-06-24 JP JP2004187005A patent/JP4405865B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-10 US US11/149,188 patent/US7514355B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006013078A (ja) | 2006-01-12 |
US20050287800A1 (en) | 2005-12-29 |
US7514355B2 (en) | 2009-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4405865B2 (ja) | 多層配線構造の製造方法及びfib装置 | |
TWI404105B (zh) | 處理半導體裝置之方法以及使用一聚焦光束以在一基板上切割一孔洞之製程 | |
KR101967853B1 (ko) | 시사각 밀 | |
JP6219019B2 (ja) | 荷電粒子ビーム・システムにおいて大電流モードと小電流モードとを高速に切り替える方法 | |
TWI686837B (zh) | 用於具有一帶電粒子束之傾斜或偏斜研磨操作之基準設計 | |
EP2904633B1 (en) | Multidimensional structural access | |
US11062879B2 (en) | Face-on, gas-assisted etching for plan-view lamellae preparation | |
US20030001109A1 (en) | Focused ion beam equipment and focused ion beam processing method using same | |
US11626306B2 (en) | Method for analyzing a semiconductor device | |
KR100470854B1 (ko) | 반도체 장치 | |
US20050186753A1 (en) | FIB exposure of alignment marks in MIM technology | |
CN110581088B (zh) | 用于表面平坦化的方法和设备 | |
JP2020057604A (ja) | 複数のリフトアウト針を含むチップ、マイクロマニピュレータ及びマイクロマニピュレータを調製するためのシステム | |
US8487404B2 (en) | Fuse patterns and method of manufacturing the same | |
KR100724271B1 (ko) | 반도체 소자의 제조 방법 | |
JP5098138B2 (ja) | スパッタリング方法及びスパッタリング装置 | |
KR20100074991A (ko) | 반도체소자의 퓨즈 및 그 형성방법 | |
JP2007066670A (ja) | Fib加工の位置合わせ方法及びfib装置 | |
JPH0927549A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090611 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4405865 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |