JP5292388B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5292388B2 JP5292388B2 JP2010292753A JP2010292753A JP5292388B2 JP 5292388 B2 JP5292388 B2 JP 5292388B2 JP 2010292753 A JP2010292753 A JP 2010292753A JP 2010292753 A JP2010292753 A JP 2010292753A JP 5292388 B2 JP5292388 B2 JP 5292388B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- mounting portion
- chip mounting
- effect transistor
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Dc-Dc Converters (AREA)
Description
(1)本発明は、ハイサイドスイッチとして用いられる第1のパワートランジスタを有する半導体装置であって、第1のパワートランジスタのソース端子は、第1の外部接続端子と第2の外部接続端子とにそれぞれ接続され、第1の外部接続端子、および第2の外部接続端子は、それぞれ異なる経路で分離して形成されているものである。
(2)本発明は、ハイサイドスイッチとして用いられる第1のパワートランジスタと、ローサイドスイッチとして用いられる第2のパワートランジスタと、第1、および第2のパワートランジスタを駆動するドライバとを備えた半導体装置であり、第1のパワートランジスタのソース端子は、第2のパワートランジスタのドレインと接続される第1の外部接続端子とドライバに備えられたソース側接続端子とにそれぞれ異なる経路で接続されたものである。
(3)また、本発明は、ハイサイドスイッチとして用いられる第1のパワートランジスタと、ローサイドスイッチとして用いられる第2のパワートランジスタと、第1、および第2のパワートランジスタを駆動するドライバ、およびドライバを駆動制御する制御信号を発生する制御部とよりなるドライバコントローラとを備えた半導体装置であり、第1のパワートランジスタのソース端子は、第2のパワートランジスタのドレインと接続される第1の外部接続端子とドライバコントローラに備えられたソース側接続端子とにそれぞれ異なる経路で接続されたものである。
(4)さらに、本発明は、ハイサイドスイッチとして用いられる第1のパワートランジスタと、第1のパワートランジスタを駆動するドライバと、平滑用のコイルと、第1のパワートランジスタ、ドライバ、およびコイルを実装するプリント配線基板とを備えた電源システムであり、第1のパワートランジスタのソース端子は、異なる経路で分離してそれぞれ形成された第1の外部接続端子と第2の外部接続端子とに接続されており、プリント配線基板は、第1のパワートランジスタの第1の外部接続端子がドライバに接続される第1の配線と、第1のパワートランジスタの第2の外部接続端子とコイルの接続部とが接続される第2の配線とを有し、第1の配線と第2の配線とは、異なる経路でそれぞれ形成されているものである。
(5)また、本発明は、ハイサイドスイッチとして用いられる第1のパワートランジスタとローサイドスイッチとして用いられる第2のパワートランジスタとよりなるパワーモジュールと、パワーモジュールを駆動するドライバと、平滑用のコイルと、パワーモジュール、ドライバ、およびコイルを実装するプリント配線基板とを備えた電源システムであり、第1のパワートランジスタのソース端子は、異なる経路で分離してそれぞれ形成された第1の外部接続端子と第2の外部接続端子とに接続されており、プリント配線基板は、第1のパワートランジスタの第1の外部接続端子がドライバに接続される第1の配線と、第1のパワートランジスタの第2の外部接続端子とコイルの接続部とが接続される第2の配線とを有し、第1の配線と第2の配線とは異なる経路でそれぞれ形成されているものである。
(6)さらに、本発明は、電源システムに使われる半導体装置であって、該半導体装置は、制御電極と、外部端子に結合される第1のソース電極と、第2のソース電極とを有し、電源システムのハイサイドスイッチとして使われるパワートランジスタと、制御電極と第2のソース電極とに結合され、制御電極と第2のソース電極との間に、該パワートランジスタを制御する制御電圧を出力するドライバとを具備するものである。
図1は、本発明の実施の形態1によるパワーMOS−FETの構成の一例を示す説明図、図2は、図1のパワーMOS−FETの断面図、図3は、図1のパワーMOS−FETにおけるチップレイアウトの一例を示す説明図、図4は、図1のパワーMOS−FETを用いてDC/DCコンバータを構成したプリント配線基板の実装例を示す説明図、図5は、図4のプリント配線基板に実装されたDC/DCコンバータの等価回路図、図6は、図1のパワーMOS−FETの他の構成例を示す説明図、図7は、図6のパワーMOS−FETの断面図、図8は、図7のパワーMOS−FETの他の構成例を示す説明図、図9は、図8のパワーMOS−FETの断面図、図23は、図5のDC/DCコンバータ回路における損失の寄生インダクタンス依存性を示す説明図である。
図10は、本発明の実施の形態2によるパワーICの構成の一例を示す説明図、図11は、図10のパワーICの断面図、図12は、図10のパワーICを用いてDC/DCコンバータを構成したプリント配線基板の実装例を示す説明図である。
図13は、本発明の実施の形態3によるパワーICの構成の一例を示す説明図、図14は、図13のパワーICの断面図、図15は、図13のパワーICを用いて絶縁型DC/DCコンバータの構成例を示す回路図、図16は、図13のパワーICの他の構成例を示す説明図、図17は、図16のパワーICの断面図である。
図18は、本発明の実施の形態4によるパワーICの構成の一例を示す回路図、図19は、図18のパワーICの構成を示す説明図、図20は、図18のパワーICの他の構成例を示す説明図である。
2 リードフレーム
2a ダイパッド
3 半導体チップ
4 パッケージ
5 パワーMOS−FET(第2のパワートランジスタ)
6 コントロールIC
7 コイル
8〜10 金属板
11 はんだボール
12 金属板
13 パワーIC(パワーモジュール)
14,15 リードフレーム
14a,15a ダイパッド
16,17 半導体チップ
18 パッケージ
19 パワーIC(パワーモジュール)
19a〜19d パワーIC(パワーモジュール)
20,21 リードフレーム
20a,21a ダイパッド
22,23 半導体チップ
24 パッケージ
25,25a コントロールIC
26〜28 コンデンサ
28a コイル
29 電源トランス
30 金属板
31 はんだボール
32 パワーIC(パワーモジュール)
33 パワーMOS−FET
34 パワーMOS−FET
35 ドライバIC
35a ドライバ
35b ドライバ
36〜38 リードフレーム
36a,37a,38a ダイパッド
39〜41 半導体チップ
39a,40a,40b,41a,41b 電極部
50 DC/DCコンバータ
51 ハイサイドスイッチ
52 ローサイドスイッチ
ST ソース端子
GT ゲート端子
DT ドレイン端子
HK 半導体基板
Z 絶縁膜
LS1 アウタリード(第1の外部接続端子)
LS2 アウタリード(第2の外部接続端子)
LS3 アウタリード(第1の外部接続端子)
LS4 アウタリード(第2の外部接続端子)
LS5,LS6 アウタリード
LD1〜LD3 アウタリード
LG アウタリード
G アウタリード
V アウタリード
D アウタリード
SIN アウタリード
W ボンディングワイヤ
H1 パターン配線
H2 パターン配線
H3 パターン配線(第2の配線)
H4 パターン配線(第1の配線)
H5 パターン配線
H6 パターン配線
H7 パターン配線
H8 パターン配線
H9 パターン配線(第2の配線)
H10 パターン配線(第1の配線)
H11 パターン配線
H12 パターン配線
GND1 接地端子
VDD 電源電圧端子
IN 制御信号入力端子
OUT 出力端子
GND ソース側接地端子
BOOT ブート端子
GH,GL 電圧確認用端子
Vint 入力電圧端子
LX 電圧出力端子
Claims (9)
- 第1チップ搭載部、第2チップ搭載部および第3チップ搭載部と、
前記第1、前記第2および前記第3チップ搭載部の周囲に配置された複数の外部端子と、
前記第1チップ搭載部上に配置され、第1電界効果トランジスタを有する第1半導体チップと、
前記第2チップ搭載部上に配置され、第2電界効果トランジスタを有する第2半導体チップと、
前記第3チップ搭載部上に配置され、前記第1および前記第2電界効果トランジスタの動作を制御する制御回路を含む第3半導体チップと、
前記第1、前記第2および前記第3半導体チップと、前記第1、前記第2および前記第3チップ搭載部と、前記複数の外部端子の一部を封止する封止樹脂とを有し、
前記複数の外部端子は、
入力用電源電位が供給されるべき複数の第1電源端子と、
前記入力用電源電位よりも低い電位が供給されるべき複数の第2電源端子と、
前記第3半導体チップの制御回路を制御する制御信号が入力されるべき複数の信号端子と、
出力用電源電位を外部に出力するための複数の出力端子とを有し、
前記第1電界効果トランジスタのソース電極およびゲート電極は、前記第1半導体チップの主面に形成され、前記第1電界効果トランジスタのドレイン電極は、前記第1半導体チップの前記主面に対向する裏面に形成され、
前記第1電界効果トランジスタのドレイン電極は、前記第1チップ搭載部に電気的に接続され、
前記第1チップ搭載部は、前記複数の第1電源端子に電気的に接続され、
前記第2電界効果トランジスタのソース電極およびゲート電極は、前記第2半導体チップの主面に形成され、前記第2電界効果トランジスタのドレイン電極は、前記第2半導体チップの前記主面に対向する裏面に形成され、
前記第2電界効果トランジスタのドレイン電極は、前記第2チップ搭載部に電気的に接続され、前記第2チップ搭載部は、前記複数の出力端子に電気的に接続され、
前記第1電界効果トランジスタのソース電極は、前記第2チップ搭載部に第1金属配線によって電気的に接続され、
前記第2電界効果トランジスタのソース電極は、前記複数の第2電源端子に第2金属配線によって電気的に接続され、
前記第3半導体チップの制御回路は、前記複数の信号端子に入力された制御信号によって、前記第1および前記第2電界効果トランジスタのそれぞれのゲート電極を制御し、
前記制御回路は、前記第1電界効果トランジスタの前記ゲート電極を駆動する第1ドライバと、前記第2電界効果トランジスタの前記ゲート電極を駆動する第2ドライバと、を含み、
前記第1電界効果トランジスタの前記ソース電極と前記第1ドライバのソース側接地端子の電極とが、第3金属配線によって接続されることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1チップ搭載部、前記第2チップ搭載部および前記第3チップ搭載部は、前記封止樹脂から露出することを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1および前記第2金属配線は、複数のワイヤからなることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記第1、前記第2および前記第3金属配線は、ワイヤまたは金属板であることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記半導体装置は、第1辺と、前記第1辺に対向する第2辺と、前記第1辺および前記第2辺の間に設けられた第3辺と、前記第3辺に対向する第4辺を有し、
前記複数の第1電源端子は、前記第2辺と前記第4辺とに配置され、
前記複数の第2電源端子は、前記第1辺と前記第4辺とに配置され、
前記複数の出力端子は、前記第3辺に配置され、
前記複数の信号端子は、前記第2辺と前記第3辺とに配置されることを特徴とする半導体装置。 - 複数の外部端子の一部を封止する封止樹脂を有する半導体装置であって、
第1チップ搭載部、第2チップ搭載部および第3チップ搭載部と、
前記第1、前記第2および前記第3チップ搭載部の周囲に配置された複数の外部端子と、
前記第1チップ搭載部上に配置され、第1電界効果トランジスタを有する第1半導体チップと、
前記第2チップ搭載部上に配置され、第2電界効果トランジスタを有する第2半導体チップと、
前記第3チップ搭載部上に配置され、前記第1および前記第2電界効果トランジスタの動作を制御する制御回路を含む第3半導体チップと、
前記第1、前記第2および前記第3半導体チップと、前記第1、前記第2および前記第3チップ搭載部と、前記複数の外部端子の一部を封止する封止樹脂とを有し、
前記複数の外部端子は、
入力用電源電位が供給されるべき複数の第1電源端子と、
前記入力用電源電位よりも低い電位が供給されるべき複数の第2電源端子と、
前記第3半導体チップの制御回路を制御する制御信号が入力されるべき複数の信号端子と、
出力用電源電位を外部に出力するための複数の出力端子とを有し、
前記第1電界効果トランジスタのソース電極およびゲート電極は、前記第1半導体チップの主面に形成され、前記第1電界効果トランジスタのドレイン電極は、前記第1半導体チップの前記主面に対向する裏面に形成され、
前記第1電界効果トランジスタのドレイン電極は、前記第1チップ搭載部に電気的に接続され、
前記第1チップ搭載部は、前記複数の第1電源端子に電気的に接続され、
前記第2電界効果トランジスタのソース電極およびゲート電極は、前記第2半導体チップの主面に形成され、前記第2電界効果トランジスタのドレイン電極は、前記第2半導体チップの前記主面に対向する裏面に形成され、
前記第2電界効果トランジスタのドレイン電極は、前記第2チップ搭載部に電気的に接続され、前記第2チップ搭載部は、前記複数の出力端子に電気的に接続され、
前記第1電界効果トランジスタのソース電極は、前記第2チップ搭載部に第1金属配線によって電気的に接続され、
前記第2電界効果トランジスタのソース電極は、前記複数の第2電源端子に第2金属配線によって電気的に接続され、
前記第3半導体チップの制御回路は、前記複数の信号端子に入力された制御信号によって、前記第1および前記第2電界効果トランジスタのそれぞれのゲート電極を制御し、
前記制御回路は、前記第1電界効果トランジスタの前記ゲート電極を駆動する第1ドライバと、前記第2電界効果トランジスタの前記ゲート電極を駆動する第2ドライバと、を含み、
前記第1電界効果トランジスタの前記ソース電極と前記第1ドライバのソース側接地端子の電極とが、第3金属配線によって接続され、
前記半導体装置は、第1辺と、前記第1辺に対向する第2辺と、前記第1辺および前記第2辺の間に設けられた第3辺と、前記第3辺に対向する第4辺を有し、
前記複数の第1電源端子は、前記第2辺と前記第4辺とに配置され、
前記複数の第2電源端子は、前記第1辺と前記第4辺とに配置され、
前記複数の出力端子は、前記第3辺に配置され、
前記複数の信号端子は、前記第2辺と前記第3辺とに配置されることを特徴とする半導体装置。 - 請求項6記載の半導体装置において、
前記第1チップ搭載部、前記第2チップ搭載部および前記第3チップ搭載部は、前記封止樹脂から露出することを特徴とする半導体装置。 - 請求項6記載の半導体装置において、
前記第1および前記第2金属配線は、複数のワイヤからなることを特徴とする半導体装置。 - 請求項6記載の半導体装置において、
前記第1、前記第2および前記第3金属配線は、ワイヤまたは金属板であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010292753A JP5292388B2 (ja) | 2010-12-28 | 2010-12-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010292753A JP5292388B2 (ja) | 2010-12-28 | 2010-12-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007287203A Division JP4769784B2 (ja) | 2007-11-05 | 2007-11-05 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013088367A Division JP2013141035A (ja) | 2013-04-19 | 2013-04-19 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011077550A JP2011077550A (ja) | 2011-04-14 |
JP2011077550A5 JP2011077550A5 (ja) | 2012-01-19 |
JP5292388B2 true JP5292388B2 (ja) | 2013-09-18 |
Family
ID=44021126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010292753A Expired - Fee Related JP5292388B2 (ja) | 2010-12-28 | 2010-12-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5292388B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013141035A (ja) * | 2013-04-19 | 2013-07-18 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020195439A1 (ja) * | 2019-03-22 | 2020-10-01 | 株式会社村田製作所 | 回路モジュール |
CN117832177B (zh) * | 2024-03-04 | 2024-05-28 | 深圳市沃芯半导体技术有限公司 | 开关电源模块封装***及封装方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291823A (ja) * | 2000-04-05 | 2001-10-19 | Toshiba Digital Media Engineering Corp | 半導体装置 |
JP2001339041A (ja) * | 2000-05-29 | 2001-12-07 | Toshiba Digital Media Engineering Corp | 半導体装置及び半導体装置の製造方法 |
JP3450803B2 (ja) * | 2000-06-22 | 2003-09-29 | 株式会社東芝 | 樹脂封止型半導体装置 |
JP2002083927A (ja) * | 2000-09-07 | 2002-03-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002299544A (ja) * | 2001-03-30 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2010
- 2010-12-28 JP JP2010292753A patent/JP5292388B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013141035A (ja) * | 2013-04-19 | 2013-07-18 | Renesas Electronics Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2011077550A (ja) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4115882B2 (ja) | 半導体装置 | |
JP4769784B2 (ja) | 半導体装置 | |
USRE41869E1 (en) | Semiconductor device | |
US8044520B2 (en) | Semiconductor device | |
JP4739059B2 (ja) | Dc/dcコンバータ用半導体装置 | |
JP5291864B2 (ja) | Dc/dcコンバータ用半導体装置の製造方法およびdc/dcコンバータ用半導体装置 | |
JP5787784B2 (ja) | 半導体装置 | |
JP4250191B2 (ja) | Dc/dcコンバータ用半導体装置 | |
JP2013141035A (ja) | 半導体装置 | |
JP5292388B2 (ja) | 半導体装置 | |
JP5214675B2 (ja) | 半導体装置 | |
US9041175B2 (en) | Monolithic power converter package | |
JP4705945B2 (ja) | 半導体装置 | |
US11145629B2 (en) | Semiconductor device and power conversion device | |
JP2008130719A (ja) | 半導体装置及びdc−dcコンバータ | |
JP2011181970A (ja) | 半導体装置 | |
JP4800290B2 (ja) | 半導体装置 | |
JP4250193B2 (ja) | Dc/dcコンバータ用半導体装置 | |
JP5412559B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5292388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |