JP5290419B2 - アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 - Google Patents

アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 Download PDF

Info

Publication number
JP5290419B2
JP5290419B2 JP2011523538A JP2011523538A JP5290419B2 JP 5290419 B2 JP5290419 B2 JP 5290419B2 JP 2011523538 A JP2011523538 A JP 2011523538A JP 2011523538 A JP2011523538 A JP 2011523538A JP 5290419 B2 JP5290419 B2 JP 5290419B2
Authority
JP
Japan
Prior art keywords
pixel
signal lines
liquid crystal
scanning signal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011523538A
Other languages
English (en)
Other versions
JPWO2011010417A1 (ja
Inventor
俊英 津幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011523538A priority Critical patent/JP5290419B2/ja
Publication of JPWO2011010417A1 publication Critical patent/JPWO2011010417A1/ja
Application granted granted Critical
Publication of JP5290419B2 publication Critical patent/JP5290419B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、容量結合型の画素分割方式のアクティブマトリクス基板およびこれを備えた液晶パネル等に関する。
特許文献１（図５２参照）には、１つの画素列に２本のデータ線（左側データ線および右側データ線）を設け、同一画素列に含まれる奇数番目の画素の画素電極を左側データ線に接続する一方、偶数番目の画素の画素電極を右側データ線に接続し、連続する２本の走査信号線（奇数番目の画素に接続する走査信号線および偶数番目の画素に接続する走査信号線）を同時選択することで、画面の書き換え速度を高める液晶表示装置が開示されている。また、例えば特許文献２には、容量結合型の画素分割方式の液晶表示装置が開示されている。
日本国公開特許公報「特開平１０−２５３９８７号公報（公開日：１９９８年９月２５日）」 日本国公開特許公報「特開２００６−３９２９０号公報（公開日：２００６年２月９日）」
本願発明者は、１つの画素列に対応して２本のデータ信号線が設けられる液晶パネルを容量結合型の画素分割方式とした場合に、画素内で電気的にフローティングとなる画素電極にＤＣ電圧がかかり易く、これが画素の焼き付き等の原因となっていることを見出した。本発明は、この場合の表示品位を改善することを目的とする。
本発明のアクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、１つの画素領域列に対応して２本のデータ信号線が設けられるとともに、１つの画素領域行に対応して２本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記２本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる２つの画素電極の一方に電気的に接続されるとともに、上記２本の走査信号線の他方に接続されたトランジスタが上記２つの画素電極の他方に電気的に接続され、かつ上記各トランジスタが、上記２本のデータ信号線のいずれかである同一のデータ信号線に電気的に接続されていることを特徴とする。
また、本発明のアクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、１つの画素領域列に対応して２本のデータ信号線が設けられるとともに、１つの画素領域行に対応して２本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記２本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる２つの画素電極の一方と上記２本のデータ信号線の一方とに電気的に接続されるとともに、上記２本の走査信号線の他方に接続されたトランジスタが上記２つの画素電極の他方と保持容量配線とに電気的に接続されていることを特徴とする。
また、本アクティブマトリクス基板では、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、１つの画素領域列に対応して２本のデータ信号線が設けられるとともに、１つの画素領域行に対応して２本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記２本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる２つの画素電極の一方と上記２本のデータ信号線の一方とに電気的に接続されるとともに、上記２本の走査信号線の他方に接続されたトランジスタが上記２つの画素電極それぞれに電気的に接続されていることを特徴とする。
本アクティブマトリクス基板では、まず、１つの画素領域列に対応して２本のデータ信号線が設けられているため、本アクティブマトリクス基板を備えた液晶表示装置では、２本の走査信号線を同時選択して２つの画素行を同時に書き込むことができる。そして、各画素領域の容量結合された２つの画素電極それぞれが電気的にフローティングとならない。これにより、本アクティブマトリクス基板を備えた液晶表示装置では画素の焼き付き等が低減され、高い表示品位が実現される。
実施の形態１にかかる液晶パネルの構成を示す回路図である。 図１の液晶パネルの駆動方法を示すタイミングチャートである。 図２のＦ１（ｎ番目の水平走査期間）の駆動方法を説明する模式図である。 図２のＦ１（ｎ＋１番目の水平走査期間）の駆動方法を説明する模式図である。 図２のＦ２（ｎ番目の水平走査期間）の駆動方法を説明する模式図である。 図２のＦ２（ｎ＋１番目の水平走査期間）の駆動方法を説明する模式図である。 図２のＦ３（ｎ番目の水平走査期間）の駆動方法を説明する模式図である。 図２のＦ３（ｎ＋１番目の水平走査期間）の駆動方法を説明する模式図である。 図２のＦ４（ｎ番目の水平走査期間）の駆動方法を説明する模式図である。 図２のＦ４（ｎ＋１番目の水平走査期間）の駆動方法を説明する模式図である。 図１に示す液晶パネルの他の駆動方法を示すタイミングチャートである。 図１に示す液晶パネルのさらに他の駆動方法を示すタイミングチャートである。 図１に示す液晶パネルの構成を示す平面図である。 図１３におけるＡ−Ｂ断面図（層間絶縁膜が薄い場合）である。 図１３におけるＡ−Ｂ断面図（層間絶縁膜が厚い場合）である。 図１に示す液晶パネルの他の構成を示す平面図である。 図１６に示す液晶パネルの変形例を示す平面図である。 図１７におけるＡ−Ｂ断面図（層間絶縁膜が厚い場合）である。 実施の形態１にかかる液晶パネルの他の構成を示す回路図である。 図１９の液晶パネルの駆動方法を示すタイミングチャートである。 図１９に示す液晶パネルの構成を示す平面図である。 図１９に示す液晶パネルの他の構成を示す平面図である。 実施の形態２の駆動方法（図１の液晶パネルの場合）を示すタイミングチャートである。 図２３のＦ１（ｎ番目の水平走査期間）の駆動方法を説明する模式図である。 図２３のＦ１（ｎ＋１番目の水平走査期間）の駆動方法を説明する模式図である。 図２３のＦ２（ｎ番目の水平走査期間）の駆動方法を説明する模式図である。 図２３のＦ２（ｎ＋１番目の水平走査期間）の駆動方法を説明する模式図である。 実施の形態２の駆動方法（図１９の液晶パネルの場合）を示すタイミングチャートである。 実施の形態３にかかる液晶パネルの構成を示す回路図である。 図２９の液晶パネルの駆動方法を示すタイミングチャートである。 図２９に示す液晶パネルの、Ｆ１（ｎ番目の水平走査期間）の駆動方法を説明する模式図である。 図２９に示す液晶パネルの、Ｆ１（ｎ＋１番目の水平走査期間）の駆動方法を説明する模式図である。 図２９に示す液晶パネルの、Ｆ２（ｎ番目の水平走査期間）の駆動方法を説明する模式図である。 図２９に示す液晶パネルの、Ｆ２（ｎ＋１番目の水平走査期間）の駆動方法を説明する模式図である。 図２９に示す液晶パネルの構成を示す平面図である。 実施の形態３にかかる液晶パネルの他の構成を示す回路図である。 実施の形態４にかかる液晶パネルの構成を示す回路図である。 図３７に示す液晶パネルの、Ｆ１（ｎ番目の水平走査期間）の駆動方法を説明する模式図である。 図３７に示す液晶パネルの、Ｆ１（ｎ＋１番目の水平走査期間）の駆動方法を説明する模式図である。 図３７に示す液晶パネルの、Ｆ２（ｎ番目の水平走査期間）の駆動方法を説明する模式図である。 図３７に示す液晶パネルの、Ｆ２（ｎ＋１番目の水平走査期間）の駆動方法を説明する模式図である。 図３７に示す液晶パネルの構成を示す平面図である。 実施の形態４にかかる液晶パネルの他の構成を示す回路図である。 実施の形態２〜４の他の駆動方法を示すタイミングチャートである。 実施の形態２〜４のさらに他の駆動方法を示すタイミングチャートである。 （ａ）は本液晶表示ユニットの構成を示す模式図であり、（ｂ）は本液晶表示装置の構成を示す模式図である。 ソースドライバの構成を示す回路図である。 本液晶表示装置の全体構成を説明するブロック図である。 本液晶表示装置の機能を説明するブロック図である。 本テレビジョン受像機の機能を説明するブロック図である。 本テレビジョン受像機の構成を示す分解斜視図である。 従来の液晶パネルの構成を示す模式図である。
本発明にかかる実施の形態の例を、図１〜４９を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下ではデータ信号線の延伸方向を列方向、走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置（あるいはこれに用いられる液晶パネルやアクティブマトリクス基板）の利用（視聴）状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。また、アクティブマトリクス基板の１つの画素領域は、液晶パネルの１つの画素に対応している。
〔実施の形態１〕
図１は本液晶パネルの一部を示す等価回路図である。図１に示すように、容量を介して接続された２つの画素電極を含む画素が行および列方向に並べられ、１つの画素列に対応して２本のデータ信号線が設けられるとともに、１つの画素行に対応して２本の走査信号線が設けられ、上記画素列および画素行に属する画素について、上記２本の走査信号線の一方に接続されたトランジスタが該画素に含まれる２つの画素電極の一方に電気的に接続されるとともに、上記２本の走査信号線の他方に接続されたトランジスタが上記２つの画素電極の他方に電気的に接続され、かつ上記各トランジスタが、上記２本のデータ信号線のいずれかである同一のデータ信号線に電気的に接続されている。なお、１つの画素行に対応する２本の走査信号線は、該画素行の両側に配されているか、あるいは画素行の両端部に重なるように配されている。また、列方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なっている。さらに、１つの画素に２つの画素電極が列方向に並べられ、同一画素行に含まれる、互いに斜め向かいとなる２つの画素電極の一方に電気的に接続されるトランジスタと、他方に電気的に接続されるトランジスタとが同一の走査信号線に接続されている。
例えば、画素１０１・１０５が行方向に並べられるともに、画素１０１〜１０４が列方向に並べられ、１つの画素列をなす画素１０１〜１０４に対応して２本のデータ信号線１５ｘ・１５ｙが設けられるとともに、１つの画素行をなす画素１０１・１０５に対応して、２本の走査信号線１６ａ・１６ｂがこの画素行の両側に設けられる。
ここで、画素１０１には、容量Ｃａｂを介して接続された２つの画素電極１７ａ・１７ｂが列方向に並べられ、走査信号線１６ａに接続されたトランジスタ１２ａのドレイン電極が画素電極１７ａに電気的に接続されるとともに、走査信号線１６ｂに接続されたトランジスタ１２ｂのドレイン電極が画素電極１７ｂに電気的に接続され、かつトランジスタ１２ａ・１２ｂそれぞれのソース電極が、同一のデータ信号線１５ｘに電気的に接続されている。なお、画素電極１７ａと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌａが形成されるとともに、画素電極１７ｂと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｂが形成される。
また、画素１０１と列方向に隣り合う画素１０２には、容量Ｃｃｄを介して接続された２つの画素電極１７ｃ・１７ｄが列方向に並べられ、走査信号線１６ｃに接続されたトランジスタ１２ｃのドレイン電極が画素電極１７ｃに電気的に接続されるとともに、走査信号線１６ｄに接続されたトランジスタ１２ｄのドレイン電極が画素電極１７ｄに電気的に接続され、かつトランジスタ１２ｃ・１２ｄそれぞれのソース電極が、同一のデータ信号線１５ｙに電気的に接続されている。なお、画素電極１７ｃと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｃが形成されるとともに、画素電極１７ｄと共通電極（対向電極）ｃｏｍとの間に液晶容量Ｃｌｄが形成される。
また、画素１０３には、容量Ｃｅｆを介して接続された２つの画素電極１７ｅ・１７ｆが列方向に並べられ、走査信号線１６ｅに接続されたトランジスタ１２ｅのドレイン電極が画素電極１７ｅに電気的に接続されるとともに、走査信号線１６ｆに接続されたトランジスタ１２ｆのドレイン電極が画素電極１７ｆに電気的に接続され、かつトランジスタ１２ｅ・１２ｆそれぞれのソース電極が、同一のデータ信号線１５ｘに電気的に接続されている。
また、画素１０４には、容量Ｃｇｈを介して接続された２つの画素電極１７ｇ・１７ｈが列方向に並べられ、走査信号線１６ｇに接続されたトランジスタ１２ｇのドレイン電極が画素電極１７ｇに電気的に接続されるとともに、走査信号線１６ｈに接続されたトランジスタ１２ｈのドレイン電極が画素電極１７ｈに電気的に接続され、かつトランジスタ１２ｇ・１２ｈそれぞれのソース電極が、同一のデータ信号線１５ｙに電気的に接続されている。
また、画素１０１と行方向に隣り合う画素１０５には、容量ＣＡＢを介して接続された２つの画素電極１７Ａ・１７Ｂが列方向に並べられ、走査信号線１６ａに接続されるトランジスタ１２Ａのドレイン電極が、画素電極１７ａの斜め向かいとなる画素電極１７Ｂに接続され、走査信号線１６ｂに接続されるトランジスタ１２Ｂのドレイン電極が、画素電極１７ｂの斜め向かいとなる画素電極１７Ａに接続され、トランジスタ１２Ａ・１２Ｂそれぞれのソース電極が、同一のデータ信号線１５Ｘに電気的に接続されている。なお、画素電極１７Ａと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＡが形成されるとともに、画素電極１７Ｂと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＢが形成される。
また、画素１０２と行方向に隣り合う画素１０６には、容量ＣＣＤを介して接続された２つの画素電極１７Ｃ・１７Ｄが列方向に並べられ、走査信号線１６ｃに接続されるトランジスタ１２Ｃのドレイン電極が、画素電極１７ｃの斜め向かいとなる画素電極１７Ｄに接続され、走査信号線１６ｄに接続されるトランジスタ１２Ｄのドレイン電極が、画素電極１７ｄの斜め向かいとなる画素電極１７Ｃに接続され、トランジスタ１２Ｃ・１２Ｄそれぞれのソース電極が、同一のデータ信号線１５Ｙに電気的に接続されている。なお、画素電極１７Ｃと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＣが形成されるとともに、画素電極１７Ｄと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＤが形成される。
また、画素１０３と行方向に隣り合う画素１０７には、容量ＣＥＦを介して接続された２つの画素電極１７Ｅ・１７Ｆが列方向に並べられ、走査信号線１６ｅに接続されるトランジスタ１２Ｅのドレイン電極が、画素電極１７ｅの斜め向かいとなる画素電極１７Ｆに接続され、走査信号線１６ｆに接続されるトランジスタ１２Ｆのドレイン電極が、画素電極１７ｆの斜め向かいとなる画素電極１７Ｅに接続され、トランジスタ１２Ｅ・１２Ｆそれぞれのソース電極が、同一のデータ信号線１５Ｘに電気的に接続されている。なお、画素電極１７Ｅと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＥが形成されるとともに、画素電極１７Ｆと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＦが形成される。
また、画素１０４と行方向に隣り合う画素１０８には、容量ＣＧＨを介して接続された２つの画素電極１７Ｇ・１７Ｈが列方向に並べられ、走査信号線１６ｇに接続されるトランジスタ１２Ｇのドレイン電極が、画素電極１７ｇの斜め向かいとなる画素電極１７Ｈに接続され、走査信号線１６ｈに接続されるトランジスタ１２Ｈのドレイン電極が、画素電極１７ｈの斜め向かいとなる画素電極１７Ｇに接続され、トランジスタ１２Ｇ・１２Ｈそれぞれのソース電極が、同一のデータ信号線１５Ｙに電気的に接続されている。なお、画素電極１７Ｇと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＧが形成されるとともに、画素電極１７Ｈと共通電極（対向電極）ｃｏｍとの間に液晶容量ＣｌＨが形成される。
図２は液晶パネル５ａの駆動方法を示すタイミングチャートである。図中、１５ｘ・１５ｙ・１５Ｘ・１５Ｙは、データ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号を示し、ｓｈはプリチャージ期間を規定する信号を示し、１６ａ〜１６ｈは走査信号線１６ａ〜１６ｈに供給される信号（アクティブＨｉｇｈ）を示し、１７ａ〜１７ｄ・１７Ａ・１７Ｂは、画素電極１７ａ〜１７ｄ・１７Ａ・１７Ｂの電位を示している。また、図３・４は、図２のＦ１（第１フレーム）での駆動を、図５・６は、図２のＦ２（第２フレーム）での駆動を、図７・８は、図２のＦ３（第３フレーム）での駆動を、図９・１０は、図２のＦ４（第４フレーム）での駆動を説明している。図３等では選択される走査信号線に☆マークを付している。
図２の駆動方法においては、奇数番目のフレームで、隣り合う２つの画素行の一方に対応する２本の走査信号線の一方と、該２つの画素行の他方に対応する２本の走査信号線の一方とが同時選択されることで、該２つの画素行に同時にデータ信号が書き込まれ、偶数番目のフレームで、上記隣り合う２つの画素行の一方に対応する２本の走査信号線の他方と、該２つの画素行の他方に対応する２本の走査信号線の他方とが同時選択されることで、該２つの画素行に同時にデータ信号が書き込まれる。この場合、副画素の明・暗が１フレームごとに入れ替わる。
例えば、Ｆ１・Ｆ３では、画素１０１・１０５を含む画素行に対応する２本の走査信号線の一方である１６ａと、画素１０２・１０６を含む画素行に対応する２本の走査信号線の一方である１６ｃとが同時選択されることで、画素１０１・１０５を含む画素行と画素１０２・１０６を含む画素行とに同時にデータ信号が書き込まれ、Ｆ２・Ｆ４では、画素１０１・１０５を含む画素行に対応する２本の走査信号線の他方である１６ｂと、画素１０２・１０６を含む画素行に対応する２本の走査信号線の他方である１６ｄとが同時選択されることで、画素１０１・１０５を含む画素行と画素１０２・１０６を含む画素行とに同時にデータ信号が書き込まれる。
また、列方向に隣り合う２つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される。
例えばＦ１では、画素１０１に含まれる各画素電極（１７ａ・１７ｂ）にトランジスタ（１２ａ・１２ｂ）を介して接続されるデータ信号線１５ｘに、プラス極性のデータ信号が供給される一方、画素１０１と列方向に隣り合う画素１０２に含まれる各画素電極（１７ｃ・１７ｄ）にトランジスタ（１２ｃ・１２ｄ）を介して接続されるデータ信号線１５ｙに、マイナス極性のデータ信号が供給される。
また、行方向に隣り合う２つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、逆極性のデータ信号が供給される。
例えば、画素１０１に含まれる各画素電極（１７ａ・１７ｂ）にトランジスタ（１２ａ・１２ｂ）を介して接続されるデータ信号線１５ｘに、プラス極性のデータ信号が供給される一方、画素１０１と行方向に隣り合う画素１０５に含まれる各画素電極（１７Ａ・１７Ｂ）にトランジスタ（１２Ａ・１２Ｂ）を介して接続されるデータ信号線１５Ｘに、マイナス極性のデータ信号が供給される。
また、同一のデータ信号線に供給されるデータ信号の極性が２フレームごとに反転する。すなわち、画素の極性が２フレームごとに反転する。
例えば、Ｆ１・Ｆ２では、データ信号線１５ｘ・１５Ｙにプラス極性のデータ信号を供給するとともに、データ信号線１５ｙ・１５Ｘにマイナス極性のデータ信号を供給する一方、Ｆ３・Ｆ４では、データ信号線１５ｘ・１５Ｙにマイナス極性のデータ信号を供給するとともに、データ信号線１５ｙ・１５Ｘにプラス極性のデータ信号を供給する。
さらに、各水平走査期間に、データ信号線に一定電位（ここでは、共通電極電位ＶＣ）が供給されるプリチャージ期間が設けられ、同時選択中のプリチャージ期間に、（同時書き込みを行う）上記２つの画素領域行に対応する４本の走査信号線のうち同時選択されていない各走査信号線がＯＮ・ＯＦＦされる。
例えば、図１〜３に示すように、Ｆ１のｎ番目の水平走査期間では、走査信号線１６ａ・１６ｃの同時選択中のプリチャージ期間に、画素１０１・１０５を含む画素行および画素１０２・１０６を含む画素行に対応する４本の走査信号線（１６ａ・１６ｂ・１６ｃ・１６ｄ）のうち同時選択されていない各走査信号線（１６ｂ・１６ｄ）がＯＮ・ＯＦＦされる（アクティブ化された後に非アクティブとされる）。これにより、トランジスタを介して走査信号線１６ｂに接続された画素電極１７ｂ・１７Ａと、トランジスタを介して走査信号線１６ｄに接続された画素電極１７ｄ・１７Ｃとがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ａに接続される画素電極１７ａ・１７Ｂと、トランジスタを介して走査信号線１６ｃに接続される画素電極１７ｃ・１７Ｄとにデータ信号が書き込まれる。
これにより、画素１０１では、画素電極１７ａを含む副画素がプラス極性の明副画素（Ｍ＋）、画素電極１７ｂを含む副画素がプラス極性の暗副画素（Ｋ＋）となり、画素１０５では、画素電極１７Ａを含む副画素がマイナス極性の暗副画素（Ｋ−）、画素電極１７Ｂを含む副画素がマイナス極性の明副画素（Ｍ−）となり、画素１０２では、画素電極１７ｃを含む副画素がマイナス極性の明副画素（Ｍ−）、画素電極１７ｄを含む副画素がマイナスの暗副画素（Ｋ−）となり、画素１０６では、画素電極１７Ｃを含む副画素がプラス極性の暗副画素（Ｋ＋）、画素電極１７Ｄを含む副画素がプラス極性の明副画素（Ｍ＋）となる。
また、図１・２・４に示すように、Ｆ１のｎ＋１番目の水平走査期間では、走査信号線１６ｅ・１６ｇの同時選択中のプリチャージ期間に、画素１０３・１０７を含む画素行および画素１０４・１０８を含む画素行に対応する４本の走査信号線（１６ｅ・１６ｆ・１６ｇ・１６ｈ）のうち同時選択されていない各走査信号線（１６ｆ・１６ｈ）がＯＮ・ＯＦＦされる。これにより、トランジスタを介して走査信号線１６ｆに接続された画素電極１７ｆ・１７Ｅと、トランジスタを介して走査信号線１６ｈに接続された画素電極１７ｈ・１７Ｇとがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ｅに接続される画素電極１７ｅ・１７Ｆと、トランジスタを介して走査信号線１６ｇに接続される画素電極１７ｇ・１７Ｈとにデータ信号が書き込まれる。
これにより、画素１０３では、画素電極１７ｅを含む副画素がプラス極性の明副画素（Ｍ＋）、画素電極１７ｆを含む副画素がプラス極性の暗副画素（Ｋ＋）となり、画素１０７では、画素電極１７Ｅを含む副画素がマイナス極性の暗副画素（Ｋ−）、画素電極１７Ｆを含む副画素がマイナス極性の明副画素（Ｍ−）となり、画素１０４では、画素電極１７ｇを含む副画素がマイナス極性の明副画素（Ｍ−）、画素電極１７ｈを含む副画素がマイナスの暗副画素（Ｋ−）となり、画素１０８では、画素電極１７Ｇを含む副画素がプラス極性の暗副画素（Ｋ＋）、画素電極１７Ｈを含む副画素がプラス極性の明副画素（Ｍ＋）となる。
また、図１・２・５に示すように、Ｆ２のｎ番目の水平走査期間では、走査信号線１６ｂ・１６ｄの同時選択中のプリチャージ期間に、画素１０１・１０５を含む画素行および画素１０２・１０６を含む画素行に対応する４本の走査信号線（１６ａ・１６ｂ・１６ｃ・１６ｄ）のうち同時選択されていない各走査信号線（１６ａ・１６ｃ）がＯＮ・ＯＦＦされる。これにより、トランジスタを介して走査信号線１６ａに接続された画素電極１７ａ・１７Ｂと、トランジスタを介して走査信号線１６ｃに接続された画素電極１７ｃ・１７Ｄとがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ｂに接続される画素電極１７ｂ・１７Ａと、トランジスタを介して走査信号線１６ｄに接続される画素電極１７ｄ・１７Ｃとにデータ信号が書き込まれる。
これにより、画素１０１では、画素電極１７ａを含む副画素がプラス極性の暗副画素（Ｋ＋）、画素電極１７ｂを含む副画素がプラス極性の明副画素（Ｍ＋）となり、画素１０５では、画素電極１７Ａを含む副画素がマイナス極性の明副画素（Ｍ−）、画素電極１７Ｂを含む副画素がマイナス極性の暗副画素（Ｋ−）となり、画素１０２では、画素電極１７ｃを含む副画素がマイナスの暗副画素（Ｋ−）、画素電極１７ｄを含む副画素がマイナス極性の明副画素（Ｍ−）となり、画素１０６では、画素電極１７Ｃを含む副画素がプラス極性の明副画素（Ｍ＋）、画素電極１７Ｄを含む副画素がプラス極性の暗副画素（Ｋ＋）となる。
また、図１・２・６に示すように、Ｆ２のｎ＋１番目の水平走査期間では、走査信号線１６ｆ・１６ｈの同時選択中のプリチャージ期間に、画素１０３・１０７を含む画素行および画素１０４・１０８を含む画素行に対応する４本の走査信号線（１６ｅ・１６ｆ・１６ｇ・１６ｈ）のうち同時選択されていない各走査信号線（１６ｅ・１６ｇ）がＯＮ・ＯＦＦされる。これにより、トランジスタを介して走査信号線１６ｅに接続された画素電極１７ｅ・１７Ｆと、トランジスタを介して走査信号線１６ｇに接続された画素電極１７ｇ・１７Ｈとがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ｆに接続される画素電極１７ｆ・１７Ｅと、トランジスタを介して走査信号線１６ｈに接続される画素電極１７ｈ・１７Ｇとにデータ信号が書き込まれる。
これにより、画素１０３では、画素電極１７ｅを含む副画素がプラス極性の暗副画素（Ｋ＋）、画素電極１７ｆを含む副画素がプラス極性の明副画素（Ｍ＋）となり、画素１０７では、画素電極１７Ｅを含む副画素がマイナス極性の明副画素（Ｍ−）、画素電極１７Ｆを含む副画素がマイナス極性の暗副画素（Ｋ−）となり、画素１０４では、画素電極１７ｇを含む副画素がマイナスの暗副画素（Ｋ−）、画素電極１７ｈを含む副画素がマイナス極性の明副画素（Ｍ−）となり、画素１０８では、画素電極１７Ｇを含む副画素がプラス極性の明副画素（Ｍ＋）、画素電極１７Ｈを含む副画素がプラス極性の暗副画素（Ｋ＋）となる。
またＦ３・Ｆ４では、各データ信号線に供給されるデータ信号の極性が反転し、Ｆ１・Ｆ２と同様の走査が行われる（図７〜１０参照）。
液晶パネル５ａを備えた液晶表示装置は、容量結合型の画素分割方式であり、また、２つの画素行に同時に書き込みを行うことができるため、視野角特性が良好であるとともに、画素充電時間を維持しつつ、書き換え周波数６０Ｈｚ以上の高速駆動（例えば、倍速駆動）を行うことができる。
そして、画素内の２つの画素電極それぞれがトランジスタを介してデータ信号線に接続されている（すなわち、電気的にフローティングとならない）ことから、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。また、１つの副画素を明副画素にしたり暗副画素にしたりすることができるため、１つの副画素が明副画素あるいは暗副画素に固定される液晶表示装置と比較して視野角特性を高めることができる。例えばＭＶＡの液晶表示装置では、時間的にみて１副画素あたり４×２（明・暗）ドメインを形成することができる。また、各フレームにおいて、１画素に含まれる２つの画素電極の一方（明副画素に対応する画素電極）にデータ信号を書き込む前に他方（暗副画素に対応する画素電極）をディスチャージしているため、明・暗副画素の輝度を（１フレーム前にこの他方の画素電極に書き込まれたデータ信号に左右されることなく）適正に制御することができる。
さらに、各フレームでは、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並ぶ（明・暗副画素が市松配置される）ため、ざらつき感の少ない自然な表示が可能となる。また、同一データ信号線に供給されるデータ信号の極性が２垂直期間同一であるため、データ信号の極性が１水平走査期間で反転するような場合と比較してソースドライバの消費電力を抑えることができる。なお、各フレームで書き込まれるデータ信号の極性分布はドット反転状となるため、画面のチラツキも抑制することができる。また、各水平走査期間にプリチャージ期間を設けているため、過去フレームの階調による（例えば、２５６階調表示で０階調→１００階調に遷移する場合と１００階調→１００階調に遷移する場合の）充電率の波形や到達値のばらつきを小さくすることができる。
また、図２の駆動方法おいては、奇数番目のフレームでは、２つの画素領域行の一方に対応する２本の走査信号線のうち１本と、他方に対応する２本の走査信号線のうち１本とが同時選択され、偶数番目のフレームでは、上記２つの画素領域行の一方に対応する２本の走査信号線のうち残る１本と、他方に対応する２本の走査信号線のうち残る１本とが同時選択され、かつ同一データ信号線に供給されるデータ信号の極性が１フレームごとに反転するが、これに限定されない。例えば、図１１に示すように、連続する２フレームそれぞれでは、２つの画素領域行の一方に対応する２本の走査信号線のうち１本と、他方に対応する２本の走査信号線のうち１本とを同時選択し、上記２フレームに続く連続する２フレームそれぞれでは、上記２つの画素領域行の一方に対応する２本の走査信号線のうち残る１本と、他方に対応する２本の走査信号線のうち残る１本とを同時選択し、かつ同一データ信号線に供給するデータ信号の極性を２フレームごとに反転させてもよい。この場合、１つの副画素では、２フレームごとに明・暗が入れ替わり、１フレームごとに極性が反転することになる。
また、図２・１１の駆動方法では、同時選択中のプリチャージ期間に、（同時書き込みを行う）上記２つの画素領域行に対応する４本の走査信号線のうち同時選択されていない各走査信号線がＯＮ・ＯＦＦされるが、これに限定されない。例えば、図１２に示すように、同時選択が開始されるまでのプリチャージ期間に、（同時書き込みを行う）上記２つの画素領域行に対応する４本の走査信号線それぞれを同期してＯＮ・ＯＦＦしてもよい。この場合、同時選択の１／２〜１／５垂直走査期間前に、上記４本の走査信号線それぞれを同期してＯＮ・ＯＦＦすることもできる。こうすれば、上記２つの画素領域行には１／２〜１／５垂直走査期間だけ黒表示がなされるため、いわゆる黒挿入の効果が得られ、動画等での尾引き感を抑えることができる。
図１３は、図１に示す液晶パネル５ａの一部の構成例を示す平面図である。図１３に示すように、液晶パネル５ａには、行方向に延伸する走査信号線１６ａ〜１６ｄがこの順に配されるとともに、列方向に延伸するデータ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙがこの順に配され、平面的に視ると、走査信号線１６ａ・１６ｂおよびデータ信号線１５ｘ・１５ｙで画される領域に画素電極１７ａ・１７ｂが列方向に並べられるとともに、走査信号線１６ａ・１６ｂおよびデータ信号線１５Ｘ・１５Ｙで画される領域に画素電極１７Ａ・１７Ｂが列方向に並べられ、かつ走査信号線１６ｃ・１６ｄおよびデータ信号線１５ｘ・１５ｙで画される領域に画素電極１７ｃ・１７ｄが列方向に並べられるとともに、走査信号線１６ｃ・１６ｄおよびデータ信号線１５Ｘ・１５Ｙで画される領域に画素電極１７Ｃ・１７Ｄが列方向に並べられている。また、走査信号線１６ａ・１６ｂ間に保持容量配線１８ｐが配されるとともに、走査信号線１６ｃ・１６ｄ間に保持容量配線１８ｑが配されている。
なお、走査信号線１６ａはトランジスタ１２ａ・１２Ａのゲート電極として、走査信号線１６ｂはトランジスタ１２ｂ・１２Ｂのゲート電極として、走査信号線１６ｃはトランジスタ１２ｃ・１２Ｃのゲート電極として、走査信号線１６ｄはトランジスタ１２ｄ・１２Ｄのゲート電極として機能する。また、トランジスタ１２ａ・１２ｂのソース電極はデータ信号線１５ｘに接続されるとともに、トランジスタ１２ｃ・１２ｄのソース電極はデータ信号線１５ｙに接続され、トランジスタ１２Ａ・１２Ｂのソース電極はデータ信号線１５Ｘに接続されるとともに、トランジスタ１２Ｃ・１２Ｄのソース電極はデータ信号線１５Ｙに接続されている。
また、トランジスタ１２ａのドレイン電極９ａが容量電極３７ａに接続され、該容量電極３７ａと画素電極１７ａとがコンタクトホール１１ａを介して接続され、容量電極３７ａは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。なお、ドレイン電極９ａと容量電極３７ａの境界は走査信号線１６ａのエッジ上とする。一方、トランジスタ１２ｂのドレイン電極９ｂが容量電極３７ｂに接続され、容量電極３７ｂと画素電極１７ｂとがコンタクトホール１１ｂを介して接続され、容量電極３７ｂは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７ａに重なる部分とを有している。なお、ドレイン電極９ｂと容量電極３７ｂの境界は走査信号線１６ｂのエッジ上とする。
ここでは、容量電極３７ａおよび画素電極１７ｂの重なり部分と、容量電極３７ｂおよび画素電極１７ａの重なり部分とに、結合容量Ｃａｂ（図１参照）が形成され、容量電極３７ａおよび保持容量配線１８ｐの重なり部分に、保持容量Ｃｈａ（図１参照）の大半が形成され、容量電極３７ｂおよび保持容量配線１８ｐの重なり部分に、保持容量Ｃｈｂ（図１参照）の大半が形成されている。このように、容量電極３７ａおよび画素電極１７ｂの重なり部分に形成される容量と、容量電極３７ｂおよび画素電極１７ａの重なり部分に形成される容量とが並列に接続された構成とすることで結合容量Ｃａｂの値を大きくすることができる。
また、容量電極３７ａおよび容量電極３７ｂは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極９ａ・９ｂも、それぞれの面積が等しくなるようにレイアウトされている。したがって、画素電極１７ａを含む副画素が明副画素で画素電極１７ｂを含む副画素が暗副画素となるフレームと、画素電極１７ａを含む副画素が暗副画素で画素電極１７ｂを含む副画素が明副画素となるフレームとで同一の表示が可能となる。
また、トランジスタ１２Ａのドレイン電極９Ａが容量電極３７Ａに接続され、該容量電極３７Ａと画素電極１７Ｂとがコンタクトホール１１Ａを介して接続され、容量電極３７Ａは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７Ａと重なる部分とを有している。なお、ドレイン電極９Ａと容量電極３７Ａの境界は走査信号線１６ａのエッジ上とする。一方、トランジスタ１２Ｂのドレイン電極９Ｂが容量電極３７Ｂに接続され、容量電極３７Ｂと画素電極１７Ａとがコンタクトホール１１Ｂを介して接続され、容量電極３７Ｂは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７Ｂに重なる部分とを有している。なお、ドレイン電極９Ｂと容量電極３７Ｂの境界は走査信号線１６ｂのエッジ上とする。
ここでは、容量電極３７Ａおよび画素電極１７Ａの重なり部分と、容量電極３７Ｂおよび画素電極１７Ｂの重なり部分とに、結合容量ＣＡＢ（図１参照）が形成され、容量電極３７Ｂおよび保持容量配線１８ｐの重なり部分に、保持容量ＣｈＡ（図１参照）の大半が形成され、容量電極３７Ａおよび保持容量配線１８ｐの重なり部分に、保持容量ＣｈＢ（図１参照）の大半が形成されている。このように、容量電極３７Ａおよび画素電極１７Ａの重なり部分に形成される容量と、容量電極３７Ｂおよび画素電極１７Ｂの重なり部分に形成される容量とが並列に接続された構成とすることで結合容量ＣＡＢの値を大きくすることができる。
また、容量電極３７Ａおよび容量電極３７Ｂは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極９Ａ・９Ｂも、それぞれの面積が等しくなるようにレイアウトされている。したがって、画素電極１７Ａを含む副画素が明副画素で画素電極１７Ｂを含む副画素が暗副画素となるフレームと、画素電極１７Ａを含む副画素が暗副画素で画素電極１７Ｂを含む副画素が明副画素となるフレームとで同一の表示が可能となる。
図１４は図１３のＡ−Ｂ断面図である。同図に示すように、液晶パネル５ａは、アクティブマトリクス基板３と、これに対向するカラーフィルタ基板３０と、両基板（３・３０）間に配される液晶層４０とを備える。
アクティブマトリクス基板３では、ガラス基板３１上に走査信号線１６ａ・１６ｂおよび保持容量配線１８ｐが形成され、これらを覆うようにゲート絶縁膜２２が形成されている。ゲート絶縁膜２２上には、半導体層２４（ｉ層およびｎ＋層）、ｎ＋層に接するソース電極８ａ、ドレイン電極９ａ・９ｂ、および容量電極３７ａが形成され、これらを覆うように層間絶縁膜５１が形成されている。層間絶縁膜５１上には画素電極１７ａ・１７ｂが形成され、さらに、これら（画素電極１７ａ・１７ｂ）を覆うように配向膜（図示せず）が形成されている。ここで、コンタクトホール１１ａでは、層間絶縁膜５１が刳り貫かれ、これによって、画素電極１７ａと容量電極３７ａとが接続される。また、容量電極３７ａの先端部は層間絶縁膜５１を介して画素電極１７ｂと重なっており、これによって、結合容量Ｃａｂ（図１参照）の一部が形成される。また、容量電極３７ａの先端部はゲート絶縁膜２２を介して保持容量配線１８ｐと重なっており、これによって、保持容量Ｃｈａ（図１参照）の一部が形成されている。
一方、カラーフィルタ基板３０では、ガラス基板３２上にブラックマトリクス１３および着色層１４が形成され、その上層に共通電極（ｃｏｍ）２８が形成され、さらにこれを覆うように配向膜（図示せず）が形成されている。
以下に、本液晶パネルの製造方法について説明する。液晶パネルの製造方法には、アクティブマトリクス基板製造工程と、カラーフィルタ基板製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。
まず、ガラス、プラスチックなどの基板上に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称し、これにはエッチング工程が含まれるものとする）によりパターニングを行い、走査信号線（各トランジスタのゲート電極）および保持容量配線を形成する。
次いで、走査信号線が形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ３０００Å〜５０００Å程度）を成膜し、フォトレジストの除去を行い、ゲート絶縁膜を形成する。
続いて、ゲート絶縁膜上（基板全体）に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ１０００Å〜３０００Å）と、リンがドープされたｎ＋アモルファスシリコン膜（厚さ４００Å〜７００Å）とを連続して成膜し、その後、ＰＥＰ技術によってパターニングを行い、フォトレジストを除去することにより、ゲート電極上に、真性アモルファスシリコン層とｎ＋アモルファスシリコン層とからなるシリコン積層体を島状に形成する。
続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜（厚さ１０００Å〜３０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングを行い、データ信号線、トランジスタのソース電極・ドレイン電極、および容量電極を形成する（メタル層の形成）。ここでは必要に応じてレジストを除去する。
さらに、上記メタル配線形成時のフォトレジスト、またはソース電極およびドレイン電極をマスクとして、シリコン積層体を構成するｎ＋アモルファスシリコン層をエッチング除去し、フォトレジストを除去することにより、トランジスタのチャネルを形成する。ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜およびポリシリコン膜にレーザアニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、トランジスタ（ＴＦＴ）の特性を向上させることができる。
次いで、データ信号線などが形成された基板全体に層間絶縁膜を形成する。具体的には、ＳｉＨ４ガスとＮＨ３ガスとＮ２ガスとの混合ガスを用い、基板全面を覆うように、厚さ約３０００ÅのＳｉＮｘからなる無機絶縁膜（パッシベーション膜）をＣＶＤにて形成する。
その後、ＰＥＰ技術により、層間絶縁膜をエッチング除去してコンタクトホールを形成する。
続いて、コンタクトホールが形成された層間絶縁膜上の基板全体に、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å〜２０００Å）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターニングを行い、レジストを除去して各画素電極を形成する。
最後に、画素電極上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板製造される。
以下に、カラーフィルタ基板製造工程について説明する。
まず、ガラス、プラスチックなどの基板上（基板全体）に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にＰＥＰ技術によってパターニングを行い、ブラックマトリクスを形成する。次いで、ブラックマトリクスの間隙に、顔料分散法などを用いて、赤、緑および青のカラーフィルタ層（厚さ２μｍ程度）をパターン形成する。
続いて、カラーフィルタ層上の基板全体に、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズなどからなる透明導電膜（厚さ１０００Å程度）を成膜し、共通電極（ｃｏｍ）を形成する。
最後に、共通電極上の基板全体に、ポリイミド樹脂を厚さ５００Å〜１０００Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。上記のようにして、カラーフィルタ基板を製造することができる。
以下に、組み立て工程について、説明する。
まず、アクティブマトリクス基板およびカラーフィルタ基板の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスペーサーを散布する。なお、スペーサーを散布する代わりに、ＰＥＰ技術によりＣＦ基板のＢＭ上あるいはアクティブマトリクス基板のメタル配線上にスペーサーを形成してもよい。
次いで、アクティブマトリクス基板とカラーフィルタ基板とを貼り合わせ、シール材料を硬化させる。
最後に、アクティブマトリクス基板およびカラーフィルタ基板並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射によって液晶材料を封止することで液晶層を形成する。以上のようにして、液晶パネルが製造される。
なお、ＭＶＡ（マルチドメインバーティカルアライメント）方式の液晶パネルでは、例えば、アクティブマトリクス基板の各画素電極に配向規制用のスリットが設けられるとともに、カラーフィルタ基板に配向規制用のリブ（線状突起）が設けられる。なお、リブの代わりに、カラーフィルタ基板の共通電極に配向規制用のスリットを設けることもできる。
なお、アクティブマトリクス基板の層間絶縁膜（チャネル保護膜）を、図１５に示すように、無機絶縁膜２５と有機絶縁膜２６とで構成してもよい。こうすれば、各種寄生容量の低減や配線同士の短絡防止の効果が得られる。なお、この有機絶縁膜２６については、容量電極３７ａおよび画素電極１７ｂと重畳する部分を、図１５のように刳り貫くかあるいは周囲よりも薄く形成することが好ましい。こうすれば、結合容量Ｃａｂ（図１参照）の容量値を大きくすることができる。このように層間絶縁膜を厚く形成する場合には、図１６のように各画素電極のエッジ領域をデータ信号線および走査信号線に重ねて開口率を高めることもできる。さらに、図１６の構成においては、互いに隣り合う２本のデータ信号線であって、かつそれぞれが別々の画素領域列に対応して設けられたものの間隙（データ信号線と同層）あるいは間隙上（画素電極と同層）に、データ信号とは別の信号が供給される間在配線を設けてもよい。例えば、図１７に示すように、データ信号線１５ｙ・１５Ｘの間隙に間在配線６６を設ける（図１７の断面図である図１８参照）。こうすれば、例えば、データ信号線１５Ｘと画素電極１７ａのクロストーク、およびデータ信号線１５ｙと画素電極１７Ａのクロストークを低減することができる。
図１９は本液晶パネル５ｂの構成を示す回路図である。液晶パネル５ｂと液晶パネル５
ａ（図１参照）との違いは、同一画素行内で行方向に隣り合う２つの画素電極の一方に電気的に接続されるトランジスタと、他方に電気的に接続されるトランジスタとが同一の走査信号線に接続されている点である。
例えば、画素１０１と行方向に隣り合う画素１０５には、容量ＣＡＢを介して接続された２つの画素電極１７Ａ・１７Ｂが列方向に並べられ、走査信号線１６ａに接続されるトランジスタ１２Ａのドレイン電極が、画素電極１７ａと行方向に隣り合う画素電極１７Ａに接続され、走査信号線１６ｂに接続されるトランジスタ１２Ｂのドレイン電極が、画素電極１７ｂと行方向に隣り合う画素電極１７Ｂに接続され、トランジスタ１２Ａ・１２Ｂそれぞれのソース電極が、同一のデータ信号線１５Ｘに電気的に接続されている。
また、画素１０２と行方向に隣り合う画素１０６には、容量ＣＣＤを介して接続された２つの画素電極１７Ｃ・１７Ｄが列方向に並べられ、走査信号線１６ｃに接続されるトランジスタ１２Ｃのドレイン電極が、画素電極１７ｃと行方向に隣り合う画素電極１７Ｃに接続され、走査信号線１６ｄに接続されるトランジスタ１２Ｄのドレイン電極が、画素電極１７ｄと行方向に隣り合う画素電極１７Ｄに接続され、トランジスタ１２Ｃ・１２Ｄそれぞれのソース電極が、同一のデータ信号線１５Ｙに電気的に接続されている。
図２０は液晶パネル５ｂの駆動方法を示すタイミングチャートである。図中、１５ｘ・１５ｙ・１５Ｘ・１５Ｙは、データ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号を示し、ｓｈはプリチャージ期間を規定する信号を示し、１６ａ〜１６ｈは走査信号線１６ａ〜１６ｈに供給される信号（アクティブＨｉｇｈ）を示し、１７ａ〜１７ｄ・１７Ａ・１７Ｂは、画素電極１７ａ〜１７ｄ・１７Ａ・１７Ｂの電位を示している。液晶パネル５ｂを駆動したときには、同一画素行内で行方向に隣り合う２つの画素電極の一方を含む副画素と他方を含む副画素とがともに明副画素あるいはともに暗副画素となり、それ以外は液晶パネル５ａを駆動したときと同様である。
図２１は、図１７に示す液晶パネル５ｂの一具体例を示す平面図である。図２１における、各データ信号線、各走査信号線および各保持容量配線並びに各トランジスタの構成は図１３におけるそれらの構成と同一である。そして、トランジスタ１２ａのドレイン電極９ａが容量電極３７ａに接続され、該容量電極３７ａと画素電極１７ａとがコンタクトホール１１ａを介して接続され、容量電極３７ａは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。なお、ドレイン電極９ａと容量電極３７ａの境界は走査信号線１６ａのエッジ上とする。一方、トランジスタ１２ｂのドレイン電極９ｂが容量電極３７ｂに接続され、容量電極３７ｂと画素電極１７ｂがコンタクトホール１１ｂを介して接続され、容量電極３７ｂは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７ａに重なる部分とを有している。なお、ドレイン電極９ｂと容量電極３７ｂの境界は走査信号線１６ｂのエッジ上とする。また、容量電極３７ａおよび容量電極３７ｂは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極９ａ・９ｂも、それぞれの面積が等しくなるようにレイアウトされている。
また、トランジスタ１２Ａのドレイン電極９Ａが容量電極３７Ａに接続され、該容量電極３７Ａと画素電極１７Ａとがコンタクトホール１１Ａを介して接続され、容量電極３７Ａは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７Ｂと重なる部分とを有している。なお、ドレイン電極９Ａと容量電極３７Ａの境界は走査信号線１６ａのエッジ上とする。一方、トランジスタ１２Ｂのドレイン電極９Ｂが容量電極３７Ｂに接続され、容量電極３７Ｂと画素電極１７Ｂとがコンタクトホール１１Ｂを介して接続され、容量電極３７Ｂは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７Ａに重なる部分とを有している。なお、ドレイン電極９Ｂと容量電極３７Ｂの境界は走査信号線１６ｂのエッジ上とする。また、容量電極３７Ａおよび容量電極３７Ｂは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極９Ａ・９Ｂも、それぞれの面積が等しくなるようにレイアウトされている。
図２２は、図１９に示す液晶パネル５ｂの別具体例を示す平面図である。図２０における、各データ信号線、各走査信号線および各保持容量配線並びに各トランジスタの構成は図１３におけるそれらの構成と同一である。そして、トランジスタ１２ａのドレイン電極９ａがドレイン引き出し電極およびコンタクトホール１１ａを介して画素電極１７ａに接続され、コンタクトホール４１ａを介して画素電極１７ａに接続される容量電極３７ａが、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。また、トランジスタ１２ｂのドレイン電極９ｂがドレイン引き出し電極およびコンタクトホール１１ｂを介して画素電極１７ｂに接続され、コンタクトホール４１ｂを介して画素電極１７ｂに接続される容量電極３７ｂが、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７ａと重なる部分とを有している。
ここでは、容量電極３７ａおよび画素電極１７ｂの重なり部分と、容量電極３７ｂおよび画素電極１７ａの重なり部分とに、結合容量Ｃａｂ（図１９参照）が形成され、容量電極３７ａおよび保持容量配線１８ｐの重なり部分に、保持容量Ｃｈａ（図１９参照）が形成され、容量電極３７ｂおよび保持容量配線１８ｐの重なり部分に、保持容量Ｃｈｂ（図１９参照）が形成されている。このように、容量電極３７ａおよび画素電極１７ｂの重なり部分に形成される容量と、容量電極３７ｂおよび画素電極１７ａの重なり部分に形成される容量とが並列に接続された構成とすることで結合容量Ｃａｂの値を大きくすることができる。
また、容量電極３７ａおよび容量電極３７ｂは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極９ａ・９ｂも、それぞれの面積が等しくなるようにレイアウトされている。したがって、画素電極１７ａを含む副画素が明副画素で画素電極１７ｂを含む副画素が暗副画素となるフレームと、画素電極１７ａを含む副画素が暗副画素で画素電極１７ｂを含む副画素が明副画素となるフレームとで同一の表示が可能となる。
また、トランジスタ１２Ａのドレイン電極９Ａがドレイン引き出し電極およびコンタクトホール１１Ａを介して画素電極１７Ａに接続され、コンタクトホール４１Ａを介して画素電極１７Ａに接続される容量電極３７Ａが、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７Ｂと重なる部分とを有している。また、トランジスタ１２Ｂのドレイン電極９Ｂがドレイン引き出し電極およびコンタクトホール１１Ｂを介して画素電極１７Ｂに接続され、コンタクトホール４１Ｂを介して画素電極１７Ｂに接続される容量電極３７Ｂが、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７Ａと重なる部分とを有している。
ここでは、容量電極３７Ａおよび画素電極１７Ｂの重なり部分と、容量電極３７Ｂおよび画素電極１７Ａの重なり部分とに、結合容量ＣＡＢ（図１９参照）が形成され、容量電極３７Ａおよび保持容量配線１８ｐの重なり部分に、保持容量ＣｈＡ（図１９参照）が形成され、容量電極３７Ｂおよび保持容量配線１８ｐの重なり部分に、保持容量ＣｈＢ（図１９参照）が形成されている。このように、容量電極３７Ａおよび画素電極１７Ｂの重なり部分に形成される容量と、容量電極３７Ｂおよび画素電極１７Ａの重なり部分に形成される容量とが並列に接続された構成とすることで結合容量ＣＡＢの値を大きくすることができる。
また、容量電極３７Ａおよび容量電極３７Ｂは、画素中央を中心として互いに点対称となるようにレイアウトされ、ドレイン電極９Ａ・９Ｂも、それぞれの面積が等しくなるようにレイアウトされている。したがって、画素電極１７Ａを含む副画素が明副画素で画素電極１７Ｂを含む副画素が暗副画素となるフレームと、画素電極１７Ａを含む副画素が暗副画素で画素電極１７Ｂを含む副画素が明副画素となるフレームとで同一の表示が可能となる。
〔実施の形態２〕
実施の形態２では、図１の液晶パネル５ａを、図２３のように駆動する。図中、１５ｘ・１５ｙ・１５Ｘ・１５Ｙは、データ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号を示し、ｓｈはプリチャージ期間を規定する信号を示し、１６ａ〜１６ｈは走査信号線１６ａ〜１６ｈに供給される信号（アクティブＨｉｇｈ）を示し、１７ａ〜１７ｄ・１７Ａ・１７Ｂは、画素電極１７ａ〜１７ｄ・１７Ａ・１７Ｂの電位を示している。また、図２４・２５は、図２３のｆ１（第１フレーム）での駆動を、図２６・２７は、図２３のｆ２（第２フレーム）での駆動を説明している。
図２３の駆動方法においては、各フレームで、隣り合う２つの画素行の一方に対応する２本の走査信号線の一方と、該２つの画素行の他方に対応する２本の走査信号線の一方とが同時選択される（各フレームで同じ２本の走査信号線が選択される）ことで、該２つの画素行に同時にデータ信号が書き込まれる。この場合、副画素の明・暗は入れ替わらない。
また、列方向に隣り合う２つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される。
例えばｆ１では、画素１０１に含まれる各画素電極（１７ａ・１７ｂ）にトランジスタ（１２ａ・１２ｂ）を介して接続されるデータ信号線１５ｘに、プラス極性のデータ信号が供給される一方、画素１０１と列方向に隣り合う画素１０２に含まれる各画素電極（１７ｃ・１７ｄ）にトランジスタ（１２ｃ・１２ｄ）を介して接続されるデータ信号線１５ｙに、マイナス極性のデータ信号が供給される。
また、行方向に隣り合う２つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、逆極性のデータ信号が供給される。
例えば、画素１０１に含まれる各画素電極（１７ａ・１７ｂ）にトランジスタ（１２ａ・１２ｂ）を介して接続されるデータ信号線１５ｘに、プラス極性のデータ信号が供給される一方、画素１０１と行方向に隣り合う画素１０５に含まれる各画素電極（１７Ａ・１７Ｂ）にトランジスタ（１２Ａ・１２Ｂ）を介して接続されるデータ信号線１５Ｘに、マイナス極性のデータ信号が供給される。
また、同一のデータ信号線に供給されるデータ信号の極性が１フレームごとに反転する。すなわち、画素の極性が１フレームごとに反転する。
例えば、ｆ１では、データ信号線１５ｘ・１５Ｙにプラス極性のデータ信号を供給するとともに、データ信号線１５ｙ・１５Ｘにマイナス極性のデータ信号を供給する一方、ｆ２では、データ信号線１５ｘ・１５Ｙにマイナス極性のデータ信号を供給するとともに、データ信号線１５ｙ・１５Ｘにプラス極性のデータ信号を供給する。
さらに、各水平走査期間に、データ信号線に一定電位（ここでは、共通電極電位ＶＣ）が供給されるプリチャージ期間が設けられ、同時選択中のプリチャージ期間に、（同時書き込みを行う）上記２つの画素領域行に対応する４本の走査信号線のうち同時選択されていない各走査信号線がＯＮ・ＯＦＦされる。
例えば、図２２〜２４に示すように、ｆ１のｎ番目の水平走査期間では、走査信号線１６ａ・１６ｃの同時選択中のプリチャージ期間に、画素１０１・１０５を含む画素行および画素１０２・１０６を含む画素行に対応する４本の走査信号線（１６ａ・１６ｂ・１６ｃ・１６ｄ）のうち同時選択されていない各走査信号線（１６ｂ・１６ｄ）がＯＮ・ＯＦＦされる（アクティブ化された後に非アクティブとされる）。これにより、トランジスタを介して走査信号線１６ｂに接続された画素電極１７ｂ・１７Ａと、トランジスタを介して走査信号線１６ｄに接続された画素電極１７ｄ・１７Ｃとがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ａに接続される画素電極１７ａ・１７Ｂと、トランジスタを介して走査信号線１６ｃに接続される画素電極１７ｃ・１７Ｄとにデータ信号が書き込まれる。
これにより、画素１０１では、画素電極１７ａを含む副画素がプラス極性の明副画素（Ｍ＋）、画素電極１７ｂを含む副画素がプラス極性の暗副画素（Ｋ＋）となり、画素１０５では、画素電極１７Ａを含む副画素がマイナス極性の暗副画素（Ｋ−）、画素電極１７Ｂを含む副画素がマイナス極性の明副画素（Ｍ−）となり、画素１０２では、画素電極１７ｃを含む副画素がマイナス極性の明副画素（Ｍ−）、画素電極１７ｄを含む副画素がマイナスの暗副画素（Ｋ−）となり、画素１０６では、画素電極１７Ｃを含む副画素がプラス極性の暗副画素（Ｋ＋）、画素電極１７Ｄを含む副画素がプラス極性の明副画素（Ｍ＋）となる。
また、図２２・２３・２５に示すように、ｆ１のｎ＋１番目の水平走査期間では、走査信号線１６ｅ・１６ｇの同時選択中のプリチャージ期間に、画素１０３・１０７を含む画素行および画素１０４・１０８を含む画素行に対応する４本の走査信号線（１６ｅ・１６ｆ・１６ｇ・１６ｈ）のうち同時選択されていない各走査信号線（１６ｆ・１６ｈ）がＯＮ・ＯＦＦされる。これにより、トランジスタを介して走査信号線１６ｆに接続された画素電極１７ｆ・１７Ｅと、トランジスタを介して走査信号線１６ｈに接続された画素電極１７ｈ・１７Ｇとがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ｅに接続される画素電極１７ｅ・１７Ｆと、トランジスタを介して走査信号線１６ｇに接続される画素電極１７ｇ・１７Ｈとにデータ信号が書き込まれる。
これにより、画素１０３では、画素電極１７ｅを含む副画素がプラス極性の明副画素（Ｍ＋）、画素電極１７ｆを含む副画素がプラス極性の暗副画素（Ｋ＋）となり、画素１０７では、画素電極１７Ｅを含む副画素がマイナス極性の暗副画素（Ｋ−）、画素電極１７Ｆを含む副画素がマイナス極性の明副画素（Ｍ−）となり、画素１０４では、画素電極１７ｇを含む副画素がマイナス極性の明副画素（Ｍ−）、画素電極１７ｈを含む副画素がマイナスの暗副画素（Ｋ−）となり、画素１０８では、画素電極１７Ｇを含む副画素がプラス極性の暗副画素（Ｋ＋）、画素電極１７Ｈを含む副画素がプラス極性の明副画素（Ｍ＋）となる。
またｆ２では、各データ信号線に供給されるデータ信号の極性が反転し、ｆ１と同様の走査が行われる。
すなわち、図２２・２３・２６に示すように、ｆ２のｎ番目の水平走査期間では、走査信号線１６ａ・１６ｃの同時選択中のプリチャージ期間に、画素１０１・１０５を含む画素行および画素１０２・１０６を含む画素行に対応する４本の走査信号線（１６ａ・１６ｂ・１６ｃ・１６ｄ）のうち同時選択されていない各走査信号線（１６ｂ・１６ｄ）がＯＮ・ＯＦＦされる（アクティブ化された後に非アクティブとされる）。これにより、トランジスタを介して走査信号線１６ｂに接続された画素電極１７ｂ・１７Ａと、トランジスタを介して走査信号線１６ｄに接続された画素電極１７ｄ・１７Ｃとがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ａに接続される画素電極１７ａ・１７Ｂと、トランジスタを介して走査信号線１６ｃに接続される画素電極１７ｃ・１７Ｄとにデータ信号が書き込まれる。
また、図２２・２３・２７に示すように、ｆ２のｎ＋１番目の水平走査期間では、走査信号線１６ｅ・１６ｇの同時選択中のプリチャージ期間に、画素１０３・１０７を含む画素行および画素１０４・１０８を含む画素行に対応する４本の走査信号線（１６ｅ・１６ｆ・１６ｇ・１６ｈ）のうち同時選択されていない各走査信号線（１６ｆ・１６ｈ）がＯＮ・ＯＦＦされる。これにより、トランジスタを介して走査信号線１６ｆに接続された画素電極１７ｆ・１７Ｅと、トランジスタを介して走査信号線１６ｈに接続された画素電極１７ｈ・１７Ｇとがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ｅに接続される画素電極１７ｅ・１７Ｆと、トランジスタを介して走査信号線１６ｇに接続される画素電極１７ｇ・１７Ｈとにデータ信号が書き込まれる。
実施の形態２でも、画素内の２つの画素電極それぞれがトランジスタを介してデータ信号線に接続されている（すなわち、電気的にフローティングとならない）ことから、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。
また、各フレームでは、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並ぶ（明・暗副画素が市松配置される）ため、ざらつき感の少ない自然な表示が可能となる。また、同一データ信号線に供給されるデータ信号の極性が２垂直期間同一であるため、データ信号の極性が１水平走査期間で反転するような場合と比較してソースドライバの消費電力を抑えることができる。なお、各フレームで書き込まれるデータ信号の極性分布はドット反転状となるため、画面のチラツキも抑制することができる。また、各水平走査期間にプリチャージ期間を設けているため、過去フレームの階調による（例えば、２５６階調表示で０階調→１００階調に遷移する場合と１００階調→１００階調に遷移する場合の）充電率の波形や到達値のばらつきを小さくすることができる。
図２３の駆動方法では、同時選択中のプリチャージ期間に、（同時書き込みを行う）上記２つの画素領域行に対応する４本の走査信号線のうち同時選択されていない各走査信号線がＯＮ・ＯＦＦされるが、これに限定されない。例えば、図４４に示すように、同時選択が開始されるまでのプリチャージ期間に、（同時書き込みを行う）上記２つの画素領域行に対応する４本の走査信号線それぞれを同期してＯＮ・ＯＦＦしてもよい。この場合、同時選択の１／２〜１／５垂直走査期間前に、上記４本の走査信号線それぞれを同期してＯＮ・ＯＦＦすることもできる。こうすれば、上記２つの画素領域行には１／２〜１／５垂直走査期間だけ黒表示がなされるため、いわゆる黒挿入の効果が得られ、動画等での尾引き感を抑えることができる。
なお、本実施の形態では、図１９の液晶パネル５ｂを、図２８あるいは図４５のように駆動することもできる。
〔実施の形態３〕
実施の形態３で用いる液晶パネル５ｃの構成を図２９に示す。液晶パネル５ｃと液晶パネル５ａ（図１参照）の違いは、走査信号線１６ｂに接続されるトランジスタ１２ｂ・１２Ｂのソース電極が保持容量配線１８ｐに接続され、走査信号線１６ｄに接続されるトランジスタ１２ｄ・１２Ｄのソース電極が保持容量配線１８ｑに接続され、走査信号線１６ｆに接続されるトランジスタ１２ｆ・１２Ｆのソース電極が保持容量配線１８ｒに接続され、走査信号線１６ｈに接続されるトランジスタ１２ｈ・１２Ｈのソース電極が保持容量配線１８ｓに接続されている点であり、これ以外は同一である。
実施の形態３では、この液晶パネル５ｃを、図３０のように駆動する。図中、１５ｘ・１５ｙ・１５Ｘ・１５Ｙは、データ信号線１５ｘ・１５ｙ・１５Ｘ・１５Ｙに供給されるデータ信号を示し、ｓｈはプリチャージ期間を規定する信号を示し、１６ａ〜１６ｈは走査信号線１６ａ〜１６ｈに供給される信号（アクティブＨｉｇｈ）を示し、１７ａ〜１７ｄ・１７Ａ・１７Ｂは、画素電極１７ａ〜１７ｄ・１７Ａ・１７Ｂの電位を示している。また、図３１・３２は、図３０のＦ１（第１フレーム）での駆動を、図３３・３４は、図３０のＦ２（第２フレーム）での駆動を説明している。
図３０の駆動方法においては、各フレームで、隣り合う２つの画素行の一方に対応する２本の走査信号線の一方と、該２つの画素行の他方に対応する２本の走査信号線の一方とが同時選択される（各フレームで同じ２本の走査信号線が選択される）ことで、該２つの画素行に同時にデータ信号が書き込まれる。この場合、副画素の明・暗は入れ替わらない。
また、列方向に隣り合う２つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される。
例えばＦ１では、画素１０１に含まれる各画素電極（１７ａ・１７ｂ）にトランジスタ（１２ａ・１２ｂ）を介して接続されるデータ信号線１５ｘに、プラス極性のデータ信号が供給される一方、画素１０１と列方向に隣り合う画素１０２に含まれる各画素電極（１７ｃ・１７ｄ）にトランジスタ（１２ｃ・１２ｄ）を介して接続されるデータ信号線１５ｙに、マイナス極性のデータ信号が供給される。
また、行方向に隣り合う２つの画素の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、逆極性のデータ信号が供給される。
例えば、画素１０１に含まれる各画素電極（１７ａ・１７ｂ）にトランジスタ（１２ａ・１２ｂ）を介して接続されるデータ信号線１５ｘに、プラス極性のデータ信号が供給される一方、画素１０１と行方向に隣り合う画素１０５に含まれる各画素電極（１７Ａ・１７Ｂ）にトランジスタ（１２Ａ・１２Ｂ）を介して接続されるデータ信号線１５Ｘに、マイナス極性のデータ信号が供給される。
また、同一のデータ信号線に供給されるデータ信号の極性が１フレームごとに反転する。すなわち、画素の極性が１フレームごとに反転する。
例えば、Ｆ１では、データ信号線１５ｘ・１５Ｙにプラス極性のデータ信号を供給するとともに、データ信号線１５ｙ・１５Ｘにマイナス極性のデータ信号を供給する一方、Ｆ２では、データ信号線１５ｘ・１５Ｙにマイナス極性のデータ信号を供給するとともに、データ信号線１５ｙ・１５Ｘにプラス極性のデータ信号を供給する。
さらに、各水平走査期間に、データ信号線に一定電位（ここでは、共通電極電位ＶＣ）が供給されるプリチャージ期間が設けられ、同時選択中のプリチャージ期間に、（同時書き込みを行う）上記２つの画素領域行に対応する４本の走査信号線のうち同時選択されていない各走査信号線がＯＮ・ＯＦＦされる。
例えば、図２９〜３１に示すように、Ｆ１のｎ番目の水平走査期間では、走査信号線１６ａ・１６ｃの同時選択中のプリチャージ期間に、画素１０１・１０５を含む画素行および画素１０２・１０６を含む画素行に対応する４本の走査信号線（１６ａ・１６ｂ・１６ｃ・１６ｄ）のうち同時選択されていない各走査信号線（１６ｂ・１６ｄ）がＯＮ・ＯＦＦされる（アクティブ化された後に非アクティブとされる）。これにより、トランジスタを介して走査信号線１６ｂに接続された画素電極１７ｂ・１７Ａと、トランジスタを介して走査信号線１６ｄに接続された画素電極１７ｄ・１７Ｃとが保持容量配線に接続され、ディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ａに接続される画素電極１７ａ・１７Ｂと、トランジスタを介して走査信号線１６ｃに接続される画素電極１７ｃ・１７Ｄとにデータ信号が書き込まれる。
これにより、画素１０１では、画素電極１７ａを含む副画素がプラス極性の明副画素（Ｍ＋）、画素電極１７ｂを含む副画素がプラス極性の暗副画素（Ｋ＋）となり、画素１０５では、画素電極１７Ａを含む副画素がマイナス極性の暗副画素（Ｋ−）、画素電極１７Ｂを含む副画素がマイナス極性の明副画素（Ｍ−）となり、画素１０２では、画素電極１７ｃを含む副画素がマイナス極性の明副画素（Ｍ−）、画素電極１７ｄを含む副画素がマイナスの暗副画素（Ｋ−）となり、画素１０６では、画素電極１７Ｃを含む副画素がプラス極性の暗副画素（Ｋ＋）、画素電極１７Ｄを含む副画素がプラス極性の明副画素（Ｍ＋）となる。
また、図２９・３０・３２に示すように、Ｆ１のｎ＋１番目の水平走査期間では、走査信号線１６ｅ・１６ｇの同時選択中のプリチャージ期間に、画素１０３・１０７を含む画素行および画素１０４・１０８を含む画素行に対応する４本の走査信号線（１６ｅ・１６ｆ・１６ｇ・１６ｈ）のうち同時選択されていない各走査信号線（１６ｆ・１６ｈ）がＯＮ・ＯＦＦされる。これにより、トランジスタを介して走査信号線１６ｆに接続された画素電極１７ｆ・１７Ｅと、トランジスタを介して走査信号線１６ｈに接続された画素電極１７ｈ・１７Ｇとが保持容量配線に接続され、ディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ｅに接続される画素電極１７ｅ・１７Ｆと、トランジスタを介して走査信号線１６ｇに接続される画素電極１７ｇ・１７Ｈとにデータ信号が書き込まれる。
これにより、画素１０３では、画素電極１７ｅを含む副画素がプラス極性の明副画素（Ｍ＋）、画素電極１７ｆを含む副画素がプラス極性の暗副画素（Ｋ＋）となり、画素１０７では、画素電極１７Ｅを含む副画素がマイナス極性の暗副画素（Ｋ−）、画素電極１７Ｆを含む副画素がマイナス極性の明副画素（Ｍ−）となり、画素１０４では、画素電極１７ｇを含む副画素がマイナス極性の明副画素（Ｍ−）、画素電極１７ｈを含む副画素がマイナスの暗副画素（Ｋ−）となり、画素１０８では、画素電極１７Ｇを含む副画素がプラス極性の暗副画素（Ｋ＋）、画素電極１７Ｈを含む副画素がプラス極性の明副画素（Ｍ＋）となる。
またＦ２では、各データ信号線に供給されるデータ信号の極性が反転し、Ｆ１と同様の走査が行われる。
すなわち、図２９・３０・３３に示すように、Ｆ２のｎ番目の水平走査期間では、走査信号線１６ａ・１６ｃの同時選択中のプリチャージ期間に、画素１０１・１０５を含む画素行および画素１０２・１０６を含む画素行に対応する４本の走査信号線（１６ａ・１６ｂ・１６ｃ・１６ｄ）のうち同時選択されていない各走査信号線（１６ｂ・１６ｄ）がＯＮ・ＯＦＦされる（アクティブ化された後に非アクティブとされる）。これにより、トランジスタを介して走査信号線１６ｂに接続された画素電極１７ｂ・１７Ａと、トランジスタを介して走査信号線１６ｄに接続された画素電極１７ｄ・１７Ｃとが保持容量配線に接続され、ディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ａに接続される画素電極１７ａ・１７Ｂと、トランジスタを介して走査信号線１６ｃに接続される画素電極１７ｃ・１７Ｄとにデータ信号が書き込まれる。
また、図２９・３０・３４に示すように、Ｆ２のｎ＋１番目の水平走査期間では、走査信号線１６ｅ・１６ｇの同時選択中のプリチャージ期間に、画素１０３・１０７を含む画素行および画素１０４・１０８を含む画素行に対応する４本の走査信号線（１６ｅ・１６ｆ・１６ｇ・１６ｈ）のうち同時選択されていない各走査信号線（１６ｆ・１６ｈ）がＯＮ・ＯＦＦされる。これにより、トランジスタを介して走査信号線１６ｆに接続された画素電極１７ｆ・１７Ｅと、トランジスタを介して走査信号線１６ｈに接続された画素電極１７ｈ・１７Ｇとが保持容量配線に接続され、ディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ｅに接続される画素電極１７ｅ・１７Ｆと、トランジスタを介して走査信号線１６ｇに接続される画素電極１７ｇ・１７Ｈとにデータ信号が書き込まれる。
実施の形態３では、１画素に含まれる２つの画素電極の一方がトランジスタを介してデータ信号線に接続され、他方がトランジスタを介して保持容量配線に接続されている（すなわち、電気的にフローティングとならない）ことから、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。
また、各フレームでは、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並ぶ（明・暗副画素が市松配置される）ため、ざらつき感の少ない自然な表示が可能となる。また、同一データ信号線に供給されるデータ信号の極性が２垂直期間同一であるため、データ信号の極性が１水平走査期間で反転するような場合と比較してソースドライバの消費電力を抑えることができる。なお、各フレームで書き込まれるデータ信号の極性分布はドット反転状となるため、画面のチラツキも抑制することができる。また、各水平走査期間にプリチャージ期間を設けているため、過去フレームの階調による（例えば、２５６階調表示で０階調→１００階調に遷移する場合と１００階調→１００階調に遷移する場合の）充電率の波形や到達値のばらつきを小さくすることができる。
図３５は、図２９に示す液晶パネル５ｃの一具体例を示す平面図である。図３５における、各データ信号線、各走査信号線および各保持容量配線の構成は図１３におけるそれらの構成と同一である。そして、走査信号線１６ａはトランジスタ１２ａ・１２Ａのゲート電極として、走査信号線１６ｂはトランジスタ１２ｂ・１２Ｂのゲート電極として、走査信号線１６ｃはトランジスタ１２ｃ・１２Ｃのゲート電極として、走査信号線１６ｄはトランジスタ１２ｄ・１２Ｄのゲート電極として機能する。また、トランジスタ１２ａのソース電極はデータ信号線１５ｘに接続されるとともに、トランジスタ１２ｃのソース電極はデータ信号線１５ｙに接続され、トランジスタ１２Ａのソース電極はデータ信号線１５Ｘに接続されるとともに、トランジスタ１２Ｃのソース電極はデータ信号線１５Ｙに接続されている。
さらに、トランジスタ１２ａのドレイン電極９ａが容量電極３７ａに接続され、容量電極３７ａと画素電極１７ａとがコンタクトホール１１ａを介して接続され、容量電極３７ａは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。一方、トランジスタ１２ｂのソース電極８ｂは中継電極４７ｂに接続され、中継電極４７ｂと保持容量配線１８ｐとがコンタクトホール８１ｂを介して接続されている。また、トランジスタ１２ｂのドレイン電極９ｂは引き出し電極２７ｂに接続され、引き出し電極２７ｂと画素電極１７ｂとがコンタクトホール１１ｂを介して接続され、引き出し電極２７ｂは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分を有している。
ここでは、容量電極３７ａおよび画素電極１７ｂの重なり部分に、結合容量Ｃａｂ（図２９参照）が形成され、容量電極３７ａおよび保持容量配線１８ｐの重なり部分に、保持容量Ｃｈａ（図２９参照）の大半が形成され、引き出し電極２７ｂおよび保持容量配線１８ｐの重なり部分に、保持容量Ｃｈｂ（図２９参照）の大半が形成されている。
また、トランジスタ１２Ａのドレイン電極９Ａが容量電極３７Ａに接続され、容量電極３７Ａと画素電極１７Ｂとがコンタクトホール１１Ａを介して接続され、容量電極３７Ａは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７Ａと重なる部分とを有している。一方、トランジスタ１２Ｂのソース電極８Ｂは中継電極４７Ｂに接続され、中継電極４７Ｂと保持容量配線１８ｐとがコンタクトホール８１Ｂを介して接続されている。また、トランジスタ１２Ｂのドレイン電極９Ｂは引き出し電極２７Ｂに接続され、引き出し電極２７Ｂと画素電極１７Ａとがコンタクトホール１１Ｂを介して接続され、引き出し電極２７Ｂは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分を有している。
ここでは、容量電極３７Ａおよび画素電極１７Ａの重なり部分に、結合容量ＣＡＢ（図２９参照）が形成され、容量電極３７Ａおよび保持容量配線１８ｐの重なり部分に、保持容量ＣｈＢ（図２９参照）の大半が形成され、引き出し電極２７Ｂおよび保持容量配線１８ｐの重なり部分に、保持容量ＣｈＡ（図２９参照）の大半が形成されている。
なお、図２９の液晶パネル５ｃを図４４に示すように駆動することもできる。すなわち、同時選択が開始されるまでのプリチャージ期間に、（同時書き込みを行う）上記２つの画素領域行に対応する４本の走査信号線それぞれを同期してＯＮ・ＯＦＦさせる。この場合、同時選択の１／２〜１／５垂直走査期間前に、上記４本の走査信号線それぞれを同期してＯＮ・ＯＦＦすることもできる。こうすれば、上記２つの画素領域行には１／２〜１／５垂直走査期間だけ黒表示がなされるため、いわゆる黒挿入の効果が得られ、動画等での尾引き感を抑えることができる。
また、実施の形態３では、図３６に示す液晶パネル５ｄを、図２８あるいは図４５のように駆動することもできる。なお、液晶パネル５ｄと液晶パネル５ｂ（図１９参照）の違いは、走査信号線１６ｂに接続されるトランジスタ１２ｂ・１２Ｂのソース電極が保持容量配線１８ｐに接続され、走査信号線１６ｄに接続されるトランジスタ１２ｄ・１２Ｄのソース電極が保持容量配線１８ｑに接続され、走査信号線１６ｆに接続されるトランジスタ１２ｆ・１２Ｆのソース電極が保持容量配線１８ｒに接続され、走査信号線１６ｈに接続されるトランジスタ１２ｈ・１２Ｈのソース電極が保持容量配線１８ｓに接続されている点であり、これ以外は同一である。
〔実施の形態４〕
実施の形態４で用いる液晶パネル５ｅの構成を図３７に示す。液晶パネル５ｅと液晶パネル５ａ（図１参照）の違いは、走査信号線１６ｂに接続されるトランジスタ１２ｂのソース電極が画素電極１７ａに接続され、走査信号線１６ｂに接続されるトランジスタ１２Ｂのソース電極が画素電極１７Ｂに接続され、走査信号線１６ｄに接続されるトランジスタ１２ｄのソース電極が画素電極１７ｃに接続され、走査信号線１６ｄに接続されるトランジスタ１２Ｄのソース電極が画素電極１７Ｄに接続され、走査信号線１６ｆに接続されるトランジスタ１２ｆのソース電極が画素電極１７ｅに接続され、走査信号線１６ｆに接続されるトランジスタ１２Ｆのソース電極が画素電極１７Ｆに接続され、走査信号線１６ｈに接続されるトランジスタ１２ｈのソース電極が画素電極１７ｇに接続され、走査信号線１６ｈに接続されるトランジスタ１２Ｈのソース電極が画素電極１７Ｈに接続されている点であり、これ以外は同一である。
実施の形態４では、この液晶パネル５ｅを、図３０のように駆動する。図３８・３９は、図３０のＦ１（第１フレーム）での駆動を、図４０・４１は、図３０のＦ２（第２フレーム）での駆動を説明している。
例えば、図３０・３７・３８に示すように、Ｆ１のｎ番目の水平走査期間では、走査信号線１６ａ・１６ｃの同時選択中のプリチャージ期間に、画素１０１・１０５を含む画素行および画素１０２・１０６を含む画素行に対応する４本の走査信号線（１６ａ・１６ｂ・１６ｃ・１６ｄ）のうち同時選択されていない各走査信号線（１６ｂ・１６ｄ）がＯＮ・ＯＦＦされる（アクティブ化された後に非アクティブとされる）。これにより、トランジスタ１２ｂを介して走査信号線１６ｂに接続された画素電極１７ｂが画素電極１７ａに接続され、トランジスタ１２Ｂを介して走査信号線１６ｂに接続された画素電極１７Ａが画素電極１７Ｂに接続され、トランジスタ１２ｄを介して走査信号線１６ｄに接続された画素電極１７ｄが画素電極１７ｃに接続され、トランジスタ１２Ｄを介して走査信号線１６ｄに接続された画素電極１７Ｃが画素電極１７Ｄに接続され、画素電極１７ｂ・１７Ａ・１７ｄ・１７Ｃがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ａに接続される画素電極１７ａ・１７Ｂと、トランジスタを介して走査信号線１６ｃに接続される画素電極１７ｃ・１７Ｄとにデータ信号が書き込まれる。
これにより、画素１０１では、画素電極１７ａを含む副画素がプラス極性の明副画素（Ｍ＋）、画素電極１７ｂを含む副画素がプラス極性の暗副画素（Ｋ＋）となり、画素１０５では、画素電極１７Ａを含む副画素がマイナス極性の暗副画素（Ｋ−）、画素電極１７Ｂを含む副画素がマイナス極性の明副画素（Ｍ−）となり、画素１０２では、画素電極１７ｃを含む副画素がマイナス極性の明副画素（Ｍ−）、画素電極１７ｄを含む副画素がマイナスの暗副画素（Ｋ−）となり、画素１０６では、画素電極１７Ｃを含む副画素がプラス極性の暗副画素（Ｋ＋）、画素電極１７Ｄを含む副画素がプラス極性の明副画素（Ｍ＋）となる。
また、図３０・３７・３９に示すように、Ｆ１のｎ＋１番目の水平走査期間では、走査信号線１６ｅ・１６ｇの同時選択中のプリチャージ期間に、画素１０３・１０７を含む画素行および画素１０４・１０８を含む画素行に対応する４本の走査信号線（１６ｅ・１６ｆ・１６ｇ・１６ｈ）のうち同時選択されていない各走査信号線（１６ｆ・１６ｈ）がＯＮ・ＯＦＦされる。これにより、トランジスタ１２ｆを介して走査信号線１６ｆに接続された画素電極１７ｆが画素電極１７ｅに接続され、トランジスタ１２Ｆを介して走査信号線１６ｆに接続された画素電極１７Ｅが画素電極１７Ｆに接続され、トランジスタ１２ｈを介して走査信号線１６ｈに接続された画素電極１７ｈが画素電極１７ｇに接続され、トランジスタ１２Ｈを介して走査信号線１６ｈに接続された画素電極１７Ｇが画素電極１７Ｈに接続され、画素電極１７ｆ・１７Ｅ・１７ｈ・１７Ｇがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ｅに接続される画素電極１７ｅ・１７Ｆと、トランジスタを介して走査信号線１６ｇに接続される画素電極１７ｇ・１７Ｈとにデータ信号が書き込まれる。
これにより、画素１０３では、画素電極１７ｅを含む副画素がプラス極性の明副画素（Ｍ＋）、画素電極１７ｆを含む副画素がプラス極性の暗副画素（Ｋ＋）となり、画素１０７では、画素電極１７Ｅを含む副画素がマイナス極性の暗副画素（Ｋ−）、画素電極１７Ｆを含む副画素がマイナス極性の明副画素（Ｍ−）となり、画素１０４では、画素電極１７ｇを含む副画素がマイナス極性の明副画素（Ｍ−）、画素電極１７ｈを含む副画素がマイナスの暗副画素（Ｋ−）となり、画素１０８では、画素電極１７Ｇを含む副画素がプラス極性の暗副画素（Ｋ＋）、画素電極１７Ｈを含む副画素がプラス極性の明副画素（Ｍ＋）となる。
またＦ２では、各データ信号線に供給されるデータ信号の極性が反転し、Ｆ１と同様の走査が行われる。
すなわち、図３０・３７・４０に示すように、Ｆ２のｎ番目の水平走査期間では、走査信号線１６ａ・１６ｃの同時選択中のプリチャージ期間に、画素１０１・１０５を含む画素行および画素１０２・１０６を含む画素行に対応する４本の走査信号線（１６ａ・１６ｂ・１６ｃ・１６ｄ）のうち同時選択されていない各走査信号線（１６ｂ・１６ｄ）がＯＮ・ＯＦＦされる（アクティブ化された後に非アクティブとされる）。これにより、トランジスタ１２ｂを介して走査信号線１６ｂに接続された画素電極１７ｂが画素電極１７ａに接続され、トランジスタ１２Ｂを介して走査信号線１６ｂに接続された画素電極１７Ａが画素電極１７Ｂに接続され、トランジスタ１２ｄを介して走査信号線１６ｄに接続された画素電極１７ｄが画素電極１７ｃに接続され、トランジスタ１２Ｄを介して走査信号線１６ｄに接続された画素電極１７Ｃが画素電極１７Ｄに接続され、画素電極１７ｂ・１７Ａ・１７ｄ・１７Ｃがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ａに接続される画素電極１７ａ・１７Ｂと、トランジスタを介して走査信号線１６ｃに接続される画素電極１７ｃ・１７Ｄとにデータ信号が書き込まれる。
また、図３０・３７・４１に示すように、Ｆ２のｎ＋１番目の水平走査期間では、走査信号線１６ｅ・１６ｇの同時選択中のプリチャージ期間に、画素１０３・１０７を含む画素行および画素１０４・１０８を含む画素行に対応する４本の走査信号線（１６ｅ・１６ｆ・１６ｇ・１６ｈ）のうち同時選択されていない各走査信号線（１６ｆ・１６ｈ）がＯＮ・ＯＦＦされる。これにより、トランジスタ１２ｆを介して走査信号線１６ｆに接続された画素電極１７ｆが画素電極１７ｅに接続され、トランジスタ１２Ｆを介して走査信号線１６ｆに接続された画素電極１７Ｅが画素電極１７Ｆに接続され、トランジスタ１２ｈを介して走査信号線１６ｈに接続された画素電極１７ｈが画素電極１７ｇに接続され、トランジスタ１２Ｈを介して走査信号線１６ｈに接続された画素電極１７Ｇが画素電極１７Ｈに接続され、画素電極１７ｆ・１７Ｅ・１７ｈ・１７Ｇがディスチャージされる。
そして、該プリチャージ期間の後に、トランジスタを介して走査信号線１６ｅに接続される画素電極１７ｅ・１７Ｆと、トランジスタを介して走査信号線１６ｇに接続される画素電極１７ｇ・１７Ｈとにデータ信号が書き込まれる。
実施の形態４では、１画素に含まれる２つの画素電極がトランジスタを介して接続され、プリチャージ期間に上記２つの画素電極それぞれがデータ信号線に接続される（すなわち、上記２つの画素電極が電気的にフローティングとならない）ことから、容量結合型の画素分割方式で問題となっていた画素の焼き付等を抑制することができる。
また、各フレームでは、行方向および列方向それぞれについて、明副画素と暗副画素とが交互に並ぶ（明・暗副画素が市松配置される）ため、ざらつき感の少ない自然な表示が可能となる。また、同一データ信号線に供給されるデータ信号の極性が２垂直期間同一であるため、データ信号の極性が１水平走査期間で反転するような場合と比較してソースドライバの消費電力を抑えることができる。なお、各フレームで書き込まれるデータ信号の極性分布はドット反転状となるため、画面のチラツキも抑制することができる。また、各水平走査期間にプリチャージ期間を設けているため、過去フレームの階調による（例えば、２５６階調表示で０階調→１００階調に遷移する場合と１００階調→１００階調に遷移する場合の）充電率の波形や到達値のばらつきを小さくすることができる。
図４２は、図３７に示す液晶パネル５ｅの一具体例を示す平面図である。図４２における、各データ信号線、各走査信号線および各保持容量配線並びに各トランジスタの構成は図３５におけるそれらの構成と同一である。そして、トランジスタ１２ａのドレイン電極９ａが容量電極３７ａに接続され、容量電極３７ａと画素電極１７ａとがコンタクトホール１１ａを介して接続され、容量電極３７ａは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。一方、トランジスタ１２ｂのソース電極８ｂは中継電極４７ｂに接続され、中継電極４７ｂと画素電極１７ａとがコンタクトホール９１ａを介して接続され、中継電極４７ｂは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７ｂと重なる部分とを有している。また、トランジスタ１２ｂのドレイン電極９ｂは引き出し電極２７ｂに接続され、引き出し電極２７ｂと画素電極１７ｂとがコンタクトホール１１ｂを介して接続され、引き出し電極２７ｂは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分を有している。
ここでは、容量電極３７ａおよび画素電極１７ｂの重なり部分と、中継電極４７ｂおよび画素電極１７ｂの重なり部分とに、結合容量Ｃａｂ（図３７参照）が形成され、容量電極３７ａおよび保持容量配線１８ｐの重なり部分と、中継電極４７ｂおよび保持容量配線１８ｐの重なり部分とに、保持容量Ｃｈａ（図３７参照）の大半が形成され、引き出し電極２７ｂおよび保持容量配線１８ｐの重なり部分に、保持容量Ｃｈｂ（図３７参照）の大半が形成されている。
また、トランジスタ１２Ａのドレイン電極９Ａが容量電極３７Ａに接続され、容量電極３７Ａと画素電極１７Ｂとがコンタクトホール１１Ａを介して接続され、容量電極３７Ａは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７Ａと重なる部分とを有している。一方、トランジスタ１２Ｂのソース電極８Ｂは中継電極４７Ｂに接続され、中継電極４７Ｂと画素電極１７Ａとがコンタクトホール９１Ｂを介して接続され、中継電極４７Ｂは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分と、層間絶縁膜を介して画素電極１７Ｂと重なる部分とを有している。また、トランジスタ１２Ｂのドレイン電極９Ｂは引き出し電極２７Ｂに接続され、引き出し電極２７Ｂと画素電極１７Ｂとがコンタクトホール１１Ｂを介して接続され、引き出し電極２７Ｂは、ゲート絶縁膜を介して保持容量配線１８ｐに重なる部分を有している。
ここでは、容量電極３７Ａおよび画素電極１７Ｂの重なり部分と、中継電極４７Ｂおよび画素電極１７Ｂの重なり部分とに、結合容量ＣＡＢ（図３７参照）が形成され、中継電極４７Ｂおよび保持容量配線１８ｐの重なり部分に、保持容量ＣｈＡ（図３７参照）の大半が形成され、容量電極３７Ａおよび保持容量配線１８ｐの重なり部分と、引き出し電極２７ｂおよび保持容量配線１８ｐの重なり部分に、保持容量ＣｈＢ（図３７参照）の大半が形成されている。
なお、図３７の液晶パネル５ｅを図４４に示すように駆動することもできる。すなわち、同時選択が開始されるまでのプリチャージ期間に、（同時書き込みを行う）上記２つの画素領域行に対応する４本の走査信号線それぞれを同期してＯＮ・ＯＦＦさせる。この場合、同時選択の１／２〜１／５垂直走査期間前に、上記４本の走査信号線それぞれを同期してＯＮ・ＯＦＦすることもできる。こうすれば、上記２つの画素領域行には１／２〜１／５垂直走査期間だけ黒表示がなされるため、いわゆる黒挿入の効果が得られ、動画等での尾引き感を抑えることができる。
また、実施の形態４では、図４３に示す液晶パネル５ｆを、図２８あるいは図４５のように駆動することもできる。なお、液晶パネル５ｆと液晶パネル５ｂ（図１９参照）の違いは、走査信号線１６ｂに接続されるトランジスタ１２ｂのソース電極が画素電極１７ａに接続され、走査信号線１６ｂに接続されるトランジスタ１２Ｂのソース電極が画素電極１７Ｂに接続され、走査信号線１６ｄに接続されるトランジスタ１２ｄのソース電極が画素電極１７ｃに接続され、走査信号線１６ｄに接続されるトランジスタ１２Ｄのソース電極が画素電極１７Ｄに接続され、走査信号線１６ｆに接続されるトランジスタ１２ｆのソース電極が画素電極１７ｅに接続され、走査信号線１６ｆに接続されるトランジスタ１２Ｆのソース電極が画素電極１７Ｆに接続され、走査信号線１６ｈに接続されるトランジスタ１２ｈのソース電極が画素電極１７ｇに接続され、走査信号線１６ｈに接続されるトランジスタ１２Ｈのソース電極が画素電極１７Ｈに接続されている点であり、これ以外は同一である。
本実施の形態では、以下のようにして、本液晶表示ユニットおよび液晶表示装置を構成する。すなわち、液晶パネル（５ａ〜５ｆ）の両面に、２枚の偏光板Ａ・Ｂを、偏光板Ａの偏光軸と偏光板Ｂの偏光軸とが互いに直交するように貼り付ける。なお、偏光板には必要に応じて、光学補償シート等を積層してもよい。次に、図４６（ａ）に示すように、ドライバ（ゲートドライバ２０２、ソースドライバ２０１）を接続する。ここでは、一例として、ドライバをＴＣＰ（ＴａｐｅＣａｒｅｅｒＰａｃｋａｇｅ）方式による接続について説明する。まず、液晶パネルの端子部にＡＣＦ（ＡｎｉｓｏｔｏｒｏｐｉＣｏｎｄｕｋｔｉｖｅＦｉｌｍ）を仮圧着する。ついで、ドライバが乗せられたＴＣＰをキャリアテープから打ち抜き、パネル端子電極に位置合わせし、加熱、本圧着を行う。その後、ドライバＴＣＰ同士を連結するための回路基板２０３（ＰＷＢ：Ｐｒｉｎｔｅｄ ｗｉｒｉｎｇ ｂｏａｒｄ）とＴＣＰの入力端子とをＡＣＦで接続する。これにより、液晶表示ユニット２００が完成する。その後、図４６（ｂ）に示すように、液晶表示ユニットの各ドライバ（２０１・２０２）に、回路基板２０３を介して表示制御回路２０９を接続し、照明装置（バックライトユニット）２０４と一体化することで、液晶表示装置２１０となる。
図４７（ａ）に、プリチャージ期間を設けるためのソースドライバの構成を示す。図４７（ａ）に示すように、この場合のソースドライバには、各データ信号線に対応してバッファ３１と、データ出力用スイッチＳＷａと、プリチャージ用スイッチＳＷｂとが設けられる。バッファ３１には対応するデータｄが入力され、バッファ３１の出力は、データ出力用スイッチＳＷａを介してデータ信号線への出力端に接続されている。また、隣り合う２本のデータ信号線それぞれに対応する出力端は、プリチャージ用スイッチＳＷｂを介して互いに接続されている。すなわち、各プリチャージ用スイッチＳＷｂは直列に接続され、その一端がプリチャージ電位供給源３５（Ｖｃｏｍ）に接続されている。ここで、データ出力用スイッチＳＷａのゲート端子には、チャージシェア信号（ｓｈ）がインバータ３３を介して入力され、プリチャージ用スイッチＳＷｂのゲート端子には、ｓｈ信号が入力される。
なお、図４７（ａ）に示すソースドライバを図４７（ｂ）のように構成してもよい。すなわち、プリチャージ用スイッチＳＷｃを、対応するデータ信号線とプリチャージ電位供給源３５（Ｖｃｏｍ）にのみに接続し、各プリチャージ用スイッチＳＷｃを直列に接続しない構成とする。こうすれば、各データ信号線に速やかにプリチャージ電位を供給することができる。
このように、各水平走査期間にプリチャージ期間（例えば、チャージシェアが行われる期間）を設け、このプリチャージ期間に各データ信号線へプリチャージ電位（例えばＶｃｏｍ）を供給すれば、大型、高精細あるいは高速駆動等、フル充電が難しい液晶表示装置において、一水平走査期間前に同一データ信号線に供給された信号電位のレベル相異に起因する現水平走査期間の到達電位（充電率）のばらつきを抑制することができる。それゆえ、本液晶パネルは、走査信号線が２１６０本のデジタルシネマ規格の液晶表示装置や走査信号線４３２０本のスーパーハイビジョン規格の液晶表示装置にも好適である。
本願でいう「電位の極性」とは、基準となる電位以上（プラス）あるいは基準となる電位以下（マイナス）を意味する。ここで、基準となる電位は、共通電極（対向電極）の電位であるＶｃｏｍ（コモン電位）であってもその他任意の電位であってもよい。
図４８は、本液晶表示装置の構成を示すブロック図である。同図に示されるように、本液晶表示装置は、表示部（液晶パネル）と、ソースドライバ（ＳＤ）と、ゲートドライバ（ＧＤ）と、表示制御回路とを備えている。ソースドライバはデータ信号線を駆動し、ゲートドライバは走査信号線を駆動し、表示制御回路は、ソースドライバおよびゲートドライバを制御する。
表示制御回路は、外部の信号源（例えばチューナー）から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取る。また、表示制御回路は、受け取ったこれらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部に表示させるための信号として、データスタートパルス信号ＳＳＰと、データクロック信号ＳＣＫと、チャージシェア信号ｓｈと、表示すべき画像を表すデジタル画像信号ＤＡ（ビデオ信号Ｄｖに対応する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号（走査信号出力制御信号）ＧＯＥとを生成し、これらを出力する。
より詳しくは、ビデオ信号Ｄｖを内部メモリで必要に応じてタイミング調整等を行った後に、デジタル画像信号ＤＡとして表示制御回路から出力し、そのデジタル画像信号ＤＡの表す画像の各画素に対応するパルスからなる信号としてデータクロック信号ＳＣＫを生成し、水平同期信号ＨＳＹに基づき１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となる信号としてデータスタートパルス信号ＳＳＰを生成し、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号としてゲートスタートパルス信号ＧＳＰを生成し、水平同期信号ＨＳＹに基づきゲートクロック信号ＧＣＫを生成し、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づきチャージシェア信号ｓｈ、ならびにゲートドライバ出力制御信号ＧＯＥを生成する。
上記のようにして表示制御回路において生成された信号のうち、デジタル画像信号ＤＡ、チャージシェア信号ｓｈ、信号電位（データ信号電位）の極性を制御する信号ＰＯＬ、データスタートパルス信号ＳＳＰ、およびデータクロック信号ＳＣＫは、ソースドライバに入力され、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバに入力される。
ソースドライバは、デジタル画像信号ＤＡ、データクロック信号ＳＣＫ、チャージシェア信号ｓｈ、データスタートパルス信号ＳＳＰ、および極性反転信号ＰＯＬに基づき、デジタル画像信号ＤＡの表す画像の各走査信号線における画素値に相当するアナログ電位（信号電位）を１水平走査期間毎に順次生成し、これらのデータ信号をデータ信号線（例えば、１５ｘ・１５ｙ）に出力する。
ゲートドライバは、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとに基づき、ゲートオンパルス信号を生成し、これらを走査信号線に出力し、これによって走査信号線を２本ずつ順次選択していく。
次に、本液晶表示装置をテレビジョン受信機に適用するときの一構成例について説明する。図４９は、テレビジョン受信機用の液晶表示装置８００の構成を示すブロック図である。液晶表示装置８００は、液晶表示ユニット８４と、Ｙ／Ｃ分離回路８０と、ビデオクロマ回路８１と、Ａ／Ｄコンバータ８２と、液晶コントローラ８３と、バックライト駆動回路８５と、バックライト８６と、マイコン（マイクロコンピュータ）８７と、階調回路８８とを備えている。なお、液晶表示ユニット８４は、液晶パネルと、これを駆動するためのソースドライバおよびゲートドライバとで構成される。
上記構成の液晶表示装置８００では、まず、テレビジョン信号としての複合カラー映像信号Ｓｃｖが外部からＹ／Ｃ分離回路８０に入力され、そこで輝度信号と色信号に分離される。これらの輝度信号と色信号は、ビデオクロマ回路８１にて光の３原色に対応するアナログＲＧＢ信号に変換され、さらに、このアナログＲＧＢ信号はＡ／Ｄコンバータ８２により、デジタルＲＧＢ信号に変換される。このデジタルＲＧＢ信号は液晶コントローラ８３に入力される。また、Ｙ／Ｃ分離回路８０では、外部から入力された複合カラー映像信号Ｓｃｖから水平および垂直同期信号も取り出され、これらの同期信号もマイコン８７を介して液晶コントローラ８３に入力される。
液晶表示ユニット８４には、液晶コントローラ８３からデジタルＲＧＢ信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路８８では、カラー表示の３原色Ｒ，Ｇ，Ｂそれぞれの階調電位が生成され、それらの階調電位も液晶表示ユニット８４に供給される。液晶表示ユニット８４では、これらのＲＧＢ信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号（データ信号＝信号電位、走査信号等）が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット８４によって画像を表示するには、液晶表示ユニット内の液晶パネルの後方から光を照射する必要があり、この液晶表示装置８００では、マイコン８７の制御の下にバックライト駆動回路８５がバックライト８６を駆動することにより、液晶パネルの裏面に光が照射される。上記の処理を含め、システム全体の制御はマイコン８７が行う。なお、外部から入力される映像信号（複合カラー映像信号）としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置８００では、様々な映像信号に基づいた画像表示が可能である。
液晶表示装置８００でテレビジョン放送に基づく画像を表示する場合には、図５０に示すように、液晶表示装置８００にチューナー部９０が接続され、これによって本テレビジョン受像機６０１が構成される。このチューナー部９０は、アンテナ（不図示）で受信した受信波（高周波信号）の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Ｓｃｖを取り出す。この複合カラー映像信号Ｓｃｖは、既述のように液晶表示装置８００に入力され、この複合カラー映像信号Ｓｃｖに基づく画像が該液晶表示装置８００によって表示される。
図５１は、本テレビジョン受像機の一構成例を示す分解斜視図である。同図に示すように、本テレビジョン受像機６０１は、その構成要素として、液晶表示装置８００の他に第１筐体８０１および第２筐体８０６を有しており、液晶表示装置８００を第１筐体８０１と第２筐体８０６とで包み込むようにして挟持した構成となっている。第１筐体８０１には、液晶表示装置８００で表示される画像を透過させる開口部８０１ａが形成されている。また、第２筐体８０６は、液晶表示装置８００の背面側を覆うものであり、当該表示装置８００を操作するための操作用回路８０５が設けられると共に、下方に支持用部材８０８が取り付けられている。
本発明のアクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、１つの画素領域列に対応して２本のデータ信号線が設けられるとともに、１つの画素領域行に対応して２本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記２本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる２つの画素電極の一方に電気的に接続されるとともに、上記２本の走査信号線の他方に接続されたトランジスタが上記２つの画素電極の他方に電気的に接続され、かつ上記各トランジスタが、上記２本のデータ信号線のいずれかである同一のデータ信号線に電気的に接続されていることを特徴とする。
まず、本アクティブマトリクス基板では１つの画素領域列に対応して２本のデータ信号線が設けられているため、本アクティブマトリクス基板を備えた液晶表示装置では、２本の走査信号線を同時選択して２つの画素行を同時に書き込むことができる。
そして上記構成では、各画素領域の容量結合された２つの画素電極それぞれがトランジスタを介してデータ信号線に接続されており、各画素電極が電気的にフローティングとならない。これにより、本アクティブマトリクス基板を備えた液晶表示装置では画素の焼き付き等が低減され、高い表示品位が実現される。
本発明のアクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、１つの画素領域列に対応して２本のデータ信号線が設けられるとともに、１つの画素領域行に対応して２本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記２本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる２つの画素電極の一方と上記２本のデータ信号線の一方とに電気的に接続されるとともに、上記２本の走査信号線の他方に接続されたトランジスタが上記２つの画素電極の他方と保持容量配線とに電気的に接続されていることを特徴とする。
まず、本アクティブマトリクス基板では１つの画素領域列に対応して２本のデータ信号線が設けられているため、本アクティブマトリクス基板を備えた液晶表示装置では、２本の走査信号線を同時選択して２つの画素行を同時に書き込むことができる。
そして上記構成では、各画素領域の容量結合された２つの画素電極の一方がトランジスタを介してデータ信号線に接続されるとともに、他方がトランジスタを介して保持容量配線に接続されており、各画素電極が電気的にフローティングとならない。これにより、本アクティブマトリクス基板を備えた液晶表示装置では画素の焼き付き等が低減され、高い表示品位が実現される。
本アクティブマトリクス基板は、各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、１つの画素領域列に対応して２本のデータ信号線が設けられるとともに、１つの画素領域行に対応して２本の走査信号線が設けられ、上記画素領域列および画素領域行に属する画素領域について、上記２本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる２つの画素電極の一方と上記２本のデータ信号線の一方とに電気的に接続されるとともに、上記２本の走査信号線の他方に接続されたトランジスタが上記２つの画素電極それぞれに電気的に接続されていることを特徴とする。
まず、本アクティブマトリクス基板では１つの画素領域列に対応して２本のデータ信号線が設けられているため、本アクティブマトリクス基板を備えた液晶表示装置では、２本の走査信号線を同時選択して２つの画素行を同時に書き込むことができる。
そして上記構成では、各画素領域の容量結合された２つの画素電極がトランジスタを介して互いに接続されており、各画素電極が電気的にフローティングとならない。これにより、本アクティブマトリクス基板を備えた液晶表示装置では画素の焼き付き等が低減され、高い表示品位が実現される。
本アクティブマトリクス基板では、列方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なる構成とすることもできる。
本アクティブマトリクス基板では、１つの画素領域には２つの画素電極が列方向に並べられ、行方向に隣り合う２つの画素領域に含まれ、それぞれがトランジスタを介してデータ信号線に接続されるとともに互いに斜め向かいとなる２つの画素電極の一方に電気的に接続されるトランジスタと、該２つの画素電極の他方に電気的に接続されるトランジスタとが同一の走査信号線に接続されている構成とすることもできる。
本アクティブマトリクス基板では、１つの画素領域に、該画素領域に含まれる２つの画素電極の一方に電気的に接続されるとともに層間絶縁膜を介して上記２つの画素電極の他方に重なる容量電極と、層間絶縁膜を介して上記２つの画素電極の一方に重なるとともに上記２つの画素電極の他方に電気的に接続される容量電極とを備える構成とすることもできる。
本アクティブマトリクス基板では、１つの画素領域行に対応する２本の走査信号線は、該画素領域行の両側に配されているか、あるいは画素領域行の両端部に重なるように配されている構成とすることもできる。
本アクティブマトリクス基板では、上記各容量電極がゲート絶縁膜を介して保持容量配線と重なっている構成とすることもできる。
本アクティブマトリクス基板では、上記画素領域に含まれる２つの画素電極の一方に電気的に接続される容量電極と、他方に電気的に接続される容量電極とが、互いに点対称となるようにレイアウトされている構成とすることもできる。
本アクティブマトリクス基板では、上記層間絶縁膜は無機絶縁膜と有機絶縁膜とからなるが、各容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去あるいは薄く形成されている構成とすることもできる。
本液晶表示装置は、上記アクティブマトリクス基板を備え、所定のフレームでは、２つの画素領域行の一方に対応する２本の走査信号線のうち１本と、他方に対応する２本の走査信号線のうち１本とが同時選択されることで、該２つの画素領域行に同時にデータ信号が書き込まれ、上記所定のフレーム以外のフレームでは、上記２つの画素領域行の一方に対応する２本の走査信号線のうち残る１本と、他方に対応する２本の走査信号線のうち残る１本とが同時選択されることで、該２つの画素領域行に同時にデータ信号が書き込まれることを特徴とする。
本液晶表示装置では、上記２つの画素領域行が互いに隣り合う構成とすることもできる。
本液晶表示装置では、列方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なり、かつ互いに逆極性のデータ信号が供給される構成とすることもできる。
本液晶表示装置では、行方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される構成とすることもできる。
本液晶表示装置では、奇数番目のフレームでは、２つの画素領域行の一方に対応する２本の走査信号線のうち１本と、他方に対応する２本の走査信号線のうち１本とが同時選択され、偶数番目のフレームでは、上記２つの画素領域行の一方に対応する２本の走査信号線のうち残る１本と、他方に対応する２本の走査信号線のうち残る１本とが同時選択される構成とすることもできる。
本液晶表示装置では、同一データ信号線に供給されるデータ信号の極性が２フレームごとに反転する構成とすることもできる。
本液晶表示装置では、連続する２フレームそれぞれでは、２つの画素領域行の一方に対応する２本の走査信号線のうち１本と、他方に対応する２本の走査信号線のうち１本とが同時選択され、上記２フレームに続く連続する２フレームそれぞれでは、上記２つの画素領域行の一方に対応する２本の走査信号線のうち残る１本と、他方に対応する２本の走査信号線のうち残る１本とが同時選択される構成とすることもできる。
本液晶表示装置では、同一データ信号線に供給されるデータ信号の極性が１フレームごとに反転する構成とすることもできる。
本液晶表示装置では、各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、同時選択中のプリチャージ期間に、上記２つの画素領域行に対応する４本の走査信号線のうち同時選択されていない各走査信号線がＯＮ・ＯＦＦされる構成とすることもできる。
本液晶表示装置では、各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、同時選択までのプリチャージ期間に、上記２つの画素領域行に対応する４本の走査信号線それぞれが同期してＯＮ・ＯＦＦされる構成とすることもできる。
本液晶表示装置では、上記アクティブマトリクス基板を備え、２つの画素領域行の一方に対応する２本の走査信号線の一方と、上記２つの画素領域行の他方に対応する２本の走査信号線の一方とが同時選択されることで、２つの画素領域行に同時にデータ信号が書き込まれる構成とすることもできる。
本液晶表示装置では、上記２つの画素領域行が互いに隣り合う構成とすることもできる。
本液晶表示装置では、列方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なり、かつ互いに逆極性のデータ信号が供給される構成とすることもできる。
本液晶表示装置では、行方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給される構成とすることもできる。
本液晶表示装置では、各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、同時選択中のプリチャージ期間に、上記２つの画素領域行に対応する４本の走査信号線のうち同時選択されていない各走査信号線がＯＮ・ＯＦＦされる構成とすることもできる。
本液晶表示装置では、各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、同時選択までのプリチャージ期間に、上記２つの画素領域行に対応する４本の走査信号線それぞれが同期してＯＮ・ＯＦＦされる構成とすることもできる。
本液晶パネルは、上記アクティブマトリクス基板を備えることを特徴とする。本液晶表示ユニットは、上記液晶パネルとドライバとを備えることを特徴とする。本液晶表示装置は、上記液晶表示ユニットと光源装置とを備えることを特徴とする。本テレビジョン受像機は、上記液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とする。
以上のように、本発明によれば、２ライン同時選択を行う、容量結合型の画素分割方式の液晶表示装置において、その表示品位を高めることができる。
本発明は上記の実施の形態に限定されるものではなく、上記実施の形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施の形態に含まれる。
本発明の液晶パネルは、例えば液晶テレビに好適である。
５ａ〜５ｆ 液晶パネル
１２ａ〜１２ｈ・１２Ａ〜１２Ｈ トランジスタ
１５ｘ・１５ｙ・１５Ｘ・１５Ｙ データ信号線
１６ａ〜１６ｈ 走査信号線
１７ａ〜１７ｈ 画素電極
１７Ａ〜１７Ｈ 画素電極
１８ｐ〜１８ｓ 保持容量配線
２２ ゲート絶縁膜
２４ 半導体層
２５ 無機絶縁膜
２６ 有機絶縁膜
３７ａ・３７ｂ・３７Ａ・３７Ｂ 容量電極
８４ 液晶表示ユニット
１０１〜１０８ 画素
６０１ テレビジョン受像機
８００ 液晶表示装置

Claims (30)

  1. 各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、
    １つの画素領域列に対応して２本のデータ信号線が設けられるとともに、１つの画素領域行に対応して２本の走査信号線が設けられ、
    上記画素領域列および画素領域行に属する画素領域について、上記２本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる２つの画素電極の一方に電気的に接続されるとともに、上記２本の走査信号線の他方に接続されたトランジスタが上記２つの画素電極の他方に電気的に接続され、かつ上記各トランジスタが、上記２本のデータ信号線のいずれかである同一のデータ信号線に電気的に接続されていることを特徴とするアクティブマトリクス基板。
  2. 各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、
    １つの画素領域列に対応して２本のデータ信号線が設けられるとともに、１つの画素領域行に対応して２本の走査信号線が設けられ、
    上記画素領域列および画素領域行に属する画素領域について、上記２本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる２つの画素電極の一方と上記２本のデータ信号線の一方とに電気的に接続されるとともに、上記２本の走査信号線の他方に接続されたトランジスタが上記２つの画素電極の他方と保持容量配線とに電気的に接続されていることを特徴とするアクティブマトリクス基板。
  3. 各データ信号線の延伸方向を列方向として、容量を介して接続された２つの画素電極を含む画素領域が行および列方向に並べられ、
    １つの画素領域列に対応して２本のデータ信号線が設けられるとともに、１つの画素領域行に対応して２本の走査信号線が設けられ、
    上記画素領域列および画素領域行に属する画素領域について、上記２本の走査信号線の一方に接続されたトランジスタが該画素領域に含まれる２つの画素電極の一方と上記２本のデータ信号線の一方とに電気的に接続されるとともに、上記２本の走査信号線の他方に接続されたトランジスタが上記２つの画素電極それぞれに電気的に接続されていることを特徴とするアクティブマトリクス基板。
  4. 列方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なることを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。
  5. １つの画素領域には２つの画素電極が列方向に並べられ、
    行方向に隣り合う２つの画素領域に含まれ、それぞれがトランジスタを介してデータ信号線に接続されるとともに互いに斜め向かいとなる２つの画素電極の一方に電気的に接続されるトランジスタと、該２つの画素電極の他方に電気的に接続されるトランジスタとが同一の走査信号線に接続されていることを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。
  6. １つの画素領域行に対応する２本の走査信号線は、該画素領域行の両側に配されているか、あるいは画素領域行の両端部に重なるように配されていることを特徴とする請求項１〜３のいずれか１項に記載のアクティブマトリクス基板。
  7. １つの画素領域に、該画素領域に含まれる２つの画素電極の一方に電気的に接続されるとともに層間絶縁膜を介して上記２つの画素電極の他方に重なる容量電極と、層間絶縁膜を介して上記２つの画素電極の一方に重なるとともに上記２つの画素電極の他方に電気的に接続される容量電極とを備えることを特徴とする請求項１に記載のアクティブマトリクス基板。
  8. 上記各容量電極がゲート絶縁膜を介して保持容量配線と重なっていることを特徴とする請求項７に記載のアクティブマトリクス基板。
  9. 上記画素領域に含まれる２つの画素電極の一方に電気的に接続される容量電極と、他方に電気的に接続される容量電極とが、互いに点対称となるようにレイアウトされていることを特徴とする請求項７記載のアクティブマトリクス基板。
  10. 上記層間絶縁膜は無機絶縁膜と有機絶縁膜とからなるが、各容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去あるいは薄く形成されていることを特徴とする請求項７に記載のアクティブマトリクス基板。
  11. 請求項１に記載のアクティブマトリクス基板を備え、
    所定のフレームでは、２つの画素領域行の一方に対応する２本の走査信号線のうち１本と、他方に対応する２本の走査信号線のうち１本とが同時選択されることで、該２つの画素領域行に同時にデータ信号が書き込まれ、
    上記所定のフレーム以外のフレームでは、上記２つの画素領域行の一方に対応する２本の走査信号線のうち残る１本と、他方に対応する２本の走査信号線のうち残る１本とが同時選択されることで、該２つの画素領域行に同時にデータ信号が書き込まれることを特徴とする液晶表示装置。
  12. 上記２つの画素領域行が互いに隣り合うことを特徴とする請求項１１記載の液晶表示装置。
  13. 列方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なり、かつ互いに逆極性のデータ信号が供給されることを特徴とする請求項１２記載の液晶表示装置。
  14. 行方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給されることを特徴とする請求項１１記載の液晶表示装置。
  15. 奇数番目のフレームでは、２つの画素領域行の一方に対応する２本の走査信号線のうち１本と、他方に対応する２本の走査信号線のうち１本とが同時選択され、
    偶数番目のフレームでは、上記２つの画素領域行の一方に対応する２本の走査信号線のうち残る１本と、他方に対応する２本の走査信号線のうち残る１本とが同時選択されることを特徴とする請求項１１記載の液晶表示装置。
  16. 同一データ信号線に供給されるデータ信号の極性が２フレームごとに反転することを特徴とする請求項１５記載の液晶表示装置。
  17. 連続する２フレームそれぞれでは、２つの画素領域行の一方に対応する２本の走査信号線のうち１本と、他方に対応する２本の走査信号線のうち１本とが同時選択され、
    上記２フレームに続く連続する２フレームそれぞれでは、上記２つの画素領域行の一方に対応する２本の走査信号線のうち残る１本と、他方に対応する２本の走査信号線のうち残る１本とが同時選択されることを特徴とする請求項１１記載の液晶表示装置。
  18. 同一データ信号線に供給されるデータ信号の極性が１フレームごとに反転することを特徴とする請求項１７記載の液晶表示装置。
  19. 各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、
    同時選択中のプリチャージ期間に、上記２つの画素領域行に対応する４本の走査信号線のうち同時選択されていない各走査信号線がＯＮ・ＯＦＦされることを特徴とする請求項１１記載の液晶表示装置。
  20. 各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、
    同時選択までのプリチャージ期間に、上記２つの画素領域行に対応する４本の走査信号線それぞれが同期してＯＮ・ＯＦＦされることを特徴とする請求項１１記載の液晶表示装置。
  21. 請求項１〜３のいずれか１項に記載のアクティブマトリクス基板を備え、
    ２つの画素領域行の一方に対応する２本の走査信号線の一方と、上記２つの画素領域行の他方に対応する２本の走査信号線の一方とが同時選択されることで、２つの画素領域行に同時にデータ信号が書き込まれることを特徴とする液晶表示装置。
  22. 上記２つの画素領域行が互いに隣り合うことを特徴とする請求項２１記載の液晶表示装置。
  23. 列方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とが異なり、かつ互いに逆極性のデータ信号が供給されることを特徴とする請求項２２記載の液晶表示装置。
  24. 行方向に隣り合う２つの画素領域の一方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線と、該２つの画素領域の他方に含まれる各画素電極にトランジスタを介して接続されるデータ信号線とに、互いに逆極性のデータ信号が供給されることを特徴とする請求項２１記載の液晶表示装置。
  25. 各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、
    同時選択中のプリチャージ期間に、上記２つの画素領域行に対応する４本の走査信号線のうち同時選択されていない各走査信号線がＯＮ・ＯＦＦされることを特徴とする請求項２１記載の液晶表示装置。
  26. 各水平走査期間に、データ信号線に一定電位が供給されるプリチャージ期間が設けられ、
    同時選択までのプリチャージ期間に、上記２つの画素領域行に対応する４本の走査信号線それぞれが同期してＯＮ・ＯＦＦされることを特徴とする請求項２１記載の液晶表示装置。
  27. 請求項１〜３のいずれか１項に記載のアクティブマトリクス基板を備えた液晶パネル。
  28. 請求項２７記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。
  29. 請求項２８記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。
  30. 請求項２９記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。
JP2011523538A 2009-07-22 2010-04-15 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機 Expired - Fee Related JP5290419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011523538A JP5290419B2 (ja) 2009-07-22 2010-04-15 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009171308 2009-07-22
JP2009171308 2009-07-22
PCT/JP2010/002732 WO2011010417A1 (ja) 2009-07-22 2010-04-15 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP2011523538A JP5290419B2 (ja) 2009-07-22 2010-04-15 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Publications (2)

Publication Number Publication Date
JPWO2011010417A1 JPWO2011010417A1 (ja) 2012-12-27
JP5290419B2 true JP5290419B2 (ja) 2013-09-18

Family

ID=43498898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011523538A Expired - Fee Related JP5290419B2 (ja) 2009-07-22 2010-04-15 アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機

Country Status (3)

Country Link
US (1) US8866715B2 (ja)
JP (1) JP5290419B2 (ja)
WO (1) WO2011010417A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5203447B2 (ja) * 2008-02-27 2013-06-05 シャープ株式会社 アクティブマトリクス基板
US9129575B2 (en) * 2011-04-28 2015-09-08 Sharp Kabushiki Kaisha Liquid crystal display device
CN102650781B (zh) * 2011-10-18 2014-11-19 京东方科技集团股份有限公司 用于立体显示的像素结构及其控制方法
US9341903B2 (en) * 2011-12-26 2016-05-17 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same
US20130314449A1 (en) * 2012-05-25 2013-11-28 Qualcomm Mems Technologies, Inc. Display with selective line updating and polarity inversion
KR102028587B1 (ko) * 2012-10-30 2019-10-07 삼성디스플레이 주식회사 표시 장치
KR102157894B1 (ko) * 2014-03-11 2020-09-22 삼성디스플레이 주식회사 액정표시패널
TWI518670B (zh) * 2014-03-27 2016-01-21 友達光電股份有限公司 顯示面板及其驅動方法
JP2016105121A (ja) * 2014-12-01 2016-06-09 株式会社ジャパンディスプレイ カラーフィルタ基板及び表示装置
US9899426B2 (en) * 2016-04-25 2018-02-20 Apple Inc Dual data structure for high resolution and refresh rate
US10971107B2 (en) * 2016-11-02 2021-04-06 Innolux Corporation Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280603A (ja) * 2002-03-22 2003-10-02 Seiko Epson Corp 電気光学装置、それを用いた電子機器および電気光学装置の駆動方法
JP2006139288A (ja) * 2004-11-12 2006-06-01 Samsung Electronics Co Ltd 表示装置及びその駆動方法
JP2008175987A (ja) * 2007-01-17 2008-07-31 Sharp Corp アレイ基板、並びに、アレイ基板及び液晶パネルの検査方法
JP2009053589A (ja) * 2007-08-29 2009-03-12 Sony Corp 液晶表示装置および液晶表示装置の駆動方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3052873B2 (ja) * 1997-02-06 2000-06-19 日本電気株式会社 液晶表示装置
JPH10253987A (ja) 1997-03-11 1998-09-25 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3504496B2 (ja) * 1998-05-11 2004-03-08 アルプス電気株式会社 液晶表示装置の駆動方法および駆動回路
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
JP4218249B2 (ja) * 2002-03-07 2009-02-04 株式会社日立製作所 表示装置
JP4265788B2 (ja) * 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
JP4361844B2 (ja) 2004-07-28 2009-11-11 富士通株式会社 液晶表示装置
KR100723478B1 (ko) * 2004-11-24 2007-05-30 삼성전자주식회사 액정 표시 장치의 무반전 출력 특성을 구현하는 소스드라이버와 게이트 드라이버
KR101471547B1 (ko) * 2008-02-20 2014-12-11 삼성디스플레이 주식회사 액정 표시 장치
JP4807371B2 (ja) * 2008-03-27 2011-11-02 ソニー株式会社 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280603A (ja) * 2002-03-22 2003-10-02 Seiko Epson Corp 電気光学装置、それを用いた電子機器および電気光学装置の駆動方法
JP2006139288A (ja) * 2004-11-12 2006-06-01 Samsung Electronics Co Ltd 表示装置及びその駆動方法
JP2008175987A (ja) * 2007-01-17 2008-07-31 Sharp Corp アレイ基板、並びに、アレイ基板及び液晶パネルの検査方法
JP2009053589A (ja) * 2007-08-29 2009-03-12 Sony Corp 液晶表示装置および液晶表示装置の駆動方法

Also Published As

Publication number Publication date
JPWO2011010417A1 (ja) 2012-12-27
US20120105735A1 (en) 2012-05-03
US8866715B2 (en) 2014-10-21
WO2011010417A1 (ja) 2011-01-27

Similar Documents

Publication Publication Date Title
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US7978273B2 (en) Active-matrix substrate, display device, and television receiver
US8253903B2 (en) Liquid crystal panel, liquid crystal display device, and television device
TWI393094B (zh) 液晶顯示裝置及其驅動方法
US20130215003A1 (en) Display apparatus and method of driving the same
JP5179670B2 (ja) 液晶表示装置
WO2010021210A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5442754B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US7920117B2 (en) Liquid crystal display apparatus
US8665202B2 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, and television receiver
JP5342004B2 (ja) 液晶表示装置
WO2009130919A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP5384633B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
WO2010089820A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示ユニット、液晶表示装置、テレビジョン受像機
WO2011093387A1 (ja) 液晶表示装置
WO2011104947A1 (ja) 液晶表示装置、テレビジョン受像機、液晶表示装置の表示方法
WO2010024049A1 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
JP2009223167A (ja) 液晶表示装置
JP5572213B2 (ja) 表示装置、液晶表示装置、テレビジョン受像機
US20080122775A1 (en) Display apparatus
WO2014087869A1 (ja) 薄膜トランジスタアレイ基板、及び、液晶表示装置
JP2008276116A (ja) 液晶表示装置及び液晶表示装置の駆動方法
WO1999046635A1 (fr) Affichage a cristaux liquides et a matrice active
KR20160125275A (ko) 액정표시장치
KR100879214B1 (ko) 액정표시소자

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130605

R150 Certificate of patent or registration of utility model

Ref document number: 5290419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees