JPH10253987A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 画素数増や大画面化にともなう画素電圧充電
不足を解消し、良好で均一な表示が得られるようにす
る。 【解決手段】 画素電極２の１つの列に対し複数のデー
タ線４_1〜m，５_1〜mを形成する、あるいは画素電極２群
を複数に区分けして、それぞれ別のデータ駆動回路
（８，９）（３２，３３）に接続し、さらに、ゲート駆
動回路７，２８，２９により数行の画素電極２を同時に
書込状態にすることにより、画素電極２へのデータ信号
の書込時間を増加させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像や文字情報の
表示を行う液晶表示装置、特に、アクティブマトリクス
型の液晶表示装置に関するものである。

【０００２】

【従来の技術】アクティブマトリクス型の液晶表示装置
は、薄型軽量という液晶表示装置の特徴に加えて、コン
トラストや応答速度などの表示性能に優れ、パーソナル
コンピュータやテレビなどの表示ディスプレイとして広
く用いられている。

【０００３】従来のアクティブマトリクス型液晶表示装
置は、例えば電子ディスプレイデバイス（オーム社）の
６０〜６２ページに示されるようなものである。図１１
はその平面図であり、アレイ基板５０上に、画素電極５
１，…がマトリクス状に整列配列され、それぞれの画素
電極５１，…には薄膜トランジスタ（；Thin Film Tran
sistor、以下、ＴＦＴと称す）５２が接続されている。
ＴＦＴ５２は各画素電極５１に対するスイッチング素子
として動作している。５３_1〜nはゲート線である。５４
_1〜nはデータ線であって画素電極５１にデータ信号（信
号電圧）を伝達している。５６はゲート駆動回路、５７
はデータ駆動回路であり、それぞれゲート線５３_1〜nと
データ線５４_1〜nとにゲート信号やデータ信号となる所
定の信号電圧を供給している。液晶表示装置は、このよ
うにして供給されるゲート信号やデータ信号によって駆
動制御されており、図には、液晶表示装置の左上の４行
４列の部分が示されている。

【０００４】図１２は、上記の液晶表示装置のＡ−Ａ’
線断面図である。図において、アレイ基板５０の上に画
素電極５１とＴＦＴ５２が形成されている。６１は対向
基板であり、この上に対向電極６３が形成されている。
両基板５０，６１間には液晶６９が挟持されており、画
素電極５１と対向電極６３との間にかかる電圧によりそ
の配列状態が制御されて表示が行われる。

【０００５】ＴＦＴ５２は、ゲート電極６４、絶縁膜６
５、半導体層６６、ソース電極６７、およびドレイン電
極６８で構成されている。ゲート電極６４はゲート線５
３_1〜nに、ソース電極６７はデータ線５４_1〜nに、ドレ
イン電極６８は画素電極５１，…にそれぞれ接続されて
いる。半導体層６６にはアモルファス・シリコンや多結
晶シリコンが用いられる。ゲート線５３_1〜nを通じてゲ
ート電極６４にパルス状のゲート信号が印加されると、
半導体層６６にチャネルが形成されて、ソース電極６７
とドレイン電極６８とが導通状態となり、データ線５４
_1〜nの電圧（データ信号）が画素電極５１，…に充電さ
れる。ゲート信号の印加が終了してゲート電極６４の電
位が非走査レベルになると、このライン（ＴＦＴ５２は
アレイ状に整列配置されている；図１６参照）上のＴＦ
Ｔ５２，…が非導通状態（オフ状態）になり、次にゲー
ト信号が印加されるまで画素電極５１の電圧は保持され
る。

【０００６】図１１において、ゲート線５３₁にゲート
信号を与えて１行目の画素電極５１にデータ信号を書込
んだ後、この電位を非走査レベルとして１行目の画素電
極５１，…を保持状態にし、次いで、ゲート線５３₂に
ゲート信号を与えて２行目の画素電極５１，…に信号電
圧を書込んだ後、この電位を非走査レベルにして２行目
の画素電極５１，…を保持状態にするというように、ゲ
ート線５３_1〜nが順次走査されていく。この結果、全部
の画素電極５１，…にデータ信号が書込まれて表示が行
われる。

【０００７】全画面を走査する周波数（フレーム周波
数）は、表示におけるフリッカを避けるために、通常は
６０ヘルツ以上に設定される。走査線数は、コンピュー
タ用ディスプレイでは４８０本から１０００本程度であ
る。１ゲート線５３_1〜nあたりの選択期間（書込時間）
ｔは、フレーム周波数をｆヘルツ、走査線数をｎ本とす
ると、次の式で表される。

【０００８】ｔ＝１／ｆ／ｎ（秒） … フレーム周波数の下限は６０ヘルツであるので、書込時
間の上限は走査線数によって定まり、走査線数が４８０
本の場合は約３５マイクロ秒、走査線数が１０００本の
場合は約１７マイクロ秒である。

【０００９】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶表示装置においては、画素数、特に走査
線数が増加した場合に、１ラインあたりの書込時間が減
少するため、画素電極５１，…への充電が完全に行えな
くなって、液晶の動作が不完全になり、十分な表示がで
きなくなるという課題がある。

【００１０】また、走査線数が増加したり、ディスプレ
イが大型化すると、表示むらが生じやすいという課題が
あった。以下、説明する。ＴＦＴアクティブマトリクス
型の液晶表示装置では、ゲート線５３_1〜nと他の配線や
画素電極５１，…との間に形成される容量と、ゲート線
５３_1〜nの抵抗とによってＣＲ遅延が生じる。このＣＲ
遅延は、ゲート信号に歪みを生じさせ、これによって、
ＴＦＴ導通状態となるのに必要な電圧が印加される時間
が減少してしまう。上記歪量はゲート線５３_1〜nの給電
側と終端側とでは異なる値となるので、表示位置によっ
て実質的な書込時間に差が生じることになる。歪に比べ
て走査パルス幅が十分に広い場合は、書込時間の差があ
っても画素への充電状態には差が生じないので表示に影
響を及ぼさない。しかしながら、走査線数が増加して走
査電圧パルス幅が狭くなったり、ディスプレイが大型化
して抵抗や容量が増加してＣＲ遅延歪が増加したりする
と、画素電極５１，…に対する信号電圧の充電が不足す
るようになる。このような充電不足、すなわち、書込時
間の差は画素電極５１，…への充電率の違いに直結し、
表示むらを起こす要因となる。

【００１１】そこで、本発明は、画素数が増加しても表
示品位を高めることができる液晶表若干装置を提供する
ことを目的とする。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めに本発明においては、液晶層の一面に整列配置された
画素電極群と、画素電極群を構成する画素電極列に沿っ
て配設されてその画素電極列の画素電極にデータ信号を
供給するデータ線と、画素電極毎に設けられて画素電極
に対するデータ信号の供給制御を行うスイッチング素子
と、画素電極群を構成する画素電極行に沿って配設され
てその画素電極行に対応する前記スイッチング素子に制
御信号を供給する制御線とを有する液晶表示装置におい
て、前記画素電極列の１列に対して複数本のデータ線を
設ける一方、前記画素電極行の１行に対して１本の制御
線を設けることに特徴を有している。

【００１３】

【発明の実施の形態】本発明の請求項１に記載の発明
は、液晶層の一面に整列配置された画素電極群と、画素
電極群を構成する画素電極列に沿って配設されてその画
素電極列の画素電極にデータ信号を供給するデータ線
と、画素電極毎に設けられて画素電極に対するデータ信
号の供給制御を行うスイッチング素子と、画素電極群を
構成する画素電極行に沿って配設されてその画素電極行
に対応する前記スイッチング素子に制御信号を供給する
制御線とを有する液晶表示装置において、前記画素電極
列の１列に対して複数本のデータ線を設ける一方、前記
画素電極行の１行に対して１本の制御線を設けており、
これにより次のような作用を有する。すなわち、画素電
極行の２行またはそれ以上の行に属する画素電極に対し
て、同時にデータ信号を供給することができるので、そ
の分、各スイッチング素子に対する制御信号の信号印加
幅が広がって１つの画素電極に対するデータ信号の書込
時間が増大する。

【００１４】また、画素電極へのデータ信号書込タイミ
ングを画素電極行ごとにずらすことができ、その分、信
号に忠実な画像を再現することができる。

【００１５】本発明の請求項２に記載の発明は、請求項
１に係る液晶表示装置において、前記データ線を、各画
素電極列の両側それぞれに沿って設けたことに特徴を有
しており、これにより、画素電極列の間の隙間に均等か
つ効率よくデータ線を配設することができる。

【００１６】本発明の請求項３に記載の発明は、請求項
１また２に係る液晶表示装置において、前記画素電極群
の列方向両端それぞれに、データ信号生成手段を設け、
かつ、一方のデータ信号生成手段に、隣接する画素電極
行のうちの一方にデータ信号を供給するデータ線を接続
し、他方のデータ信号生成手段に、隣接するデータ電極
行のうちの他方にデータ信号を供給するデータ線を接続
することに特徴を有しており、これにより次のような作
用を有する。すなわち、各データ線にデータ信号を効率
よく供給することができるようになる。また、データ線
を、回り道させることなく、最短距離でデータ信号生成
手段に接続することができる。

【００１７】本発明の請求項４に記載の発明は、請求項
３に係る液晶表示装置において、前記一方のデータ信号
生成手段に、奇数行の画素電極行と偶数行の画素電極行
とのうちの一方にデータ信号を供給するデータ線を接続
し、前記他方のデータ信号生成手段に、奇数行の画素電
極行と偶数行の画素電極行とのうちの他方にデータ信号
を供給するデータ線を接続することに特徴を有してお
り、これにより次のような作用を有する。すなわち、各
データ線にデータ信号を一層効率よく供給することがで
きるようになる。

【００１８】本発明の請求項５に記載の発明は、請求項
１または２に係る液晶表示装置において、前記画素電極
群の列方向一端にデータ信号生成手段を設け、かつ、隣
接する画素電極行のうちの一方に供給するデータ信号
と、他方に供給するデータ信号とを分離するデータ信号
分離手段を備えることに特徴を有しており、これにより
次のような作用を有する。すなわち、データ信号生成手
段が一つでよくなり、その分、液晶表示装置の構成が簡
単になる。

【００１９】本発明の請求項６に記載の発明は、請求項
１または２に係る液晶表示装置において、前記画素電極
群を平面的に複数の領域に区分けし、区分けした各画素
電極領域毎にデータ信号生成手段を設けるとともに、こ
れらデータ信号生成手段を、各画素電極領域にデータ信
号を供給するデータ線群に接続することに特徴を有して
おり、これにより次のような作用を有する。すなわち、
１つの画素電極に対する信号電圧の書込時間がさらに増
大する。

【００２０】本発明の請求項７に記載の発明は、請求項
６に係る液晶表示装置において、前記画素電極群を画素
電極行に沿って平面的に２つの領域に区分けする一方、
前記画素電極群の列方向両端それぞれに前記データ信号
生成手段を設け、区分けした一方の画素電極領域にデー
タ信号を供給するデータ線群に、この画素電極領域に近
接する側のデータ信号生成手段を接続し、区分けした他
方の画素電極領域にデータ信号を供給するデータ線群
に、この画素電極部領域に近接する側のデータ駆動回路
を接続することに特徴を有しており、これにより次のよ
うな作用を有する。すなわち、１つの画素電極に対する
信号電圧の書込時間がさらに増大する。また、データ線
を、回り道させることなく、最短距離でデータ信号生成
手段に接続することができる。

【００２１】本発明の請求項８に記載の発明は、請求項
１ないし７のいずれかに係る液晶表示装置において、制
御線に制御信号を供給する制御信号生成手段をさらに備
えており、この制御信号生成手段は、複数の制御線に同
時に制御信号を供給するものであることに特徴を有して
おり、これにより次のような作用を有する。すなわち、
画素電極行の２行またはそれ以上の行に属する画素電極
に対して、同時にデータ信号を供給することができるよ
うになり、その分、各スイッチング素子に対する制御信
号の信号印加幅が広がって１つの画素電極に対するデー
タ信号の書込時間が増大する。

【００２２】本発明の請求項９に記載の発明は、請求項
８に係る液晶表示装置において、前記制御信号生成手段
は、隣接する一対の画素電極列に対応する制御線に同時
に制御信号を供給するものであることに特徴を有してお
り、これにより次のような作用を有する。すなわち、信
号に忠実な画像を液晶表示画面に再現することができ
る。

【００２３】本発明の請求項１０に記載の発明は、請求
項８または９に係る液晶表示装置において、前記制御信
号生成手段は、画素電極行の１行の走査に要する期間よ
り長くかつ画素電極行の２行の走査に要する期間より短
い期間、制御信号を制御線に供給するものであることに
特徴を有しており、これにより次のような作用を有す
る。すなわち、各スイッチング素子に対する制御信号の
信号印加幅が広がって１つの画素電極に対するデータ信
号の書込時間が増大する。

【００２４】本発明の請求項１１に記載の発明は、液晶
層の一面に整列配置された画素電極群と、画素電極群を
構成する画素電極列に沿って配設されてその画素電極列
の画素電極にデータ信号を供給するデータ線と、画素電
極毎に設けられて画素電極に対するデータ信号の供給制
御を行うスイッチング素子と、画素電極群を構成する画
素電極行に沿って配設されてその画素電極行に対応する
前記スイッチング素子に制御信号を供給する制御線とを
有する液晶表示装置において、前記画素電極群を平面的
に複数の領域に区分けし、区分けした各画素電極領域毎
にデータ信号生成手段を設けるとともに、これらデータ
信号生成手段を、各画素電極領域にデータ信号を供給す
るデータ線群に接続しており、これにより次のような作
用を有する。すなわち、１つの画素電極に対するデータ
信号の書込時間が増大する。

【００２５】本発明の請求項１２に記載の発明は、請求
項７または１１に係る液晶表示装置において、制御線に
制御信号を供給する制御信号生成手段をさらに備えてお
り、この制御信号生成手段は、区分けされた各画素電極
領域に対応する制御線それぞれに対して、同時に制御信
号を供給するものであることに特徴を有しており、これ
により次のような作用を有する。すなわち、各スイッチ
ング素子に対する制御信号の信号印加幅が広がって１つ
の画素電極に対するデータ信号の書込時間が増大する。

【００２６】以下、本発明の実施の形態について、図１
から図１０を参照して説明する。

【００２７】第１の実施の形態 図１に本発明の第１の実施の形態である液晶表示装置の
構成を示す。この液晶表示装置は、画素電極２と、ＴＦ
Ｔ３と、ゲート線４_1〜nと、データ線５_1〜nと、データ
線６_1〜nと、ゲート駆動回路７と、データ駆動回路８，
９とを有しており、これらはアレイ基板１上に形成され
ている。

【００２８】画素電極２は、アレイ基板１上にアレイ状
に整列配置されている。ＴＦＴ（薄膜トランジスタ：Th
in Film Transistor）は各画素電極１へのデータ信号の
入力を制御するスイッチング素子であって、画素電極１
それぞれの近傍に配置されている。ゲート線４_1〜nは、
各ＴＦＴ２に制御信号であるゲート信号を供給する配線
であって、画素電極１の行（図中左右方向に沿った画素
電極１の配列）に沿って、画素電極２の行の間に配設さ
れている。データ線５_1〜m，６_1〜mは、各画素電極１に
データ信号を供給する配線であって、画素電極２の列
（図中上下方向に沿った画素電極２の配列）に沿って、
画素電極２の列の間に配設されている。ゲート駆動回路
７は、ゲート信号を作成してゲート線４_1〜nに供給する
ゲート信号作成手段であって、画素電極２の行方向一端
（図では左端）側のアレイ基板１の縁部に設けられてい
る。データ駆動回路８は、データ信号を作成してデータ
線５_1〜mに供給するデータ信号作成手段であって、図
中、画素電極２の列方向上端側のアレイ基板１の縁部に
設けられている。データ駆動回路９は、データ信号を作
成してデータ線６_1〜mに供給するデータ信号作成手段で
あって、図中、画素電極２の列方向下端側のアレイ基板
１の縁部に設けられている。

【００２９】なお、図１には液晶表示画面上の左上の４
行４列の部分のみ取り出して示している。

【００３０】本実施の形態においても液晶パネルの断面
は従来例と同様に図１７に示すもので、対向基板１０に
設けられた対向電極１１とアレイ基板１上の画素電極２
との間に設けられた液晶１２が、両電極１１，２との間
に発生する電圧に応じて動作することで表示が行われ
る。

【００３１】この液晶表示装置は、データ線５_1〜m，６
_1〜mやＴＦＴ３の配設構造に特徴がある。以下、説明す
る。

【００３２】ゲート線４_1〜nは従来と同様、画素電極２
の各行それぞれに対して１本ずつ、画素電極２の行間に
設けられている。これに対して、データ線５_1〜m，６
_1〜mでは、隣接する画素電極２の列の間に２本のデータ
線５_1〜m，６_1〜mを配置している。データ線５_1〜mとデ
ータ線６_1〜mとは、画素電極２を挟んで互い違いに配設
されている。すなわち、データ線５_1〜mは画素電極２の
各列の図中左側に沿って配設されており、データ線６
_1〜mは、画素電極２の各列の図中右側に沿って配設され
ている。そのため、隣接する画素電極２の列の間には、
一方の列の左側に配設されたデータ線５_1〜mと、他方の
列の右側に配設されたデータ線６_1〜mという、２本のデ
ータ線５_1〜m，６_1〜mが配設されている。

【００３３】ＴＦＴ３は、各画素電極２に対応して１つ
ずつ設けられており、画素電極２の奇数行（図中上端の
行を先頭として数えている）に対応するＴＦＴ３は、図
中、画素電極２の下端左隅に配設されている。一方、画
素電極２の偶数行（図中上端の行を先頭として数えてい
る）に対応するＴＦＴ３は、図中、画素電極２の下端右
隅に配設されている。

【００３４】このように配設されたゲート線４_1〜n，デ
ータ線５_1〜m，６_1〜mは次のようにして各画素電極２に
接続されている。

【００３５】ゲート線４_1〜nのうち、奇数番目に位置す
る（図中上端のゲート線を先頭のゲート線４₁として数
えている）ゲート配線４₁,４₃，…は、画素電極２の下
端左隅に配設されたＴＦＴ３（画素電極２の奇数行に対
応している）に接続されている。一方、ゲート線４_1〜n
のうち、偶数番目に位置するゲート配線４₂，４₄，…
は、画素電極２の下端右隅に配設されたＴＦＴ３（画素
電極２の偶数行に対応している）に接続されている。

【００３６】データ線５_1〜mは、画素電極２の下端左隅
に配設されたＴＦＴ３を介して、画素電極行の奇数行
（図中、画素電極２の上端行を先頭として数えている）
を構成する画素電極２の群に接続されている。一方、ゲ
ート線６_1〜mは、画素電極２の下端右隅に配設されたＴ
ＦＴ３を介して、画素電極行の偶数行を構成する画素電
極２の群に接続されている。

【００３７】以上のような構成により、２行分の画素電
極２に同時にしかも個別的に信号電圧を書き込むことが
できる。すなわち、奇数行を構成する画素電極２の群に
は信号電圧であるデータ信号Ｓ_DA（データ駆動回路８で
生成される）がデータ線５_1〜mから供給される。一方、
偶数行を構成する画素電極２の群にはデータ信号Ｓ
_DB（データ駆動回路９で生成される）がデータ線６_1〜m
から供給される。そして、この状態で、ゲート線４
_1.3.5...およびゲート線４_2.4.6...からそれぞれ１本ず
つ選択された２本のゲート線４_X，４_Yに、同時に走査パ
ルスであるゲート信号Ｓ_Gを供給し、これによって画素
電極行の２行分に対応するＴＦＴ３を同時にオン状態す
る。すると、奇数行を構成する画素電極２の群にはデー
タ線５_1〜mからデータ信号Ｓ_DAが供給され、偶数行を構
成する画素電極２の群にはデータ線６_1〜mからデータ信
号Ｓ_DBが供給される。そのため、２行分の画素電極２の
群には同時にしかも個別的にデータ信号Ｓ_DA，Ｓ_DBを書
き込むことができる。

【００３８】このように、この液晶表示装置では、２行
分の画素電極２の群に同時にしかも個別的にデータ信号
を書き込むことができるので、従来の液晶表示装置に比
べてゲート信号Ｓ_Gのパルス幅を２倍に広げることがで
き、１ライン（画素電極行）あたりの書込時間を２倍に
することができる。この結果、表示領域の全体にわたっ
て画素電極２にデータ信号Ｓ_DA，Ｓ_DBが十分に充電さ
れ、良好で均一な表示が得られる。

【００３９】また、奇数行の画素電極２の群にデータ信
号Ｓ_DAを供給するデータ駆動回路８と、偶数行の画素電
極２の群にデータ信号Ｓ_DBを供給するデータ駆動回路９
とを別系統のものとすることにより、液晶表示装置の駆
動信号（データ信号Ｓ_DA，Ｓ_DB、ゲート信号Ｓ_G）の処
理が容易になっている。また、データ線をデータ線５
_1〜m，６_1〜mという二つのグループに分割し、それぞれ
にデータ駆動回路８，９を設けて、さらに、これらデー
タ駆動回路８，９を画素電極列の両端それぞれに対向し
て配置しているので、データ線５_1〜m，６_1〜mの引出し
ピッチを比較的広くとることができ、その分、配線設計
や外部回路との接続が容易になる。

【００４０】図２は、本実施の形態の液晶表示装置にお
ける信号処理のブロック図である。まず、外部の信号源
から入力された入力信号Ｓ_INはコントロール信号Ｓ_Cと
データ信号Ｓ_dに分離される。コントロール信号Ｓ_Cはコ
ントローラ１３に送られる。コントローラ１３は、入力
されるコントロール信号Ｓ_Cに基づいてデータコントロ
ール信号Ｓ_CDと、ゲートコントロール信号Ｓ_CGとを作り
出し、データコントロール信号Ｓ_CDをデータ駆動回路
８，９に出力し、ゲートコントロール信号Ｓ_CGをゲート
駆動回路７に出力する。ゲート駆動回路８，９では、入
力されるゲートコントロール信号Ｓ_CGに基づいてゲート
信号（請求項における制御信号に相当する）Ｓ_Gを作成
して液晶表示パネル１４に出力する。

【００４１】一方、データ信号Ｓ_dのうち奇数行のデー
タ信号Ｓ_daは液晶表示パネル１４（アレイ基板１と対向
基板１０とからなる）の上側に位置するデータ駆動回路
８に送られる。偶数行のデータ信号Ｓ_dbは液晶表示パネ
ル１４の下側に位置するデータ駆動回路９に送られる。
データ駆動回路８，９では、入力されるデータ信号
Ｓ_da，Ｓ_dbを信号電圧からなるデータ信号Ｓ_DA，Ｓ_DBに
変換する。さらに、データ駆動回路８，９は、コントロ
ーラ１３から入力されるデータコントロール信号Ｓ_CDに
基づいて出力タイミングを制御しつつ、データ信号
Ｓ_DA，Ｓ_DBを液晶パネル１４に出力する。液晶パネル１
４に出力されたデータ信号Ｓ_DA，Ｓ_DBは、各画素電極
２，…に書き込まれ、書き込まれたデータ信号Ｓ_DA，Ｓ
_DBに応じて表示が行われる。

【００４２】次に、この液晶表示装置の駆動方法を、図
３の駆動波形図を参照して説明する。図３において、Ｓ
_G1〜Ｓ_G4は１〜４本目のゲート線４₁〜４₄に供給するゲ
ート信号（走査電圧）の駆動波形であり、Ｓ_Gnは最終行
のゲート線４_nに供給するゲート信号の駆動波形であ
る。Ｓ_DA1はデータ線５₁に供給するデータ信号（信号電
圧）の駆動波形であり、Ｓ_DB1はデータ線６₁に供給する
データ信号の駆動波形である。図面では記載を省略して
いるが、データ線５_2〜mへ供給するデータ信号Ｓ
_DA(2〜m)の駆動波形は、表示内容によりそれぞれ信号レ
ベルは異なるが、データ信号Ｓ_DA1と同じタイミングで
信号レベルが変化する。また、データ信号Ｓ_DB(2〜m)に
供給するデータ信号についても同様に、表示内容に応じ
てデータ信号Ｓ_DB1と同じタイミングで信号レベルが変
化する。

【００４３】Ｒはラッチパルスであり、ｔvは１垂直走
査期間の時間幅、ｔhは１水平走査期間の時間幅、ｎは
表示の行数（画素電極２の行数）である。なお、データ
信号Ｓ_Dの電圧極性は、液晶１２を交流駆動するために
フレーム毎に反転されている。

【００４４】また、フリッカを避けるため時間幅ｔvは
１／６０秒以下に設定されるのが普通である。時間幅ｔ
hはブランキング期間ｂkがなければｔv／ｎであり、ブ
ランキング期間ｂkがあれば時間幅ｔvからブランキング
期間ｂkを差し引いたものを表示の行数ｎで割った時
間、すなわち、ｔh＝（ｔv−ｂk）／ｎとなる。したが
って、フレーム周波数６０ヘルツで表示の行数ｎが２０
００本の液晶表示装置を駆動する場合には、ブランキン
グ期間ｂkなしとすると、時間幅ｔvは１６．６ミリ秒、
時間幅ｔhは８．３マイクロ秒となる。

【００４５】以下、この液晶表示装置の駆動方法につい
て説明する。まず、垂直走査期間の最初（ｔ＝０）に、
１行目のゲート線４₁に供給されるゲート信号Ｓ_G1がレ
ベルハイになり、１行目の画素電極２の群に接続された
ＴＦＴ３の群がオン状態となる。このとき、データ線５
_1〜mには、ゲート信号Ｓ_G1に同期してデータ駆動回路８
からデータ信号Ｓ_DA1が供給されており、データ線５
_1〜mに供給されたデータ信号Ｓ_DA1は、オン状態となっ
たＴＦＴ３の群を通って１行目の画素電極２の群に充電
され始める。例えば、１行目で１列目（図中上端左隅）
にある画素電極２にはデータ信号Ｓ_DA1の第１期間の信
号電圧αが充電されていく。

【００４６】時間幅ｔh経過後（ｔ＝ｔh）に、２行目の
ゲート線４₂に供給されるゲート信号Ｓ_G2がレベルハイ
になり、２行目の画素電極２の群に接続されたＴＦＴ３
の群がオン状態となる。このとき、データ線６_1〜mに
は、ゲート信号Ｓ_G2に同期してデータ駆動回路９からデ
ータ信号Ｓ_DB1が供給されており、データ線６_1〜mに供
給されたデータ信号Ｓ_DB1は、オン状態となったＴＦＴ
３の群を通って２行目の画素電極２の群に充電され始め
る。例えば、２行目で１列目（図１中、上端左隅から一
つ下側）にある画素電極２にはデータ信号Ｓ_DB1の第１
期間の信号電圧βが充電されていく。

【００４７】このとき、１行目のＴＦＴ３の群に供給さ
れているゲート信号Ｓ_G1は、ｔ＝ｔhにおいてもレベル
ハイの状態を継続させており、そのために、１行目の画
素電極２の群に対する充電は継続されている。しかしな
がら、データ線５_1〜mは２行目の画素電極２の群には接
続されていないので、データ線５_1〜mに供給されたデー
タ信号Ｓ_DA1は、２行目の画素電極２の群に入力される
ことはない。同様に、データ線６_1〜mは１行目の画素電
極２の群には接続されていないので、データ線６_1〜mに
供給されたデータ信号Ｓ_DB1は、１行目の画素電極２の
群に入力されることはない。

【００４８】時間幅２×ｔh経過後（ｔ＝２×ｔh）にお
いて、ゲート信号Ｓ_G3がレベルハイとなり３行目の画素
電極２の群へのデータ信号（図示省略）の充電が開始さ
れると同時に、ゲート信号Ｓ_G1がレベルローになって１
行目の画素電極２の群に対するデータ信号Ｓ_DA1の充電
が終了する。

【００４９】時間幅３×ｔh経過後（ｔ＝３×ｔh）にお
いて、ゲート信号Ｓ_G4がレベルハイとなり４行目の画素
電極２の群へのデータ信号（図示省略）の充電が開始さ
れると同時に、ゲート信号Ｓ_G2がレベルローになって２
行目の画素電極２の群に対するデータ信号Ｓ_DB1の充電
が終了する。

【００５０】同様に、時間幅４×ｔh経過後（ｔ＝４×
ｔh）においては、３行目の書込が終了すると同時に５
行目への書込が開始され、時間幅５×ｔh経過後（ｔ＝
５×ｔh）においては、４行目の書込が終了すると同時
に６行目への書込が開始される。

【００５１】このように、ゲート信号Ｓ_Gのパルス幅は
２×ｔhであり、各行の画素電極２の群には、最大２×
ｔhの書込時間でデータ信号Ｓ_Dを書き込むことが可能と
なる。書込時間（ゲート信号のパルス幅）を２×ｔh以
上に延長することはできない。それは、ゲート信号Ｓ_G
のパルス幅を２×ｔh以上にすると、一方の行の画素電
極２の群に供給されるデータ信号Ｓ_Dが他方の行の画素
電極２の群に漏れることになるためである。したがっ
て、データ信号Ｓ_Dの書込時間（ゲート信号Ｓ_Gのパルス
幅）は時間幅ｔh以上、２×ｔh以下が適当となり、この
液晶表示装置１では、最長の２×ｔhとしている。

【００５２】以上のような操作を全ゲート線４_1〜nに対
して繰り返すことにより、すべての画素電極２に対して
書込時間を２×ｔhでデータ信号Ｓ_Dを書込むことができ
る。最終行の画素電極２の群の書込タイミングについて
は、図２のゲート信号Ｓ_Gnとデータ信号Ｓ_DB1に示すよ
うに次のフレームに時間幅ｔhだけゲート信号Ｓ_Gとそれ
に対応するデータ信号Ｓ_Dとを食い込ませてもよいし、
ブランキング期間ｂkがある場合にはそれを用いてもよ
い。

【００５３】以上の操作では、時間幅（ｉ＋１）×ｔh
経過後（ｔ＝（ｉ＋１）×ｔ）において、ｉ行目のゲー
ト信号が立ち下がると同時に、ｉ＋２行目のゲート信号
の立ち上がりとデータ信号の電圧レベルの変化が発生す
るものとしているが、次のようにしてもよい。すなわ
ち、奇数行どうし（偶数行どうしも同様）の中で、隣り
合うゲート線（ゲート線４_iとゲート線４_i+2）に供給さ
れるゲート信号Ｓ_Gのパルスの立ち上がりと立ち下がり
とを分離する。すなわち、一方のゲート信号Ｓ_Gのパル
スの立ち下がりを早くし、他方のゲート信号Ｓ_Gのパル
スの立ち上がりを遅くする。そうすれば、各ゲート信号
Ｓ_Gのパルス幅はやや短くなってデータ信号書込時間は
２×ｔhよりやや短くなるものの、ｉ行目の画素電極２
の群と（ｉ＋２）行目の画素電極２の群におけるデータ
信号の分離が良くなり、より良好な表示を行うことがで
きる。また、ゲート信号Ｓ_Gのパルス変化のタイミング
よりデータ信号Ｓ_Dの電圧変化のタイミングをやや後ろ
側にずらしても同様にデータ信号Ｓ_Dの分離を良好にで
きる。このようなデータ信号Ｓ_Dの分離方法は、前記し
たデータ信号Ｓ_Dの分離方法（一方のゲート信号Ｓ_Gのパ
ルス立ち上がりと他方のゲート信号Ｓ_Gのパルス立ち下
がりとをずらす方法）と併用してもよい。

【００５４】ところで、図１においてデータ線５_1〜mと
データ線６_1〜mとをアレイ基板１の同一の側縁に引き出
したうえで、一つのデータ駆動回路に接続したとする
と、データ線５_1〜m，６_1〜mの引き出し順序は、左から
５₁,６₁，５₂，６₂，…の順になる。そうすると、デー
タ駆動回路は隣り合う出力端子から、それぞれ別の行に
供給するデータ信号を出力しなければならない。これに
対して、パーソナルコンピュータなどの信号源では、デ
ータ信号を各行ごとにまとめてデータ駆動回路に転送す
るようになっている。そのため、データ駆動回路では、
このような信号源からのデータ信号を、そのまま画素電
極２の群に供給することはできず、元のデータ信号配列
を入れ替え操作する必要がある。

【００５５】これに対し、この液晶表示装置では、図１
のように奇数行の画素電極２の群に対応するデータ線５
_1〜mにデータ信号を供給するデータ駆動回路８と、偶数
行の画素電極２の群に対応するデータ線６_1〜mにデータ
信号Ｓ_Dを供給するデータ駆動回路９とをそれぞれ個別
に設けているので、元のデータ信号配列を入れ替え操作
する必要がなく、駆動波形の信号処理が簡単なものにな
っている。以下、このことを詳細に説明する。

【００５６】図４は入力信号Ｄ_INのデータ部分の時間的
な並びを示すものである。入力信号Ｄ_INにおいては、各
行ごとにまとまって時間幅ｔhおきにデータ信号Ｓ_dが転
送されてくる。各行のデータ信号Ｓ_dの間は連続してい
る場合もあれば、コントロール信号Ｓ_Cや帰線期間のた
めに若干の間があいている場合もあるが、複数行のデー
タ信号Ｓ_dが時間的に混在することはない。各行のデー
タ信号Ｓ_dは所定の順序（通常は左から右、または右か
ら左へのドット順）に並んでいるので、上側および下側
のデータ駆動回路８，９の中でのデータ整列の順序はこ
れに合わせられている。

【００５７】本実施の形態の液晶表示装置の駆動方法に
おいては、奇数行と偶数行とではゲート信号Ｓ_Gの立ち
上がり時間が時間幅ｔhだけずれているので、図２のタ
イミングを用いて説明すると、奇数行のデータ信号Ｓ_da
は、ｔ＝０、２×ｔh、４×ｔh………までに上側のデー
タ駆動回路８に転送されていればよく、偶数行のデータ
信号Ｓ_dbはｔ＝ｔh、３×ｔh、５×ｔh………までに下
側の駆動回路９に転送されればよい。従って、図４に示
すように各行のデータ信号Ｓ_da，Ｓ_dbを奇数行と偶数行
に応じて時間幅ｔhごとに上下のデータ駆動回路８，９
に振り分ければ、自動的にデータ信号Ｓ_dが表示内容に
対応して並ぶので、データ信号Ｓ_dの転送順序を行や画
素電極２に応じて入れ替えたり、データ信号Ｓ_dの転送
のタイミングをずらしたりする必要がなく、データ信号
Ｓ_dの処理が容易である。また、データ信号Ｓ_dの入れ替
えをするため、あるいはデータ信号Ｓ_dの送出のタイミ
ングを遅らせるためにデータ信号Ｓ_dを記憶するメモリ
ーが不要である。従って、パネル周辺回路の規模が小さ
くてすむようになり、液晶表示装置をコンパクトで安価
なものにできるという利点がある。

【００５８】また、各行のデータ信号Ｓ_da，Ｓ_dbは時間
幅ｔhずつの差を持って記録，処理，転送されてくる
が、この液晶表示装置の駆動方法においては各行への書
込も時間幅ｔhずつの時間差をもって行われているの
で、２行を同時に書込状態にする駆動方法に比べて、よ
り信号に忠実な表示を行うことができる。この利点は、
動画表示においてよりよく発揮される。

【００５９】また、本実施の形態の液晶表示装置および
その駆動方法によれば、隣接する画素電極行を個別に駆
動することができるので、インターレース駆動が可能に
なるという利点がある。

【００６０】また、本実施の形態では、画素電極行の各
行が単独駆動時間を有するために、次のような利点もあ
る。すなわち、前段の画素電極行に供給されるゲート信
号Ｓ_G(i-1)のパルス立ち下がりの影響がゲート信号Ｓ_Gi
のパルスに現れたとしても、画素電極行が単独駆動する
期間を有することで、十分その影響を取り除して信号レ
ベルを回復させることができる。そのため、このような
影響で表示が乱れるといった不都合は起きない。

【００６１】また、本実施の形態の液晶表示装置の構造
によれば、蓄積容量を形成しやすいという利点がある。
以下、説明する。液晶表示装置においては、画素電圧の
安定化などを目的として、画素電極と前段（前の行側）
側のゲート電極との間に蓄積容量を形成することが行わ
れる。このような蓄積容量を形成する場合、本実施の形
態の構成では、各画素電極２に対して一対一に対応して
ゲート線４_1〜nが形成されているために、各画素電極２
の図中上側間近に前段（前の行）のゲート線４_1〜nが位
置している。そのため、各画素電極２と間近にある前段
のゲート線４_1〜nとの間に蓄積容量を形成すればよく、
構造的にみて簡単に蓄積容量を形成することができる。
この場合、蓄積容量を形成するために前段のゲート線４
_1〜nに供給される電圧の供給期間は、前段のゲート線４
_1〜nに供給されるゲート信号Ｓ_Gの供給が終了した時点
以降となる。

【００６２】また、本実施の形態の液晶表示装置の構造
によれば、液晶表示装置の容量結合駆動が容易に行える
という利点がある。以下、説明する。液晶表示装置にお
いては、低消費電力化やフリッカの抑制等を目的とし
て、ＴＦＴに変調信号に付与して、画素電極に印加され
るデータ信号の電圧レベルを底上げすることが行われて
おり（例えば、特開平２−１５７８１５号参照）、この
ような駆動方法が容量結合駆動と呼ばれている。容量結
合駆動を行うためには、構造上、ＴＦＴを各画素電極に
対応して設ける必要がある。本実施の形態の構造では、
ＴＦＴ３が画素電極２に対して一対一に対応して設けら
れているので、ＴＦＴ３に変調信号を付与する構成を新
たに設けるだけで、容量結合駆動を行って低消費電力化
とフリッカの抑制を得ることができる。

【００６３】第２の実施の形態 図５は、本発明の第２の実施の形態の液晶表示装置の駆
動方法を示す駆動波形を示すものである。この実施の形
態の駆動方法は、図１および図２を参照して構成を説明
した第１の実施の形態の液晶表示装置と同一の液晶表示
装置において実施される駆動方法であって、以下の説明
では、図１，図２と同じ要素には同じ番号を付け、それ
らに付いての説明は省略する。

【００６４】本実施の形態の駆動方法が、第１の実施の
形態の駆動方法（図３参照）と違うところは、ゲート線
４_1〜nのうち、偶数番目に位置する（図中上端のゲート
線を先頭のゲート線４₁として数えている）ゲート線４
_2.4....に供給されるゲート信号Ｓ_G2.4....の駆動波形
が、その１つ上の奇数番目に位置するゲート線４
_1.3....に供給されるゲート信号Ｓ_G1.3....の駆動波形
と同一となっており、隣接する２行の画素電極２の群が
同一波形のゲート信号Ｓ_G2.4....，Ｓ_G1.3....で走査さ
れていることである。さらには、それに伴ってデータ線
５_1〜mに供給されるデータ信号Ｓ_DAと、データ線６_1〜m
に供給されるデータ信号Ｓ_DBとが、同じタイミングでレ
ベル変化していることにある。

【００６５】本実施の形態の駆動方法においても、各画
素電極２への書込時間は第１の実施の形態と同様に２×
ｔhとなる。さらには、本実施の形態の駆動方法におい
ては、２行分のデータ信号Ｓ_dをデータ駆動回路８，９
に転送する転送期間が２×ｔhとなるので、前半のｔh期
間には奇数行のデータ信号Ｓ_daを上側のデータ駆動回路
８に転送し、後半のｔh期間には偶数行のデータ信号Ｓ
_dbを下側のデータ駆動回路９に転送することができる。
例えば、３行目と４行目の走査はｔ＝２×ｔhに始まる
ので、０〜ｔhの期間に３行目のデータ信号Ｓ_daを上側
のデータ駆動回路８に転送し、続くｔh〜２×ｔhの期間
に４行目のデータ信号Ｓ_dbを下側のデータ駆動回路９に
転送すれば、第１の実施の形態と同様に、データ信号Ｓ
_dの転送を、データ信号Ｓ_dの順序を入替えることなく行
うことができる。

【００６６】そのため、第１の実施の形態で説明したよ
うに、データ信号Ｓ_dの処理回路が複雑化することがな
く、それに付随するメモリーが不要となるので、液晶表
示装置をコンパクトで安価なものにできるという利点が
生じる。

【００６７】本実施の形態の駆動方法では、例えば、１
行目と２行目は同時に書込が行われるが、２行目と３行
目の書込タイミングには２×ｔhだけの時間差がある。
このため、各行の間の書込タイミングの差がすべてｔh
である第１の実施の形態の駆動方法に比べてわずかに信
号の再現性には劣るが、すべてのデータ駆動回路の出力
を同じタイミングで変化させればよいため、データ駆動
回路８，９の制御が容易になるという利点がある。

【００６８】第３の実施の形態 図６は、本発明の第３の実施の形態の液晶表示装置の構
成を示す平面図であって、この液晶表示装置は、データ
線およびデータ駆動回路の構成が第１の実施の形態で説
明した液晶表示装置と異なっているものの、他の構成は
同一であるので、図６において、図１と同一ないし同様
の部分には同一の符号を付し、それらに付いての説明は
省略する。

【００６９】この液晶表示装置は、単一のデータ駆動回
路２２をアレイ基板１における画素電極行（図中、上下
方向の画素電極の配列）の一端側（図では上側）に配置
している。さらには、データ線５_1〜m，６_1〜mをアレイ
基板１における画素電極行の一端側（データ駆動回路１
９が配置された端部）にそれぞれ引き出している。つま
り、この液晶表示装置は、第１，第２の実施の形態にお
いて設けていた下側のデータ駆動回路９を取り除いたこ
とに特徴がある。

【００７０】この構成によれば、データ線５_1〜m，６
_1〜mの引出ピッチ（データ駆動回路１９に対する接続ピ
ッチ）は第１，第２の実施の形態の液晶表示装置に比べ
て半分になるが、下側のデータ駆動回路９がない分、ア
レイ基板１の縁部（液晶パルス１４の額縁部分）が小さ
くなって液晶表示装置がコンパクト化される。なお、図
６では画素電極２とデータ駆動回路１９との離間間隔が
図１に比べて長くなっているが、これは単に作画上のも
のであり特に意味はない。

【００７１】本実施の形態の液晶表示装置においても、
第１の実施の形態の液晶表示装置と同様、図３あるいは
図５の駆動波形を用いて２行の画素電極２の群に個別的
にデータ信号Ｓ_DA，Ｓ_DBを書き込むことができる。従っ
て、従来の液晶表示装置に比べて１ラインあたりの書込
時間が増加して（この例では２倍）、表示領域の全体に
わたって画素電極２にデータ信号Ｓ_DA，Ｓ_DBが十分に充
電され、良好で均一な表示が得られるという利点があ
る。

【００７２】ところで、この実施の形態の液晶表示装置
では、単一のデータ駆動回路１９によって２つの行に対
応するデータ線５_1〜m，６_1〜mが混合して接続されてい
る。そのため、この液晶表示装置を、図２や図５に示す
駆動波形で、同時に２本のゲート線４_(j-1)，４_jがオン
状態にあるように駆動させた場合、データ駆動回路１９
を通常用いられる構成にしたのでは、信号源（図示省
略）からデータ駆動回路１９にデータ信号Ｓ_dを転送す
る際に、データ信号Ｓ_dの順序をあらかじめ入れ替えて
おく必要がある。しかしながら、これでは、液晶表示装
置周辺の信号処理回路の複雑化やメモリーの増大を招
く。

【００７３】一方、図６に示すような液晶表示装置の構
成であっても、データ駆動回路１９に次のようなデータ
信号分離手段を設ければ、第１の実施の形態で説明した
駆動方法（データ転送方法）を用いることができ、周辺
回路の複雑化やメモリーの増大を防ぐことができる。以
下、データ信号分離手段の構成について説明する。

【００７４】まず、データ駆動回路１９を、データ線５
_1〜mにデータ信号Ｓ_DAを供給するデータ供給部と、デー
タ線６_1〜mにデータ信号Ｓ_DBを供給するデータ供給部と
に区分する。そして、これらデータ供給部に対して、信
号源から個別的にデータ信号Ｓ_dを転送するように構成
する。このような構成を具体化してものとして、図７に
そのブロック図が示されるように、奇数行用、偶数行の
２系統のデータラッチ部２０ａ，２０ｂを有するデータ
駆動回路１９Ａがある。同様に、図８にそのブロック図
が示されるように、２系統の駆動ＩＣ２１Ａ，２１Ｂの
出力を駆動ＩＣ２１Ａ，２１Ｂの外で入れ替えるように
構成されたデータ駆動回路１９Ｂがある。

【００７５】データ駆動回路１９Ａ，１９Ｂが有する駆
動ＩＣ２１，２１Ａ，２１Ｂはデータラッチ部２０ａ，
２０ｂ，２２ａ，２２ｂに転送されたデータ信号Ｓ_dに
基づいて出力スイッチ部２３，２４ａ，２４ｂを制御す
るように構成されている。そして、出力スイッチ部２
３，２４ａ，２４ｂには出力端子数に応じたスイッチが
あり、それぞれの出力端子にデータ信号Ｓ_dに応じた所
定の電圧（データ信号Ｓ_D）を出力するようになってい
る。なお、図８，図９では図示していないが、駆動ＩＣ
２１，２１Ａ，２１Ｂには上記のほかに、タイミング制
御を行うラッチパルスなどのコントロール信号や、信号
電圧発生のための電源電圧などが供給されている。

【００７６】データ駆動回路１９Ａは、１つの系列の駆
動ＩＣ２１と２系統のデータラッチ部２０ａ，２０ｂと
単一の出力スイッチ部２３とを備えている。データ駆動
回路１９Ａに入力されるデータ信号Ｓ_dのうち、奇数行
のデータ信号Ｓ_daは一方（図中上側）のラッチ部２０ａ
に、偶数行のデータ信号Ｓ_dbは他方（図中下側）のラッ
チ部２０ｂに転送される。駆動ＩＣ２１３がシリアル接
続されている場合には、データ信号Ｓ_dは次の駆動ＩＣ
２１に転送されるが、このときも一方（図中上側）のラ
ッチ部２０ａには奇数行のデータ信号Ｓ_daが、他方（図
中下側）ラッチ部２０ｂには偶数行のデータ信号Ｓ_dbが
転送される。このようにして各ラッチ部２０ａ，２０ｂ
に転送されたデータ信号Ｓ_da，Ｓ_dbに対応して出力スイ
ッチ部２３が信号電圧（データ信号Ｓ_D）を液晶パネル
１４に供給する。

【００７７】以上のように構成されたデータ駆動回路１
９Ａには、奇数行、偶数行との２系統のデータ信号
Ｓ_da，Ｓ_dbが入力され、入力されたデータ信号Ｓ_da，Ｓ
_dbの転送順序が駆動ＩＣ２１の内部で並び替えられてい
る。すなわち、データラッチ部２０ａ，２０ｂから出力
スイッチ部２３に出力されるデータ信号Ｓ_da，Ｓ_dbの出
力順序を、データラッチ部２０ａ，２０ｂと出力スイッ
チ部２３とを結んでデータ駆動回路１９Ａの基板上に形
成される配線パターン２５の配列により並べ替えてい
る。そのため、駆動ＩＣ２１の出力端子は、奇数行のデ
ータ信号Ｓ_DAを出力する端子と、偶数行のデータ信号Ｓ
_DBを出力する端子とが交互に並ぶことになり、これらデ
ータ信号Ｓ_DA，Ｓ_DBは図６におけるデータ線５_1〜m，６
_1〜mの配列順序と等しくなる。

【００７８】なお、データ信号Ｓ_da，Ｓ_dbの順序の並び
替えを出力スイッチ部２３の後で行うと、次のような不
都合がある。すなわち、液晶表示装置においては、配線
抵抗によってデータ信号Ｓ_DA，Ｓ_DBは出力電圧が低下
し、さらには、このような出力電圧低下には、ライン
（画素電極行）ごとに格差がある。出力スイッチ部２３
の後でデータ信号Ｓ_DA，Ｓ_DBの順序の並び替えを行った
場合には、このような格差が大きくなり、これによって
表示むらが生じることがある。しかしながら、データ駆
動回路１９Ａでは、ラッチ部２０ａ，２０ｂと出力スイ
ッチ部２３との間の配線パターン２５の並び替えによっ
てデータ信号Ｓ_da，Ｓ_dbの転送順序を並べ替えているの
で、出力電圧低下の格差が大きくなるといった不都合は
生じない。

【００７９】さらに、データ駆動回路２２Ａでは、次の
ようにして出力スイッチ部２３を制御すれば、図３の駆
動波形で液晶パネルを駆動することができる。すなわ
ち、出力スイッチ部２３を構成する各出力スイッチのう
ち、奇数行のデータ信号Ｓ_daが供給される出力スイッチ
を、図３におけるデータ信号Ｓ_DA1と同様のタイミング
で制御する一方、偶数行のデータ信号Ｓ_dbが供給される
出力スイッチを、図３におけるデータ信号Ｓ_DB1と同様
のタイミングで制御する。そうすれば、データ駆動回路
１９Ａを用いて、図３の駆動波形で液晶パネルを駆動す
ることが可能となる。

【００８０】また、データ駆動回路１９Ａでは、奇数行
のデータ信号Ｓ_daと偶数行のデータ信号Ｓ_dbとがそれぞ
れ別の系列でデータ駆動回路１９Ａに転送されるので、
奇数行のデータ信号Ｓ_daはｔ＝０、２×ｔh、４×ｔh，
…までにデータラッチ部２０ａに転送されればよい。一
方、偶数行のデータ信号Ｓ_dbはｔ＝ｔh、３×ｔh、５×
ｔh、…までにデータラッチ部２０ｂに転送されればよ
い。そのため、第１の実施の形態で説明したのと同様
に、時間幅ｔhごとにデータ信号Ｓ_dを２つの系列
（Ｓ_da，Ｓ_db）に振り分けてデータラッチ部２０ａ，２
０ｂに転送すれば、データ順序の入れ替えが不要にな
る。これにより、液晶パネル１４周辺回路における信号
処理部やメモリーの規模が小さくなり、液晶表示装置を
コンパクトで安価なものにできる。

【００８１】一方、データ駆動回路１９Ｂは、データ駆
動回路１９Ｂに設ける駆動ＩＣを２つの系列に分け、一
方の系列の駆動ＩＣ２１Ａのデータラッチ部２２ａには
奇数行のデータ信号Ｓ_daを、他方の系列の駆動ＩＣ２１
Ｂのデータラッチ部２２ｂには偶数行のデータ信号Ｓ_db
を転送している。そして、駆動ＩＣ２１Ａ，２１Ｂの各
出力スイッチ部２４ａ，２４ｂから液晶パルス１４に出
力されるデータ信号Ｓ_DA，Ｓ_DBの出力順序を、駆動ＩＣ
２１Ａ，２１Ｂと液晶パネル１４とを結んでデータ駆動
回路１９Ｂの基板上に形成される配線パターン２６の配
列により並べ替えている。

【００８２】データ駆動回路１９Ｂでは、駆動ＩＣ２１
Ａから出力される奇数行のデータ信号Ｓ_DAを図３におけ
るデータ信号Ｓ_DA1と同様のタイミングで制御し、駆動
ＩＣ２１Ｂから出力される偶数行のデータ信号Ｓ_DBを図
３におけるデータ信号Ｓ_DB1と同様のタイミングで制御
すれば、図３の駆動波形を用いて駆動を行うことができ
る。

【００８３】また、データ駆動回路１９Ｂでは、奇数行
と偶数行のデータ信号Ｓ_da，Ｓ_dbがそれぞれ別の系列で
データ駆動回路１９Ｂに転送されるので、奇数行のデー
タ信号Ｓ_daはｔ＝０、２×ｔh、４×ｔh，…までにデー
タラッチ部２２ａに転送されればよい。一方、偶数行の
データ信号Ｓ_dbはｔ＝ｔh、３×ｔh、５×ｔh、…まで
にデータラッチ部２２ｂに転送されればよい。そのた
め、第１の実施の形態で説明したのと同様に、時間幅ｔ
hごとにデータ信号Ｓ_dを２つの系列（Ｓ_da，Ｓ_db）に振
り分けてデータラッチ部２２ａ，２２ｂに転送すれば、
データ順序の入れ替えが不要になる。これにより、液晶
パネル１４の周辺回路における信号処理部やメモリーの
規模が小さくなり、液晶表示装置をコンパクトで安価な
ものにできる。

【００８４】ところで、上述した説明では、図３の駆動
波形（第１の実施の形態の駆動方法）を例にとって、図
７および図８のデータ駆動回路１９Ａ，１９Ｂの有効性
について述べた。しかしながら、データ駆動回路１９
Ａ，１９Ｂはともに、図５の駆動波形（第２の実施の形
態の駆動方法）に対しても有効である。この場合も、時
間幅ｔhごとにデータを２つの系列に振り分けて転送す
ればデータ転送順序の入れ替えが不要になって、液晶パ
ネル１４の周辺回路における信号処理部やメモリーの規
模が小さくなり、液晶表示装置をコンパクトで安価なも
のにできるという、上記の説明と同様の効果を得ること
ができる。

【００８５】次に、本実施の形態において、図３、図５
の駆動波形を用いた場合を説明する。図３の駆動波形を
用いた第１の実施の形態の液晶表示装置では、データ駆
動回路８，９の間でデータ信号Ｓ_DA，Ｓ_DBの電圧レベル
変化のタイミングを時間幅ｔhだけずらせばよい。これ
に対して、図７のデータ駆動回路１９Ａを有する液晶表
示装置において、図３の駆動波形を用いた場合には、駆
動ＩＣ２１の出力の１本おきに、データ信号Ｓ_DA，Ｓ_DB
の電圧レベル変化のタイミングを時間幅ｔhだけずらす
必要がある。また、図８のデータ駆動回路１９Ｂを有す
る液晶表示装置において、図３の駆動波形を用いた場合
には、駆動ＩＣ２１Ａ，２１Ｂごとに、データ信号
Ｓ_DA，Ｓ_DBの電圧レベル変化のタイミングを時間幅ｔh
だけずらす必要がある。

【００８６】一方、図５の駆動波形を用いた第２の実施
の形態の液晶表示装置には、データ信号Ｓ_DA，Ｓ_DBの出
力信号電圧レベルが同一タイミングで変化するように、
データ駆動回路８，９（奇数行用と偶数行用とにそれぞ
れ設けている）の出力制御を行えばよく、そのために、
信号制御が容易になるという利点がある。これに対し
て、駆動波形に伴うタイミング処理が複雑化している
（図７，図８の説明を参照）本実施の形態の液晶表示装
置において図５の駆動波形を用いれば、信号制御が容易
となるという図５の駆動波形の利点は、さらに有効なも
のとなる。

【００８７】第４の実施の形態 図９に、本発明の第４の実施の形態の液晶表示装置の構
成を示す。図９において、図１と同一または同様の部分
には図１と同様の符号を付しており、それらについての
説明は省略する。

【００８８】本実施の形態の液晶表示装置は、アレイ基
板１を図中上下の半面ずつに区分けし、基板上側部１Ａ
に位置する画素電極２の群に、これら画素電極２の群に
対応するデータ信号Ｓ_DCを供給する上側のデータ駆動回
路３２と、基板下側部１Ｂに位置する画素電極２の群
に、これら画素電極２の群に対応するデータ信号Ｓ_DDを
供給する下側のデータ駆動回路３３とを備えている。

【００８９】ゲート線３４_1〜nは、画素電極２の各行そ
れぞれに対して１本ずつ、画素電極２の行間に設けられ
ている。一方、データ線は、基板上側部１Ａに配設され
たデータ線３５_1〜nと、基板下側部に配設されたデータ
線３６_1〜nとから構成されている。これらデータ線３５
_1〜n，３６_1〜nは、画素電極２の各列それぞれに対して
１本ずつ、画素電極２の列間に設けられているものの、
画素電極２の各列に配設されたデータ線どうし（３
５₁，３６₁など）は、互いに接続されていない。

【００９０】ＴＦＴ３は、図中、画素電極２の下端左隅
に各画素電極２に対応して１つずつ設けられており、画
素電極２、ゲート線３４_1〜n，データ線３５_1〜mないし
データ線３６_1〜mに接続されている。

【００９１】ゲート線３４_1〜nは基板上側部１Ａに位置
する画素電極２の群に対応するゲート線群３４_1〜iと、
基板下側部１Ｂに位置する画素電極２の群に対応するゲ
ート線群３４_(i+1)〜mとに分けられている。それぞれの
ゲート線群３４_1〜i，３４_(i+1)〜mから１本ずつ選択さ
れたゲート線３４_X，３４_Yにゲート信号Ｓ_GX，Ｓ_GYを印
加すると、基板上側部１Ａに位置する画素電極２には上
側のデータ駆動回路３２からデータ線３５_1〜nを介して
データ信号Ｓ_DCが供給される。また、基板下側部１Ｂに
位置する画素電極２には下側のデータ駆動回路３３から
データ線３６_1〜nを介してデータ信号Ｓ_DDが個別的に書
き込まれる。そのため、２本のゲート線３４_X，３４_Yに
つながる画素電極２，２に同時にデータ信号Ｓ_DC，Ｓ_DD
を書込むことができる。この結果、従来の液晶表示装置
に比べて書込時間を２倍にすることができ、表示領域の
全体にわたって画素電極２にデータ信号Ｓ_DC，Ｓ_DDを十
分に充電させて、良好で均一な表示を得ることができ
る。

【００９２】本実施の形態の液晶表示装置は、画面の上
半分と下半分とに対してデータ信号Ｓ_DC，Ｓ_DDを同時に
出力するので、少なくとも画面半面のデータ信号
（Ｓ_DC，Ｓ_DD）を蓄えるメモリーが必要になるが、比較
的簡単なパネル構成で書込時間を増加させることが可能
であり、走査線数の多い液晶表示装置や大画面の液晶表
示装置の表示特性を良好にできるという利点がある。

【００９３】上記の第１から第４の実施の形態で説明し
た構成に基づいた画素数が２０００×２０００ドットの
２０型液晶表示装置を作製し、フレーム周波数６０ヘル
ツで動作させたところ、いずれの技術を用いた場合に
も、従来では８．３マイクロ秒であった１ラインあたり
の書込時間を１６．６マイクロ秒とすることができて、
画素電極２にデータ信号が十分に充電されるようにな
り、均一かつ良好な表示を行うことができた。

【００９４】これらの実施の形態の技術による表示特性
改善の効果は、ゲート線のＣＲ時定数が大きく走査パル
ス歪が大きい２０型以上の液晶表示装置や、通常の構成
では書込時間が１０マイクロ秒以下となる走査線数１７
００本以上の液晶表示装置において特に顕著であった。

【００９５】また、これより小型で走査線数の少ない液
晶表示装置においても、これらの実施の形態の構成を用
いればゲート線のＣＲ時定数が大きくなっても表示特性
が劣化しにくいため、ゲート線の金属として比較的高抵
抗のものを用いたりその膜厚を薄くできるという利点が
ある。走査線数が１０００本程度で２０型以下の液晶表
示装置においては、ゲート線の金属として、低抵抗の銅
やアルミを用いる代わりに、遮光性にすぐれたクロムを
用いたり、陽極酸化での絶縁膜形成が可能なタンタルを
用いたりすることができる。また、ゲート線の膜厚を薄
くした場合には、膜形成時間の短縮により製造タクトが
短かくなって生産効率が向上するうえ、アレイ基板の凹
凸が少なくなるため液晶の配向が良好になって画質が向
上する。

【００９６】第５の実施の形態 図１０に、本発明の第５の実施の形態の液晶表示装置の
構成を示す。本実施の形態の液晶表示装置は、第３の実
施の形態で説明した図６の構成をもとにして、これに第
４の実施の形態で説明した図９の構成（画面上下分割構
成）を適用したものである。図において、図６や図９と
同一ないし同様の部分には同一の番号を付けている。

【００９７】本実施の形態の液晶表示装置は、アレイ基
板１を図中上下の半面ずつに区分けし、基板上側部１Ａ
に位置する画素電極２の群に、これら画素電極２の群に
対応するデータ信号Ｓ_DCを供給する上側のデータ駆動回
路３２と、基板下側部１Ｂに位置する画素電極２の群
に、これら画素電極２の群に対応するデータ信号Ｓ_DDを
供給する下側のデータ駆動回路３３とを備えている。

【００９８】ゲート線４_1〜nは、画素電極２の各行それ
ぞれに対して１本ずつ、画素電極２の行間に設けられて
いる。一方、データ線は、基板上側部１Ａに配設された
データ線３７_1〜m，３８_1〜mと、基板下側部１Ｂに配設
されたデータ線３９_1〜m，４０_1〜mとから構成されてい
る。これらデータ線３７_1〜m，３８_1〜m，３９_1〜m，４
０_1〜mでは、隣接する画素電極２の列の間に２本のデー
タ線３７_1〜m，３８_1〜m，３９_1〜m，４０_1〜mを配置し
ている。データ線３７_1〜mとデータ線３８_1〜m（同様に
データ線３９_1〜mとデータ線４０_1〜m）とは、画素電極
２を挟んで互い違いに配設されている。すなわち、デー
タ線３７_1〜m，３９_1〜mは画素電極２の各列の図中左側
に沿って配設されており、データ線３８_1〜m，４０_1〜m
は、画素電極２の各列の図中右側に沿って配設されてい
る。そのため、隣接する画素電極２の列の間には、一方
の列の左側に配設されたデータ線３７_1〜m，３９
_1〜mと、他方の列の右側に配設されたデータ線３
８_1〜m，４０_1〜mという２本のデータ線が配設されてい
る。このようにしてデータ線３７_1〜m，３８_1〜m，３９
_1〜m，４０_1〜mは配設されているのであるが、画素電極
列の各列に配設されたデータ線どうし（３７₁，３９₁な
ど）は、互いに接続されていない。

【００９９】ＴＦＴ３は、各画素電極２に対応して１つ
ずつ設けられており、画素電極２の奇数行（図中上端の
行を先頭として数えている）に対応するＴＦＴ３は、図
中、画素電極２の下端左隅に配設されている。一方、画
素電極２の偶数行（図中上端の行を先頭として数えてい
る）に対応するＴＦＴ３は、図中、画素電極２の下端右
隅に配設されている。

【０１００】このように配設されたゲート線４_1〜n，デ
ータ線３７_1〜m，３８_1〜m，３９_1〜m，４０_1〜mは第３
の実施の形態（図６参照）と同様にして各画素電極２に
接続されている。

【０１０１】本実施の形態の液晶表示装置では、ゲート
線４_1〜nは基板上側部１Ａに位置する画素電極２の群に
対応するゲート線群４_1〜iと、基板下側部１Ｂに位置す
る画素電極２の群に対応するゲート線群４_(i+1)〜nとに
分けられている。それぞれのゲート線群４_1〜i，４
_(i+1)〜nから１本ずつ選択されたゲート線３６_X，３６_Y
にゲート信号Ｓ_GX，Ｓ_GYを印加すると、基板上側部１Ａ
に位置する画素電極２の群には上側のデータ駆動回路３
２からデータ信号Ｓ_DCが、基板下側部１Ｂに位置する画
素電極２の群には下側のデータ駆動回路３３からデータ
信号Ｓ_DDが個別的に書き込まれるので、２本のゲート線
４_X，４_Yにつながる画素電極２，２に同時にデータ信号
Ｓ_DC，Ｓ_DDを書込むことができる。この結果、従来の液
晶表示装置に比べて書込時間を２倍にすることができ、
表示領域の全体にわたって画素電極２にデータ信号
Ｓ_DC，Ｓ_DDを十分に充電させて、良好で均一な表示を得
ることができる。

【０１０２】さらには、本実施の形態の液晶表示装置で
は、第３の実施の形態の液晶表示装置と同様、図３ある
いは図５の駆動波形を用いて２行の画素電極２の群に個
別的にデータ信号Ｓ_DCA（基板上側部１Ａの奇数行の画
素電極２の群に供給される），Ｓ_DCB（基板上側部１Ａ
の偶数行の画素電極２の群に供給される）や、データ信
号Ｓ_DDA（基板下側部１Ｂの奇数行の画素電極２の群に
供給される），Ｓ_DDB（基板下側部１Ｂの偶数行の画素
電極２の群に供給される）を書き込むことができる。従
って、従来の液晶表示装置に比べて１ラインあたりの書
込時間がさらに増加して（この例では２倍）、表示領域
の全体にわたって画素電極２にデータ信号Ｓ_DC，Ｓ_DDが
十分に充電され、良好で均一な表示が得られるという利
点もある。

【０１０３】以上説明したように、本実施の形態では、
合計４行分の画素電極２に同時にデータ信号を書込むこ
とができる。従って、各画素電極２への信号書込時間は
４×ｔhとなり、従来の液晶表示装置に比べて４倍の書
込時間を得ることができ、第６の実施の形態までの構成
に比べて、さらに良好で均一な表示を行うことができ
る。

【０１０４】本実施の形態の液晶表示装置は、画面の上
半分と下半分の表示データを同時に液晶パネル１４に出
力するので、少なくとも画面半面のデータを蓄えるメモ
リーが必要になる。第３の実施の形態での説明と同様
に、データ駆動回路３２，３３を通常の駆動回路とした
場合は、これらデータ駆動回路３２，３３に転送するデ
ータ信号Ｓ_dの順序をあらかじめ入れ替える信号処理回
路が必要になるが、図７や図８に示す構成の駆動回路を
用いればデータ順序を入れ替える回路が不要になって、
液晶表示装置をコンパクトで安価なものにできる。

【０１０５】上記した第１から第５の実施の形態の形態
で説明した液晶表示装置では、奇数行の画素電極２，４
５に対応するＴＦＴ３は、各画素電極２，４５の図中左
側に形成されて奇数行の画素電極２，４５に供給するデ
ータ信号Ｓ_DAを制御していた。また、偶数行の画素電極
２，４５に対応するＴＦＴ３は、各画素電極２，４５の
図中右側に形成されて、奇数行の画素電極２，４５に供
給するデータ信号Ｓ_DBを制御していた。しかしながら、
ＴＦＴの位置とデータ線の位置を左右反転させてもかま
わない。ただし、ＴＦＴとデータ線との配置位置の反転
は、画素電極２の列毎に行う必要がある。

【０１０６】例えば、図６の構成では、２列目（図中、
左から数えて２列目）の画素電極２の列において、奇数
行目に位置する画素電極２，…のＴＦＴ３を画素電極２
の右側に配置させる一方、偶数行目に位置する画素電極
２，…のＴＦＴ３を画素電極３の左側に形成する。そう
すれば、画素電極２の列の右側にデータ線５₂が配置さ
れ、画素電極２の列の左側にデータ線６₂が配置され
る。同様の配置を偶数列にある画素電極２とＴＦＴ３の
すべてに適用すれば、データ駆動回路１９が表示領域の
片側に形成されているこれらの構成では、データ駆動回
路１９に接続されるデータ線５_1〜n，６_1〜nの順序が、
５₁・６₁・６₂・５₂・５₃・６₃・６₄・…というよう
に、奇数行に対応するデータ線５_1〜nと偶数行に対応す
るデータ線６_1〜nとが２本おきに配置されることにな
る。この構成は、データ線５_1〜n，６_1〜nが１本おきに
配置された図６や図１１の構成に比べ、図７や図８の駆
動回路構成においては、２本のデータ線を１組として取
り扱えるので出力配線順序の入れ替えが容易になり、通
常構成の駆動回路においては、２つの画素のデータ信号
を１組として信号処理できるので信号転送時のデータ順
序の入れ替え回数が少なくてすむという利点がある。

【０１０７】なお、データ駆動回路８，９が表示領域の
上下にそれぞれ形成されている構成（図１参照）におい
て、上述したデータ線およびＴＦＴの配置替えを行う場
合には、画素電極２，４５の奇数列に対応するデータ線
５_1〜nがすべて同一方向に引き出され、画素電極２，４
５の偶数列に対応するデータ線６_1〜nがそれとは逆の方
向に引き出されるようにするのが望ましい。こうすれ
ば、同一行に対するデータ信号Ｓ_dの転送先が別々のデ
ータ駆動回路になることがなく、信号処理が容易である
という利点が維持される。

【０１０８】また、データ線が表示領域で上下に分断さ
れた構成（図９，図１０参照）において、上述したデー
タ線およびＴＦＴの配置替えを行う場合には、基板上側
部１Ａ，基板下側部１Ｂそれぞれで独立して行うことが
できる。さらには、図１０の構成では、基板上側部１
Ａ，基板下側部１Ｂそれぞれが、図６に相当するもので
あるため、偶数列あるいは奇数列いずれかの構成（デー
タ線およびＴＦＴ）を反転させれば、上記に説明した利
点を得ることができる。

【０１０９】なお、上記の各実施の形態の説明では、デ
ータ駆動回路やゲート駆動回路をポリシリコン技術など
によりアレイ基板の周縁部に一体に形成していたが、デ
ータ駆動回路とゲート駆動回路とをアレイ基板とは別体
に形成したうえで、アレイ基板に接続した液晶表示装置
においても本発明が実施できるのはいうまでもない。

【０１１０】

【発明の効果】以上のように、本発明によれば、制御信
号のパルス幅を広げて画素電極１つに対するデータ信号
の書込時間を増大させることができたので、表示情報を
失ったり、フリッカが発生することなく、良好で均一な
表示特性を得ることができた。

【０１１１】また、１つのデータ信号生成手段を有する
構成において、データ信号分離手段を備えれば、データ
信号生成手段に対するデータ信号の入力順序を入れ替え
る必要がなくなり、その分、液晶表示装置の周辺回路の
小型化や低コスト化が達成できた。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る液晶表示装置
を示す平面図である。

【図２】第１の実施の形態の液晶表示装置の回路構成を
示すブロック図である。

【図３】第１の実施の形態に係る液晶表示装置の駆動方
法を示す電圧波形図である。

【図４】第１の実施の形態に係る液晶表示装置における
データ信号転送を説明するタイミング図である。

【図５】本発明の第２の実施の形態に係る液晶表示装置
の駆動方法を示す電圧波形図である。

【図６】本発明の第３の実施の形態に係る液晶表示装置
を示す平面図である。

【図７】第３の実施の形態に係る液晶表示装置のデータ
駆動回路を示すブロック図である。

【図８】第３の実施の形態に係る液晶表示装置のデータ
駆動回路の他の例を示すブロック図である。

【図９】本発明の第４の実施の形態に係る液晶表示装置
を示す平面図である。

【図１０】本発明の第５の実施の形態に係る液晶表示装
置を示す平面図である。

【図１１】従来例の液晶表示装置を示す平面図である。

【図１２】本発明および従来例の液晶表示装置の断面図
である。

【符号の説明】

１ アレイ基板 ２ 画素電
極 ３ ＴＦＴ ４_1〜n ゲート
線 ５_1〜m データ線 ６_1〜m デー
タ線 ７ ゲート駆動回路 ８ データ
駆動回路 ９ データ駆動回路 １９ データ
駆動回路 １９Ａ データ駆動回路 １９Ｂ デー
タ駆動回路 ２０ａ データラッチ部 ２０ｂ デー
タラッチ部 ２１ 駆動ＩＣ ２１Ａ 駆動
ＩＣ ２１Ｂ 駆動ＩＣ ２２ａ デー
タラッチ部 ２２ｂ データラッチ部 ２３ 出力
スイッチ部 ２４ａ 出力スイッチ部 ２４ｂ 出力
スイッチ部 ３２ データ駆動回路 ３３ デー
タ駆動回路 ３４_1〜n ゲート線 ３５_1〜m デ
ータ線 ３６_1〜m データ線 ３７_1〜m デ
ータ線 ３８_1〜m データ線 ３９_1〜m デ
ータ線 ４０_1〜m データ線 Ｓ_IN 入力信号 Ｓ_C コント
ロール信号 Ｓ_d データ信号 Ｓ_da 奇数行
のデータ信号 Ｓ_db 偶数行のデータ信号 Ｓ_D データ
信号（信号電圧） Ｓ_DA 奇数行のデータ信号 Ｓ_Db 偶数行
のデータ信号 Ｓ_DB 偶数行のデータ信号 Ｓ_CD データ
コントロール信号 Ｓ_CG ゲートコントロール信号 Ｓ_G ゲート
信号 Ｒ ラッチパルス ｔh 時間幅 ｔv 時間幅 ｂk ブラン
キング期間

Claims (12)

【特許請求の範囲】
1. 【請求項１】 液晶層の一面に整列配置された画素電極
   群と、画素電極群を構成する画素電極列に沿って配設さ
   れてその画素電極列の画素電極にデータ信号を供給する
   データ線と、画素電極毎に設けられて画素電極に対する
   データ信号の供給制御を行うスイッチング素子と、画素
   電極群を構成する画素電極行に沿って配設されてその画
   素電極行に対応する前記スイッチング素子に制御信号を
   供給する制御線とを有する液晶表示装置であって、 前記画素電極列の１列に対して複数本のデータ線を設け
   る一方、前記画素電極行の１行に対して１本の制御線を
   設けることを特徴とする液晶表示装置。
2. 【請求項２】 請求項１記載の液晶表示装置であって、
   前記データ線を、各画素電極列の両側それぞれに沿って
   設けたことを特徴とする液晶表示装置。
3. 【請求項３】 請求項１または２記載の液晶表示装置で
   あって、 前記画素電極群の列方向両端それぞれに、データ信号生
   成手段を設け、 かつ、一方のデータ信号生成手段に、隣接する画素電極
   行のうちの一方にデータ信号を供給するデータ線を接続
   し、他方のデータ信号生成手段に、隣接するデータ電極
   行のうちの他方にデータ信号を供給するデータ線を接続
   することを特徴とする液晶表示装置。
4. 【請求項４】 請求項３記載の液晶表示装置であって、 前記一方のデータ信号生成手段に、奇数行の画素電極行
   と偶数行の画素電極行とのうちの一方にデータ信号を供
   給するデータ線を接続し、前記他方のデータ信号生成手
   段に、奇数行の画素電極行と偶数行の画素電極行とのう
   ちの他方にデータ信号を供給するデータ線を接続するこ
   とを特徴とする液晶表示装置。
5. 【請求項５】 請求項１または２記載の液晶表示装置で
   あって、 前記画素電極群の列方向一端にデータ信号生成手段を設
   け、 かつ、隣接する画素電極行のうちの一方に供給するデー
   タ信号と、他方に供給するデータ信号とを分離するデー
   タ信号分離手段を備えることを特徴とする液晶表示装
   置。
6. 【請求項６】 請求項１または２記載の液晶表示装置で
   あって、 前記画素電極群を平面的に複数の領域に区分けし、区分
   けした各画素電極領域毎にデータ信号生成手段を設ける
   とともに、これらデータ信号生成手段を、各画素電極領
   域にデータ信号を供給するデータ線群に接続することを
   特徴とする液晶表示装置。
7. 【請求項７】 請求項６記載の液晶表示装置であって、 前記画素電極群を画素電極行に沿って平面的に２つの領
   域に区分けする一方、前記画素電極群の列方向両端それ
   ぞれに前記データ信号生成手段を設け、 区分けした一方の画素電極領域にデータ信号を供給する
   データ線群に、この画素電極領域に近接する側のデータ
   信号生成手段を接続し、 区分けした他方の画素電極領域にデータ信号を供給する
   データ線群に、この画素電極部領域に近接する側のデー
   タ駆動回路を接続することを特徴とする液晶表示装置。
8. 【請求項８】 請求項１ないし７のいずれか記載の液晶
   表示装置であって、 制御線に制御信号を供給する制御信号生成手段をさらに
   備えており、この制御信号生成手段は、複数の制御線に
   同時に制御信号を供給するものであることを特徴とする
   液晶表示装置。
9. 【請求項９】 請求項８記載の液晶表示装置であって、 前記制御信号生成手段は、隣接する一対の画素電極列に
   対応する制御線に同時に制御信号を供給するものである
   ことを特徴とする液晶表示装置。
10. 【請求項１０】 請求項８または９記載の液晶表示装置
    であって、 前記制御信号生成手段は、画素電極行の１行の走査に要
    する期間より長くかつ画素電極行の２行の走査に要する
    期間より短い期間、制御信号を制御線に供給するもので
    あることを特徴とする液晶表示装置。
11. 【請求項１１】 液晶層の一面に整列配置された画素電
    極群と、画素電極群を構成する画素電極列に沿って配設
    されてその画素電極列の画素電極にデータ信号を供給す
    るデータ線と、画素電極毎に設けられて画素電極に対す
    るデータ信号の供給制御を行うスイッチング素子と、画
    素電極群を構成する画素電極行に沿って配設されてその
    画素電極行に対応する前記スイッチング素子に制御信号
    を供給する制御線とを有する液晶表示装置であって、 前記画素電極群を平面的に複数の領域に区分けし、区分
    けした各画素電極領域毎にデータ信号生成手段を設ける
    とともに、これらデータ信号生成手段を、各画素電極領
    域にデータ信号を供給するデータ線群に接続することを
    特徴とする液晶表示装置。
12. 【請求項１２】 請求項７または１１記載の液晶表示装
    置であって、 制御線に制御信号を供給する制御信号生成手段をさらに
    備えており、この制御信号生成手段は、区分けされた各
    画素電極領域に対応する制御線それぞれに対して、同時
    に制御信号を供給するものであることを特徴とする液晶
    表示装置。