JP2005160224A - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP2005160224A JP2005160224A JP2003395781A JP2003395781A JP2005160224A JP 2005160224 A JP2005160224 A JP 2005160224A JP 2003395781 A JP2003395781 A JP 2003395781A JP 2003395781 A JP2003395781 A JP 2003395781A JP 2005160224 A JP2005160224 A JP 2005160224A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- load detection
- light load
- input
- detection means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】軽負荷時は勿論、重負荷時おいても電力変換効率の改善を図る。
【解決手段】直流入力電圧源1に接続された、第1のスイッチ素子6と第2のスイッチ素子7との直列回路と、第2のスイッチ素子7に並列に接続されたダイオード8と、この並列回路に、インダクタ9を介して並列に接続された平滑コンデンサ10と、各スイッチ素子を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路11と、直流入力電圧源1と、第1のスイッチ素子6との間に直列に挿入された入力電流検出用の抵抗素子5と、第1のスイッチ素子6がオン状態にあるときに、抵抗素子5の両端間電圧が所定電圧値よりも小さいことを検知すると軽負荷検知信号LLを出力する軽負荷検知手段17と、この軽負荷検知手段からの軽負荷検知信号LLを入力すると、第2のスイッチ素子7を強制的にオフ制御するオフ制御手段16とを備えている。
【選択図】 図1
【解決手段】直流入力電圧源1に接続された、第1のスイッチ素子6と第2のスイッチ素子7との直列回路と、第2のスイッチ素子7に並列に接続されたダイオード8と、この並列回路に、インダクタ9を介して並列に接続された平滑コンデンサ10と、各スイッチ素子を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路11と、直流入力電圧源1と、第1のスイッチ素子6との間に直列に挿入された入力電流検出用の抵抗素子5と、第1のスイッチ素子6がオン状態にあるときに、抵抗素子5の両端間電圧が所定電圧値よりも小さいことを検知すると軽負荷検知信号LLを出力する軽負荷検知手段17と、この軽負荷検知手段からの軽負荷検知信号LLを入力すると、第2のスイッチ素子7を強制的にオフ制御するオフ制御手段16とを備えている。
【選択図】 図1
Description
本発明は、同期整流型コンバータを使用して直流の入力電圧を降圧して直流の出力電圧を出力する電力変換装置に関する。
従来、同期整流方式のDC−DCコンバータにおいて、チョークコイルに、このチョークコイルの電流を検出するセンス抵抗を接続し、また、このセンス抵抗の片側端に、軽負荷を検出するためのチョークコイルのスレッショルド電流を、チョークコイルに逆起電力が発生している期間に検出するために、センス抵抗の片側端の電位をオフセットするオフセット電源を接続し、センス抵抗の片側端の電位を、オフセット電源を介して入力するとともにセンス抵抗のもう一方の片側端の電位を入力して比較するコンパレータを使用して、チョークコイルの電流がスレッショルド電流以下になると同期整流を中止する信号を出力することで軽負荷時の効率の改善を図ったものが知られている(例えば、特許文献1参照)。
特開2002−281744(段落「0012」、図1等)
しかしながら、特許文献1記載のものは、センス抵抗を出力側に挿入しており、軽負荷時には問題ないが、経路に大きな電流が流れる重負荷時にはこのセンス抵抗による損失が大きく、電力変換効率が低下するという問題があった。
本発明は、軽負荷時は勿論、重負荷時おいても電力変換効率の改善を図ることができる電力変換装置を提供する。
本発明は、軽負荷時は勿論、重負荷時おいても電力変換効率の改善を図ることができる電力変換装置を提供する。
本発明は、直流入力電圧源に接続された、MOSFET(MOS型電界効果トランジスタ)などからなる第1のスイッチ素子と第2のスイッチ素子との直列回路と、第2のスイッチ素子に並列に接続されたダイオードと、第2のスイッチ素子とダイオードとの並列回路に、インダクタを介して並列に接続された平滑コンデンサと、各スイッチ素子を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路と、直流入力電圧源と、第1のスイッチ素子と第2のスイッチ素子との直列回路との間に直列に挿入された入力電流検出用の抵抗素子と、第1のスイッチ素子がオン状態にあるときに、抵抗素子の両端間電圧が所定電圧値よりも小さいことを検知すると軽負荷検知信号を出力する軽負荷検知手段と、この軽負荷検知手段からの軽負荷検知信号を入力すると、第2のスイッチ素子を強制的にオフ制御するオフ制御手段とを備えたものである。
このような手段構成によって、本発明は、軽負荷時は勿論、重負荷時おいても電力変換効率の改善を図ることができる。
以下、本発明の実施の形態を、図面を参照して説明する。
(第1の実施の形態)
図1に示すように、電池等からなる直流入力電圧源1に入力コンデンサ2を並列に接続するとともに、同期整流型非絶縁DC−DCコンバータからなるスイッチング電源3の入力端子3a,3bを接続している。前記スイッチング電源3の出力端子3c,3dには負荷4が接続されている。
(第1の実施の形態)
図1に示すように、電池等からなる直流入力電圧源1に入力コンデンサ2を並列に接続するとともに、同期整流型非絶縁DC−DCコンバータからなるスイッチング電源3の入力端子3a,3bを接続している。前記スイッチング電源3の出力端子3c,3dには負荷4が接続されている。
前記スイッチング電源3は、入力端子3a,3b間に、入力電流検出用の抵抗素子5を直列に介して、NチャンネルMOSFETからなる第1のスイッチ素子6と同じくNチャンネルMOSFETからなる第2のスイッチ素子7との直列回路を接続している。そして、前記第2のスイッチ素子7にダイオード8を図示極性、すなわち、カソード端子とドレイン端子が接続するようにして並列に接続している。
前記第1のスイッチ素子6と第2のスイッチ素子7との接続点を、インダクタ9を直列に介して平滑コンデンサ10の一端及び前記出力端子3cに接続している。また、前記入力端子3bと第2のスイッチ素子7との接続点を前記出力端子3dに接続している。
前記各スイッチ素子6,7を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路11を設けている。前記制御回路11は、所定の周波数のクロック信号を発生するクロック信号発生回路12と、目標の出力電圧に対応する参照電圧Vref0を発生する参照電圧発生回路13と、前記出力端子3cの電圧を反転入力端子(-)に入力するとともに前記参照電圧Vref0を非反転入力端子(+)に入力し、両者の誤差を増幅する誤差増幅器14と、この誤差増幅器14の出力と前記クロック信号発生回路12からのクロック信号を基に、前記各スイッチ素子6,7を同期整流するためのPWM1信号及びPWM2信号を生成するPWM生成回路15とで構成されている。
前記PWM生成回路15からのPWM1信号を前記第1のスイッチ素子6のゲートに供給するとともにオフ制御手段16に供給している。また、前記PWM生成回路15からのPWM2信号を前記オフ制御手段16に供給している。
前記第1のスイッチ素子6がオン状態にあるときに、前記抵抗素子5の両端間電圧が所定電圧値よりも小さいことを検知すると軽負荷検知信号LLを出力する軽負荷検知手段17を設けている。
前記第1のスイッチ素子6がオン状態にあるときに、前記抵抗素子5の両端間電圧が所定電圧値よりも小さいことを検知すると軽負荷検知信号LLを出力する軽負荷検知手段17を設けている。
前記軽負荷検知手段17は、コンパレータ18と所定電圧値である参照電圧Vref1を発生する参照電圧発生回路19とからなり、抵抗素子5の一端である入力端子3a側端をコンパレータ18の反転入力端子(-)に接続し、前記抵抗素子5の他端を、参照電圧発生回路19を介してコンパレータ18の非反転入力端子(+)に接続している。すなわち、前記抵抗素子5の他端に発生する電圧に参照電圧発生回路19から発生する参照電圧Vref1を加算してコンパレータ18の非反転入力端子(+)に供給するしている。
前記抵抗素子5に流れる電流は、第1のスイッチ素子6に流れる電流とほぼ等しく、抵抗素子5の両端間電圧は第1のスイッチ素子6に流れる電流に比例する。従って、インダクタ9の逆流電流を検出することができる。
前記軽負荷検知手段17は、抵抗素子5の両端間の電位差が、所定電圧値である参照電圧Vref1よりも小さくなると、前記コンパレータ18からハイレベルな軽負荷検知信号LLを出力して前記オフ制御手段16に供給している。
前記軽負荷検知手段17は、抵抗素子5の両端間の電位差が、所定電圧値である参照電圧Vref1よりも小さくなると、前記コンパレータ18からハイレベルな軽負荷検知信号LLを出力して前記オフ制御手段16に供給している。
前記オフ制御手段16は、コンパレータ18からの軽負荷検知信号LLと、PWM生成回路15からのPWM1信号及びPWM2信号に基づいてPWM2′信号を生成し、このPWM2′信号によって前記第2のスイッチ素子7をスイッチング駆動する。
前記オフ制御手段16は、例えば、図2に示す構成になっている。すなわち、D型フリップフロップ20と2入力アンドゲート21からなり、軽負荷検知信号LLをD型フリップフロップ20のD入力端子に入力し、PWM1信号をD型フリップフロップ20のクロック(CLK)入力端子に入力し、PWM2信号をアンドゲート21の一方の入力端子に入力する。前記D型フリップフロップ20のQ出力端子からの出力を、反転回路22を介して前記アンドゲート21の他方の入力端子に入力する。そして、前記アンドゲート21からPWM2′信号を出力する。
従って、PWM1信号が入力した時、軽負荷検知信号LLが出力されない状態、すなわち、軽負荷検知信号LLがローレベルであれば、Q端子出力はローレベルとなり、アンドゲート21から出力されるPWM2′信号はPWM2信号と同一となり、各スイッチ素子6,7に対しては通常の同期整流制御が行われる。また、PWM1信号が入力した時、軽負荷検知信号LLが出力される状態、すなわち、軽負荷検知信号LLがハイレベルであれば、Q端子出力はハイレベルとなり、アンドゲート21から出力されるPWM2′信号は常にオフとなる。すなわち、常にローレベルとなる。このときには、第2のスイッチ素子7はオフ制御され、第1のスイッチ素子6のみがPWM1信号によってオン、オフ制御される。すなわち、通常のダウンコンバータ動作となる。
本実施の形態においては、負荷4が重負荷、すなわち、定常負荷の場合、出力電流が比較的多いため、インダクタ9には直流にリップルが重畳された電流が流れ、その値は各スイッチ素子6,7及びダイオード8に流れる電流の和にほぼ等しい。また、参照電圧発生回路19が発生する参照電圧Vref1は零電位より微小に大きい値としている。この定常負荷の状態では、各サイクルのPWM1信号の立ち上がりにおいて、抵抗素子5の両端電圧は参照電圧Vref1よりも常に大きい。従って、軽負荷検知信号LLは出力されず、オフ制御手段16から出力されるPWM2′信号はPWM2信号と同一となる。この結果、このスイッチング電源3は、通常の同期整流制御を行うことになる。
この状態で、負荷4が定常負荷から軽負荷に変化すると、スイッチング電源3の出力電圧が上昇するため、制御回路11は、図3に示すように、PWM生成回路15から出力されるPWM1信号のオンデューティを減少させて出力電圧を一定にする制御を行う。その結果、抵抗素子5の両端電圧は徐々に低下し、やがてPWM1信号の立ち上がり時において参照電圧Vref1よりも小さくなる。
PWM1信号の立ち上がり時において抵抗素子5の両端電圧が参照電圧Vref1よりも小さくなると、図中のタイミングt1にて、軽負荷検知手段17はハイレベルな軽負荷検知信号LLを出力する。これにより、PWM2′信号の出力が停止され、第2のスイッチ素子7はオフ状態に制御され、第1のスイッチ素子6のみがPWM1信号によってオン、オフ駆動される。こうして、スイッチング電源3は通常のダウンコンバータとして制御されることになる。
この状態で、負荷4が軽負荷から定常負荷に変化すると、負荷が重くなることでスイッチング電源3の出力電圧が低下するため、制御回路11は、図4に示すように、PWM生成回路15から出力されるPWM1信号のオンデューティを増加させて出力電圧を一定にする制御を行う。その結果、抵抗素子5の両端電圧は徐々に上昇し、やがてPWM1信号の立ち上がり時において参照電圧Vref1よりも大きくなる。
PWM1信号の立ち上がり時において抵抗素子5の両端電圧が参照電圧Vref1よりも大きくなると、図中のタイミングt2にて、軽負荷検知手段17からの軽負荷検知信号LLの出力が停止される。これにより、PWM2′信号はPWM2信号と同一となる。この結果、このスイッチング電源3は、再び通常の同期整流制御を行うことになる。
このように、入力電流検出用の抵抗素子5を使用してインダクタ9に流れる電流の方向を検出し、軽負荷時においてはインダクタ9に流れる電流が逆流するときに第2のスイッチ素子7をオフ状態に制御できるので、電力変換効率の低下を抑制できる。また、この抵抗素子5を第1のスイッチ素子6よりも入力側に挿入しているので、定常の重負荷時においてもこの抵抗素子5に大きな電流がながれることはなく、電力変換効率の低下を抑制できる。また、第2のスイッチ素子7としてMOSFETを使用しているので、ダイオード8の作用を第2のスイッチ素子7の寄生ダイオードに持たせることで疎指数の低減が可能になる。
なお、この実施の形態では、軽負荷を検知するタイミングとして、PWM1信号を用いたがこれに限定するものではなく、クロック信号発生回路12からのクロック信号を用いてもよい。また、PWM1信号の立ち上がりを使用したが、PWM1信号の立ち下がりを使用してもよい。あるいは、安定した制御を得るためにPWM1信号をディレイした信号を使用してもよい。
(第2の実施の形態)
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
図5に示すように、第2のスイッチ素子7がオフ制御されている状態で、抵抗素子5の両端間電圧が第1の所定電圧値である参照電圧Vref1よりも大きい第2の所定電圧値を越えたことを検知すると重負荷検知信号HLを出力する重負荷検知手段23を設けている。
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
図5に示すように、第2のスイッチ素子7がオフ制御されている状態で、抵抗素子5の両端間電圧が第1の所定電圧値である参照電圧Vref1よりも大きい第2の所定電圧値を越えたことを検知すると重負荷検知信号HLを出力する重負荷検知手段23を設けている。
前記重負荷検知手段23は、コンパレータ24と第2の所定電圧値である参照電圧Vref2を発生する参照電圧発生回路25とからなり、前記抵抗素子5の一端である入力端子3a側端をコンパレータ24の非反転入力端子(+)に接続し、前記抵抗素子5の他端を、参照電圧発生回路25を介してコンパレータ24の反転入力端子(-)に接続している。すなわち、前記抵抗素子5の他端に発生する電圧に参照電圧発生回路25から発生する参照電圧Vref2を加算してコンパレータ24の反転入力端子(-)に供給するしている。
前記重負荷検知手段23は、抵抗素子5の両端間の電位差が、第2の所定電圧値である参照電圧Vref2よりも大きくなると、前記コンパレータ24からハイレベルな重負荷検知信号HLを出力してオフ制御手段161に供給している。
前記オフ制御手段161は、コンパレータ18からの軽負荷検知信号LLと、コンパレータ24からの重負荷検知信号HLと、PWM生成回路15からのPWM1信号及びPWM2信号に基づいてPWM2′信号を生成し、このPWM2′信号によって前記第2のスイッチ素子7をスイッチング駆動する。
前記オフ制御手段161は、例えば、図6に示す構成になっている。すなわち、S−Rフリップフロップからなるラッチ回路26と2入力アンドゲート27,28からなり、PWM2信号をアンドゲート27の一方の入力端子に入力し、軽負荷検知信号LLをアンドゲート28の一方の入力端子に入力し、PWM1信号をアンドゲート28の他方の入力端子に入力している。そして、前記アンドゲート28の出力を前記ラッチ回路26のS入力端子に入力し、重負荷検知信号HLを前記ラッチ回路26のR入力端子に入力している。すなわち、前記アンドゲート28の出力を前記ラッチ回路26にセット信号として入力し、重負荷検知信号HLを前記ラッチ回路26にリセット信号して入力するようになっている。前記ラッチ回路26のQ出力端子からの出力を、反転回路29を介して前記アンドゲート27の他方の入力端子に入力する。そして、前記アンドゲート27からPWM2′信号を出力する。
この回路では、第1のスイッチ素子6がオン制御されているときに軽負荷検知信号LLが入力されなければ重負荷検知信号HLがハイレベルであるかローレベルであるかに拘わらずラッチ回路26のQ出力端子からの出力はローレベルとなる。従って、アンドゲート27から出力されるPWM2′信号はPWM2信号と同一となり、各スイッチ素子6,7に対しては通常の同期整流制御が行われる。
また、第1のスイッチ素子6がオン制御されているときに軽負荷検知信号LLが入力されると、PWM1信号が入力した時、ラッチ回路26はセットされQ出力端子からの出力はハイレベルとなり、アンドゲート29から出力されるPWM2′信号は常にオフとなる。すなわち、常にローレベルとなる。このときには、第2のスイッチ素子7はオフ制御され、第1のスイッチ素子6のみがPWM1信号によってオン、オフ制御される。すなわち、通常のダウンコンバータ動作となる。この状態は重負荷検知信号HLがラッチ回路26のR入力端子に入力するまで継続される。
そして、重負荷検知信号HLがラッチ回路26のR入力端子に入力すると、ラッチ回路26はリセットされ、Q出力端子からの出力はローレベルに反転する。このときには、アンドゲート27から出力されるPWM2′信号はPWM2信号と同一となり、各スイッチ素子6,7に対しては通常の同期整流制御が行われる。
本実施の形態においては、負荷4が重負荷、すなわち、定常負荷の場合、出力電流が比較的多いため、インダクタ9には直流にリップルが重畳された電流が流れ、その値は各スイッチ素子6,7及びダイオード8に流れる電流の和にほぼ等しい。また、参照電圧発生回路25が発生する参照電圧Vref2は参照電圧Vref1に比べて十分に大きな値になっている。
この定常負荷の状態では、各サイクルのPWM1信号の立ち上がりにおいて、抵抗素子5の両端電圧は参照電圧Vref1よりも常に大きい。従って、軽負荷検知信号LLは出力されず、オフ制御手段161から出力されるPWM2′信号はPWM2信号と同一となる。この結果、このスイッチング電源3は、通常の同期整流制御を行うことになる。
この状態で、負荷4が定常負荷から軽負荷に変化すると、スイッチング電源3の出力電圧が上昇するため、制御回路11は、図7に示すように、PWM生成回路15から出力されるPWM1信号のオンデューティを減少させて出力電圧を一定にする制御を行う。その結果、抵抗素子5の両端電圧は徐々に低下する。
軽負荷検知手段17は抵抗素子5の両端電圧が参照電圧Vref1よりも低いときにはハイレベルな軽負荷検知信号LLを出力する。これにより、アンドゲート28からはPWM1信号と軽負荷検知信号LLとのアンド出力が送出される。また、抵抗素子5の両端電圧が参照電圧Vref2よりも低くなると重負荷検知手段23からの重負荷検知信号HLの出力が停止される。この状態で、アンドゲート28からハイレベルな出力が送出されると、ラッチ回路26がセット動作してQ出力端子からハイレベルな信号が出力される。こうして、アンドゲート27からのPWM2′信号の出力が停止され、第2のスイッチ素子7はオフ状態に制御され、第1のスイッチ素子6のみがPWM1信号によってオン、オフ駆動される。こうして、スイッチング電源3は通常のダウンコンバータとして制御されることになる。
また、負荷4が軽負荷から定常負荷に変化すると、負荷が重くなることでスイッチング電源3の出力電圧が低下するため、制御回路11は、図8に示すように、PWM生成回路15から出力されるPWM1信号のオンデューティを増加させて出力電圧を一定にする制御を行う。その結果、抵抗素子5の両端電圧は徐々に上昇し、やがて参照電圧Vref2よりも大きくなる。
抵抗素子5の両端電圧が参照電圧Vref2よりも大きくなると、重負荷検知手段23からハイレベルな重負荷検知信号HLが出力する。これにより、ラッチ回路26がリセット動作される。また、PWM1信号の立ち上がり時において抵抗素子5の両端電圧が参照電圧Vref1よりも大きくなると軽負荷検知手段17からの軽負荷検知信号LLの出力が停止され、これにより、アンドゲート28の出力がローレベルとなる。
こうしてラッチ回路26はリセット状態を保持し、Q出力端子からのローレベル出力を維持するようになる。これにより、PWM2′信号はPWM2信号と同一となる。この結果、このスイッチング電源3は、再び通常の同期整流制御を行うことになる。
このように、この実施の形態においても、入力電流検出用の抵抗素子5を使用してインダクタ9に流れる電流の方向を検出し、軽負荷時においてはインダクタ9に流れる電流が逆流するときに第2のスイッチ素子7をオフ状態に制御できるので、電力変換効率の低下を抑制できる。また、この抵抗素子5を第1のスイッチ素子6よりも入力側に挿入しているので、定常の重負荷時においてもこの抵抗素子5に大きな電流がながれることはなく、電力変換効率の低下を抑制できる。
さらに、軽負荷を検知する第1の所定電圧値である参照電圧Vref1と重負荷を検知する第2の所定電圧値である参照電圧Vref2にレベル差を持たせているので、負荷変動時においても制御の安定性を維持することができる。
なお、この実施の形態ではオフ制御手段161をクロック信号に同期しない非同期回路で構成したがこれに限定するものではなく、クロック信号に同期する同期回路で構成してもよい。
なお、この実施の形態ではオフ制御手段161をクロック信号に同期しない非同期回路で構成したがこれに限定するものではなく、クロック信号に同期する同期回路で構成してもよい。
(第3の実施の形態)
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図9に示すように、抵抗素子5に流れる入力電流の平均値を検出する平均入力電流検出手段31と、第1のスイッチ素子6がオン状態にあるときに、前記平均入力電流検出手段31が検出した入力電流平均値に対応した電圧値Vaが所定電圧値よりも小さいことを検知するとハイレベルな軽負荷検知信号LLを出力する軽負荷検知手段171と、この軽負荷検知手段171からハイレベルな軽負荷検知信号LLを入力すると、第2のスイッチ素子7を強制的にオフ制御するオフ制御手段162とを備えている。
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図9に示すように、抵抗素子5に流れる入力電流の平均値を検出する平均入力電流検出手段31と、第1のスイッチ素子6がオン状態にあるときに、前記平均入力電流検出手段31が検出した入力電流平均値に対応した電圧値Vaが所定電圧値よりも小さいことを検知するとハイレベルな軽負荷検知信号LLを出力する軽負荷検知手段171と、この軽負荷検知手段171からハイレベルな軽負荷検知信号LLを入力すると、第2のスイッチ素子7を強制的にオフ制御するオフ制御手段162とを備えている。
前記平均入力電流検出手段31及び軽負荷検知手段171は、図10に示すような構成になっている。すなわち、平均入力電流検出手段31は、抵抗32とコンデンサ33からなるフィルタ回路によって構成され、入力電流の平均値に相当する電圧Vaを出力する。軽負荷検知手段171は、コンパレータ34と所定電圧値である参照電圧Vref3を発生する参照電圧発生回路35とからなり、電圧Vaが参照電圧Vref3よりも小さくなると、コンパレータ34からハイレベルな軽負荷検知信号LLを出力する。
なお、参照電圧Vref3は、軽負荷時に入力される入力電流の平均値よりも微小に大きな電流値に相当する電圧値になっている。この電圧値は負荷4及び電源の設計要因から予測可能である。また、抵抗素子5に流れる電流の平均値は負荷4に供給される電流にほぼ比例するため、インダクタ9の電流値を予測することができる。
前記オフ制御手段162は、図11に示すように、2入力アンドゲート36を備え、PWM生成回路15からのPWM2信号をアンドゲート36の一方の入力端子に入力するとともに、前記軽負荷検知手段171からの軽負荷検知信号LLを、反転回路37を介してアンドゲート36の他方の入力端子に入力している。そして、アンドゲート36からPWM2′信号を出力している。
負荷4が重負荷、すなわち、定常負荷の場合、各サイクルにおいて、抵抗素子5の両端電圧から算出される入力電流平均値に相当する電圧Vaは参照電圧Vref3よりも常に大きいので軽負荷検知手段171から軽負荷検知信号LLが出力されることはない。従って、オフ制御手段162から出力されるPWM2′信号はPWM2信号と同一となり、各スイッチ素子6,7に対しては通常の同期整流制御が行われる。
この状態で負荷4が定常負荷から軽負荷に変化すると、スイッチング電源3の出力電圧が上昇するため、制御回路11は、図13に示すように、PWM生成回路15から出力されるPWM1信号のオンデューティを減少させて出力電圧を一定にする制御を行う。その結果、出力電流が減少し、抵抗素子5の両端電圧から求められる入力電流平均値に相当する電圧Vaが徐々に低下し、やがて参照電圧Vref3よりも小さくなる。
電圧Vaが参照電圧Vref3を横切るタイミングで軽負荷検知手段171からハイレベルな軽負荷検知信号LLが出力される。これにより、PWM2′信号の出力が停止され、第2のスイッチ素子7はオフ状態に制御され、第1のスイッチ素子6のみがPWM1信号によってオン、オフ駆動される。こうして、スイッチング電源3は通常のダウンコンバータとして制御されることになる。
この状態で、負荷4が軽負荷から定常負荷に変化すると、負荷が重くなることでスイッチング電源3の出力電圧が低下するため、制御回路11は、図14に示すように、PWM生成回路15から出力されるPWM1信号のオンデューティを増加させて出力電圧を一定にする制御を行う。その結果、出力電流が増加し、抵抗素子5の両端電圧から求められる入力電流平均値に相当する電圧Vaが徐々に上昇し、やがて参照電圧Vref3よりも大きくなる。
電圧Vaが参照電圧Vref3を横切るタイミングで軽負荷検知手段171からの軽負荷検知信号LLの出力が停止される。これにより、オフ制御手段162から出力されるPWM2′信号はPWM2信号と同一となり、スイッチング電源3は通常の同期整流制御に復帰する。
このように、この実施の形態においても、入力電流検出用の抵抗素子5を使用してインダクタ9に流れる電流の方向を検出し、軽負荷時においてはインダクタ9に流れる電流が逆流するときに第2のスイッチ素子7をオフ状態に制御できるので、電力変換効率の低下を抑制できる。また、この抵抗素子5を第1のスイッチ素子6よりも入力側に挿入しているので、定常の重負荷時においてもこの抵抗素子5に大きな電流がながれることはなく、電力変換効率の低下を抑制できる。
さらに、抵抗素子5から検知する電流を平均化しているので、負荷変動時においても制御の移行を速やかに行うことができる。
なお、この実施の形態では、平均入力電流検出手段として、抵抗32とコンデンサ33からなるフィルタ回路によって構成された平均入力電流検出手段31を使用したがこれに限定するものではない。例えば、図12に示すように、増幅器38と抵抗39,40,41とコンデンサ42からなる反転積分回路によって構成される平均入力電流検出手段311を使用してもよい。この平均入力電流検出手段311は増幅器38の出力を軽負荷検知手段171のコンパレータ34の反転入力端子(-)に入力している。参照電圧Vref3を発生する参照電圧発生回路35は正極側をコンパレータ34の非反転入力端子(+)に接続するとともに負極側を接地している。
なお、この実施の形態では、平均入力電流検出手段として、抵抗32とコンデンサ33からなるフィルタ回路によって構成された平均入力電流検出手段31を使用したがこれに限定するものではない。例えば、図12に示すように、増幅器38と抵抗39,40,41とコンデンサ42からなる反転積分回路によって構成される平均入力電流検出手段311を使用してもよい。この平均入力電流検出手段311は増幅器38の出力を軽負荷検知手段171のコンパレータ34の反転入力端子(-)に入力している。参照電圧Vref3を発生する参照電圧発生回路35は正極側をコンパレータ34の非反転入力端子(+)に接続するとともに負極側を接地している。
(第4の実施の形態)
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図15に示すように、抵抗素子5に流れる入力電流の平均値を検出する平均入力電流検出手段31と、第1のスイッチ素子6がオン状態にあるときに、前記平均入力電流検出手段31が検出した入力電流平均値に対応した電圧値Vaが第1の所定電圧値よりも小さいことを検知するとハイレベルな軽負荷検知信号LLを出力する軽負荷検知手段171と、前記平均入力電流検出手段31が検出した入力電流平均値に対応した電圧値Vaが第1の所定電圧値よりも大きい第2の所定電圧値を越えたことを検知すると重負荷検知信号HLを出力する重負荷検知手段231とを備えている。
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図15に示すように、抵抗素子5に流れる入力電流の平均値を検出する平均入力電流検出手段31と、第1のスイッチ素子6がオン状態にあるときに、前記平均入力電流検出手段31が検出した入力電流平均値に対応した電圧値Vaが第1の所定電圧値よりも小さいことを検知するとハイレベルな軽負荷検知信号LLを出力する軽負荷検知手段171と、前記平均入力電流検出手段31が検出した入力電流平均値に対応した電圧値Vaが第1の所定電圧値よりも大きい第2の所定電圧値を越えたことを検知すると重負荷検知信号HLを出力する重負荷検知手段231とを備えている。
また、PWM生成回路15から出力されるPWM2信号、前記軽負荷検知手段171から出力される軽負荷検知信号LL、前記重負荷検知手段231から出力される重負荷検知信号HLを入力して第2のスイッチ素子7を制御するオフ制御手段163とを備えている。
前記重負荷検知手段231は、図16に示すように、コンパレータ43と第2の所定電圧値である参照電圧Vref4を発生する参照電圧発生回路44とからなり、電圧Vaが参照電圧Vref4よりも大きくなると、コンパレータ43からハイレベルな重負荷検知信号HLを出力する。なお、参照電圧発生回路35は第1の所定電圧値である参照電圧Vref3を発生するものである。また、参照電圧発生回路44から発生する参照電圧Vref4は参照電圧Vref3よりも十分に大きな値に設定している。これらの設定値は負荷4及び電源の設計から予測可能である。
前記オフ制御手段163は、図17に示すように、S−Rフリップフロップからなるラッチ回路26と2入力アンドゲート27からなり、PWM2信号をアンドゲート27の一方の入力端子に入力し、軽負荷検知信号LLをラッチ回路26のS入力端子に入力し、重負荷検知信号HLをラッチ回路26のR入力端子に入力している。前記ラッチ回路26のQ出力端子からの出力を、反転回路29を介して前記アンドゲート27の他方の入力端子に入力している。そして、前記アンドゲート27からPWM2′信号を出力している。
すなわち、前記オフ制御手段163は、重負荷検知信号HLが出力されている状態ではラッチ回路26のQ出力端子からの出力がローレベルとなっているので、アンドゲート27はPWM2信号をそのままPWM2′信号として出力する。また、軽負荷検知信号LLが出力されると、ラッチ回路26のQ出力端子からの出力がハイレベルとなり、アンドゲート27の出力は常にローレベルとなる。すなわち、PWM2′信号の出力が停止される。
負荷4が重負荷、すなわち、定常負荷の場合、各サイクルにおいて、抵抗素子5の両端電圧から算出される入力電流平均値に相当する電圧Vaは参照電圧Vref3及び参照電圧Vref4よりも常に大きいので軽負荷検知手段171から軽負荷検知信号LLが出力されることはなく、また、重負荷検知手段231からハイレベルな重負荷検知信号HLが出力される。この状態では、オフ制御手段163から出力されるPWM2′信号はPWM2信号と同一となり、各スイッチ素子6,7に対しては通常の同期整流制御が行われる。
この状態で負荷4が定常負荷から軽負荷に変化すると、スイッチング電源3の出力電圧が上昇するため、制御回路11は、図18に示すように、PWM生成回路15から出力されるPWM1信号のオンデューティを減少させて出力電圧を一定にする制御を行う。その結果、出力電流が減少し、抵抗素子5の両端電圧から求められる入力電流平均値に相当する電圧Vaが徐々に低下する。そして、電圧Vaが参照電圧Vref4よりも低下すると重負荷検知手段231からの重負荷検知信号HLの出力が停止する。さらに、電圧Vaが参照電圧Vref3よりも低下すると軽負荷検知手段171からハイレベルな軽負荷検知信号LLが出力する。そして、軽負荷検知信号LLが出力するタイミングでアンドゲート27からのPWM2′信号の出力が停止され、第2のスイッチ素子7はオフ状態に制御される。従って、第1のスイッチ素子6のみがPWM1信号によってオン、オフ駆動される。こうして、スイッチング電源3は通常のダウンコンバータとして制御されることになる。
この状態で、負荷4が軽負荷から定常負荷に変化すると、負荷が重くなることでスイッチング電源3の出力電圧が低下するため、制御回路11は、図19に示すように、PWM生成回路15から出力されるPWM1信号のオンデューティを増加させて出力電圧を一定にする制御を行う。その結果、出力電流が増加し、抵抗素子5の両端電圧から求められる入力電流平均値に相当する電圧Vaが徐々に上昇する。電圧Vaが参照電圧Vref3よりも大きくなると軽負荷検知手段171からの軽負荷検知信号LLが停止される。さらに、電圧Vaが参照電圧Vref4よりも大きくなると重負荷検知手段231からハイレベルな重負荷検知信号HLが出力されるようになる。これにより、オフ制御手段163から出力されるPWM2′信号はPWM2信号と同一となり、スイッチング電源3は通常の同期整流制御に復帰する。
このように、この実施の形態においても、入力電流検出用の抵抗素子5を使用してインダクタ9に流れる電流の方向を検出し、軽負荷時においてはインダクタ9に流れる電流が逆流するときに第2のスイッチ素子7をオフ状態に制御できるので、電力変換効率の低下を抑制できる。また、この抵抗素子5を第1のスイッチ素子6よりも入力側に挿入しているので、定常の重負荷時においてもこの抵抗素子5に大きな電流がながれることはなく、電力変換効率の低下を抑制できる。
さらに、抵抗素子5から検知する電流を平均化しているので、負荷変動時においても制御の移行を速やかに行うことができる。また、軽負荷を検知する第1の所定電圧値である参照電圧Vref3と重負荷を検知する第2の所定電圧値である参照電圧Vref4にレベル差を持たせているので、負荷変動時においても制御の安定性を維持することができる。
(第5の実施の形態)
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図20に示すように、軽負荷検知手段及び重負荷検知手段として、平均入力電流検出手段31からの入力電流平均値に対応した電圧値Vaを入力するとともに入力電圧Vinを入力する軽負荷検知手段172と重負荷検知手段232とを備えている。
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図20に示すように、軽負荷検知手段及び重負荷検知手段として、平均入力電流検出手段31からの入力電流平均値に対応した電圧値Vaを入力するとともに入力電圧Vinを入力する軽負荷検知手段172と重負荷検知手段232とを備えている。
前記軽負荷検知手段172及び重負荷検知手段232は、図21に示す構成になっている。すなわち、前記軽負荷検知手段172は、コンパレータ34、軽負荷参照電圧設定回路45及びこの軽負荷参照電圧設定回路45によって発生する参照電圧Vref5が設定される参照電圧発生回路46とで構成され、また、前記重負荷検知手段232は、コンパレータ43、重負荷参照電圧設定回路47及びこの重負荷参照電圧設定回路47によって発生する参照電圧Vref6が設定される参照電圧発生回路48とで構成されている。
前記軽負荷検知手段172における軽負荷参照電圧設定回路45及び参照電圧発生回路46の構成を具体的に示すと、例えば、図22に示すようになっている。すなわち、前記軽負荷参照電圧設定回路45は、入力電圧Vinの入力端子間に抵抗51と52との直列回路を接続し、抵抗52にフォトカプラ53のフォトダイオード53Dを並列に接続して構成している。前記参照電圧発生回路46は、参照電圧発生源54に抵抗55と前記参照電圧発生回路46のフォトトランジスタ53Tとの直列回路を並列に接続し、前記抵抗55とフォトトランジスタ53Tとの接続点をコンパレータ34の非反転入力端子(+)に接続している。そして、コンパレータ34の反転入力端子(-)と参照電圧発生源54の負極端子との間に、電圧値Vaを印加するようにしている。
なお、ここでは軽負荷検知手段172における軽負荷参照電圧設定回路45及び参照電圧発生回路46の構成を具体的に述べたが、重負荷検知手段232における重負荷参照電圧設定回路47及び参照電圧発生回路48も同様の構成で実現できる。
このような構成の軽負荷検知手段172において、フォトダイオード53Dの発光量は入力電圧Vinのレベルによって変化する。このため、フォトトランジスタ46Tのインピーダンスが受光量に応じて変化する。従って、抵抗55とフォトトランジスタ46Tとの接続点に発生する参照電圧Vref5が入力電圧Vinのレベルに応じて変化することになる。
すなわち、入力電圧Vinが定格電圧で負荷4が軽負荷のときには、参照電圧発生回路46から発生する参照電圧Vref5は電圧Vref51に設定される。そして、入力電圧Vinが定格電圧よりも高くなると軽負荷の値は変わらないので入力電流平均値は減少する。従って、軽負荷の検知レベルを一定に保つためには参照電圧Vref5の電圧値は電圧Vref51よりも低くしなければならない。よって、参照電圧発生回路46から発生する参照電圧Vref5は電圧Vref51よりも低い電圧Vref52に設定される。
また、入力電圧Vinが定格電圧よりも低くなると軽負荷の値は変わらないので入力電流平均値は増加する。従って、軽負荷の検知レベルを一定に保つためには参照電圧Vref5の電圧値は電圧Vref51よりも高くしなければならない。よって、参照電圧発生回路46から発生する参照電圧Vref5は電圧Vref51よりも高い電圧Vref53に設定される。
一方、重負荷検知手段232においては、入力電圧Vinが定格電圧で負荷4が重負荷のときには、参照電圧発生回路48から発生する参照電圧Vref6は電圧Vref61に設定される。そして、入力電圧Vinが定格電圧よりも高くなると重負荷の値は変わらないので入力電流平均値は減少する。従って、重負荷の検知レベルを一定に保つためには参照電圧Vref6の電圧値は電圧Vref61よりも低くしなければならない。よって、参照電圧発生回路48から発生する参照電圧Vref6は電圧Vref61よりも低い電圧Vref62に設定される。
また、入力電圧Vinが定格電圧よりも低くなると重負荷の値は変わらないので入力電流平均値は増加する。従って、重負荷の検知レベルを一定に保つためには参照電圧Vref6の電圧値は電圧Vref61よりも高くしなければならない。よって、参照電圧発生回路48から発生する参照電圧Vref6は電圧Vref61よりも高い電圧Vref63に設定される。
このように入力電圧Vinの変化に応じて軽負荷検知手段172における軽負荷検知のための参照電圧Vref5の電圧値を変化させるとともに重負荷検知手段232における重負荷検知のための参照電圧Vref6の電圧値を変化させるので、入力電圧が変動した場合でも軽負荷及び重負荷の検知レベルを良好に保つことができ、安定した動作が実現できる。なお、その他については、前述した第4の実施の形態と同様の作用効果が得られるものである。
なお、この実施の形態では軽負荷検知手段172及び重負荷検知手段232における重負荷参照電圧設定回路、参照電圧発生回路を図22に示す構成としたがこれに限定するものではなく、図23に示す構成であってもよい。
すなわち、この軽負荷検知手段172は、軽負荷参照電圧設定回路451と、参照電圧発生回路461を備え、軽負荷参照電圧設定回路451は、入力電圧Vinの入力端子間に抵抗51と52との直列回路を接続し、抵抗52にA/D変換回路56を並列に接続している。前記A/D変換回路56は抵抗52の両端電圧に応じたデジタル信号を出力する。
前記参照電圧発生回路461は、参照電圧発生源54にn個の抵抗57-1,57-2,57-3,…57-nの直列回路を並列に接続し、各抵抗57の接続点をセレクタ58の入力部に接続している。前記セレクタ58は前記A/D変換回路56からデジタル信号に応じて各抵抗57の接続点から発生する電圧値を選択しその選択した電圧値を参照電圧Vref5としてコンパレータ34の非反転入力端子(+)に供給するようにしている。
このような回路を使用しても入力電圧Vinの変化に応じて参照電圧Vref5を可変することができる。
なお、ここでは軽負荷検知手段172における軽負荷参照電圧設定回路及び参照電圧発生回路の構成を具体的に述べたが、重負荷検知手段232における重負荷参照電圧設定回路及び参照電圧発生回路も同様の構成で実現できる。
なお、軽負荷検知手段172及び重負荷検知手段232の構成についてはその他様々な変形が可能である。
なお、ここでは軽負荷検知手段172における軽負荷参照電圧設定回路及び参照電圧発生回路の構成を具体的に述べたが、重負荷検知手段232における重負荷参照電圧設定回路及び参照電圧発生回路も同様の構成で実現できる。
なお、軽負荷検知手段172及び重負荷検知手段232の構成についてはその他様々な変形が可能である。
(第6の実施の形態)
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図24に示すように、基本的構成は前述した第4の実施の形態における図15と同じである。異なる点はクロック信号発生回路の構成である。
すなわち、軽負荷検知手段171からの軽負荷検知信号LLをオフ制御手段163に供給するとともに制御回路11のクロック信号発生回路121に供給している。また、重負荷検知手段231からの重負荷検知信号HLをオフ制御手段163に供給するとともに制御回路11のクロック信号発生回路121に供給している。
なお、前述した実施の形態と同一の部分には同一の符号を付し、詳細な説明は省略する。
これは、図24に示すように、基本的構成は前述した第4の実施の形態における図15と同じである。異なる点はクロック信号発生回路の構成である。
すなわち、軽負荷検知手段171からの軽負荷検知信号LLをオフ制御手段163に供給するとともに制御回路11のクロック信号発生回路121に供給している。また、重負荷検知手段231からの重負荷検知信号HLをオフ制御手段163に供給するとともに制御回路11のクロック信号発生回路121に供給している。
前記クロック信号発生回路121は、図25に示すように、発振器61、カウンタ62、2入力アンドゲート63及びセレクタ64からなり、発振器61からの信号を前記カウンタ62及びアンドゲート63の一方の入力端子に入力するとともに、クロック信号CLK1としてセレクタ64に供給している。前記カウンタ62は発振器61からの信号を所定数カウントするとキャリーアウト信号RCOを出力してアンドゲート63の他方の入力端子に入力するとともにリセットして再度カウント動作を繰り返すようになっている。
前記アンドゲート63はキャリーアウト信号RCOが出力されると、そのときに発振器61から出力される信号を通過させ、クロック信号CLK2として前記セレクタ64に供給している。従って、クロック信号CLK2の周波数はクロック信号CLK1の周波数の、カウンタ62のカウント数分の1になる。
前記セレクタ64は、ハイレベルな軽負荷検知信号LLが入力するとクロック信号CLK2を選択してPWM生成回路15に供給し、ハイレベルな重負荷検知信号HLが入力するとクロック信号CLK1を選択してPWM生成回路15に供給している。
前記セレクタ64は、ハイレベルな軽負荷検知信号LLが入力するとクロック信号CLK2を選択してPWM生成回路15に供給し、ハイレベルな重負荷検知信号HLが入力するとクロック信号CLK1を選択してPWM生成回路15に供給している。
このような構成においては、負荷4が重負荷、すなわち、定常負荷の場合、各サイクルにおいて、抵抗素子5の両端電圧から算出される入力電流平均値に相当する電圧Vaは参照電圧Vref3及び参照電圧Vref4よりも常に大きいので軽負荷検知手段171から軽負荷検知信号LLが出力されることはなく、また、重負荷検知手段231からハイレベルな重負荷検知信号HLが出力される。この状態では、クロック信号発生回路121からは周波数の高いクロック信号CLK1が発生してPWM生成回路15に供給される。また、オフ制御手段163から出力されるPWM2′信号はPWM2信号と同一となり、各スイッチ素子6,7に対しては通常の同期整流制御が行われる。
この状態で負荷4が定常負荷から軽負荷に変化すると、スイッチング電源3の出力電圧が上昇するため、制御回路11は、図26に示すように、PWM生成回路15から出力されるPWM1信号のオンデューティを減少させて出力電圧を一定にする制御を行う。その結果、出力電流が減少し、抵抗素子5の両端電圧から求められる入力電流平均値に相当する電圧Vaが徐々に低下する。そして、電圧Vaが参照電圧Vref4よりも低下すると重負荷検知手段231からの重負荷検知信号HLの出力が停止する。
さらに、電圧Vaが参照電圧Vref3よりも低下すると軽負荷検知手段171からハイレベルな軽負荷検知信号LLが出力する。そして、軽負荷検知信号LLが出力するタイミングでオフ制御手段163からのPWM2′信号の出力が停止され、第2のスイッチ素子7はオフ状態に制御される。従って、第1のスイッチ素子6のみがPWM1信号によってオン、オフ駆動される。こうして、スイッチング電源3は通常のダウンコンバータとして制御されることになる。
また、軽負荷検知信号LLが出力すると、クロック信号発生回路121のセレクタ64は選択をクロック信号CLK1からアンドゲート63から出力される周波数の低いクロック信号CLK2に切替える。これにより、第1のスイッチ素子6はPWM1信号によって低い周波数でスイッチング駆動される。このようにスイッチング電源3が通常のダウンコンバータとして制御されるときには発振周波数は低減される。これにより、損失の低減化が図られる。また、クロック信号CLK2の周波数を人間の可聴域を越える20KHz以上とすれば耳障りな可聴音の発生を防ぐことができる。
この状態で、負荷4が軽負荷から定常負荷に変化すると、負荷が重くなることでスイッチング電源3の出力電圧が低下するため、制御回路11は、図27に示すように、PWM生成回路15から出力されるPWM1信号のオンデューティを増加させて出力電圧を一定にする制御を行う。その結果、出力電流が増加し、抵抗素子5の両端電圧から求められる入力電流平均値に相当する電圧Vaが徐々に上昇する。電圧Vaが参照電圧Vref3よりも大きくなると軽負荷検知手段171からの軽負荷検知信号LLが停止される。さらに、電圧Vaが参照電圧Vref4よりも大きくなると重負荷検知手段231からハイレベルな重負荷検知信号HLが出力されるようになる。これにより、オフ制御手段163から出力されるPWM2′信号はPWM2信号と同一となり、スイッチング電源3は通常の同期整流制御に復帰する。また、重負荷検知信号HLが出力すると、クロック信号発生回路121のセレクタ64は選択をクロック信号CLK2から周波数の高いクロック信号CLK1に切替える。
従って、この実施の形態においても、前述した第4の実施の形態と同様の作用効果が得られる。また、軽負荷時には制御回路11の発振周波数を低減できるので、損失の低減化を図ることができる。
なお、クロック信号発生回路121の構成は、この実施の形態に限定するものではなく、例えば、高い周波数のクロック信号を発生する発振器Aと低い周波数のクロック信号を発生する発振器Bを用意し、軽負荷検知信号LLによって発振器Bからのクロック信号を選択し、重負荷検知信号HLによって発振器Aからのクロック信号を選択するようにしてもよい。また、発振器を抵抗素子とコンデンサを備えたCR発振器で構成し、軽負荷検知信号LLと重負荷検知信号HLによってCR定数を切替え制御するものであってもよい。
なお、クロック信号発生回路121の構成は、この実施の形態に限定するものではなく、例えば、高い周波数のクロック信号を発生する発振器Aと低い周波数のクロック信号を発生する発振器Bを用意し、軽負荷検知信号LLによって発振器Bからのクロック信号を選択し、重負荷検知信号HLによって発振器Aからのクロック信号を選択するようにしてもよい。また、発振器を抵抗素子とコンデンサを備えたCR発振器で構成し、軽負荷検知信号LLと重負荷検知信号HLによってCR定数を切替え制御するものであってもよい。
1…直流入力電圧源、3…スイッチング電源、4…負荷、5…入力電流検出用の抵抗素子、6,7…スイッチ素子、8…ダイオード、9…インダクタ、10…平滑コンデンサ、11…制御回路、16…オフ制御手段、17…軽負荷検知手段。
Claims (8)
- 直流入力電圧源に接続された、第1のスイッチ素子と第2のスイッチ素子との直列回路と、前記第2のスイッチ素子に並列に接続されたダイオードと、前記第2のスイッチ素子とダイオードとの並列回路に、インダクタを介して並列に接続された平滑コンデンサと、前記各スイッチ素子を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路と、前記直流入力電圧源と、前記第1のスイッチ素子と第2のスイッチ素子との直列回路との間に直列に挿入された入力電流検出用の抵抗素子と、前記第1のスイッチ素子がオン状態にあるときに、前記抵抗素子の両端間電圧が所定電圧値よりも小さいことを検知すると軽負荷検知信号を出力する軽負荷検知手段と、この軽負荷検知手段からの軽負荷検知信号を入力すると、前記第2のスイッチ素子を強制的にオフ制御するオフ制御手段とを具備したことを特徴とする電力変換装置。
- 直流入力電圧源に接続された、第1のスイッチ素子と第2のスイッチ素子との直列回路と、前記第2のスイッチ素子に並列に接続されたダイオードと、前記第2のスイッチ素子とダイオードとの並列回路に、インダクタを介して並列に接続された平滑コンデンサと、前記各スイッチ素子を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路と、前記直流入力電圧源と、前記第1のスイッチ素子と第2のスイッチ素子との直列回路との間に直列に挿入された入力電流検出用の抵抗素子と、前記第1のスイッチ素子がオン状態にあるときに、前記抵抗素子の両端間電圧が第1の所定電圧値よりも小さいことを検知すると軽負荷検知信号を出力する軽負荷検知手段と、この軽負荷検知手段から軽負荷検知信号を入力すると、前記第2のスイッチ素子を強制的にオフ制御するオフ制御手段と、このオフ制御手段により前記第2のスイッチ素子がオフ制御されている状態で、前記抵抗素子の両端間電圧が第1の所定電圧値よりも大きい第2の所定電圧値を越えたことを検知すると重負荷検知信号を出力する重負荷検知手段と、この重負荷検知手段から重負荷検知信号を入力すると、前記オフ制御手段による前記第2のスイッチ素子の強制的オフ制御を解除して同期整流制御に復帰させる復帰手段とを具備したことを特徴とする電力変換装置。
- 直流入力電圧源に接続された、第1のスイッチ素子と第2のスイッチ素子との直列回路と、前記第2のスイッチ素子に並列に接続されたダイオードと、前記第2のスイッチ素子とダイオードとの並列回路に、インダクタを介して並列に接続された平滑コンデンサと、前記各スイッチ素子を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路と、前記直流入力電圧源と、前記第1のスイッチ素子と第2のスイッチ素子との直列回路との間に直列に挿入された入力電流検出用の抵抗素子と、この抵抗素子に流れる入力電流の平均値を検出する平均入力電流検出手段と、前記第1のスイッチ素子がオン状態にあるときに、前記平均入力電流検出手段が検出した入力電流平均値が所定値よりも小さいことを検知すると軽負荷検知信号を出力する軽負荷検知手段と、この軽負荷検知手段からの軽負荷検知信号を入力すると、前記第2のスイッチ素子を強制的にオフ制御するオフ制御手段とを具備したことを特徴とする電力変換装置。
- 所定値は、直流入力電圧源からの入力電圧の値に応じて変更されることを特徴とする請求項3記載の電力変換装置。
- 直流入力電圧源に接続された、第1のスイッチ素子と第2のスイッチ素子との直列回路と、前記第2のスイッチ素子に並列に接続されたダイオードと、前記第2のスイッチ素子とダイオードとの並列回路に、インダクタを介して並列に接続された平滑コンデンサと、前記各スイッチ素子を同期整流制御に基づいて所定の周波数で交互にオン、オフ駆動する制御回路と、前記直流入力電圧源と、前記第1のスイッチ素子と第2のスイッチ素子との直列回路との間に直列に挿入された入力電流検出用の抵抗素子と、この抵抗素子に流れる入力電流の平均値を検出する平均入力電流検出手段と、前記第1のスイッチ素子がオン状態にあるときに、前記平均入力電流検出手段が検出した入力電流平均値が第1の所定値よりも小さいことを検知すると軽負荷検知信号を出力する軽負荷検知手段と、この軽負荷検知手段から軽負荷検知信号を入力すると、前記第2のスイッチ素子を強制的にオフ制御するオフ制御手段と、このオフ制御手段により前記第2のスイッチ素子がオフ制御されている状態で、前記平均入力電流検出手段が検出した入力電流平均値が第1の所定値よりも大きい第2の所定値を越えたことを検知すると重負荷検知信号を出力する重負荷検知手段と、この重負荷検知手段から重負荷検知信号を入力すると、前記オフ制御手段による前記第2のスイッチ素子の強制的オフ制御を解除して同期整流制御に復帰させる復帰手段とを具備したことを特徴とする電力変換装置。
- 第1及び第2の所定電圧値は、直流入力電圧源からの入力電圧値に応じて変更されることを特徴とする請求項5記載の電力変換装置。
- 制御回路は、軽負荷検知手段から軽負荷検知信号を入力する構成とし、軽負荷検知信号が入力すると、第1、第2のスイッチ素子を交互にオン、オフ駆動する所定の周波数をより低い所定の周波数に変更することを特徴とする請求項1又は3記載の電力変換装置。
- 制御回路は、軽負荷検知手段から軽負荷検知信号を入力するとともに重負荷検知手段から重負荷検知信号を入力する構成とし、軽負荷検知信号が入力すると、第1、第2のスイッチ素子を交互にオン、オフ駆動する所定の周波数をより低い所定の周波数に変更し、重負荷検知信号が入力すると、変更した所定の周波数を元の周波数に戻すことを特徴とする請求項2又は5記載の電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395781A JP2005160224A (ja) | 2003-11-26 | 2003-11-26 | 電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003395781A JP2005160224A (ja) | 2003-11-26 | 2003-11-26 | 電力変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005160224A true JP2005160224A (ja) | 2005-06-16 |
Family
ID=34721457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003395781A Pending JP2005160224A (ja) | 2003-11-26 | 2003-11-26 | 電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005160224A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007007833A1 (ja) * | 2005-07-14 | 2007-01-18 | Takashi Umemori | モータ駆動システム |
JP2007124850A (ja) * | 2005-10-31 | 2007-05-17 | Mitsumi Electric Co Ltd | Dc/dcコンバータ |
JP2007252197A (ja) * | 2007-05-02 | 2007-09-27 | Ricoh Co Ltd | 非絶縁降圧型dc−dcコンバータ |
JP2010051079A (ja) * | 2008-08-20 | 2010-03-04 | Ricoh Co Ltd | Dc−dcコンバータおよび制御方法 |
JP2010161915A (ja) * | 2009-01-09 | 2010-07-22 | Sanyo Electric Co Ltd | スイッチング制御回路 |
CN101795069A (zh) * | 2010-03-18 | 2010-08-04 | 华为终端有限公司 | 一种开关电源装置及开关电源的控制方法 |
JP2012060854A (ja) * | 2010-09-13 | 2012-03-22 | Toshiba Corp | Dc−dcコンバータ |
JP2012100392A (ja) * | 2010-10-29 | 2012-05-24 | Asahi Kasei Electronics Co Ltd | Dc−dcコンバータ |
JP2013153640A (ja) * | 2011-12-16 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | Dc−dcコンバータ、受電装置、及び給電システム |
KR101345931B1 (ko) | 2011-03-24 | 2013-12-27 | 가부시끼가이샤 도시바 | Dc-dc 변환기 제어 장치 및 dc-dc 변환기 |
JP2014003804A (ja) * | 2012-06-19 | 2014-01-09 | Renesas Electronics Corp | スイッチングレギュレータ制御回路 |
KR20140023697A (ko) * | 2012-08-17 | 2014-02-27 | 현대모비스 주식회사 | 초기 기동시 역전류 방지를 위한 마이크로 하이브리드용 컨버터 및 그 방법 |
WO2016068265A1 (ja) * | 2014-10-29 | 2016-05-06 | 株式会社アイケイエス | 電力変換器 |
JP2016123146A (ja) * | 2014-12-24 | 2016-07-07 | 三菱電機株式会社 | 系統連系インバータ装置 |
KR20190055042A (ko) * | 2019-05-13 | 2019-05-22 | 현대모비스 주식회사 | 초기 기동시 역전류 방지를 위한 마이크로 하이브리드용 컨버터 및 그 방법 |
WO2020008732A1 (ja) * | 2018-07-02 | 2020-01-09 | 株式会社デンソー | 昇圧電源回路 |
-
2003
- 2003-11-26 JP JP2003395781A patent/JP2005160224A/ja active Pending
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007007833A1 (ja) * | 2005-07-14 | 2007-01-18 | Takashi Umemori | モータ駆動システム |
JP2007124850A (ja) * | 2005-10-31 | 2007-05-17 | Mitsumi Electric Co Ltd | Dc/dcコンバータ |
JP2007252197A (ja) * | 2007-05-02 | 2007-09-27 | Ricoh Co Ltd | 非絶縁降圧型dc−dcコンバータ |
JP2010051079A (ja) * | 2008-08-20 | 2010-03-04 | Ricoh Co Ltd | Dc−dcコンバータおよび制御方法 |
US7733068B2 (en) * | 2008-08-20 | 2010-06-08 | Ricoh Company, Ltd. | DC-DC converter |
JP2010161915A (ja) * | 2009-01-09 | 2010-07-22 | Sanyo Electric Co Ltd | スイッチング制御回路 |
CN101795069A (zh) * | 2010-03-18 | 2010-08-04 | 华为终端有限公司 | 一种开关电源装置及开关电源的控制方法 |
US8729873B2 (en) | 2010-09-13 | 2014-05-20 | Kabushiki Kaisha Toshiba | DC-to-DC converter with high-side switch and low-side switch |
JP2012060854A (ja) * | 2010-09-13 | 2012-03-22 | Toshiba Corp | Dc−dcコンバータ |
CN102403898A (zh) * | 2010-09-13 | 2012-04-04 | 株式会社东芝 | Dc-dc 变换器 |
JP2012100392A (ja) * | 2010-10-29 | 2012-05-24 | Asahi Kasei Electronics Co Ltd | Dc−dcコンバータ |
KR101345931B1 (ko) | 2011-03-24 | 2013-12-27 | 가부시끼가이샤 도시바 | Dc-dc 변환기 제어 장치 및 dc-dc 변환기 |
US9477249B2 (en) | 2011-12-16 | 2016-10-25 | Semiconductor Energy Laboratory Co., Ltd. | DC-DC converter, power receiving device, and power feeding system |
JP2013153640A (ja) * | 2011-12-16 | 2013-08-08 | Semiconductor Energy Lab Co Ltd | Dc−dcコンバータ、受電装置、及び給電システム |
US9998003B2 (en) | 2011-12-16 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | DC-DC converter, power receiving device, and power feeding system |
JP2014003804A (ja) * | 2012-06-19 | 2014-01-09 | Renesas Electronics Corp | スイッチングレギュレータ制御回路 |
KR20140023697A (ko) * | 2012-08-17 | 2014-02-27 | 현대모비스 주식회사 | 초기 기동시 역전류 방지를 위한 마이크로 하이브리드용 컨버터 및 그 방법 |
WO2016068265A1 (ja) * | 2014-10-29 | 2016-05-06 | 株式会社アイケイエス | 電力変換器 |
JP2016086616A (ja) * | 2014-10-29 | 2016-05-19 | 株式会社アイケイエス | 電力変換器 |
US10333476B2 (en) | 2014-10-29 | 2019-06-25 | Iks Co., Ltd. | Electric power converter and power amplifier |
JP2016123146A (ja) * | 2014-12-24 | 2016-07-07 | 三菱電機株式会社 | 系統連系インバータ装置 |
WO2020008732A1 (ja) * | 2018-07-02 | 2020-01-09 | 株式会社デンソー | 昇圧電源回路 |
KR20190055042A (ko) * | 2019-05-13 | 2019-05-22 | 현대모비스 주식회사 | 초기 기동시 역전류 방지를 위한 마이크로 하이브리드용 컨버터 및 그 방법 |
KR102093236B1 (ko) | 2019-05-13 | 2020-03-25 | 현대모비스 주식회사 | 초기 기동시 역전류 방지를 위한 마이크로 하이브리드용 컨버터 및 그 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI594558B (zh) | 升壓降壓開關功率變換器、控制電路及模式切換控制單元 | |
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
JP5211959B2 (ja) | Dc−dcコンバータ | |
JP5901635B2 (ja) | ブリッジトポロジーを用いるスイッチドモード電力コンバータ及びそのスイッチング方法 | |
JP5274527B2 (ja) | Dc−dcコンバータ | |
JP7032648B2 (ja) | 電源制御用半導体装置およびスイッチング電源装置並びにその設計方法 | |
JP6209022B2 (ja) | スイッチングレギュレータ | |
JP2005160224A (ja) | 電力変換装置 | |
JP2010259257A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
US10693376B2 (en) | Electronic converter and method of operating an electronic converter | |
JP5195849B2 (ja) | Dc−dcコンバータ | |
JP6248680B2 (ja) | 同期整流コンバータおよび同期整流コンバータの制御方法 | |
JPH08289535A (ja) | Dc/dcコンバータ | |
JP3733128B2 (ja) | Dc/dcコンバータの制御回路 | |
JP4619769B2 (ja) | 電源装置 | |
JP2010183723A (ja) | Dc−dcコンバータおよびスイッチング制御回路 | |
JP2009232662A (ja) | Dc/dcコンバータ | |
JP2007135287A (ja) | Dc−dcコンバータ | |
JP6912300B2 (ja) | スイッチングレギュレータ | |
JP2001309646A (ja) | スイッチング電源装置 | |
JP2006353095A (ja) | 電源装置及びその制御回路並びに制御方法 | |
JP6455180B2 (ja) | 電源制御用半導体装置 | |
TW201717528A (zh) | 用於獲得恆定輸出電壓的改進的dc-dc變壓裝置 | |
JP2013027145A (ja) | スイッチング電源装置 | |
JP4310982B2 (ja) | 非絶縁型降圧コンバータおよびそれを用いた電子装置 |