JP5286321B2 - ビット検出及び同期のための方法及びシステム - Google Patents

Description

本明細書で開示する主題は全般的には、ディジタル無線受信器に関し、また具体的にはこうした受信器向けのビットタイミング復元の方法及びシステムに関する。

ディジタル通信システムでは、搬送波信号を送ろうとするディジタルデータで変調することによって送信信号が生成される。このディジタルデータはその各々が多数のデータビットを含むようなパケットの形で送信されるのが一般的である。送信された信号はその受信後に、データを復元するための復調をする必要がある。

無線受信器のアーキテクチャでは受信信号の復調を実行するために直接変換受信器（ゼロＩＦ受信器とも呼ぶ）を利用するのが一般的である。受信信号に沿った混合によって同位相（Ｉ）及び直角位相（Ｑ）のベースバンド信号を発生させるために搬送波信号周波数で動作する局部発振器が使用される。直接変換受信器は、中間周波数を全く使用せずに到来する搬送波信号を直接ＩとＱの両成分の形のベースバンドに変換する。こうした直接変換受信器によって、ＤＣオフセット補償モジュール及びビット同期モジュールを有することがあるようなベースバンドプロセッサが実現される。

無線受信器向けのビット同期配列技法は、一定の速度で信号をサンプリングし次いでサンプリングした信号を正規化することを含むことが多い。隣接する正規化済みサンプル同士が比較され、信号伝達レベル間の遷移位置が検出される。この遷移位置は記録されると共に各位置に対応するバッファまたはカウンタがインクリメントされる。受信した各ビットごとに、大部分の遷移を包含するバッファ箇所が選択され、またビットクロックが再調整されることがある。

ビットを同期させる別の方法は、ゼロ交差ベースの同期アルゴリズムを介するものである。しかしこうした方法は、各ビット時間間隔中にゼロ交差が生じる際の出力の変動などのある種の欠点を有する。さらにこうした技法はバンド幅制限を有すると共に、送信器と受信器のクロック間の不整合によってゼロ交差の相対的位置が時間の経過と共にドリフトする傾向がある。

米国特許出願公開第２００８／０１６４９１４号

したがって、ビット検出及び同期のための改良型の方法及びシステムが必要である。

簡単に述べると、ビット同期方法を提案する。本方法は、信号ストリームから複数のサンプルをバッファリングする工程と、バッファリングしたサンプルに遷移があるかをスキャンする工程と、遷移が検出された時点でゼロ交差ヒストグラムバッファを更新する工程と、を含む。本方法はさらに、更新済みのゼロ交差ヒストグラムバッファから少なくとも２つのピークを同時に検出する工程と、検出したピークから少なくとも２つの境界を確定する工程と、これら境界間のバッファリングしたサンプルを積分する工程と、を含む。最後に本方法は、積分したサンプルから同期させたビットストリームからなる出力信号を作成する工程を含む。

一実施形態では、ビット同期のためのシステムを提案する。本システムは、入力信号ストリームからのサンプルを保存するためのフレームバッファと、信号ストリーム内で遷移を検出するためのスキャナと、遷移の数及び位置をトラッキングするための算術論理ユニット及び加算器と、を含む。本システムはさらに、フレームバッファ内におけるサンプル位置に従って遷移数に比例した値を保存するためのゼロ交差バッファと、ゼロ交差ヒストグラムバッファ内でピークを検出するためのピーク検出器と、検出したピークから境界を画定するためのマーカと、を含む。本システムはさらに、境界間のフレームバッファサンプルを積分するための積分器と、積分したサンプルから同期させた出力ビットストリームを作成するための比較器と、を含む。

本発明に関するこれらの特徴、態様及び利点、並びにその他の特徴、態様及び利点については、同じ参照符号が図面全体を通じて同じ部分を表している添付の図面を参照しながら以下の詳細な説明を読むことによってより理解が深まるであろう。

例示的なディジタル無線受信器のブロック図である。 図１のシステムにおいて実現されるような一実施形態によるベースバンドプロセッサのブロック図である。 本発明の一態様によるゼロ交差ヒストグラムを実現しているビット検出システムのブロック図である。 図３のシステムにおいて実現されるような本発明の一実施形態に従ったゼロ交差ヒストグラムを表したグラフである。 本発明の一実施形態によるビット検出シーケンスを表した図である。 本発明の一態様による固定小数点ゼロ交差ヒストグラムを実現しているビット検出システムのブロック図である。

図１は、例示的なディジタル無線受信器１０のブロック図である。ディジタル無線受信器１０は、無線フロントエンドモジュール１２、ディジタル受信器モジュール１４及びベースバンドプロセッサ１６を含む。無線フロントエンドモジュール１２は無線信号を受信しており、またベースバンドプロセッサ１６は復調済みのディジタル出力信号３２を発生させる。

無線フロントエンドモジュール１２はアンテナ１８から受信した信号を増幅するように構成されている。ディジタル受信器モジュール１４は無線フロントエンドモジュール２０からの信号をディジタル信号に変換するためのアナログ対ディジタル変換器２０を含む。ディジタル受信器モジュール１４はさらに、搬送波周波数を中心とするディジタル化された信号をゼロ周波数を中心とするベースバンド信号に変換するためのディジタル逓降変換器２２（ＤＤＣ）を含む。ＤＤＣは逓降変換に加えて、より低いサンプリング速度にまで落とすことによってより低速のプロセッサによる後続の信号処理を可能とさせるのが典型的である。

図２は、図１のベースバンドプロセッサ１６のブロック図である。ベースバンドプロセッサ１６は、復調器２４、ＤＣ補償モジュール２６、ビット同期／検出器ユニット２８及びフレーム同期モジュール３０を含む。目下考えられる実施形態の１つでは、ベースバンドプロセッサ１６は任意のディジタル処理プラットフォーム上で実現することができる。ディジタル処理プラットフォームの非限定の例には、ディジタル信号処理（ＤＳＰ）チップ、現場プログラム可能なゲートアレイ、特定用途向け集積回路（ＡＳＩＣ）が含まれる。復調器２４は、入力信号内の周波数変動を、その振幅が入力信号周波数に比例するようなベースバンド波形に変換するように構成されることがある。ＤＣ補償モジュール２６は復調信号内のＤＣオフセットを除去するように構成される。ビット同期／検出器２８及びフレーム同期モジュール３０は、ヘッダの長さを最小化しかつ検出したビットストリーム内部で区画された位置の箇所を決定するためにビットタイミング情報を復元するように構成される。

ディジタル受信器では、ランダム長の時間間隔だけ分離させた短いバーストの形で受信が実施されることがある。ビットタイミング及びフレーム同期復元アルゴリズムは、各パケットサンプルの先頭位置で開始されており、したがってビット同期用ヘッダは各パケットの開始位置で送信される。同期用ヘッダの長さを最小化しこれにより演算の負担を低減するためには、ビットタイミング情報をできるだけ早く復元することが有利となり得る。

典型的なゼロ交差ベースの同期アルゴリズムは幾つかの欠点を有する。ゼロ交差は各ビット時間間隔の間に起こらないことがあり、またバンド幅制限がゼロ交差点をそのビットパターンに応じて変動させることがある。さらに、送信器と受信器のクロック間の不整合がゼロ交差の相対的位置を時間の経過と共にドリフトさせることがある。本明細書に記載した実施形態は、こうした欠点を克服するために高速収れん性で複雑性が低いヒストグラムベースのアルゴリズムを使用している。

図３は、本発明の一態様によるゼロ交差ヒストグラムを実現しているビット検出システム２８のブロック図である。ビット検出システム２８は、入力信号ストリーム３２からのサンプルを保存するためのフレームバッファ３４を含む。一実施形態ではそのフレームバッファ３４は先入れ先出し（ＦＩＦＯ）バッファとして構成されている。スキャナ３６は、信号ストリーム３２内で遷移を検出するためにフレームバッファに結合されている。一実施形態ではそのスキャナ３６はゼロ交差検出器を備える。スキャナ３６には信号ストリーム３２内の遷移位置をトラッキングするために算術論理ユニット（ＡＬＵ）３８が結合されている。算術論理ユニット３８は、遷移が検出されたときには固定の正の定数を出力し、また遷移が存在しないときにはゼロを出力する。遷移が検出されたときのこの固定の正の定数は例えば「１」である。一実施形態ではこの算術論理ユニット３８に対して、フレームバッファ３４内におけるその位置に従って検出された遷移数を累計式に加算するために加算器３５が結合されている。遷移数のカウントは、ゼロ交差ヒストグラムバッファ４０内の各位置ごとに別々に保存されており、バッファ３４のゼロ交差履歴のヒストグラムが効率よく構成されている。ゼロ交差ヒストグラムバッファ４０にはピーク検出器４２を結合させ、これをゼロ交差ヒストグラム内の少なくとも２つのピークを検出するように構成している。ピーク検出器４２にはマーカ４４を結合させ、これを検出したピークの位置に従って２つの境界を画定するように構成している。フレームバッファ３４及びマーカ４４には積分器４６を結合させている。積分器４６は、フレームバッファ３４からの境界（マーカ４４によって画定されるような境界）の間にあるサンプルを積分する（例えば、足し合わせる）ように構成されている。積分器４６には、積分したサンプル４７から同期済みの出力ビットストリーム５０を生成するために比較器４８を結合させている。

動作の一例ではそのフレームバッファ３４は、１ビットあたりのサンプル数に等しいサンプル数でのシフトにより複数サンプル単位でシフトさせることによって入力信号ストリーム３２を受け取っている。さらに、フレームバッファ３４は複数のサンプルを保存する。例示的な一実施形態では、１ビットあたりのサンプル数は少なくとも３サンプルであり、したがって一度に３サンプルずつバッファ内にシフトさせることになる。幾つかの実施形態ではそのサンプル数は事前決定されており、また別の実施形態ではそのサンプル数を可変とすることができる。バッファ内にサンプルをシフトさせても（バッファサンプルの開始点を基準とした）ゼロ交差の位置は概ね動かないことに留意されたい。スキャナ３６は、遷移及びバッファ３４内の遷移位置についてサンプルをスキャンする。遷移には、サンプル内のビットのディジタル「ｌｏｗ」からディジタル「ｈｉｇｈ」への遷移、あるいはディジタル「ｈｉｇｈ」からディジタル「ｌｏｗ」への遷移を含むことがある。スキャナ３６の出力３７に基づいて算術論理ユニット３８は、遷移が検出された場合にはディジタル「ｈｉｇｈ」を出力し、また遷移検出が存在しなければゼロを出力することがある。ディジタル「ｈｉｇｈ」の非限定の例には正の電圧を含むことができる。出力３７にはさらにバッファ３４内のその位置を基準とした遷移の位置を含む。出力３７により提供されるその位置に従って算術論理ユニット３８は加算器３５と連係して、遷移数に比例した値をカウントしかつ保存する。一実施形態ではその加算器３５は各位置ごとにカウント値を累計式に足し合わせる。バッファリングしたサンプル内に遷移（ゼロ交差）が検出されると、ゼロ交差ヒストグラムバッファ４０内の対応する箇所がある固定の正の定数だけインクリメントされる。この正の定数の値は算術論理ユニット／加算器／ヒストグラムバッファのループ内で使用される演算に従って選択される。浮動小数点演算の構成では、例えば１．０という値を使用することがある。しかし固定小数点演算の構成では、その構成のビット幅に基づいてこれより大きな値が必要になりこれが選択されることがある。さらに、ゼロ交差ヒストグラム４０内の各値にはある減衰定数３９が乗算される。この減衰定数は例えば、何らかのゼロ交差が検出されたならば０．９９に設定されることがあり、またバッファリングしたサンプル内にゼロ交差が存在しなければ１．０（不変）に設定されることがある。

したがって図３の実施形態によって、自己回帰（ａｕｔｏｒｅｇｒｅｓｓｉｖｅ）平均化ループを形成するような、ゼロ交差の有無についてサンプルをスキャンすること、その位置に従って遷移を検出すること、その遷移位置に対応する箇所においてヒストグラムバッファをある固定の正の定数だけインクリメントすること、並びにヒストグラムバッファ内の値にある減衰定数を乗算すること、からなる循環式の反復ループが得られる。数回繰り返した後にヒストグラムバッファ内に明瞭なピークを出現させることができる。

図４は、図３において実現されるような一実施形態によるゼロ交差ヒストグラムを表したグラフである。ヒストグラム５６は、水平軸５８上に（バッファ位置で表した）相対サンプル時間、また垂直軸６０上に（図３のヒストグラムバッファ４０からの）遷移数に比例した値を含むことがある。最初に、ある少数の入力サンプルが処理され終わると、プロットの振幅は参照番号６１、６２、６３で示したように有意のピークを全く含まないことがある。図示した実施形態では、６１、６２、６３はそれぞれ、１０、２５及び５０ビットを表したサンプルサイズを含むことがある。時間が経過してさらに多くの入力サンプルが処理されるに連れて（６８）、６５、６７などの明瞭なピークが出現し始めることがある。さらに、ピーク６４及び６６はかなりのサンプル数を処理し終えた後（例えば、約３００ビット後など）に出現することがある。

図３に戻ると、ゼロ交差ヒストグラムバッファ４０からの位置依存の値４１は、（図４の）ヒストグラム５６からピークを検出するように構成されたピーク検出器４２に供給される。一実施形態ではそのピーク検出器４２は少なくとも２つのピークを同時に検出するように構成されている。２つのピークは、ビット時間間隔を用いると共に１ビット時間だけ互いに離間した２つのヒストグラム値を足し合わせることによって同時に検出される。次いで、この和の最大値を選択することが可能である。検出のための比較回数を減少させるためには２つのピークを同時に検出することが有利である。さらに、２つの値の和は単一の任意のヒストグラム値と比べて有意に大きな信号対雑音比を有するため、箇所検出の確度が向上する。

図５は、本発明の一実施形態によるビット検出シーケンスを表している。マーカ４４（図３）は、（図３のピーク検出器４２で検出した）少なくとも２つのピークの箇所から２つの境界を画定するように構成されている。グラフ７６で示したように、サンプルに関する境界７０、７２によってビット時間間隔７４が画定される。ビット時間間隔７４はゼロ交差ヒストグラム５６からの２つのピーク６４及び６６の間の距離から導出されることに留意されたい。

１ビットあたりのサンプル数に基づいて、当該ビットの値を検出するためにフレームバッファ３４内の１つまたは複数のサンプルが使用されることがある。例えば、存在する１ビットあたりのサンプル数が３以上であれば、中央のサンプル（複数のこともある）の値（複数のこともある）を足し合わせこの和をビット値の検出に使用することが可能である。ビット値の検出に複数のサンプルを使用すると信号対雑音比が低い環境（グラフ７８で示す）における動作成績をかなり向上させることができる。例えば７８で分かるように、中央のサンプルはゼロ交差に隣接しないサンプルを含む。例示的な実施形態では、図３で言及した積分器４６は上述したビット値を検出する演算を実行する。

図３に戻ると積分器４６は、比較器４８に結合させ得る積分したサンプル４７（図５に示す）を生成する。比較器４８はサンプル４７をしきい値と比較する。しきい値の非限定の一例はゼロである。この実施形態では、比較結果がしきい値より大きければ比較器から「１」が出力され、これ以外では「０」が出力される。同期ビットストリームを含む出力ビットストリーム５０は、ディジタル受信器における後続の処理のためにフレーム同期モジュールに結合させることがある。

代替的な一実施形態では、図３の自己回帰ループを固定小数点平均化ループに置き換えることがある。図６は、本発明の一態様による固定小数点ゼロ交差ヒストグラムを実現しているビット検出システムのブロック図である。様々なブロックの作用は、図３に示したシステム２８と同様である。しかしこうした構成では、減衰定数がシフト演算８２及び減算器８４によって置き換えられる。ブロック８２、８４は組み合わされて、１未満のある固定の定数を乗算する機能を実行することがある。シフト演算ブロック８２はサンプルをビット単位で右シフトさせる。よく知られているように、右シフト演算は固定小数点の数値を２の累乗で割り算することと等価である。例えば、加算器３５の出力を７ビットだけ右シフトさせると、１２８で割り算すること（あるいは、０．００７８１２５を掛け算すること）と同じになる。減算器８４内で元のサンプルからシフトした数を差し引くと、その結果は加算器３５の出力に１．０−０．００７８１２５（０．９９２１８７５）を掛け算したものと同じになる。この演算はゼロ交差が検出された場合に実行され、そうでないバッファリングしたサンプル内にゼロ交差が存在しなければ乗算を１．０（不変）に置き換える。

こうした自己回帰及び固定小数点平均化技法によれば高速収れん性で複雑性が低いヒストグラムベースのアルゴリズムが開発されるので有利である。さらにこうしたアルゴリズムは、ディジタル無線受信器内の信号処理の早い段階で実現させたときに、ビットタイミング情報の迅速な復元並びに下流側を処理するオーバーヘッド長の最小化において有利である。ゼロ交差ベースのヒストグラムによれば、（１）各ビット周期中に遷移が生じない場合、（２）バンド幅制限のためにそのビットパターンに応じてゼロ交差点が変動する場合、並びに（３）時間の経過と共にゼロ交差の相対的位置をドリフトさせることがあるような送信器と受信器のクロック間の不整合が生じている場合、に生じる可能性があるような検出エラーが低減される。

本発明のある種の特徴についてのみ本明細書において図示し説明してきたが、当業者によって多くの修正や変更がなされるであろう。したがって添付の特許請求の範囲が、本発明の真の精神の範囲に属するこうした修正や変更のすべてを包含させるように意図したものであることを理解されたい。

１０ ディジタル無線受信器
１２ 無線フロントエンドモジュール
１４ 中間周波数モジュール
１６ ベースバンドプロセッサ
１８ アンテナ
２０ アナログ対ディジタル変換器
２２ ディジタル逓降変換器
２４ 復調器
２６ ＤＣ補償モジュール
２８ ビット検出器／ビット検出システム
３０ フレーム同期モジュール
３２ 入力信号ストリーム
３４ フレームバッファ
３５ 加算器
３６ スキャナ／ゼロ交差検出器
３７ スキャナの出力
３８ 算術論理ユニット
３９ 減衰定数
４０ ゼロ交差ヒストグラム
４２ ピーク検出器
４４ マーカ
４６ 積分器
４７ 積分したサンプル
４８ 比較器
５０ 出力
５６ ヒストグラム／ゼロ交差ヒストグラム
５８ サンプル時間（水平軸）
６０ 遷移数（垂直軸６０）
６１ 少数サンプルのピーク
６２ 少数サンプルのピーク
６３ 少数サンプルのピーク
６４ ピーク
６５ サンプルを増加させたピーク
６６ ピーク
６７ サンプルを増加させたピーク
６８ 時間の経過
７０ 境界
７２ 境界
７４ サンプル時間間隔
７６ グラフ
７８ フレームバッファ内のサンプル
８２ シフト演算
８４ 減算器

Claims (10)

1. 信号ストリームから複数のサンプルをバッファリングする工程と、
   バッファリングしたサンプルに遷移があるかをスキャンする工程と、
   遷移が検出された時点で、遷移数に関連する値を保存する機能を持つゼロ交差ヒストグラムバッファを更新する工程と、
   更新済みのゼロ交差ヒストグラムバッファから少なくとも２つのピークを同時に検出する工程と、
   検出したピークから少なくとも２つの境界を確定する工程と、
   これら境界の間のバッファリングしたサンプルを積分する工程と、
   積分したサンプルから同期させたビットストリームからなる出力信号を作成する工程と、
   を含むビット同期方法。
2. サンプルのバッファリングは先入れ先出し（ＦＩＦＯ）操作を含む、請求項１に記載の方法。
3. ゼロ交差ヒストグラムバッファを更新する前記工程はゼロ交差ヒストグラムバッファ内の値をインクリメントする工程を含む、請求項１に記載の方法。
4. ゼロ交差ヒストグラムバッファを更新する前記工程はさらに、遷移の検出時にゼロ交差ヒストグラム内のカウントにある減衰定数を乗算する工程を含む、請求項３に記載の方法。
5. ２つのピークを同時に検出することによってビット時間間隔を画定する工程をさらに含む請求項１に記載の方法。
6. 入力信号ストリームからのサンプルを保存するためのフレームバッファと、
   信号ストリーム内で遷移を検出するためのスキャナと、
   遷移の数及び位置をトラッキングするための算術論理ユニット及び加算器と、
   前記位置に従って遷移数に比例した値を保存するためのゼロ交差ヒストグラムバッファと、
   ゼロ交差ヒストグラムバッファ内のピークを検出するためのピーク検出器と、
   検出したピークから境界を画定するためのマーカと、
   境界間のフレームバッファサンプルを積分するための積分器と、
   積分したサンプルから同期させた出力ビットストリームを作成するための比較器と、
   を備えるビット同期のためのシステム。
7. 前記スキャナ、算術論理ユニット及び加算器は複数のサンプルに対して並列に動作する、請求項６に記載のシステム。
8. 前記ピーク検出器は少なくとも２つのピークを同時に検出するように構成されている、請求項６に記載のシステム。
9. 前記比較器は積分したサンプルをしきい値と比較するように構成されている、請求項６に記載のシステム。
10. 減衰定数をゼロ交差ヒストグラム内の値と乗算するための乗算器をさらに備える請求項６に記載のシステム。