JP5283943B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5283943B2 JP5283943B2 JP2008078733A JP2008078733A JP5283943B2 JP 5283943 B2 JP5283943 B2 JP 5283943B2 JP 2008078733 A JP2008078733 A JP 2008078733A JP 2008078733 A JP2008078733 A JP 2008078733A JP 5283943 B2 JP5283943 B2 JP 5283943B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrically connected
- gate electrodes
- gate
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 230000005669 field effect Effects 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 description 13
- 230000005484 gravity Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 10
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
図1は、本発明の第1の実施形態に係る半導体装置(高周波電力増幅器)の平面構成を模式的に示した図である。図2は、図1のA−A線に沿った断面構成を模式的に示した図である。図1及び図2に示した半導体装置(高周波電力増幅器)は、マルチフィンガー型のレイアウト構造を有している。
ここで、Lは電界効果トランジスタのゲート長であり、Wは電界効果トランジスタのゲート幅である。μはキャリア移動度であり、COXはゲート絶縁膜のキャパシタンスである。また、VGSはゲート電圧(ゲート及びソース間の電圧)であり、VTHは電界効果トランジスタの閾値電圧である。
ここで、L1及びL2はそれぞれ第1及び第2の電界効果トランジスタのゲート長であり、W1及びW2はそれぞれ第1及び第2の電界効果トランジスタのゲート幅(トランジスタ1個あたりのゲート幅)である。また、M1及びM2はそれぞれ、第1及び第2の電界効果トランジスタのゲート電極の本数である。本実施形態では、第1及び第2の電界効果トランジスタのゲート長は互いに等しく、ゲート幅も互いに等しい。したがって、式(2)は以下のように表される。
本実施形態では、第1の電界効果トランジスタのゲート電極31の本数M1が2本、第2の電界効果トランジスタのゲート電極32の本数M2が4本である。したがって、電流利得は2となる。このように、第2の電界効果トランジスタのゲート電極32の本数を、第1の電界効果トランジスタのゲート電極31の本数よりも多くすることで、第2のトランジスタユニットからは増幅信号を出力することができる。
図4は、本発明の第2の実施形態に係る半導体装置(高周波電力増幅器)の平面構成を模式的に示した図である。図5は、図4のA−A線に沿った断面構成を模式的に示した図である。図4及び図5に示した半導体装置(高周波電力増幅器)は、マルチフィンガー型のレイアウト構造を有している。
図6は、本発明の第3の実施形態に係る半導体装置(高周波電力増幅器)の平面構成を模式的に示した図である。図7は、図6のA−A線に沿った断面構成を模式的に示した図である。図6及び図7に示した半導体装置(高周波電力増幅器)は、マルチフィンガー型のレイアウト構造を有している。
12…素子領域 13…素子分離領域
21、22、23、23a、23b、24、24a、24b…辺(エッジ)
31…第1のゲート電極 32…第2のゲート電極
33…ダミーゲート電極 34、35…共通電極
41…拡散領域 51…基板コンタクト
Claims (9)
- 互いに電気的に接続された複数の第1のゲート電極と、互いに電気的に接続された複数の第1のソースと、互いに電気的に接続された複数の第1のドレインとを含んだ複数の第1の電界効果トランジスタを有し、前記第1のゲート電極及び前記第1のドレインが互いに電気的に接続された第1のトランジスタユニットと、
互いに電気的に接続された複数の第2のゲート電極と、互いに電気的に接続された複数の第2のソースと、互いに電気的に接続された複数の第2のドレインとを含んだ複数の第2の電界効果トランジスタを有し、前記第2のゲート電極が前記第1のゲート電極に電気的に接続された第2のトランジスタユニットと、
前記第1のゲート電極及び前記第2のゲート電極と電気的に分離された複数のダミーゲート電極と、
を備え、
前記第1のゲート電極、前記第2のゲート電極及び前記ダミーゲート電極は互いに平行に配列され、任意の前記第1のゲート電極と任意の前記第2のゲート電極との間に少なくとも1つの前記ダミーゲート電極が配置され、
前記第1のトランジスタユニット及び前記第2のトランジスタユニットは同一の素子領域に設けられ、
前記第1のゲート電極、前記第2のゲート電極及び前記ダミーゲート電極は前記素子領域を横切り、
前記素子領域は複数の辺によって規定された多角形形状を有し、
前記辺の少なくとも1つは、前記第1のゲート電極、前記第2のゲート電極及び前記ダミーゲート電極のいずれとも交差せず、且つ前記第1のゲート電極、前記第2のゲート電極及び前記ダミーゲート電極のいずれに対しても非平行である
ことを特徴とする半導体装置。 - 互いに電気的に接続された複数の第1のゲート電極と、互いに電気的に接続された複数の第1のソースと、互いに電気的に接続された複数の第1のドレインとを含んだ複数の第1の電界効果トランジスタを有し、前記第1のゲート電極及び前記第1のドレインが互いに電気的に接続された第1のトランジスタユニットと、
互いに電気的に接続された複数の第2のゲート電極と、互いに電気的に接続された複数の第2のソースと、互いに電気的に接続された複数の第2のドレインとを含んだ複数の第2の電界効果トランジスタを有し、前記第2のゲート電極が前記第1のゲート電極に電気的に接続された第2のトランジスタユニットと、
前記第1のゲート電極及び前記第2のゲート電極と電気的に分離された複数のダミーゲート電極と、
を備え、
前記第1のゲート電極、前記第2のゲート電極及び前記ダミーゲート電極は互いに平行に配列され、任意の前記第1のゲート電極と任意の前記第2のゲート電極との間に少なくとも1つの前記ダミーゲート電極が配置され、
互いに隣接する前記第2のゲート電極間に少なくとも1つの前記ダミーゲート電極が配置されている
ことを特徴とする半導体装置。 - 互いに電気的に接続された複数の第1のゲート電極と、互いに電気的に接続された複数の第1のソースと、互いに電気的に接続された複数の第1のドレインとを含んだ複数の第1の電界効果トランジスタを有し、前記第1のゲート電極及び前記第1のドレインが互いに電気的に接続された第1のトランジスタユニットと、
互いに電気的に接続された複数の第2のゲート電極と、互いに電気的に接続された複数の第2のソースと、互いに電気的に接続された複数の第2のドレインとを含んだ複数の第2の電界効果トランジスタを有し、前記第2のゲート電極が前記第1のゲート電極に電気的に接続された第2のトランジスタユニットと、
前記第1のゲート電極及び前記第2のゲート電極と電気的に分離された複数のダミーゲート電極と、
を備え、
前記第1のゲート電極、前記第2のゲート電極及び前記ダミーゲート電極は互いに平行に配列され、任意の前記第1のゲート電極と任意の前記第2のゲート電極との間に少なくとも1つの前記ダミーゲート電極が配置され、
前記第1及び第2のゲート電極のうち連続して配置された3つを左ゲート電極、中央ゲート電極及び右ゲート電極としたとき、
前記中央ゲート電極と前記左ゲート電極との間に配置された前記ダミーゲート電極の数は、前記中央ゲート電極と前記右ゲート電極との間に配置された前記ダミーゲート電極の数と異なる
ことを特徴とする半導体装置。 - 前記第1のゲート電極、前記第2のゲート電極及び前記ダミーゲート電極は同じピッチで配列している
ことを特徴とする請求項1、2又は3のいずれか1項に記載の半導体装置。 - 前記第1のゲート電極、前記第2のゲート電極及び前記ダミーゲート電極は、同一の電極幅を有し且つ同一の電極長を有する
ことを特徴とする請求項1、2又は3のいずれか1項に記載の半導体装置。 - 前記第2のゲート電極の数は前記第1のゲート電極の数よりも多い
ことを特徴とする請求項1、2又は3のいずれか1項に記載の半導体装置。 - 前記第1のトランジスタユニットには信号が入力し、前記第2のトランジスタユニットからは増幅信号が出力される
ことを特徴とする請求項1、2又は3のいずれか1項に記載の半導体装置。 - 前記第1のトランジスタユニット及び前記第2のトランジスタユニットはカレントミラー回路を構成する
ことを特徴とする請求項1、2又は3のいずれか1項に記載の半導体装置。 - 前記ダミーゲート電極は一定電位に接続されている
ことを特徴とする請求項1、2又は3のいずれか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078733A JP5283943B2 (ja) | 2008-03-25 | 2008-03-25 | 半導体装置 |
US12/409,926 US7851833B2 (en) | 2008-03-25 | 2009-03-24 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078733A JP5283943B2 (ja) | 2008-03-25 | 2008-03-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231780A JP2009231780A (ja) | 2009-10-08 |
JP5283943B2 true JP5283943B2 (ja) | 2013-09-04 |
Family
ID=41116198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008078733A Expired - Fee Related JP5283943B2 (ja) | 2008-03-25 | 2008-03-25 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7851833B2 (ja) |
JP (1) | JP5283943B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5438947B2 (ja) * | 2007-11-27 | 2014-03-12 | 株式会社東芝 | 半導体装置 |
WO2011039796A1 (ja) | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 電力増幅器 |
JP2011086813A (ja) * | 2009-10-16 | 2011-04-28 | Renesas Electronics Corp | バイアス回路 |
CN102194794B (zh) | 2010-03-05 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 等离子体损伤检测结构、其检测方法及其形成方法 |
JP4945650B2 (ja) * | 2010-03-10 | 2012-06-06 | 株式会社東芝 | 半導体装置 |
JP2012054502A (ja) * | 2010-09-03 | 2012-03-15 | Elpida Memory Inc | 半導体装置 |
JP5202674B2 (ja) | 2011-03-23 | 2013-06-05 | 株式会社東芝 | 音響半導体装置 |
US10403621B2 (en) | 2014-10-29 | 2019-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit layout, layout method and system for implementing the method |
TW201801247A (zh) * | 2016-03-31 | 2018-01-01 | 天工方案公司 | 用於場效電晶體的基體接觸件 |
WO2018003001A1 (ja) * | 2016-06-28 | 2018-01-04 | 株式会社ソシオネクスト | 半導体装置及び半導体集積回路 |
US10374049B2 (en) * | 2016-09-15 | 2019-08-06 | Analog Devices, Inc. | Heat management in a multi-finger FET |
US10692808B2 (en) | 2017-09-18 | 2020-06-23 | Qualcomm Incorporated | High performance cell design in a technology with high density metal routing |
KR102410935B1 (ko) * | 2017-12-18 | 2022-06-21 | 에스케이하이닉스 주식회사 | 반도체장치 및 그 제조 방법 |
US11476279B2 (en) | 2020-08-06 | 2022-10-18 | Globalfoundries U.S. Inc. | Devices with staggered body contacts |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02264465A (ja) * | 1989-04-05 | 1990-10-29 | Seiko Epson Corp | 半導体装置 |
JPH0595233A (ja) * | 1991-10-01 | 1993-04-16 | Matsushita Electron Corp | Mos集積回路のカレントミラー回路装置 |
JP3758876B2 (ja) * | 1999-02-02 | 2006-03-22 | Necマイクロシステム株式会社 | 半導体装置のレイアウト方法 |
SE522892C2 (sv) * | 1999-09-28 | 2004-03-16 | Ericsson Telefon Ab L M | En förstärkarkrets för att förstärka signaler |
JP2005086120A (ja) | 2003-09-11 | 2005-03-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US7423304B2 (en) * | 2003-12-05 | 2008-09-09 | Sandisck 3D Llc | Optimization of critical dimensions and pitch of patterned features in and above a substrate |
JP2006269835A (ja) * | 2005-03-24 | 2006-10-05 | Nec Electronics Corp | 半導体装置 |
JP2007060616A (ja) | 2005-07-29 | 2007-03-08 | Mitsubishi Electric Corp | 高周波電力増幅器 |
JP4257346B2 (ja) | 2006-06-27 | 2009-04-22 | 株式会社東芝 | 電力増幅器 |
JP2008244595A (ja) | 2007-03-26 | 2008-10-09 | Toshiba Corp | 電力増幅器および送受信システム |
JP4482013B2 (ja) | 2007-03-29 | 2010-06-16 | 株式会社東芝 | 高周波電力増幅器とそれを用いた無線携帯端末 |
JP5438947B2 (ja) | 2007-11-27 | 2014-03-12 | 株式会社東芝 | 半導体装置 |
-
2008
- 2008-03-25 JP JP2008078733A patent/JP5283943B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-24 US US12/409,926 patent/US7851833B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009231780A (ja) | 2009-10-08 |
US20090243725A1 (en) | 2009-10-01 |
US7851833B2 (en) | 2010-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5283943B2 (ja) | 半導体装置 | |
US20100244142A1 (en) | Semiconductor device | |
US8785972B2 (en) | Semiconductor electrostatic protection circuit device | |
JP2009505391A (ja) | Ldmosトランジスタ | |
US10074723B1 (en) | Field plate trench FET and a semiconductor component | |
JP6610114B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TW201901969A (zh) | 高壓金屬氧化物半導體元件及其製造方法 | |
JP5586546B2 (ja) | 半導体装置 | |
JP7231427B2 (ja) | 半導体装置 | |
WO2011039792A1 (ja) | 半導体装置 | |
US20180122794A1 (en) | Electrostatic protection device of ldmos silicon controlled structure | |
CN109427762B (zh) | 静电放电晶体管阵列装置 | |
TWI628779B (zh) | 雙極性電晶體裝置 | |
JP2007019413A (ja) | 保護回路用半導体装置 | |
TWI312192B (en) | Semiconductor device and manufacture method thereof | |
US6548356B2 (en) | Thin film transistor | |
US8362562B2 (en) | Semiconductor device with selected transistor properties | |
US7655978B2 (en) | Semiconductor structure | |
CN110690211B (zh) | 静电放电防护结构及静电放电强健型半导体装置 | |
JP5990986B2 (ja) | 保護ダイオード | |
WO2014196223A1 (ja) | 半導体チップおよび半導体装置 | |
JP6678615B2 (ja) | 半導体装置 | |
JP2007027272A (ja) | 半導体集積回路 | |
JP2008244236A (ja) | 半導体装置 | |
US20210143253A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130529 |
|
LAPS | Cancellation because of no payment of annual fees |