JP5281748B2 - Ｉｉｉ族窒化物素子の不動態化およびその方法 - Google Patents

Ｉｉｉ族窒化物素子の不動態化およびその方法 Download PDF

Info

Publication number
JP5281748B2
JP5281748B2 JP2006542811A JP2006542811A JP5281748B2 JP 5281748 B2 JP5281748 B2 JP 5281748B2 JP 2006542811 A JP2006542811 A JP 2006542811A JP 2006542811 A JP2006542811 A JP 2006542811A JP 5281748 B2 JP5281748 B2 JP 5281748B2
Authority
JP
Japan
Prior art keywords
layer
group iii
iii nitride
nitride semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006542811A
Other languages
English (en)
Other versions
JP2007519231A (ja
Inventor
ビーチ・ロバート
Original Assignee
インターナショナル レクティフィアー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナショナル レクティフィアー コーポレイション filed Critical インターナショナル レクティフィアー コーポレイション
Publication of JP2007519231A publication Critical patent/JP2007519231A/ja
Application granted granted Critical
Publication of JP5281748B2 publication Critical patent/JP5281748B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、一般に、ＩＩＩ族窒化物材料系素子の形成に関し、特に、オーミックコンタクトを備えるよう形成されたＩＩＩ族窒化物材料系素子と、残留した不動態化層を備えるコンタクトを形成するための方法とに関する。
２．２ＭＶ／ｃｍを超える大きい絶縁破壊電界を示すＩＩＩ族窒化物半導体が、現在、知られている。また、ＩＩＩ族窒化物ヘテロ接合構造は、極度に大きい電流を伝えることが可能であり、そのため、ＩＩＩ族窒化物材料系に加工された素子は、電力の用途に優れている。
ＩＩＩ族窒化物材料に基づく素子の開発は、一般に、携帯電話の基地局のためのエミッタなど、高出力高周波数の用途を目的とされてきた。これらの種類の用途のために加工された素子は、高い電子移動度を示す一般的な素子構造に基づいており、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、または、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）と、様々なものがある。これらの種類の素子は、通例、１００ボルトの範囲などの高電圧に耐えつつ、一般に２〜１００ＧＨｚの範囲の高周波数で動作することができる。これらの種類の素子は、多くの種類の用途に対して変更されてよいが、通例は、圧電分極電界を用いて、非常に低い抵抗損失で非常に高い電流密度の伝達を可能にする二次元電子ガス（２ＤＥＧ）を生成するよう動作する。２ＤＥＧは、これら従来のＩＩＩ族窒化物ＨＥＭＴ素子のＡｌＧａＮ材料とＧａＮ材料との界面で形成される。ＡｌＧａＮ／ＧａＮの界面の性質と、界面での２ＤＥＧの形成とによって、ＩＩＩ族窒化物材料系に形成された素子は、ノミナリーオン、すなわち、デプリーション型素子である傾向を持つ。ＡｌＧａＮ／ＧａＮの層の界面における２ＤＥＧの高い電子移動度により、ＨＥＭＴ素子などのＩＩＩ族窒化物素子は、ゲート電位を印加することなしに導電することが可能である。従来のＨＥＭＴ素子のノミナリーオンの性質により、それらの素子は、電力管理への利用可能性が限られていた。ノミナリーオン型素子が電力を安全に制御できる前に、制御回路に電力供給して動作可能にする必要がある点で、ノミナリーオン型の電力素子には制限がある。したがって、ノミナリーオフ型のＩＩＩ族窒化物ヘテロ接合素子を提供することで、始動時とその他のモード時の導電の問題を回避することが望ましい。
低い抵抗損失で高い電流密度を可能にするＩＩＩ族窒化物素子の欠点は、歪みＡｌＧａＮ／ＧａＮ系で実現可能な厚さが制限されている点である。これらの種類の材料の格子構造における差異により、異なる層を作るために形成される膜の転位を引き起こしうる歪みが生じる。これにより、例えば、バリア層を通して高レベルの漏れが引き起こされる。一部の従来の設計は、緩和点が生じるところの近くまでＡｌＧａＮ層の面内格子定数を低減することによって、転位の発生と漏れとを低減することに焦点を当ててきた。しかしながら、厚さが制限される問題は、これらの設計では解決されない。
別の解決法は、絶縁層を追加して、漏れの問題を防止する方法である。絶縁層を追加すれば、バリアを通しての漏れを低減することが可能であり、この目的で用いられる典型的な層は、酸化ケイ素、窒化ケイ素、サファイア、または他の絶縁体からなり、ＡｌＧａＮと金属ゲート層との間に配置される。この種類の素子は、しばしば、ＭＩＳＨＦＥＴと呼ばれ、絶縁層を備えない従来の素子に比べて、いくつかの利点がある。
絶縁層を追加すると、より厚い歪みＡｌＧａＮ／ＧａＮ系を形成することが可能になるが、さらなる絶縁体によって閉じ込め層が形成された結果、ＧａＮ／絶縁体の界面において電子に生じる散乱効果のために、通電容量が低くなる。また、ＡｌＧａＮ層と絶縁体との間にさらなる界面が形成されるため、素子の応答を遅くする界面トラップ準位が引き起こされる。さらに、酸化物の厚さの追加と、２つの層の間の界面の追加とによって、素子を切り替えるために用いるゲート駆動電圧が大きくなる。
窒化物材料を用いてノミナリーオフ型の素子を実現する従来の素子設計は、この追加の絶縁体が閉じ込め層として機能することを利用しており、上部のＡｌＧａＮ層を低減または排除することができる。しかしながら、これらの素子は、通例、ＧａＮ／絶縁体の界面における散乱により、通電容量が比較的低い。
したがって、より少ない界面および層で低い漏れ特性を実現しつつ、高電圧に耐えると共に低い抵抗損失で高い電流密度を実現するヘテロ接合素子すなわちＦＥＴを提供することが望ましい。現在、ＭＯＣＶＤ（金属有機化学蒸着）、分子線エピタキシ（ＭＢＥ）、および水素化物気相エピタキシ（ＨＶＰＥ）など、多くの技術により、ＧａＮ合金およびＡｌＧａＮ合金で平面素子が加工されている。
窒化ガリウム材料系での材料は、窒化ガリウム（ＧａＮ）と、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）など、窒化ガリウムの合金と、を含んでよい。これらの材料は、高エネルギの電子遷移が起きることを可能にする比較的広い直接バンドギャップを有する半導体化合物である。窒化ガリウム材料は、炭化ケイ素（ＳｉＣ）、サファイア、および、シリコンなど、多くの様々な基板上に形成される。シリコン基板は、容易に利用可能で比較的安価であるため、シリコン処理技術が、よく発達した。
しかしながら、シリコン基板上に窒化ガリウム材料を形成して半導体素子を製造すると、シリコンと窒化ガリウムとの間の格子定数、熱膨張、および、バンドギャップ、の差異によって、問題が生じる。ＧａＮと従来の基板材料との間の格子不整合に付随する問題も、ＧａＮとＧａＮ合金とを含む材料層の構造において、一般的に見られる。例えば、ＧａＮ材料とＡｌＧａＮ材料とは、層間の界面の歪みを引き起こすのに十分なほど異なる格子構造を有しており、圧電分極に寄与する。多くの従来の素子では、圧電分極によって生成された電界は、素子の特性を改善するように制御される。ＡｌＧａＮ／ＧａＮ層の構造におけるアルミニウムの含有量の変化によって、材料間の格子不整合が変わる傾向があり、それによって、電導度や分離バリアの改善など、様々な素子特性が実現される。
低いオン抵抗を有するノミナリーオフ型の素子は、潜在的に、多くの種類の電力素子の役に立つ可能性がある。例えば、電力を供給していない時にノミナリーオフとなる電力スイッチ、電力整流器、同期整流器、電流制御素子、または、その他の電力素子を実現することが望ましい。電流制御素子としては、ダイオード、ピンチ抵抗器、ショットキダイオードなどを挙げることができる。
改善または最適化が望まれる電力素子の他の特徴は、破壊電圧である。通例、半導体から形成された高電圧スイッチング素子は、電力素子の絶縁破壊の原因になりうる非常に高い電界にさらされる。ＩＩＩ族窒化物材料素子は、ＩＩＩ族窒化物材料系における素子の形成の性質により、絶縁破壊障害に対して、特に弱い場合がある。ＩＩＩ族窒化物材料素子の処理の際には、しばしば、高温アニール工程または化学処理を用いて、低ドープ半導体材料または中程度にドープされた半導体材料に接続された低抵抗オーミックコンタクトを形成する。高温アニール工程中に、アニールされている半導体材料の表面は、高温アニールの環境において表面に近い窒素が揮発する性質により、窒素を失う。半導体材料からの窒素の損失により、この材料系にＮ型ドーパント作用を引き起こす空間が材料内に生じる。半導体材料の表面層に対する通常のドーピングすなわち予期されたドーピングを超えて、さらなるドーピングが施された影響として、電圧遮断動作中に、素子の表面領域の近傍で電界が増大する。例えば、素子が、オフ状態の電界効果トランジスタである場合には、その素子は、破壊することなしに、潜在的に大きい電圧から分離されることを期待される。しかしながら、半導体材料の表面層のドーピングの効果が予期されたよりも大きく、それによって表面領域における電界が増大することから、素子の障害と併せて、破壊電圧の低下が観察される。
半導体材料の表面からの窒素の除去によって起きるドーピングの効果を防ぐ１つの方法は、オーミックコンタクトを形成する前に、半導体材料の上面に高ドープＩＩＩ族窒化物材料を形成する方法である。オーミックコンタクト金属が蒸着およびアニールされると、高ドープ材料層はエッチング除去され、例えば、ゲートやドリフト領域を形成するための領域が露出される。しかしながら、エッチング処理中に、露出された材料表面は、材料における欠陥を引き起こす多くの有害な影響を受けることがある。エッチング処理によって引き起こされた欠陥は、例えば、ゲートの下における界面の状態密度への有害な影響に加えて、ドーピング効果も引き起こす。
したがって、高温アニール工程中に起きる半導体材料の表面層の窒素の外部拡散を低減または排除して、オーミックコンタクトの形成中の半導体の表面層における高い残留ドーピング効果を低減または排除することが望ましい。
また、半導体素子の表面を保護する素子の不動態化を実現して、表面破壊を防止することが望ましい。さらに、通例、上述した従来の処理技術によって起こりうる電界集中効果を防止することが望ましい。
本発明の代表的な実施形態によると、オーミックコンタクトが蒸着される前に蒸着された非化学量論性の高ドープＧａＮ層を用いて、ＩＩＩ族窒化物材料系における半導体素子にオーミックコンタクトを形成することが開示されている。高ドープＧａＮ層は、非常に薄く、高ドープＧａＮ層とオーミックコンタクト材料との間の界面におけるトンネル効果によって、オーミックコンタクトに用いられたオーミック材料と非常に低抵抗の接触を形成する。高ドープＧａＮ層の存在により、半導体素子表面にほとんどもしくは全く損傷を与えることなく、オーミックコンタクトを形成することが可能になる。高ドープＧａＮ層およびオーミックコンタクトは、低温アニール工程で活性化され、オーミックコンタクトを通して素子のための低抵抗の電流路が維持される。高ドープＧａＮ層は、低温アニール工程によって高品質のオーミックコンタクトを形成することを可能にして、半導体材料表面からの窒素の外部拡散を防止する。薄い高ドープＧａＮ層は、さらに、表面を再不動態化せずにゲート電極を形成することを可能にする。したがって、結果として形成される素子は、ゲート電極の下に、界面の状態密度が低く残留ドーピングが低い高品質の界面を有する。
本発明の別の態様によると、オーミックコンタクトを形成する前に、半導体材料の上に、高ドープポリＧａＮの薄層が形成されてよい。オーミックコンタクトの形成前に形成され、半導体材料を不動態化する薄層として、ＡｌＧａＮなどの他のＩＩＩ属窒化物材料を含めて、他の材料が用いられてもよい。不動態化薄層は、例えば、ＰＥＣＶＤ、スパッタ蒸着など、任意の従来の技術を用いて形成されてよい。オーミックコンタクト材料としてアルミニウムを用いる場合には、約８５０℃未満の温度を用いるアニール工程で、良好なコンタクトを実現できる。
本発明の別の特徴によると、オーミックコンタクトの形成前に、半導体材料の露出面の上に、ＡｌＮ、ＨｆＮ、または、その他の適切な材料など、不揮発性かつ非拡散性の材料が蒸着される。重ねられた材料は、オーミックコンタクトの形成中に、高温、化学作用への暴露、または、低抵抗オーミックコンタクトの形成に関連する他の処理によって引き起こされる表面の損傷を防止する。特定の領域で保護層を除去することにより、ショットキコンタクトの形成を可能にしてもよい。残りの保護材料は、コンタクト領域の間の領域において半導体材料を不動態化するために維持される。
保護層は、オーミックコンタクトの形成前に素子の高電界領域の上に配置される窒素含有材料の犠牲層として形成されてよい。不動態化材料は、窒素源として機能することで、ＩＩＩ属窒化物材料内の化学量を維持する。不動態化材料は、ＩＩＩ族窒化物材料からの窒素の外部拡散を、被覆する犠牲層からＩＩＩ族窒化物材料への等量の内部拡散で補う。アニ―ル工程におけるオーミックコンタクトの形成後に、保護層は、ショットキコンタクトまたはゲートコンタクトの形成される領域で除去されてよい。残りの材料は、コンタクト領域の間の領域で表面領域を不動態化する。
本発明は、低温アニール工程でオーミックコンタクトを形成することを可能にする簡単な不動態化層を備えるＩＩＩ族窒化物半導体素子の形成を実現する。不動態化層は、さらに、完成した素子における表面破壊と電界集中効果とを抑制する。本発明に従って形成された素子は、ＩＩＩ族窒化物材料の誘電の完全性が保たれるため、逆バイアスの非常に大きい電圧に耐えることができる。結果として形成される素子は、周知の素子に比べて電圧遮断特性が改善され、それは、従来の素子の特性よりも数倍大きい。
好ましくは、活性領域の上または下に、クラッド層やコンタクト層を形成してもよい。電極や絶縁層などを形成する他の周知の処理が、本発明に適用されてもよい。
本発明によると、オン抵抗を低減しつつ高導電と高電圧遮断とが可能な、ＩＩＩ族窒化物材料系で実現される素子が提供される。その素子は、オーミックコンタクトと、ショットキまたは絶縁コンタクトとを用いて、２つのＩＩＩ族窒化物材料の間の２ＤＥＧを操作するよう機能する。
本発明によると、ＩＩＩ族窒化物材料系で実現されたＦＥＴ素子が提供される。ＦＥＴは、ＩＩＩ族窒化物材料系の性質によって高電流を伝導することが可能であり、圧電および自発分極電界が、高いキャリア移動度と大きい電流容量とを可能にする２ＤＥＧの形成に寄与する。
本発明の特徴によると、良好なＧａＮ絶縁体界面が提供され、活性層に絶縁層または構造を追加するよりも、通電容量が改善される。絶縁層を追加しなくとも、本明細書に記載したヘテロ界面のエピタキシャル性により、蓄積された際の２ＤＥＧにおける電子に対して非常に高い移動度が実現される。
本発明の一実施形態によると、順方向の伝導のためのターンオン電圧が低減されたＩＩＩ族窒化物素子が提供される。その素子は、２つのＩＩＩ族窒化物材料層で形成されており、ＩＩＩ族窒化物材料層の一方が、他方よりも大きい面内格子定数を有することで、界面に２ＤＥＧが形成される。２ＤＥＧにおける高いキャリア移動度により、低い順方向伝導電圧で素子をオンにすることが可能になる。素子を通る電流は、２ＤＥＧチャネルを通してオーミックコンタクトから短絡され、ショットキ障壁を回避する。逆電圧条件下では、ショットキコンタクトが、２ＤＥＧを遮断し、チャネルを開放して、逆バイアス条件での電流を防止する。
本発明の特徴によると、ショットキコンタクトは、ＩＩＩ族窒化物層の凹部に形成され、それにより、素子は、順方向の電圧が印加されるまで導電しない。凹部は、傾斜した壁を有することで、素子パラメータを簡単に制御可能にすることが好ましい。
本発明の別の代表的な実施形態によると、ＩＩＩ族窒化物材料系におけるショットキ型整流器が提供されており、その素子は、ＩＩＩ族窒化物の２つの異なる層の界面によって形成される２ＤＥＧを備えるチャネルを通して電流を伝導する。その素子は、オーミックコンタクトへ向かう方向への伝導のために、ショットキコンタクトとオーミックコンタクトとを備え、ショットキコンタクトへ向かう別の方向に遮断電圧を有する。ショットキコンタクトに印加された電圧により、２ＤＥＧによって形成されたチャネルを通してオーミックコンタクトから電流が流れることが可能になり、反対方向に印加された電圧が、ショットキコンタクトの下の２ＤＥＧを枯渇させて、逆バイアスの際の電圧を遮断する。ＩＩＩ族窒化物層の一方にＧａＮが用いられた場合には、ＧａＮ層の高抵抗の性質により、素子を通しての漏れ電流が防止される。素子は、ＩＩＩ族窒化物層にほとんどまたは全くドーピングせずに形成されて、高いスタンドオフ電圧を可能にする逆バイアス中の低電界を実現してもよい。この有利な特徴は、順バイアス抵抗の増加を犠牲にせずに実現される。
ＩＩＩ族窒化物半導体材料系における大きい絶縁破壊電界は、スタンドオフ領域のサイズを低減した電力素子の形成を可能にする。その材料系は、さらに、同等の定格電圧の周知の素子と比べて、固有オン抵抗が低減された素子の形成を可能にする。本明細書に記載されたＩＩＩ族窒化物素子の場合には、平面素子は、垂直配置の同等物に比べ、約３００ボルトの定格電圧において、固有オン抵抗に約１００倍の改善を示す。
素子は、さらに、コンタクトにおける低い漏れと、バリア層からの高い破壊電界とによって特徴付けられる。その結果、その素子は、ＳｉＯ2やＳｉＮなどの従来の絶縁体に比べて大きい誘電率を提供する。ＧａＮ材料の高い臨界電界により、薄層が、絶縁破壊せずに高電圧に耐えることができるようになる。ＧａＮ材料の誘電率は約１０であり、ＳｉＯ2の２．５倍良好である。
本発明の他の特徴および利点は、添付の図面を参照して行う以下の説明から明らかになる。
ＧａＮ材料素子の形成では、多くの要素が、素子の機能および性能に影響する。複数のＩＩＩ族窒化物材料における大きい格子不整合と、これらの材料における強い圧電および分極の効果とは、ＩＩＩ族窒化物ヘテロ接合素子の電気特性に大きな影響を与える。かなりの数の今までに報告されたＧａＮベースの素子が、歪みを軽減することで素子における長期の不安定性を引き起こしうる転位を回避するよう設計された合金組成を有する歪みＧａＮ−ＡｌＧａＮ接合を用いている。ヘテロ接合素子を構築するための様々な素子およびシステムが、ＧａＮ−ＡｌＧａＮ接合の格子不整合および歪みを制御するために提案されてきた。これらの素子は、圧電分極効果および自発分極効果を利用すると共に、長期の不安定性を最小化するよう、特に設計されている。
ＩＩＩ族窒化物素子、特にＧａＮ／ＡｌＧａＮ素子は、通例、与えられた素子における電力流を制御するための１または複数の端子を有する。端子に印加された電位が、その端子と接続された導電チャネルにおける電流を制御する。導電チャネルは、２つの異なる半導体材料の間の少なくとも１つのヘテロ界面によって規定される。
ＡｌＧａＮ／ＧａＮ材料がヘテロ接合素子の半導体材料を構成し、ＡｌＧａＮがバリア層として用いられた場合には、ＡｌＧａＮの自発分極特性に起因する分極電荷と、圧電分極電界として知られる歪み誘起特性とが存在する。ＩＩＩ族窒化物素子の構成において、これらの電界の形成を制御すると、素子をどのように特性化するのかに応じて、ＧａＮベースの素子を幅広い用途に適合させる様々な特性が実現される。
ＧａＮ材料で形成されたヘテロ接合素子は、通例、チャネル内で高濃度の電子を生成する２ＤＥＧを誘導することによってチャネルの導電性を高めるためにチャネル層の上に配置されたＡｌＧａＮのバリア層を備える。ＡｌＧａＮ／ＧａＮ層の界面に形成された２ＤＥＧの存在により、例えば、チャネルの存在が電極間の導電を可能にするため、基本的に形成されたＩＩＩ族窒化物素子はノミナリーオン型になる。
図１Ａないし１Ｅによると、オーミックコンタクトとゲート電極とを備えるＩＩＩ族窒化物素子１４を形成する処理における一連の工程が図示されている。素子１４は、ＩＩＩ族窒化物層１０を備えており、ＩＩＩ族窒化物層１０は、緩衝層、交互組成層または傾斜組成層の超格子層など、ＩＩＩ族窒化物材料の複数の層からなってよい。通例、層１０はＧａＮからなる。
層１０の上には、ゲート絶縁層１２が形成されており、この層１２は層１０よりも小さい格子定数を有する材料からなる。通例、層１２はＡｌＧａＮで形成される。層１２は、通例、ＩＩＩ族窒化物素子を不動態化するよう機能するが、この層１２にはオーミックコンタクトを形成する際の高温処理中に窒素の外部拡散の問題が生じる。
ここで、図１Ｂによると、層１２に、オーミックコンタクト開口部１１が開口され、オーミックコンタクトの蒸着のために層１０へのアクセスを提供する。層１２の選択部分のパターニングおよび除去は、周知の技術によって実現されてよい。
ここで、図１Ｃによると、オーミックコンタクト材料の蒸着の前に、素子１４の上に、不揮発性かつ非拡散性の材料１６が形成される。材料１６は、オーミックコンタクト開口部１１の外側の領域で層１２の上に重なり、オーミックコンタクト開口部１１の底部で層１０の上に重なる。材料１６は、ＡｌＮ、ＨｆＮ、ＡｌＧａＮ、高ドープＧａＮ、高ドープポリＧａＮ、ＬＰＣＶＤ ＳｉＮ、または、アニール工程中の外部拡散および損傷から半導体表面１２を保護する他の適切な材料であってよい。層１６として提供された高ドープポリＧａＮの層は、約３００から約４００Åの厚さであってよい。いずれの場合でも、材料１６の厚さは、約５０Å以上であってよい。
材料１６は、層１０または１２が形成される成長プロセスの間に形成されてよい。また、材料１６は、前もって形成された構造が層１０または１２を含む場合に、別個の工程として蒸着されてもよい。エピタキシャル成長プロセスの間に形成された材料１６は、成長された材料１６の構造により素子の破壊電圧の改善に寄与するなど、後に形成される素子の性能に利点を提供する。
層１６が、層１２の上と、オーミックコンタクト開口部１１の範囲内の層１０の上に蒸着されると、オーミックコンタクト１９の材料が、層１６の上に蒸着される。層１６の上とオーミックコンタクト開口部１１の中とに蒸着された材料１８は、オーミック金属であってよく、例えば、アルミニウムからなってよい。材料１８の蒸着は、オーミックコンタクト材料を形成するための周知の技術によって実現されてよい。保護層１６は、層１０と接続するための導電路をオーミックコンタクト１９に提供し、特に、層１０と層１２との間の界面への導電路を提供することで、界面における導電チャネルへの接続を可能にする。したがって、素子１４の導電抵抗は、層１６の導入によって大幅に増大することはない。
オーミック材料１８の蒸着中に、オ―ミック材料を処理してオーミックコンタクト１９を形成するためのアニール工程が実行される。アニール工程では、通常、層１０および１２から窒素が拡散し、その結果、層１０および１２の表面の損傷と、それらの層の材料におけるドーパント作用とが引き起こされる。しかしながら、窒素リッチな保護層１６の存在が、アニール工程中に通常生じる外部拡散プロセスに対抗する。したがって、層１０および１２の表面は、アニール工程の外部拡散プロセスで通常生じる損傷から保護される。層１０および１２からの窒素の外部拡散を防止するために保護を提供することにより、素子特性が大きく改善され、破壊電圧が高くなる。
ここで、図１Ｄによると、ゲート１５およびオーミックコンタクト１７の形成を可能にするパターンで、レジスト材料１３が蒸着される。フォトレジスト層１３の蒸着後に、フォトレジスト１３によって保護された部分を除いて、材料１８がエッチングによって除去される。除去すなわちエッチング処理は、パターニングされたフォトレジスト１３の下の保護層１６も除去してよい。
図１Ｅによると、結果として形成されるゲートコンタクト１５とオーミックコンタクト１７とは、保護層１６の残り部分を介して素子１４の特定の領域に接続されている。保護層１６の残り部分は、オーミックコンタクト１７と層１０の導電チャネルとの間で低抵抗の接続を形成する。ゲートコンタクト１５も、保護層１６の上に形成されることに注意されたい。しかしながら、ゲートコンタクト１５は、他の技術に従って形成されてもよく、その場合、保護層１６には依存しない。
フォトレジスト１３によって被覆されていない領域で、素子１４から材料１８が除去されると、フォトレジスト１３が剥離され、その結果の構造に、低温アニール工程が施される。アニール工程の温度は、約８５０℃より低く、約６００℃であることが好ましい。低温アニール工程は、層１０に形成された導電チャネルとコンタクト１７との間に低抵抗の接続点を提供するよう、オーミックコンタクト１７を活性化する。低温アニール工程は、層１０および１２からの窒素の外部拡散をほとんどもしくは全く引き起こさないため、高温アニール工程で通常生じる損傷が回避される。
ここで、図２Ａないし２Ｅによると、本発明に従った素子の別の実施形態が、素子２４として図示されている。素子２４の形成は、図２ＡにおいてＩＩＩ族窒化物層２０から始まり、ＩＩＩ族窒化物層２０は、例えば、緩衝層、超格子構造、または、傾斜組成層などを備える多層のＩＩＩ族窒化物構造として形成されてよい。図２Ａに示す最初の工程で、層２０の上に、保護層２２が蒸着される。保護層２２は、ＰＥＣＶＤ、ＬＰＣＶＤ、および、スパッタリングなど、任意の周知の技術によって形成されてよい。保護層２２は、ＡｌＮ、ＨｆＮ、高ドープＧａＮ、高ドープポリＧａＮ、ＬＰＣＶＤ ＳｉＮ、または、ＡｌＧａＮを含む他のＩＩＩ族窒化物材料など、多くの材料から構成されてよい。層２２は、比較的薄いため、保護層２２と上層のオーミック材料との間の界面におけるトンネル効果により、オーミック材料との低抵抗の接触の形成を可能にする。保護層は、３００ないし４００Å程度の厚さ、もしくは、約５０Å以上の厚さを有してよく、それにより、低抵抗の接触を形成して、界面におけるトンネル効果を利用することが可能になる。
保護層２２は、層２０が形成される成長プロセスの間に形成されてよい。また、保護層２２は、前もって形成された構造が層２０を含む場合に、別個の工程として蒸着されてもよい。保護層２２が、エピタキシャル成長プロセスの間に形成されると、保護層２２の構造により素子の破壊電圧の改善に寄与するなど、後に形成される素子の性能において、いくつかの利点が得られる。
ここで、図２Ｂによると、保護層２２に、オーミックコンタクト開口部２１が開口され、オーミックコンタクトの形成が可能になる。オーミックコンタクト開口部２１を開口するには、任意の周知のパターニングおよび材料除去の技術を用いてよい。オーミックコンタクト開口部２１は、ＩＩＩ族窒化物層２０へのアクセスと、ＩＩＩ族窒化物層２０の導電チャネルへのアクセスとを可能にする。
ここで、図２Ｃによると、オーミックコンタクト開口部２１を通してＩＩＩ族窒化物層２０との接触が形成されるように、保護層２２とＩＩＩ族窒化物層２０との上に、オーミックコンタクト２６が蒸着される。オーミックコンタクト２６の形成処理は、ＩＩＩ族窒化物層２０の表面領域の損傷または欠陥の原因となる窒素の外部拡散をＩＩＩ族窒化物層２０で生じさせる高温の工程を備える。しかしながら、保護層２２の存在により、ＩＩＩ族窒化物層２０からの窒素の外部拡散が低減または排除され、保護層がない場合に層２０の表面層で観察される損傷が低減または排除される。
ここで、図２Ｄによると、オーミックコンタクト２６の形成後に、ＩＩＩ族窒化物層２０を露出させるショットキコンタクト開口部２５が、保護層２２に開口される。図２Ｅでは、ショットキコンタクト開口部２５を通して、ショットキコンタクト２８が蒸着され、ＩＩＩ族窒化物層２０によって形成された導電チャネルへの接続を提供する。この場合にも、保護層２２は、ＩＩＩ族窒化物層２０からの外部拡散を防止して、素子２４の特性を高める。例えば、ＩＩＩ族窒化物層２０からの窒素の外部拡散によって通常生じる表面破壊やドーパント作用から、ドリフト領域２７が保護される。さらに、ＩＩＩ族窒化物層２０からの窒素の外部拡散のドーパント作用に起因する電界集中から、領域２９が保護される。通例、オーミックコンタクト２６を活性化するためにアニール工程が実行される。その際、保護層２２の存在により、例えば、８５０℃（好ましくは６００℃）のような比較的低温で、アニール工程を実行できる。
上述の不動態化／保護層は、ＰＥＣＶＤおよびスパッタリング蒸着など、化学量論的な方法または非化学量論的な方法によって蒸着されてよい。保護層は、ｎ＋ＧａＮの薄膜からなることが好ましいが、多くの他の材料を用いてもよい。結果として形成される素子の電圧遮断特性は、表面保護層を持たない周知のショットキ整流器や窒化ガリウム素子など、保護層を備えない素子の特性よりも数倍大きい。不動態化／保護層は、外部拡散を低減または完全に排除することにより、もしくは、外部拡散した窒素を補給することにより、下層からの窒素の外部拡散を防止するよう機能することができる。不動態化／保護層は、高窒素源として機能することで、自身の窒素の外部拡散を供給することにより外部拡散の均衡を保ってもよい。したがって、不動態化／保護層は、結果として形成される素子の表面の保護および不動態化のための封止材として考えることができる。不動態化層は、完成した素子から除去される必要はなく、それにより、結果として形成される素子の露出面全体が不動態化される。
ショットキダイオード、ＦＥＴ、ピンチ抵抗器のような限流器など、本発明の技術によって多くの素子が形成されてよい。通例、本発明は、処理中に窒素の外部拡散を受けて絶縁破壊の閾値が下がる任意の種類の半導体素子に有用である。本発明は、ＡｌＮ、ＧａＮ、ＩｎＮ、および、これらの材料の合金など、ＩＩＩ族窒化物材料系で用いられる。これらの保護層は、ＡｌＮ、ＨｆＮ、または、その他の適切な材料から形成され、露出面に蒸着されてよく、アニール工程や、その他の高温処理中の窒素の外部拡散から、半導体表面を保護する。
素子１４の層１０は、層１２よりも大きい面内格子定数を有する。界面が、導電のためのチャネルの形成を許容する限り、素子１４の形成に、多くのＩＩＩ族窒化物材料を用いてよいことは明らかである。素子１４は、炭化ケイ素、シリコン、サファイア、および、その他の周知の基板材料など、周知の材料から形成される絶縁または高抵抗の基板の上に形成されてよい。
素子１４および２４は、オーミックコンタクト１７および２６と、ショットキコンタクト２８とについて、多くの異なる形状で形成されてよい。例えば、コンタクト２８は、オーミックコンタクト２６を取り囲むショットキコンタクトであってよい。コンタクト２８は、素子２４において特定の方向の電流または特定の領域への電流を制限するために形成されたギャップすなわちエッチングされた領域を備えて、オ―ミックコンタクト２６の一部を囲むよう形成されてもよい。オーミックコンタクト２６と、ショットキコンタクトとして形成されたコンタクト２８とを、互いに様々な距離で離間させて、破壊電圧およびオン抵抗のパラメータを増減させることができる。
ここで、図３によると、本発明の別の実施形態が、素子３１として図示されている。素子３１は、コンタクト３８が、絶縁層３４の上に導電材料で形成されていることを除いて、素子２４（図２Ａないし２Ｅ）とほぼ同様である。したがって、コンタクト３８は、ショットキコンタクトと違って、絶縁されたコンタクトであり、素子３１を作動されるための任意の種類の金属導体を備えてよい。保護層３２は、素子２４と同様に、ＩＩＩ族窒化物層３０からの外部拡散を抑える特徴を有する。
オーミックコンタクト１４、２６、および、３６は、蒸着前のインプランテーション、オーミック蒸着の前の層１０、１２、または、２０、２２、または、３０、３２の上への高ドープＩＩＩ族窒化物材料の蒸着、オーミックコンタクト１９、２６、および、３６の下でのＩＩＩ族窒化物超格子構造の形成、１２、２２、または、３２のエッチング、上述の蒸着の組み合わせなど、多くの方法で加工されてよい。
本発明は、双方向の素子に適用可能であり、それらの素子の柔軟性と、適した用途の数とを改善する。本発明は、ゲート電極がソース／ドレイン電極に短絡されたＨＦＥＴにも適用可能である。オーミックコンタクトとショットキコンタクトとの間の距離を変更して、オン抵抗や破壊電圧などの素子パラメータを変更することができる。コンタクトの形状は、オーミックコンタクトを取り囲むショットキ材料、各オーミックコンタクトを取り囲む２つのショットキコンタクト、素子上の特定の領域への電流を制限するためのエッチングされた領域を備えた全周を囲まないショットキなど、様々な構成で実現可能である。
ここで、図４によると、本発明の別の実施形態が、素子７０として図示されている。素子７０は、サファイア、シリコン、炭化ケイ素、または、その他の適切な材料など、絶縁または高抵抗の材料からなる基板７２を備える。抵抗性のＩＩＩ族窒化物材料層７４が、基板７２の上に配置され、必要に応じて、層７４と層７２との間に緩衝層７３が配置される。緩衝層７３は、層７４と層７２との間に挿入されることで、層７２と層７４との間の格子不整合に関連する歪み力を低減または緩和することができる。層７４の上には、別のＩＩＩ族窒化物材料層７５が重ねられており、層７５は、層７４よりも小さい面内格子定数を有する。ＩＩＩ族窒化物材料の性質により、多量の電流を伝達することができる２ＤＥＧが、層７４と層７５との間で形成される。図４に示すように、層７４および７５は、ＧａＮ／ＡｌＧａＮからなってよい。
素子７０は、さらに、下層を保護する保護層７６を備え、コンタクトおよび電極を形成するために素子をパターニングする手段を提供する。素子７０は、さらに、コンタクト７７および７８を備え、コンタクト７７はショットキコンタクトであり、コンタクト７８はオーミックコンタクトである。コンタクト７７および７８は、フィールドプレート設計で構成されており、コンタクトの一部が、絶縁層７６を通して伸びて、層７５に接触している。保護層７６は、素子７０の形成の際の高温処理工程中に窒素の外部拡散を防止する。
その結果として形成される素子は、層７４と層７５との間の界面における高密度高移動度の２ＤＥＧの形成により、ノミナリーオン型の整流器になる。２ＤＥＧは、圧電分極力と自発分極力との組み合わせによって形成され、その結果、極度に薄く導電性の高い層と、高抵抗の層とが形成される。層７４と層７５との間の界面に形成されるチャネルは、従来の素子のように高ドープ領域を用いることなく、非常に大きい電流を伝導することができる。したがって、素子が導電する順バイアス方向では、チャネルを通して、多量の電流を伝導することができる。
逆バイアス条件では、チャネルにおける移動電荷が枯渇する結果、チャネルでは電流が流れず、さらに、下層７４の高抵抗の性質により、その層で電荷が流れることが防止される。素子７０の形成において保護層７６を用いると、処理中のＩＩＩ族窒化物材料の表面への損傷を回避することにより、素子の逆バイアス動作が改善される。層７４および７５は、ドーピングされていないため、素子の逆バイアス条件により、低電界が生成される。電界が低い値であるため、素子は、高電圧に耐えることができるが、それでも、低い順バイアス抵抗が生じる。ドーピングされた電流キャリアではなく導電性の高い２ＤＥＧを用いることで、素子７０は、所定の破壊電圧に対するＲＡ積が大きく改善する。素子７０の別の特徴は、層７４の抵抗特性により、層７５をエッチングすることで素子を分離できることである。これらの特徴および利点により、面積当たり少ないコストで、１つのチップに多くの素子を集積することができるため、従来よりも小さい空間に、ある程度の複雑さを有する高出力素子を形成することができる。
オーミックコンタクト、ショットキコンタクト、絶縁層、および、金属化コンタクトの形成は、周知の技術に従って実行されてよい。さらに、素子の完成品を提供するために、導電電極およびゲートへのコンタクトを形成する技術だけでなく、本明細書に記載の素子に対して、さらなる不動態化層やクラッドを適用してもよい。
素子１４、２４、３１、および、７０を形成するために用いられるＩＩＩ族窒化物材料は、通例、従来の材料よりもはるかに良好な遮断特性を示すため、動作パラメータ値を維持しつつ、従来の材料で可能であったよりも小さいサイズで、素子を形成することができる。素子は、従来の素子よりも小さいサイズで匹敵する機能を有するよう形成可能であるため、オン抵抗を低減して、電力効率を改善することが可能である。本発明によって実現される破壊電圧特性の改善により、より良好な電力効率と、さらなるサイズの低減が可能になる。
さらに、本明細書に記載された電極は、記載された素子の動作特性をさらに改善する低抵抗オーミックコンタクト処理で形成されてよい。
本発明は、具体的な実施形態に関連して説明されているが、多くの他の変更例および変形例、他の用途が存在することは、当業者にとって明らかなことである。したがって、本発明は、本明細書の具体的な開示によって限定されず、添付の特許請求の範囲によってのみ限定されることが好ましい。
本発明に従って形成された不動態化層を備えるＩＩＩ族窒化物素子の断面図。 本発明に従って形成された不動態化層を備えるＩＩＩ族窒化物素子の断面図。 本発明に従って形成された不動態化層を備えるＩＩＩ族窒化物素子の断面図。 本発明に従って形成された不動態化層を備えるＩＩＩ族窒化物素子の断面図。 本発明に従って形成された不動態化層を備えるＩＩＩ族窒化物素子の断面図。 本発明に従って形成された不動態化層を備えるＩＩＩ族窒化物素子の断面図。 本発明に従って形成された不動態化層を備えるＩＩＩ族窒化物素子の断面図。 本発明に従って形成された不動態化層を備えるＩＩＩ族窒化物素子の断面図。 本発明に従って形成された不動態化層を備えるＩＩＩ族窒化物素子の断面図。 本発明に従って形成された不動態化層を備えるＩＩＩ族窒化物素子の断面図。 本発明に従ったＩＩＩ族窒化物素子の断面図。 本発明に従ったＩＩＩ族窒化物素子の断面図。

Claims (15)

  1. ＩＩＩ族窒化物半導体素子であって、
    第１のＩＩＩ族窒化物半導体層、及び該第１のＩＩＩ族窒化物半導体層の上に形成された第２のＩＩＩ族窒化物半導体層を含むヘテロ接合構造と、
    前記第２のＩＩＩ族窒化物半導体層を貫いて前記第１のＩＩＩ族窒化物半導体層まで延びた開口部と、
    前記開口部内の前記第１のＩＩＩ族窒化物半導体層、及び前記開口部に隣接する前記第２のＩＩＩ族窒化物半導体層の一部を覆い、前記第１のＩＩＩ族窒化物半導体層及び前記第２のＩＩＩ族窒化物半導体層から窒素の外部拡散を防止する保護層と、
    前記保護層の上の前記開口部に形成され、前記保護層を介して前記第１のＩＩＩ族窒化物半導体層の導電チャネルに接続された電極と、
    を備える、素子。
  2. 請求項１に記載の素子であって、前記電極は、前記開口部に隣接する前記第２のＩＩＩ族窒化物半導体の一部の上に形成される、素子。
  3. 請求項１に記載の素子であって、さらに、前記導電チャネルに接続されたショットキコンタクトを備える、素子。
  4. 請求項１に記載の素子であって、前記電極は、オーミックコンタクトである、素子。
  5. ＩＩＩ族窒化物半導体素子を形成するための方法であって、
    導電チャネルを備えた第１のＩＩＩ族窒化物層を形成する工程と、
    前記第１のＩＩＩ族窒化物層の上に第２のＩＩＩ族窒化物層を形成する工程と、
    前記第２のＩＩＩ族窒化物層に開口部を形成して、前記第１のＩＩＩ族窒化物層を露出させる工程と、
    前記第２のＩＩＩ族窒化物層と前記開口部の底部との上に、前記第１のＩＩＩ族窒化物層及び前記第２のＩＩＩ族窒化物層から窒素の外部拡散を防止する高窒素層を形成する工程と、
    前記高窒素層の上にオーミックコンタクト材料を蒸着する工程と、
    低温アニールを実行して、前記オーミック材料を活性化する工程と、
    を備える、方法。
  6. 請求項５に記載の方法であって、さらに、前記オーミック材料をパターニングして、前記開口部にオーミックコンタクトを形成する工程を備える、方法。
  7. 請求項５に記載の方法であって、さらに、前記オーミック材料をパターニングして、ゲートコンタクトを形成する工程を備える、方法。
  8. 請求項５に記載の方法であって、前記高窒素層は、エピタキシャル成長で形成される、方法。
  9. 請求項１に記載の素子であって、前記第１のＩＩＩ族窒化物半導体層は、ＧａＮを含む、素子。
  10. 請求項１に記載の素子であって、前記第２のＩＩＩ族窒化物半導体層は、ＡｌＧａＮを含む、素子。
  11. 請求項１に記載の素子であって、前記保護層は、ＡｌＮと、ＨｆＮと、非化学量論性の高ドープＧａＮと、スパッタ蒸着された高ドープＧａＮと、高ドープポリＧａＮと、ＡｌＧａＮと、ＴｉＮと、ＩｎＮと、導電金属窒化物と、から選択された材料かなる、素子。
  12. 請求項１に記載の素子であって、前記電極は、前記保護層を介して前記第１のＩＩＩ族窒化物半導体層とオーミックコンタクトを形成する、素子。
  13. 請求項１に記載の素子であって、さらに前記第２のＩＩＩ族窒化物半導体層の上に形成されたゲートと、該第２のＩＩＩ族窒化物半導体層及び該ゲートの間に形成された別の保護層と、を備える、素子。
  14. 請求項１３に記載の素子であって、前記別の保護層は、高ドープＧａＮを含む、素子。
  15. 請求項１に記載の素子であって、当該ＩＩＩ族窒化物半導体素子は、高電子移動度トランジスタ（ＨＥＭＴ）を備える、素子。
JP2006542811A 2003-12-05 2004-12-06 Ｉｉｉ族窒化物素子の不動態化およびその方法 Active JP5281748B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US52762703P 2003-12-05 2003-12-05
US52763403P 2003-12-05 2003-12-05
US60/527,627 2003-12-05
US60/527,634 2003-12-05
US11/004,212 US7649215B2 (en) 2003-12-05 2004-12-03 III-nitride device passivation and method
US11/004,212 2004-12-03
PCT/US2004/040605 WO2005057624A2 (en) 2003-12-05 2004-12-06 Iii-nitride device passivation and method

Publications (2)

Publication Number Publication Date
JP2007519231A JP2007519231A (ja) 2007-07-12
JP5281748B2 true JP5281748B2 (ja) 2013-09-04

Family

ID=34682010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006542811A Active JP5281748B2 (ja) 2003-12-05 2004-12-06 Ｉｉｉ族窒化物素子の不動態化およびその方法

Country Status (6)

Country Link
US (1) US7649215B2 (ja)
EP (1) EP1690295A4 (ja)
JP (1) JP5281748B2 (ja)
CN (1) CN1890814B (ja)
TW (1) TWI258798B (ja)
WO (1) WO2005057624A2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4889203B2 (ja) * 2004-04-21 2012-03-07 新日本無線株式会社 窒化物半導体装置及びその製造方法
WO2006038390A1 (ja) * 2004-09-30 2006-04-13 Sanken Electric Co., Ltd. 半導体装置
US8441030B2 (en) * 2004-09-30 2013-05-14 International Rectifier Corporation III-nitride multi-channel heterojunction interdigitated rectifier
US20070018199A1 (en) 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7548112B2 (en) * 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
JP4908856B2 (ja) * 2006-01-24 2012-04-04 日本電信電話株式会社 半導体装置とその製造法
US8193591B2 (en) 2006-04-13 2012-06-05 Freescale Semiconductor, Inc. Transistor and method with dual layer passivation
JP5401758B2 (ja) * 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
WO2008086001A2 (en) 2007-01-10 2008-07-17 International Rectifier Corporation Active area shaping for iii-nitride device and process for its manufacture
US7973304B2 (en) * 2007-02-06 2011-07-05 International Rectifier Corporation III-nitride semiconductor device
US7501670B2 (en) * 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
JP2008243848A (ja) * 2007-03-23 2008-10-09 Sanken Electric Co Ltd 半導体装置
US8159002B2 (en) 2007-12-20 2012-04-17 General Electric Company Heterostructure device and associated method
US8791034B2 (en) 2009-06-26 2014-07-29 Cornell University Chemical vapor deposition process for aluminum silicon nitride
US9991360B2 (en) 2009-06-26 2018-06-05 Cornell University Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation
CN102208435B (zh) * 2010-03-31 2014-11-05 比亚迪股份有限公司 功率半导体器件的终端及功率半导体器件
CN103026491B (zh) * 2010-07-06 2016-03-02 香港科技大学 常关断型三族氮化物金属-二维电子气隧穿结场效应晶体管
CN102064261B (zh) * 2010-11-03 2012-09-05 中国科学院半导体研究所 栅极调制垂直结构GaN基发光二极管的器件结构及制备方法
WO2012090891A1 (ja) * 2010-12-27 2012-07-05 パナソニック株式会社 電界効果トランジスタおよびその製造方法
US8697505B2 (en) * 2011-09-15 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor structure
JP2014029991A (ja) * 2012-06-29 2014-02-13 Sharp Corp 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
JP6338832B2 (ja) * 2013-07-31 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置
US9130026B2 (en) 2013-09-03 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Crystalline layer for passivation of III-N surface
US9425301B2 (en) 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
CN105355546A (zh) * 2014-08-19 2016-02-24 北大方正集团有限公司 一种氮化镓器件电极结构的制作方法及氮化镓器件
WO2016205553A1 (en) * 2015-06-16 2016-12-22 Tagore Technology, Inc. High performance radio frequency switch
CN107104045A (zh) * 2016-02-23 2017-08-29 北京大学 耐压氮化镓肖特基二极管的制作方法
US11235159B2 (en) 2018-03-23 2022-02-01 Medtronic, Inc. VFA cardiac resynchronization therapy
EP3660885B1 (en) 2018-11-28 2023-05-24 Infineon Technologies AG Group iii nitride device and method of fabricating an ohmic contact for a group iii nitride-based device
US11213676B2 (en) 2019-04-01 2022-01-04 Medtronic, Inc. Delivery systems for VfA cardiac therapy
CN110112068B (zh) * 2019-05-23 2022-09-27 厦门市三安集成电路有限公司 氮化镓器件制作方法及氮化镓器件
CN111341850A (zh) * 2020-03-16 2020-06-26 电子科技大学 一种GaN纵向逆导结场效应管
CN113113506B (zh) * 2021-03-26 2023-01-03 中山大学 一种iii族氮化物增益型光电探测器及其制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60196976A (ja) * 1985-02-22 1985-10-05 Hitachi Ltd 半導体示装置
JP3398044B2 (ja) * 1998-04-14 2003-04-21 古河電気工業株式会社 電界効果トランジスタ
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4228250B2 (ja) * 1998-12-02 2009-02-25 富士通株式会社 化合物半導体装置
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6861828B2 (en) * 2000-02-08 2005-03-01 The Furukawa Electric Co., Ltd. Apparatus and circuit for power supply, and apparatus for controlling large current load
JP3430206B2 (ja) * 2000-06-16 2003-07-28 学校法人 名城大学 半導体素子の製造方法及び半導体素子
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4220683B2 (ja) * 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP4663156B2 (ja) * 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US6674101B2 (en) * 2001-06-01 2004-01-06 Furukawa Electric Co Ltd GaN-based semiconductor device
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
JP4330851B2 (ja) * 2001-07-17 2009-09-16 株式会社渡辺商行 半導体装置の製造方法
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
US20040129200A1 (en) * 2001-09-26 2004-07-08 John Kouvetakis Active electronic devices based on gallium nitride and its alloys grown on silicon substrates with buffer layers of SiCAIN
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
JP3709437B2 (ja) * 2002-03-07 2005-10-26 独立行政法人産業技術総合研究所 ＧａＮ系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法
US6914273B2 (en) * 2002-08-26 2005-07-05 University Of Florida Research Foundation, Inc. GaN-type enhancement MOSFET using hetero structure
JP2004260114A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
US7700973B2 (en) * 2003-10-10 2010-04-20 The Regents Of The University Of California GaN/AlGaN/GaN dispersion-free high electron mobility transistors

Also Published As

Publication number Publication date
JP2007519231A (ja) 2007-07-12
TW200537562A (en) 2005-11-16
TWI258798B (en) 2006-07-21
US7649215B2 (en) 2010-01-19
EP1690295A2 (en) 2006-08-16
WO2005057624A3 (en) 2005-09-01
CN1890814A (zh) 2007-01-03
US20060006413A1 (en) 2006-01-12
CN1890814B (zh) 2010-05-05
EP1690295A4 (en) 2018-01-24
WO2005057624A2 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
JP5281748B2 (ja) Ｉｉｉ族窒化物素子の不動態化およびその方法
JP5044222B2 (ja) Ｉｉｉ族窒化物電流制御デバイスおよび製造方法
KR100796043B1 (ko) 증가형 모드 ⅲ-질화물 디바이스
US9837518B2 (en) Semiconductor device
US8900939B2 (en) Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP4812292B2 (ja) トレンチ構造を有するｉｉｉ族窒化物半導体装置
JP6251071B2 (ja) 半導体装置
JP2004273486A (ja) 半導体装置およびその製造方法
JP2020053585A (ja) 窒化物半導体装置及びその製造方法
JP2023537713A (ja) 空乏層を有するｉｉｉ族窒化物デバイス
TW200950081A (en) Semiconductor device and method for manufacturing semiconductor device
JP2007537580A (ja) 絶縁体構造を強化した電界効果トランジスタ
JP2014017423A (ja) 化合物半導体装置及びその製造方法
JP2010165896A (ja) 半導体装置及びその製造方法
KR20150030283A (ko) 전력 반도체 소자
KR20140144327A (ko) 전력 반도체 소자
US20240014307A1 (en) High electron mobility transistor (hemt) device and method of forming the same
JP7513595B2 (ja) 窒化物半導体装置およびその製造方法
CN115863401B (zh) 常闭型晶体管及其制备方法
KR20240095810A (ko) 오믹 전극을 갖는 질화갈륨계 전자 소자 및 그 제조방법
WO2024026279A1 (en) High voltage iii-n devices and structures with reduced current degradation
CN114930509A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100603

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110308

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120329

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120730

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121025

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5281748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250