JP5278323B2 - 高輝度発光ダイオードの製造方法 - Google Patents

高輝度発光ダイオードの製造方法 Download PDF

Info

Publication number
JP5278323B2
JP5278323B2 JP2009529974A JP2009529974A JP5278323B2 JP 5278323 B2 JP5278323 B2 JP 5278323B2 JP 2009529974 A JP2009529974 A JP 2009529974A JP 2009529974 A JP2009529974 A JP 2009529974A JP 5278323 B2 JP5278323 B2 JP 5278323B2
Authority
JP
Japan
Prior art keywords
iii
ratio
growth
temperature
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009529974A
Other languages
English (en)
Other versions
JPWO2009028145A1 (ja
Inventor
政孝 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2009529974A priority Critical patent/JP5278323B2/ja
Publication of JPWO2009028145A1 publication Critical patent/JPWO2009028145A1/ja
Application granted granted Critical
Publication of JP5278323B2 publication Critical patent/JP5278323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、高輝度発光ダイオードを製造する方法および発光素子基板並びに高輝度発光ダイオードに関するものである。
近年、発光ダイオードの高輝度化が研究されており、発光層全域での発光と側面からの光取り出し効率を飛躍的に向上させるため、電流拡散層が厚膜化されている。図11は、光吸収タイプの高輝度発光ダイオードの断面を示した概略図である。この高輝度発光ダイオード51は、GaAs基板52上に4元発光層53、接続層54’、電流拡散層54を有しており、特に従来の電流拡散層の厚さが約8μmだったのに対して、高輝度発光ダイオードの電流拡散層54は約50〜150μmの厚膜を有する。これにより従来の発光ダイオードに比べて、約2倍以上の高輝度化が図れる。また、この図11の光吸収タイプの高輝度発光ダイオード51は、以下のようにして製造される。
先ず、有機金属化学気相成長(Metal−Organic Chemical Vapor Deposition:MOCVD)のリアクター内にてGaAs基板52の上に4元系の化合物半導体(例えばAlGaInP)で構成される発光層53をエピタキシャル成長させ、その上に電流拡散層54を成長させるための接続層54’をヘテロエピタキシャル成長させ、取り出す。続いてハイドライド気相成長(Hydride Vapor Phase Epitaxy:HVPE)のリアクター内に入れ、接続層54’の上に光取り出し用の窓であるGaP等の電流拡散層54をホモエピタキシャル成長させ、そして、真空蒸着法により光取出し側電極56及び裏面電極57を取付けてチップ化する。
このように製造された高輝度発光ダイオード51は、4元発光層53の発光波長域においてGaAs基板52の光吸収が大きいため、光吸収タイプの高輝度発光ダイオードとして知られている。
一方、光透過タイプの高輝度発光ダイオードは、光吸収タイプの高輝度発光ダイオード51と同じ製造方法で、第一の電流拡散層54を形成した後、GaAs基板52をエッチング液で除去した後、GaAs基板52を除去した面に、第二の電流拡散層をヘテロエピタキシャル成長させ形成する。その後、電極を付けてチップに加工して光透過タイプの高輝度発光ダイオードを得る。このように製造された光透過タイプの高輝度発光ダイオードは、発光素子側面のみならず透明基板側からの光の取り出し効果を上げている(米国特許第5008718号明細書)。
しかし、このような光透過タイプの高輝度発光ダイオードにおいて、GaAs基板を除去した面に第二の電流拡散層を形成する際に、格子のズレ量が大きくなると生じる格子歪による応力が原因で、エピタキシャル中の成長膜が破壊されてしまう問題がある。
また、GaAs基板を除去した面に第二の電流拡散層を形成する際に、格子のズレ量が大きくなると生じる格子不整合が原因で、成長初期段階の界面に略球形で直径が数十nm〜数μmのマイクロ穴欠陥ができてしまい、このマイクロ穴欠陥により、部分的に接合不良が発生してしまうため問題となる。
本発明はこのような問題点に鑑みてなされたもので、高輝度発光ダイオードの製造方法において、GaAs基板を除去した面に、第二の電流拡散層を形成する際に起こる、エピタキシャル中の成長膜の破壊を防ぎ、成長初期段階の界面に発生するマイクロ穴欠陥を抑えることができる高輝度発光ダイオードの製作を目的とする。
上記課題を解決するために、本発明は、少なくとも、GaAs基板の第一主表面側上に4元発光層をエピタキシャル成長により形成する工程と、該4元発光層上に第一の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程と、前記GaAs基板を除去する工程と、前記GaAs基板を除去した面に第二の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程と、得られた基板をチップに加工する工程、とを行う高輝度発光ダイオードの製造方法において、
前記GaAs基板を除去した面に第二の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程は、供給する原料ガスの形成当初のIII/V比を3以上にし、その後前記III/V比が相対的に低くなるように変化させ、第二の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程とし、該工程において前記形成当初のIII/V比を3以上にして第二の電流拡散層を形成する時の成長温度を、III/V比を相対的に低くして成長する時の温度よりも、低温域である550℃〜700℃、III/V比を5以上にする場合は550℃〜730℃の範囲内の温度として成長を開始し、その後III/V比を相対的に低くして成長する時の温度と同じ温度まで昇温させることを特徴とする高輝度発光ダイオードの製造方法を提供する。
ここで、前記供給する原料ガスの形成当初のIII/V比を、3より高くし、前記第二の電流拡散層を形成する時の成長温度を、550℃〜700℃の範囲内の温度とすることができる。
光透過タイプの高輝度発光ダイオードの製造において、GaAs基板を除去した面に、第二の電流拡散層を成長する際に、格子のズレ量が大きくなると生じる格子歪による応力が原因で、エピタキシャル中の成長膜が破壊されてしまう問題がある。特に原料ガスの供給口から離れた位置で製造された基板ほど、成長膜が破壊され、マイクロ穴欠陥が生じてしまう傾向が強い。従って、上記問題は、第二の電流拡散層の形成過程で、電流拡散層の原料ガスであるIII族ガスの欠乏が理由と考えられる。
そこで、形成当初のIII/V比を3以上、より好ましくは3より高くし、III族ガスがすべての基板に十分行き渡った状態で、III/V比を相対的に低くすることで、上記問題が解決され、成長膜の破壊を防止することができる。
このように、本発明の当該製造方法により、原料ガスの供給口から離れた位置で製造された基板でも成長膜の破壊を抑えることができ、高品質な高輝度発光ダイオードを製造することができる。
また、光透過タイプの高輝度発光ダイオードの製造において、GaAs基板を除去した面に第二の電流拡散層を形成する際に、格子のズレ量が大きくなると生じる格子不整合が原因で、成長初期段階の界面にマイクロ穴欠陥ができてしまい、このマイクロ穴欠陥により、部分的に接合不良が発生してしまうため問題となる。
しかし、形成当初のIII/V比を3以上、より好ましくは3以上にした状態で、後のIII/V比を相対的に低くして成長するときの温度(例えば750℃)に昇温する途中の550〜700℃、III/V比を5以上にする場合は550℃〜730℃といった低温域の温度で成長を開始することで、格子のズレ量を小さくし、マイクロ穴欠陥の発生を抑えることができる。また、成長開始温度を下げることにより線膨張率差による反りを軽減することもできる。
その結果、部分的な接合不良を抑えた電流拡散層を形成することができ、チップ工程での基板割れも防止することができる。それは、原料ガスの供給口から離れた位置で製造された基板でも同様の効果が得られる。
この場合、前記成長させる第一、第二の電流拡散層を、GaPまたはGaAsP窓層とすることができる。
このように電流拡散層としては、GaPまたはGaAsPとすることができ、高輝度とすることができる。
この場合、前記形成当初のIII/V比を3以上にする方法を、III/V比を相対的に低くする時よりも、V族原料ガスの供給量を少なくすることにより、III/V比を相対的に高くすることが好ましい。
III族原料ガスの供給量を一定にし、V族原料ガスの供給量を少なくすることで、原料濃度を下げて、III/V比が高い環境を整えることができ、成長膜の破壊を防止し、マイクロ穴欠陥の発生を抑えることができる。また、高III/V比の電流拡散層が形成された後、V族原料ガスの割合を上げることにより、高速成長させることができ、生産性が良く、急激な成長で格子緩和を促進して、反りが小さく、割れにくい電流拡散層を備えた高輝度発光ダイオードを製造することができる。
また、本発明では、少なくとも、4元発光層と第一、第二の電流拡散層とからなる発光素子基板であって、前記第二の電流拡散層の界面における直径1μm以上のマイクロ穴欠陥数が200個未満/cm、好ましくは80個/cm未満、より好ましくは0個/cmであることを特徴とする発光素子基板が得られる。
このように、例えば、4元発光層と第一、第二の電流拡散層とからなる発光素子基板において、第二の電流拡散層の界面における直径1μm以上のマイクロ穴欠陥数が200個未満/cm、好ましくは80個/cm未満、より好ましくは0個/cmである発光素子基板であれば、接合不良のない高品質な発光素子基板となる。
さらに、本発明では、少なくとも、4元発光層と第一、第二の電流拡散層とからなる発光ダイオード素子であって、前記第二電流拡散層界面における直径1μm以上のマイクロ穴欠陥数が200個未満/cm、好ましくは80個/cm未満、より好ましくは0個/cmであることを特徴とする高輝度発光ダイオード素子が得られる。
このように、例えば、4元発光層と第一、第二の電流拡散層とからなる発光ダイオード素子において、第二電流拡散層界面における直径1μm以上のマイクロ穴欠陥数が200個未満/cm、好ましくは80個/cm未満、より好ましくは0個/cmであることを特徴とする高輝度発光ダイオード素子であれば、接合不良がなく、良好なVf値やライフ特性を持つ高輝度発光ダイオード素子となる。
このような本発明の高輝度発光ダイオードの製造方法であれば、GaAs基板を除去した面に第二の電流拡散層を成長する際に、エピタキシャル中の成長膜の破壊を効果的に防止し、成長初期段階の界面に発生してしまうマイクロ穴欠陥を効果的に抑えることができ、これは原料ガスの供給口から離れた位置で製造された基板でも同様の効果が得られるため、高品質な高輝度発光ダイオードを高い生産性で製造することができる。
本発明に係る高輝度発光ダイオードの製造方法を工程順に示した概念図である。 実施例1における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板表面の観察写真である。 比較例1における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板表面の観察写真である。 比較例2における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板表面の観察写真である。 比較例3における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板表面の観察写真である。 実施例1における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板のカラーレーザー顕微鏡で500倍に拡大したn層界面の観察写真である。 比較例1における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板のカラーレーザー顕微鏡で500倍に拡大したn層界面の観察写真である。 比較例2における、n型GaP窓層の原料ガスの供給口からみて上流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板のカラーレーザー顕微鏡で500倍に拡大したn層界面の観察写真である。 比較例3における、n型GaP窓層の原料ガスの供給口からみて上流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板のカラーレーザー顕微鏡で500倍に拡大したn層界面の観察写真である。 実施例、比較例および実験例で用いた原料ガスを供給する装置の(a)断面図と(b)正面図である。 光吸収タイプの高輝度発光ダイオードの断面を示した概略図である。
以下、本発明の実施の形態を添付の図面を参照して、さらに詳しく説明する。
本発明者は、高輝度発光ダイオードの製造方法において、GaAs基板を除去した面に第二の電流拡散層を成長する際に、エピタキシャル中の成長膜の破壊を防止し、成長初期段階の界面に発生してしまうマイクロ穴欠陥を抑えることができる高輝度発光ダイオードの製造方法を開発すべく鋭意検討を重ねた。
その結果、本発明者は、特に原料ガスの供給口から離れた位置で製造された基板ほど、成長膜が破壊され、マイクロ穴欠陥が生じてしまう傾向が強いことから、III族原料が消費され、III/V比が低くなると成長膜の破壊が生じるのではないかと考えた。そして、形成当初にIII/V比が3以上の環境だと、エピタキシャル中の成長膜の破壊を防止することができ、炉内に導入する原料ガスのモル比を変えることで形成当初のIII/V比を3以上にした状態で、後のIII/V比を相対的に低くして成長するときの温度(例えば750℃)に昇温する途中の550〜700℃、III/V比を5以上にする場合は550℃〜730℃といった低温域の温度で成長を開始することで、マイクロ穴欠陥の発生を抑えることができ、チップ工程での基板割れの防止もでき、それは、原料ガスの供給口から離れた位置で製造された基板でも同様の効果が得られることを見出し、本発明を完成させた。
以下、本発明の高輝度発光ダイオードの製造方法について説明する。
本発明の高輝度発光ダイオードの製造方法は、少なくとも、GaAs基板の第一主表面側上に4元発光層をエピタキシャル成長により形成する工程と、該4元発光層上に第一の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程と、前記GaAs基板を除去する工程と、前記GaAs基板を除去した面に第二の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程と、得られた基板をチップに加工する工程とを行う、高輝度発光ダイオードを製造する方法において、前記GaAs基板を除去した面に第二の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程は、供給する原料ガスの形成当初のIII/V比を3以上にし、その後前記III/V比が相対的に低くなるように変化させ、第二の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程とし、該工程において前記形成当初のIII/V比を3以上にして第二の電流拡散層を形成する時の成長温度を、III/V比を相対的に低くして成長する時の温度よりも、低温域である550℃〜700℃、III/V比を5以上にする場合は550℃〜730℃の範囲内の温度として成長を開始し、その後III/V比を相対的に低くして成長する時の温度と同じ温度まで昇温させることを特徴とする高輝度発光ダイオードの製造方法である。
図1は、本発明に係る高輝度発光ダイオードの製造方法を工程順に示した概念図である。以下、各工程についてさらに詳しく説明する。
図1の工程101において、成長用単結晶基板としてn型GaAs基板2を準備し洗浄した後MOCVDのリアクターに入れる。
次に、工程102において、n型GaAs基板2の第一主表面側上に、有機金属気相成長法(MOCVD法)により、AlGaInPよりなる4元発光層3を、エピタキシャル成長させ5μmほど形成させる。この4元発光層3は、各々(AlGa1−xIn1−yP(0<x,y<1)よりなり、n型クラッド層、活性層、p型クラッド層をこの順で形成する。
これら各層のエピタキシャル成長で使用するAl、Ga、In(インジウム)、P(リン)の各成分源となる原料ガスとして、Al源ガス(例えば、トリメチルアルミニウム(TMAl)、トリエチルアルミニウム(TEAl))、Ga源ガス(例えば、トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa))、In源ガス(例えば、トリメチルインジウム(TMIn)、トリエチルインジウム(TEIn))、P源ガス(例えば、トリメチルリン(TMP)、トリエチルリン(TEP)、ホスフィン(PH))などが挙げられる。
次に、工程103において、4元発光層3の上に、第一の電流拡散層を形成する。電流拡散層4は、GaPまたはGaAsP窓層とすることが好ましい。以下、電流拡散層4として、GaP窓層を例に挙げ、説明する。
p型GaPからなる接続層6をMOCVD法により数μmの厚さでヘテロエピタキシャル成長させる。そして、基板をHVPEのリアクター内に入れ、Znをドープし、接続層6の上にp型GaPの電流拡散層4をホモエピタキシャル成長させ、p型GaP窓層を30〜200μm厚で形成させる。
ここでHVPE法について、具体的には、容器内にてIII族元素であるGaを所定の温度に加熱保持しながら、そのGa上に塩化水素を導入することにより、下記(1)式の反応によりGaClを生成させ、キャリアガスであるHガスとともに基板上に供給する。なお、成長温度は、例えば600℃以上800℃以下に設定する。
Ga(g)+HCl(g)→GaCl(g)+1/2H(g)・・・(1)
また、V族元素であるPは、PHをキャリアガスであるHとともに基板上に供給し、p型ドーパントであるZnは、DMZn(ジメチルZn)の形で供給する。GaClはPHとの反応性に優れ、下記(2)式の反応により、効率よく電流拡散層を成長させることができる。
GaCl(g)+PH(g)→GaP(s)+HCl(g)+H(g)・・・(2)
次に、工程104において、GaAs基板の第二主表面側を研磨して周辺のノジュールを除去した後、GaAs基板を除去するため、エッチングを行う。エッチング液として、例えば、硫酸/過酸化水素混合液を用いることができる。
次に、工程105a、工程105bにおいて、前記GaAs基板を除去した面に第二の電流拡散層5を前述のHVPE法を用い、エピタキシャル成長により形成する。なお、この電流拡散層5は、n型GaP窓層、又はn型GaAsP窓層であることが好ましい。工程105aでは当初III/V比を3以上、より好ましくは3より高くし、高III/V比の第二の電流拡散層5aを数μm形成する。一方、工程105bではIII/V比を相対的に低くなるように変化させ、低III/V比の第二の電流拡散層5bを形成する。
このように、エピタキシャル成長当初のIII/V比を3以上、より好ましくは3より高くすることで、III族原料の不足から生じるエピタキシャル膜の破壊を効果的に防止できる。
ここで、工程105aにおける、III/V比を3以上にする方法は、工程105bの時に比べ、V族原料ガスの供給量を少なくすることで、III/V比を相対的に高くするのが好ましい。こうすることで、III族原料の未反応による無駄をなくすことができる。また、成長初期の反応温度を低温にする場合に、原料が過剰となり、エピタキシャル膜品質が低下するようなこともない。
このとき、工程105aにおける、3以上に設定するIII/V比を、好ましくは5以上とすることができる。該範囲とすることで、より下流に位置する基板においても、エピタキシャル中の成長膜の破壊を効果的に抑えることができる。なお、III/V比は、10000以下であることが望ましい。10000より小さければ、V族元素が不足してエピタキシャル膜品質が低下することを抑制できる。
一方、工程105bにおける、相対的に低く設定するIII/V比を、好ましくは1.0以上、更に好ましくは1.2以上とすることができる。
さらに、工程105aにおける成長開始温度は、工程105bの成長温度に昇温する途中の低温域である550℃〜700℃、III/V比を5以上にする場合は550℃〜730℃の範囲内の温度とし、その後工程105bの成長温度と同じ温度まで昇温させる。
このように、550℃〜700℃、III/V比を5以上にする場合は550℃〜730℃といった低温域の温度で成長を開始し昇温することで、マイクロ穴欠陥の発生を抑えることができるためである。
最後に、工程106において、基板を切断し、チップに加工して、電極付け等を行い、高輝度発光ダイオードが得られる。
(実施例1)
前記した本発明の図1の工程に従い、厚さ280μmで外周にオリエンテーションフラット(OF)が形成されたGaAs基板の第一主表面側上に、600〜800℃の環境下、(CHAl、(CHGa、(CHIn、PHを原料ガスとして、MOCVD法を用い、AlGaInPの4元発光層を8μm形成する。その際表層に、MOCVD法を用い、GaP膜を数μm形成する。その上に、HVPE法を用い、第一の電流拡散層としてp型GaP窓層を150μm形成した後、GaAs基板をエッチング除去した。
次に、第二の電流拡散層を、HVPE法により形成する。形成当初の形成開始温度を614℃とし、所定の成長温度である750℃に昇温する途中の低温域の614℃から成長を開始する。また、炉内に導入するn型GaP窓層の原料ガスである塩化水素とホスフィンのモル比を変えることでIII/V比を6.0として基板に原料ガスを供給し、n型GaP窓層を2.5μm形成する。その後、III/V比を1.2〜3.0に変えて、n型GaP窓層を150μm形成した。
前記原料ガスの供給は、図10に示される装置を用いて行った。図10の(a)は装置の断面図であり、(b)は正面図である。サセプタ21の上流から表側に供給される原料ガスは、ザグリ部22に保持された基板24の表側と十分触れ合うことができる。なお、均等に原料ガスが供給されるように、支持軸25は一定速度で回転している。なお、下記の全ての実施例、比較例および実験例においてもこの装置を用いて原料ガスの供給を行った。
図2は、実施例1における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板表面の観察写真である。
また、図6は、実施例1における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板のカラーレーザー顕微鏡(VK−9710 キーエンス製)で500倍に拡大したn層界面の観察写真である。それぞれのウェーハのセンター(Center)および外周から5mmの位置2点(OF側(OF)およびOF側の反対側(反OF))のn層界面を観察した。どのウェーハにもマイクロ穴欠陥が観察されておらず欠陥の発生を抑えることができた。
(比較例1)
前記実施例と同じ方法で、GaAs基板をエッチング除去するまでの工程を行う。
次に、第二の電流拡散層を、HVPE法により形成する。成長温度を750℃で一定に保ち、また、n型GaP窓層の原料ガスの形成当初のIII/V比を6.0として基板に原料ガスを供給し、n型GaP窓層を2.5μm形成する。その後、III/V比を1.2〜3.0に変えて、n型GaP窓層を150μm形成した。
図3は、比較例1における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板表面の観察写真である。
また、図7は、比較例1における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板のカラーレーザー顕微鏡(VK−9710 キーエンス製)で500倍に拡大したn層界面の観察写真である。なお、(a)上流は、ウェーハのセンター(Center)のみ、(b)中流、(c)下流は、それぞれのウェーハのセンター(Center)および外周から5mmの位置2点(OF側(OF)およびOF側の反対側(反OF))のn層界面を観察した。図7のn層界面の観察写真から、比較例1の界面部分にマイクロ穴欠陥が観察された。
(比較例2)
前記実施例と同じ方法で、GaAs基板をエッチング除去するまでの工程を行う。
次に、第二の電流拡散層を、気相成長法により形成する。成長温度を750℃で一定に保ち、n型GaP窓層の原料ガスのIII/V比を3.0で一定に保ちながら、n型GaP窓層を150μm形成した。
図4は、比較例2における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板表面の観察写真である。
また、図8は、比較例2における、n型GaP窓層の原料ガスの供給口からみて上流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板のカラーレーザー顕微鏡(VK−9710 キーエンス製)で500倍に拡大したn層界面の観察写真である。なお、それぞれのウェーハのセンター(Center)および外周から5mmの位置2点(OF側(OF)およびOF側の反対側(反OF))のn層界面を観察した。図8のn層界面の観察写真から、比較例2の界面部分にマイクロ穴欠陥が観察された。
(比較例3)
前記実施例と同じ方法で、GaAs基板をエッチング除去するまでの工程を行う。
次に、第二の電流拡散層を、気相成長法により形成する。成長温度を750℃で一定に保ち、n型GaP窓層の原料ガスのIII/V比を1.2で一定に保ちながら、n型GaP窓層を150μm形成した。
図5は、比較例3における、n型GaP窓層の原料ガスの供給口からみて(a)上流、(b)中流、(c)下流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板表面の観察写真である。
また、図9は、比較例3における、n型GaP窓層の原料ガスの供給口からみて上流でn型GaP膜を形成して得られた高輝度発光ダイオードの基板のカラーレーザー顕微鏡(VK−9710 キーエンス製)で500倍に拡大したn層界面の観察写真である。なお、ウェーハのセンター(Center)および外周から5mmの位置2点(OF側(OF)およびOF側の反対側(反OF))のn層界面を観察した。図9のn層界面の観察写真から、比較例3の界面部分にマイクロ穴欠陥が観察された。
図4、5の基板表面の観察写真からもわかる通り、III/V比が3.0以下かつ基板温度を高温とした場合は下流の基板に成長膜の破壊が見られた。また、III/V比が1.2の場合は下流の基板だけでなく、中流の基板にも成長膜の破壊があった。
(実験例)
前記実施例1と同じ方法で、GaAs基板をエッチング除去するまでの工程を行う。
次に、第二の電流拡散層を、気相成長法により形成する。形成当初の形成開始温度を5水準、n型GaP窓層の原料ガスの形成当初のIII/V比を5水準設定し、それぞれを変化させて第二の電流拡散層を形成した。前記形成開始温度は、それぞれ500℃、550℃、700℃、730℃とし、所定の成長温度である750℃に昇温する途中の低温域の温度から成長を開始させた。また、残りの1水準は750℃で一定とした。前記n型GaP窓層の原料ガスの形成当初のIII/V比はそれぞれ1.2、3、6、20、80として基板に原料ガスを供給し、n型GaP窓層を2.5μm形成した。その後、III/V比を1.2〜3.0に変えて、n型GaP窓層を150μm形成した。
なお、上記実験例中、形成開始温度を700℃とした時にn型GaP窓層の原料ガスの形成当初のIII/V比を6とした場合を実施例2、20とした場合を実施例3、80とした場合を実施例4とし、形成開始温度を550℃とした時に原料ガスの形成当初のIII/V比を6とした場合を実施例5、20とした場合を実施例6、80とした場合を実施例7とし、また比較例4(形成開始温度=500℃、形成当初のIII/V比=1.2)、比較例5(形成開始温度=500℃、形成当初のIII/V比=3)、比較例6(形成開始温度=500℃、形成当初のIII/V比=6)、比較例7(形成開始温度=500℃、形成当初のIII/V比=20)、比較例8(形成開始温度=500℃、形成当初のIII/V比=80)、比較例9(形成開始温度=550℃、形成当初のIII/V比=1.2)、実施例8(形成開始温度=550℃、形成当初のIII/V比=3)、比較例10(形成開始温度=700℃、形成当初のIII/V比=1.2)、実施例9(形成開始温度=700℃、形成当初のIII/V比=3)、比較例11(形成開始温度=730℃、形成当初のIII/V比=1.2)、比較例12(形成開始温度=730℃、形成当初のIII/V比=3)、実施例10(形成開始温度=730℃、形成当初のIII/V比=6)、実施例11(形成開始温度=730℃、形成当初のIII/V比=20)、実施例12(形成開始温度=730℃、形成当初のIII/V比=80)、比較例13(750℃一定、形成当初のIII/V比=1.2)、比較例14(750℃一定、形成当初のIII/V比=3)、比較例15(750℃一定、形成当初のIII/V比=6)、比較例16(750℃一定、形成当初のIII/V比=20)、比較例17(750℃一定、形成当初のIII/V比=80))とした。
表1はそれぞれの水準を用いて第二の電流拡散層を形成したウェーハにおいて接合不良およびマイクロ穴欠陥(直径1μm以上)の個数の結果を示したものである。なお、マイクロ穴欠陥の計数方法は、カラーレーザー顕微鏡(VK−9710キ−エンス製)により500倍に拡大した写真から界面に沿って50μmの範囲で1μm以上の欠陥個数をカウントし、その個数を200倍して1cm当りの個数とし、ウェーハのセンターおよび外周から5mmの位置2点(OF側及びOF側の反対側(反OF側))の計3点の平均値を算出した。
Figure 0005278323
上記表1の記載中、◎、○は接合不良なし、□は若干の接合不良があるが95%以上良品、△は一部接合不良あり、×はエピタキシャル成長不可を示す。表1から、実施例2−7においては、接合不良がなく、1μm以上のマイクロ穴欠陥は0個/cmであった。一方、形成当初のIII/V比を1.2とした比較例4−11、13においてはエピタキシャル成長できず、その他の比較例(比較例12、14−17)においては一部接合不良が見られ、1μm以上のマイクロ穴欠陥が多数見られた。このことから、第二の電流拡散層形成当初のIII/V比を3以上にした状態で、かつ、後のIII/V比を相対的に低くして成長するときの温度(750℃)に昇温する途中の550〜700℃、III/V比を5以上にする場合は550℃〜730℃といった低温域の温度で成長を開始することで、接合不良を抑えることができ、マイクロ穴欠陥の発生を抑えることができることが明らかとなった。
これらの結果の通り、本発明の高輝度発光ダイオードの製造方法によれば、GaAs基板を除去した面に第二の電流拡散層を成長する際に、エピタキシャル中の成長膜の破壊を効果的に防止し、成長初期段階の界面に発生してしまうマイクロ穴欠陥を効果的に抑えることができ、それは、原料ガスの供給口から離れた下流で製造された基板でも同様の効果が得られるため、高品質な高輝度発光ダイオードを製造することができた。
本発明によって、膜破壊がなくなって窓層の両面成長エピタキシャル成長による高品質な高輝度発光ダイオードの生産が多段で安定して生産できるようになり、両面成長の生産性が大幅に向上した。また、界面穴欠陥の発生を抑えることにより、Vf値やライフ特性が向上し、接合不良を抑えることにより、チップ製作工程での接合不良部の除去による歩留低下の抑制と除去工数の低減を実現でき、高輝度発光ダイオードの生産性が飛躍的に向上した。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 少なくとも、GaAs基板の第一主表面側上に4元発光層をエピタキシャル成長により形成する工程と、該4元発光層上に第一の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程と、前記GaAs基板を除去する工程と、前記GaAs基板を除去した面に第二の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程と、得られた基板をチップに加工する工程、とを行う高輝度発光ダイオードの製造方法において、
    前記GaAs基板を除去した面に第二の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程は、供給する原料ガスの形成当初のIII/V比を3以上にし、その後前記III/V比が相対的に低くなるように変化させ、第二の電流拡散層としてIII−V族化合物半導体をHVPE成長により形成する工程とし、該工程において前記形成当初のIII/V比を3以上にして第二の電流拡散層を形成する時の成長温度を、III/V比を相対的に低くして成長する時の温度よりも、低温域である550℃〜700℃、III/V比を5以上にする場合は550℃〜730℃の範囲内の温度として成長を開始し、その後III/V比を相対的に低くして成長する時の温度と同じ温度まで昇温させることを特徴とする高輝度発光ダイオードの製造方法。
  2. 前記供給する原料ガスの形成当初のIII/V比を、3より高くし、前記第二の電流拡散層を形成する時の成長温度を、550℃〜700℃の範囲内の温度とすることを特徴とする請求項1に記載の高輝度発光ダイオードの製造方法。
  3. 前記成長させる第一、第二の電流拡散層を、GaPまたはGaAsP窓層とすることを特徴とする請求項1または請求項2に記載の高輝度発光ダイオードの製造方法。
  4. 前記形成当初のIII/V比を3以上にする方法を、III/V比を相対的に低くする時よりも、V族原料ガスの供給量を少なくすることにより、III/V比を相対的に高くすることを特徴とする請求項1ないし請求項3のいずれか1項に記載の高輝度発光ダイオードの製造方法。
JP2009529974A 2007-08-30 2008-08-14 高輝度発光ダイオードの製造方法 Active JP5278323B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009529974A JP5278323B2 (ja) 2007-08-30 2008-08-14 高輝度発光ダイオードの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007223705 2007-08-30
JP2007223705 2007-08-30
JP2009529974A JP5278323B2 (ja) 2007-08-30 2008-08-14 高輝度発光ダイオードの製造方法
PCT/JP2008/002216 WO2009028145A1 (ja) 2007-08-30 2008-08-14 高輝度発光ダイオードの製造方法および発光素子基板並びに高輝度発光ダイオード

Publications (2)

Publication Number Publication Date
JPWO2009028145A1 JPWO2009028145A1 (ja) 2010-11-25
JP5278323B2 true JP5278323B2 (ja) 2013-09-04

Family

ID=40386888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009529974A Active JP5278323B2 (ja) 2007-08-30 2008-08-14 高輝度発光ダイオードの製造方法

Country Status (3)

Country Link
JP (1) JP5278323B2 (ja)
TW (1) TWI411126B (ja)
WO (1) WO2009028145A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5338748B2 (ja) * 2010-06-01 2013-11-13 信越半導体株式会社 化合物半導体基板の製造方法及び化合物半導体基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269145A (ja) * 1999-03-17 2000-09-29 Sharp Corp 化合物半導体の結晶成長方法および半導体発光素子
JP2003023177A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体発光素子の製造方法
JP2004260109A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 発光素子の製造方法、複合透光性基板及び発光素子
JP2004296707A (ja) * 2003-03-26 2004-10-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法、複合透光性基板及び発光素子
JP2005150664A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2005277218A (ja) * 2004-03-25 2005-10-06 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
WO2007088841A1 (ja) * 2006-01-31 2007-08-09 Shin-Etsu Handotai Co., Ltd. 発光素子およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269145A (ja) * 1999-03-17 2000-09-29 Sharp Corp 化合物半導体の結晶成長方法および半導体発光素子
JP2003023177A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体発光素子の製造方法
JP2004260109A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 発光素子の製造方法、複合透光性基板及び発光素子
JP2004296707A (ja) * 2003-03-26 2004-10-21 Shin Etsu Handotai Co Ltd 発光素子の製造方法、複合透光性基板及び発光素子
JP2005150664A (ja) * 2003-11-19 2005-06-09 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2005277218A (ja) * 2004-03-25 2005-10-06 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
WO2007088841A1 (ja) * 2006-01-31 2007-08-09 Shin-Etsu Handotai Co., Ltd. 発光素子およびその製造方法

Also Published As

Publication number Publication date
WO2009028145A1 (ja) 2009-03-05
JPWO2009028145A1 (ja) 2010-11-25
TWI411126B (zh) 2013-10-01
TW200929616A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
JP2000340511A (ja) GaN系化合物半導体結晶の成長方法及び半導体基材
JP2009208991A (ja) 窒化物半導体基板の製造方法
JP5278323B2 (ja) 高輝度発光ダイオードの製造方法
JP5640896B2 (ja) 気相成長方法及び発光素子用基板の製造方法
JP5071484B2 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
JP5287467B2 (ja) 発光素子の製造方法
JP2006344930A (ja) Iii族窒化物半導体素子の製造方法
JP5251185B2 (ja) 化合物半導体基板及びそれを用いた発光素子並びに化合物半導体基板の製造方法
JP2006128653A (ja) 3−5族化合物半導体、その製造方法及びその用途
JP2011254015A (ja) 化合物半導体膜気相成長用サセプタおよび化合物半導体膜の形成方法
JPWO2009017017A1 (ja) 高輝度発光ダイオ−ド及びその製造方法
JP2002299251A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP4935572B2 (ja) 高輝度発光ダイオードの製造方法
TWI398021B (zh) A method for producing a compound semiconductor substrate, a compound semiconductor substrate, and a light-emitting element
JP2007299912A (ja) 発光素子の製造方法及び発光素子製造用半導体ウェーハ
US20240234623A9 (en) Method for manufacturing epitaxial wafer for ultraviolet ray emission device, method for manufacturing substrate for ultraviolet ray emission device, epitaxial wafer for ultraviolet ray emission device, and substrate for ultraviolet ray emission device
JP2009176920A (ja) AlGaInP系半導体発光素子用エピタキシャルウェハ及びその成長方法
US20240136466A1 (en) Method for manufacturing epitaxial wafer for ultraviolet ray emission device, method for manufacturing substrate for ultraviolet ray emission device, epitaxial wafer for ultraviolet ray emission device, and substrate for ultraviolet ray emission device
JP5338748B2 (ja) 化合物半導体基板の製造方法及び化合物半導体基板
JP4609334B2 (ja) 窒化物系半導体基板の製造方法、窒化物系半導体基板、及び窒化物系半導体発光素子
JP2010027914A (ja) 発光素子の製造方法及び発光素子
JP5240658B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法、化合物半導体エピタキシャルウェーハ及び発光素子
JP5582066B2 (ja) 化合物半導体基板及び化合物半導体基板の製造方法並びに発光素子
JP5310369B2 (ja) エピタキシャルウェーハおよび発光ダイオード
JP2010287818A (ja) 半導体発光素子用エピタキシャルウェハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130506

R150 Certificate of patent or registration of utility model

Ref document number: 5278323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250