JP5277366B2 - 多層構造ウエハーおよびその製造方法 - Google Patents
多層構造ウエハーおよびその製造方法 Download PDFInfo
- Publication number
- JP5277366B2 JP5277366B2 JP2007066192A JP2007066192A JP5277366B2 JP 5277366 B2 JP5277366 B2 JP 5277366B2 JP 2007066192 A JP2007066192 A JP 2007066192A JP 2007066192 A JP2007066192 A JP 2007066192A JP 5277366 B2 JP5277366 B2 JP 5277366B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- oxide layer
- single crystal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Description
SIMOX(Separation by IMplated OXygen)法は、単結晶シリコン基板に高濃度の酸素を高加速イオン注入し、熱処理することで、シリコン結晶内部にSiO2層を形成させるとともに、シリコン表面近傍に再結晶化したシリコン層ができることを利用するにより、SOI基板を製造する方法である。
PACE(Plasma−Assisted Chemical Etching)法は、酸化表面を持つウエハー表面ともう一枚のウエハーを対面させて貼り合せ、一方のウエハーを研磨することにより、SOI基板を作成するものである。
Smart−Cut法は、シリコン基板表面に酸化膜を形成し、酸化膜を通して水素のイオン注入を行い、これを支持基板と貼り合せた後、熱処理を行なう。熱処理により水素を注入した位置にボイドが発生するが、この部分が機械的に弱くなったことを利用して基板を剥離させ、SOI基板を形成する製造方法である。
ELTRAN法は、先に述べたSmart−Cut法とは異なり、水素を注入しない。その代わりに、Si基板表面に陽極化成によりポーラスSi層を形成する。ポーラスSi層上に熱CVD(Chemacal Vapor Deposition:化学的気相成長)によってSiエピタキシャル層を成長させ、このSi層の表面を、所定厚さのSi層が残るように熱酸化させる。その後、熱酸化膜上に支持基板(Si基板)を貼り合せ、ポーラスSi層が弱いことを利用してポーラスSi層部で剥離させ、露出したSi層の表面を水素アニールすることにより、表面を平坦化させてSOI基板を作成するものである。なお、上述したSOI基板の製造方法は、以下の文献に記載されている。また、Si基板上にアルミナ層を形成させてSOI基板を製造した文献も以下に示す。
貼り合せSOIウエハーの今後の展開:応用物理、第66巻、第11号、p.1120(1997) 0.1μm時代の高品質SOIウエハー技術:応用物理、第71巻、第9号、p.1102(2002) Fabrication Of The Si/Al2O3/SiO2/Si Structure Using O2 Annealed Al2O3/Si Structure:Jpn.J.Appl.Phys.Vol.39(2000)pp.2078−2082
4 γ−Al2O3層
6 酸化シリコン層
8 単結晶シリコン層
10 単結晶シリコン層
12 非晶質あるいは多結晶シリコン層
26 シリコンゲルマニウム層
36 窒化ガリウム層
Claims (7)
- 単結晶層であるシリコン層と、
前記シリコン層の上面に形成された非晶質である酸化シリコン層と、
前記シリコン層とは離間した状態でかつ、前記酸化シリコン層内に島状あるいは網状に存在し、前記酸化シリコン層から上面側に露出している単結晶の酸化アルミニウム層と、
前記酸化アルミニウム層の上面及び前記酸化シリコン層の上面のうちの少なくとも前記酸化アルミニウム層の上面に形成された単結晶層と、
を備える多層構造ウエハー。
- 前記酸化アルミニウム層の上面に形成される単結晶層は、シリコン、シリコンゲルマニウム、窒化ガリウムのいずれかの層であることを特徴とする請求項1に記載の多層構造ウエハー。
- 前記酸化シリコン層と前記酸化アルミニウム層の上面の高さは略同一であることを特徴とする請求項1又は2に記載の多層構造ウエハー。
- 単結晶層であるシリコン層の上面に島状あるいは網状に、単結晶層である酸化アルミニウム層を形成する第1の工程と、
前記シリコン層の上面側の一部に、非晶質である酸化シリコンを形成し、前記酸化アルミニウム層をシリコン層から離間させる第2の工程と、
前記酸化アルミニウム層の上面及び前記酸化シリコン層の上面のうちの少なくとも前記酸化アルミニウム層の上面に単結晶層を形成する第3の行程と、
からなる多層構造ウエハーの製造方法。
- 前記第3の工程で形成された単結晶層を残して、前記酸化シリコン層を上面に露出させる第4の工程をさらに備えることを特徴とする請求項4に記載の多層構造ウエハーの製造方法。
- 前記第3の工程で形成される単結晶層は、シリコン、シリコンゲルマニウム、窒化ガリウムのいずれかの層であることを特徴とする請求項4又は5に記載の多層構造ウエハーの製造方法。
- 前記第2の工程において、前記酸化シリコン層の上面は前記酸化アルミニウム層の上面と略同一であることを特徴とする請求項4から6のいずれか1項に記載の多層構造ウエハーの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066192A JP5277366B2 (ja) | 2007-03-15 | 2007-03-15 | 多層構造ウエハーおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066192A JP5277366B2 (ja) | 2007-03-15 | 2007-03-15 | 多層構造ウエハーおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227338A JP2008227338A (ja) | 2008-09-25 |
JP5277366B2 true JP5277366B2 (ja) | 2013-08-28 |
Family
ID=39845568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007066192A Expired - Fee Related JP5277366B2 (ja) | 2007-03-15 | 2007-03-15 | 多層構造ウエハーおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5277366B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7314521B2 (en) | 2004-10-04 | 2008-01-01 | Cree, Inc. | Low micropipe 100 mm silicon carbide wafer |
JP5857573B2 (ja) * | 2011-09-16 | 2016-02-10 | 富士通株式会社 | 化合物半導体装置の製造方法 |
JP5997258B2 (ja) | 2012-03-28 | 2016-09-28 | 株式会社豊田中央研究所 | オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板と、その製造方法 |
WO2023248649A1 (ja) * | 2022-06-20 | 2023-12-28 | 富士フイルム株式会社 | 処理液、基板の処理方法、半導体デバイスの製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2744350B2 (ja) * | 1990-11-22 | 1998-04-28 | キヤノン株式会社 | 半導体基板およびその製造方法 |
JP2828152B2 (ja) * | 1991-08-13 | 1998-11-25 | 富士通 株式会社 | 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法 |
JP2565112B2 (ja) * | 1993-10-22 | 1996-12-18 | 株式会社日立製作所 | 半導体の積層構造の形成方法及びそれを用いた半導体装置の形成方法 |
JPH09162088A (ja) * | 1995-12-13 | 1997-06-20 | Asahi Chem Ind Co Ltd | 半導体基板とその製造方法 |
JP3813740B2 (ja) * | 1997-07-11 | 2006-08-23 | Tdk株式会社 | 電子デバイス用基板 |
JP3504851B2 (ja) * | 1998-02-20 | 2004-03-08 | 旭化成株式会社 | 化合物半導体膜の製造方法 |
JP2000260713A (ja) * | 1999-03-05 | 2000-09-22 | Sanyo Electric Co Ltd | 多結晶シリコン膜の形成方法 |
JP2004051446A (ja) * | 2002-07-22 | 2004-02-19 | Asahi Kasei Corp | 酸化物単結晶薄膜形成方法および半導体薄膜形成方法 |
JP2006196558A (ja) * | 2005-01-12 | 2006-07-27 | Namiki Precision Jewel Co Ltd | 窒化物半導体基板の製造方法 |
-
2007
- 2007-03-15 JP JP2007066192A patent/JP5277366B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008227338A (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7256473B2 (en) | Composite structure with high heat dissipation | |
KR100690421B1 (ko) | 변형된 Si 기반 층, 이의 제조 방법, 다수의 디바이스 및 전자 시스템 | |
US6569748B1 (en) | Substrate and production method thereof | |
US8128749B2 (en) | Fabrication of SOI with gettering layer | |
JP2008198656A (ja) | 半導体基板の製造方法 | |
JP2006173568A (ja) | Soi基板の製造方法 | |
JP3176072B2 (ja) | 半導体基板の形成方法 | |
US20210090876A1 (en) | Methods of forming soi substrates | |
TWI436456B (zh) | 元件的製造方法 | |
JP5277366B2 (ja) | 多層構造ウエハーおよびその製造方法 | |
US20040245571A1 (en) | Semiconductor-on-insulator article and method of making same | |
US9111996B2 (en) | Semiconductor-on-insulator structure and method of fabricating the same | |
JP3253099B2 (ja) | 半導体基板の作製方法 | |
US10679889B2 (en) | Method for manufacturing semiconductor structure | |
JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
JP5891597B2 (ja) | 半導体基板または半導体装置の製造方法 | |
US20140319612A1 (en) | Semiconductor-on-insulator structure and process for producing same | |
JP3293767B2 (ja) | 半導体部材の製造方法 | |
JP2005229062A (ja) | Soi基板及びその製造方法 | |
JP2008205062A (ja) | 半導体基板の製造方法および半導体基板 | |
US9356094B2 (en) | Method for making a semi-conducting substrate located on an insulation layer | |
JP2007250676A (ja) | 異種材料の積層基板の製造方法 | |
JPH10326882A (ja) | 半導体基板及びその作製方法 | |
JP4289411B2 (ja) | 半導体装置の製造方法 | |
KR20210156507A (ko) | Soi 기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |