JP5275836B2 - 液晶表示装置および液晶表示装置の製造方法 - Google Patents

液晶表示装置および液晶表示装置の製造方法 Download PDF

Info

Publication number
JP5275836B2
JP5275836B2 JP2009025649A JP2009025649A JP5275836B2 JP 5275836 B2 JP5275836 B2 JP 5275836B2 JP 2009025649 A JP2009025649 A JP 2009025649A JP 2009025649 A JP2009025649 A JP 2009025649A JP 5275836 B2 JP5275836 B2 JP 5275836B2
Authority
JP
Japan
Prior art keywords
material layer
electrode
liquid crystal
transparent conductive
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009025649A
Other languages
English (en)
Other versions
JP2010181668A (ja
Inventor
聡 石田
Original Assignee
株式会社ジャパンディスプレイウェスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイウェスト filed Critical 株式会社ジャパンディスプレイウェスト
Priority to JP2009025649A priority Critical patent/JP5275836B2/ja
Publication of JP2010181668A publication Critical patent/JP2010181668A/ja
Application granted granted Critical
Publication of JP5275836B2 publication Critical patent/JP5275836B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、液晶表示装置および液晶表示装置の製造方法に関するものであり、特に液晶層に電界を印加する電極に関するものである。
近年、液晶表示装置における表示特性(例えば視野角)を改善する方式として、FFS(Fringe-Field Switching)と呼ばれる方式を採用した液晶装置がある。これは、液晶層を挟持する一対の基板の一方の基板に、液晶層側から順に、少なくとも一端で連結され互いに間隔を空けて配列された複数の帯状電極部を有する第1の電極と、層間膜と、第2の電極と、を積層して備えたものである。そして、この第1の電極と第2の電極との2つの電極間に電位差(電圧)を発生させることによって、画素に相当する領域単位で液晶層に電界を印加して液晶分子を駆動し、複数の画素からなる表示領域において画像を表示するものである。
このため、通常液晶表示装置では、2つの電極が形成された一方の基板側において、電位差を発生させるそれぞれの電位を供給するための配線が形成され、コンタクトホールを介して2つの電極とそれぞれ電気的に接続される構成を有している。
特に、第1の電極を、一定の電位を供給する共通電極とし、第2の電極を、画像に応じた電位を供給する画素電極とする場合は、表示領域全体において第1の電極の電位がほぼ均一になることが必要である。このため、例えば、特許文献1には、表示領域内に補助ラインを設けることなく、共通電極を表示領域の外周に設けた電源配線(外周共通電位ライン)と接続する構成が開示されている。これは、画素の開口率の低下を抑制しつつ共通電極を低い抵抗率とすることで、共通電極の電位を表示領域内で均一にしようというものである。
しかしながら、共通電極を表示領域の外周に設けた電源配線(外周共通電位ライン)と接続する構成であっても、画素の領域内にスリット状の開口部や櫛歯状の開口部を形成するため、共通電極は複数の帯状電極部を有する形状を呈する。また、共通電極は通常透光性を有する導電膜(以下「透明導電膜」とも呼ぶ)であり、例えばインジウム−スズ酸化物ITO(Indium Tin Oxide)が広く用いられる。周知のように、ITOは金属材料に比べて高い抵抗率を有している。
このため、透明導電膜で形成された共通電極は、帯状電極部において抵抗値が高くなり、例えば表示領域の外周部分と中心部分とにおいて、電源配線との接続部分との間における抵抗値に差が生ずる場合がある。この抵抗値の差は、例えば表示領域の面積が広くなったり、画素数が増加したりすると顕著になる。この結果、共通電極の電位を表示領域内で均一にできなくなる虞がある。
そこで、共通電極の電位を表示領域内で均一にするため、低抵抗率化が可能な透明導電膜を得る技術が望まれる。この技術として、例えば特許文献2には、透明導電膜の構造が、インジウム−スズ酸化膜、銀膜、インジウム−スズ酸化膜の3層構造からなり、真空下にて200〜500℃で熱処理したものとし、抵抗率の低い透明導電膜を得る技術が開示されている。これは、金属膜として銀膜を用いITOと積層形成することによって、ITOと連続スパッタする際に表面が酸化されることなく、ITOとの積層界面で電気的な接続が確保されるので、低抵抗率化を図った透明導電膜が得られるとする技術である。
特開2008−32899号公報 特開平7−114841号公報
しかしながら、特許文献2開示された銀膜を積層介在させた透明導電膜を、共通電極の電極材料として用いた場合は、液晶表示装置の製造工程において、銀系材料の加工や品質管理が困難であることから、標準的な製造工程に組み込み難く、量産ラインで用いることが困難であった。従って、特に特許文献1に開示された構成、つまり表示領域内に補助ラインを設けることなく、共通電極を表示領域の外周に設けた電源配線と接続する構成において、透光性を有し、表示領域の全域で抵抗値に差が生じにくい共通電極を備えた液晶表示装置が望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]液晶層を挟持する一対の基板の一方の基板に、前記液晶層側から順に、少なくとも一端で連結され互いに間隔を空けて配列された複数の帯状電極部を有する第1の電極と、当該第1の電極との間での電位差によって前記液晶層に電界を印加する第2の電極と、を備えた液晶表示装置であって、前記一方の基板の表示領域の外部には、所定の電位で電源信号が供給されるとともに配線が一部で露出する露出領域を有する電源配線が設けられ、前記第1の電極は、前記露出領域において前記電源配線と電気的に接続されて、前記表示領域内でほぼ一定の電位を有する共通電極を構成し、かつ5〜10nmの厚さで形成されたアルミニウム−ニッケル合金膜又はアルミニウム−コバルト合金膜のアルミニウム合金材料層の両面を前記アルミニウム合金材料層の厚さより厚いインジウム−スズ酸化膜又はインジウム−亜鉛酸化膜の透明導電材料層で挟んだ3層構造からなり、前記透明導電材料層は前記電源配線側の厚さが前記液晶層側の厚さよりも薄い10〜20nmに成膜されている。
この構成によれば、帯状電極部を有する第1の電極は、透明導電材料層とアルミニウム合金材料層とを含む積層構造を有する透明導電膜となる。従って、液晶表示装置の製造工程において、銀系材料の加工や品質管理を行う必要がない。また、透明導電膜に金属のアルミニウム合金が含まれることから、第1の電極の抵抗率は低くなるので、例えば、補助ラインを設けることなく、透明導電膜で形成され、表示領域の外周部分と中心部分とで抵抗値に差が生じにくい共通電極を備えた液晶表示装置を得ることができる。さらに、透明導電膜は液晶層側の厚さよりも電源配線側の厚さが薄く成膜されているので、共通電極とそこに所定電の電源信号が供給され電源配線との間の電気的な接続抵抗の増加を抑制するとともに、透過率の減少を抑制しつつ、抵抗率が低く、抵抗率の経時変化が生じにくい共通電極とすることが期待できる。
また、液晶層側と電源配線側の透明導電材料層はその厚さがいずれもアルミニウム合金材料層の厚さより厚く形成されることで、表示領域の全域で共通電極の抵抗値に差が生じにくい。
この構成によれば、透明導電材料層にアルミニウム合金材料層を積層形成させて、共通電極を構成しているので、抵抗率を低くした共通電極を得ることができる。
この構成によれば、第1の電極は、アルミニウム合金材料層を透明導電材料層で挟んだ3層構造を有し、透明導電材料層間にアルミニウム合金材料層を介在させているので、透過率の減少を抑制しつつ、抵抗率が低く、抵抗率の経時変化が生じにくい第1の電極を得ることができる。
この構成によれば、通常用いられる導電性の透明導電材料に対して、アルミニウム内に析出するニッケル、またはアルミニウム内に析出するコバルトが、透明導電材料層とアルミニウム合金材料層との界面に形成された酸化膜を破って透明導電材料層と接触する。従って、透明導電材料層とアルミニウム合金材料層との間の接続抵抗が減少するので、抵抗率が低く透光性を有する電極を得ることができる。
この構成によれば、アルミニウム合金材料層によって、第1の電極と配線との電気的な接続が低抵抗で行われる。従って、第1の電極は、配線によって供給される電位とほぼ同じ電位となる確率が高くなる。
この構成によれば、帯状電極部を有する電極を共通電極とするので、アルミニウム合金材料層を表示領域全体に渡って形成することができる。従って、抵抗率を低くして、表示領域全体がほぼ同じ電位となる共通電極を得ることが可能となる。
[適用例]液晶層を挟持する一対の基板の一方の基板に、前記液晶層側から順に、少なくとも一端で連結され互いに間隔を空けて配列された複数の帯状電極部を有する第1の電極と、層間膜と、前記第1の電極との間での電位差によって前記液晶層に電界を印加する第2の電極と、を備えた液晶表示装置の製造方法であって、前記層間膜上に10〜20nmの厚さで第1の透明導電材料層を形成する工程と、前記第1の透明導電材料層上に5〜10nmの厚さでアルミニウム合金材料層を形成する工程と、前記アルミニウム合金材料層上に前記第1の透明導電材料層より厚い第2の透明導電材料層を形成する工程と、形成された前記第1の透明導電材料層と前記アルミニウム合金材料層と前記第2の透明導電材料層とを、露光および現像処理によってパターニングする工程と、を含む工程によって前記第1の電極を形成し、前記一方の基板の表示領域の外部には、所定の電位で電源信号が供給されるとともに配線が一部で露出する露出領域を有する電源配線が設けられ、前記第1の電極を形成する工程において、前記第1の電極によって前記露出領域を覆うようにパターニングし、その後、所定の温度で加熱することにより、前記第1の電極が前記露出領域において前記電源配線と電気的に接続されて、前記表示領域内でほぼ一定の電位を有する共通電極を構成する
この方法によれば、帯状電極部を有する第1の電極は、透明導電材料層とアルミニウム合金材料層とを含む積層構造を有する。従って、透明導電材料層にアルミニウム合金材料層を積層形成させるので、透過率の減少を抑制した透光性を有する第1の電極を得ることができるとともに、液晶表示装置の製造工程において、銀系材料の加工や品質管理を行う必要がない。また、電極に金属であるアルミニウム合金が含まれることから、第1の電極の抵抗率は低くなるので、例えば、補助ラインを設けることなく、透光性を有し、表示領域の外周部分と中心部分とで抵抗値に差が生じにくい共通電極を備えた液晶表示装置を製造することができる。
また、この方法によれば、帯状電極部を有する電極は、透明導電材料層とアルミニウム合金材料層と透明導電材料層とを含む3構造を有する。従って、透明導電材料層間にアルミニウム合金材料層を介在させるので、アルミニウム合金材料層が酸化されにくく透光性を有する電極を得るとともに、液晶表示装置の製造工程において、銀系材料の加工や品質管理を行う必要がない。また、透明導電膜に金属のアルミニウム合金が含まれることから、第1の電極の抵抗率は低くなるので、例えば、補助ラインを設けることなく、透明導電膜で形成され、表示領域の外周部分と中心部分とで抵抗値に差が生じにくい共通電極を備えた液晶表示装置を製造することができる。さらに、透明導電材料層とアルミニウム合金材料層と透明導電材料層それぞれの層厚を、液晶表示装置に要求される表示の明るさ(つまり透過率)と共通電極の抵抗率(あるいはシート抵抗率)とに基づいて定めることで、共通電極とそこに所定の電位を供給する電源配線との間の電気的な接続抵抗の増加を抑制することが期待できる。
この方法によれば、アルミニウム合金材料層に含まれる合金材料がアルミニウム中において析出する現象が促進されるので、析出した合金材料によって透明導電材料層との界面における電気的な接続が低抵抗で行われる。従って、第1の電極を低い抵抗率で形成することが可能となる。
この方法によれば、アルミニウム合金材料層によって、第1の電極と配線との電気的な接続が低抵抗で行われる。従って、第1の電極は、配線によって供給される電位とほぼ同じ電位となる確率が高くなる。
本発明の一実施例となる液晶表示装置の構成を模式的に示した説明図。 (a)は、対向基板側から見た素子基板の平面図、(b)は、液晶表示装置の部分断面図。 本実施例で、素子基板に形成された共通電極を部分的に示した模式図。 本実施例で、共通電極の形成処理を示す工程フローチャート。 共通電極の一部断面を拡大した模式断面図で、(a)は加熱処理前の状態、(b)は加熱処理中の状態、(c)は加熱処理後の状態をそれぞれ示す図。 本実施例で、共通電極の形成状態を示した模式図。 第1変形例で、素子基板に形成された共通電極を部分的に示した図。 第1変形例で、共通電極の形成処理を示す工程フローチャート。 第2変形例で、(a)は、対向基板側から見た素子基板の平面図、(b)は、液晶表示装置の部分断面図。 第2変形例で、画素電極の形成状態を示した模式図。
以下、本発明を実施例に基づいて説明する。なお、以降の説明において用いる図面は、説明のために誇張して図示している場合もあり、必ずしも実際の大きさや長さを示すものでないことは言うまでもない。
<液晶表示装置の構成>
図1は、本発明の一実施例となる液晶表示装置100について、その構成を模式的に示した説明図である。液晶表示装置100は、一対の基板としての素子基板1と対向基板3が、その周辺に配置された図示しないシール材によって、図示しない液晶層を封止状態で挟んで貼り合わされた構造を有している。
一方の基板としての素子基板1は、対向基板3が対向していない領域部分に、液晶層に対して電界を印加して駆動するためのICなどからなる駆動用回路2を具備している。駆動用回路2は、図示しないケーブルから入力される種々の信号によって液晶層の駆動信号を生成する回路を内装する。すなわち、データ線駆動信号110、走査線駆動信号120、および電源信号130を有する。そして、駆動用回路2から、データ線111、走査線121、電源配線131が、それぞれ図1に示したように配線形成され、データ線駆動信号110が各データ線111に、走査線駆動信号120が各走査線121に、電源信号130が電源配線131に、それぞれ出力される。
データ線111と走査線121とのそれぞれの交点付近には、図示しない薄膜トランジスターが形成されている。薄膜トランジスターは、走査線121によって供給される電位(電圧)によってオン・オフが制御され、薄膜トランジスターがオンしたとき、データ線111によって供給される電位は、薄膜トランジスターの図示しないドレイン電極から出力される。ドレイン電極は、コンタクトホールCH1によって設けられた露出領域を介して、ドレイン電極毎に対応して設けられた画素電極11と電気的に接続されている。従って、データ線111によって供給される電位は、薄膜トランジスターがオンしたとき画素電極11に印加されるように構成されている。
一方、電源配線131は、これに接続された電源信号130によって、同じ電位(例えば接地電位)を、コンタクトホールCH2によって設けられた露出領域を介して電気的に接続され、表示領域100dを覆うように設けられた共通電極13に対して供給する。
画素電極11と共通電極13は、絶縁性を有する層間膜(後述する)を挟んで素子基板1の法線方向に積層形成され、液晶層側に近い方に位置する共通電極13には、後述するスリット状の開口部(もしくは櫛歯状の開口部)が形成されている。この結果、データ線111によって供給される電位を呈する画素電極11と、同じ電位を呈する共通電極13との間の電位差(電圧)に応じて、画素電極11毎に、液晶層に対して素子基板1と略平行な方向を有する所謂横電界が発生して液晶分子の配向制御が行われる。従って、各画素電極11は共通電極13との間でそれぞれ画素を構成し、総ての画素の形成領域が画像の表示領域100dとなる。こうして、液晶表示装置100は、表示領域100dを有し、FFS(Fringe-Field Switching)方式と呼ばれる横電界方式の液晶表示装置としての構成を備えている。
<液晶表示装置の構成の詳細説明>
次に、液晶表示装置100の構成の詳細について、図2を参照して説明する。図2は、図1において二点鎖線の円で囲んだ領域を拡大表示した模式図であり、(a)は、対向基板3側から見た素子基板1を、対向基板3を透視状態で示した平面図、(b)は、(a)におけるB−B線に沿った断面図である。
図2(a)に示したように、素子基板1には、データ線111と走査線121とが形成されている。そして、この両配線の交点付近には、データ線111の配線が延伸して形成されたソース電極20sと、チャネル領域が形成された半導体層20aと、走査線121が兼ねるゲート電極20gと、ドレイン電極20dと、からなる薄膜トランジスター20が形成されている。そして、ドレイン電極20dは、コンタクトホールCH1を介して、画素電極11と結線されている。従って、走査線121すなわちゲート電極20gに供給される電位(電圧)によって、薄膜トランジスター20がオンすると、データ線111に供給された電圧が、ドレイン電極20dを介して画素電極11に印加される。
また、素子基板1には、電源配線131が形成されている。そして、この電源配線131に対して共通電極13が、コンタクトホールCH2を介して電気的に接続されている。そして共通電極13の領域うち画素電極と平面的に重なる領域内には、図示するようにFFS方式の駆動を行うため、スリット状の開口部であるスリットSLが複数形成されている。従ってスリットSL間の共通電極13は帯状電極部13sとなって形成されている。なお、本実施例では、スリットSLは、ほぼ走査線121に沿う方向が長手方向となるように形成されているが、ほぼデータ線111に沿う方向が長手方向となるように形成されていてもよい。
次に図2(b)を参照して素子基板1と対向基板3について詳しく説明する。まず対向基板3について説明する。図示するように、液晶層4を挟んで素子基板1と対向配置された対向基板3は、本実施例ではガラス材料からなる基材31に対して、液晶層4側の面に、遮光層32、フィルター層33、オーバーコート層34、配向膜36が順次形成されたものである。
遮光層32は金属膜(例えばクロム)や樹脂からなり、1つの画素に相当する領域すなわち画素領域を区画している。画素領域は、図2(a)において二点鎖線で示したように、平面的に画素電極11の領域内であって、凡そ画素電極11と同じ形状を有するように形成されている。
フィルター層33は、例えばアクリル樹脂等からなり、区画された画素領域で表示する色(本実施例ではR,G,Bの各色)に対応する色材を含有している。オーバーコート層34は、遮光層32とフィルター層33とを覆うように形成されている。オーバーコート層34は、透光性を有する樹脂からなる。
配向膜36は、オーバーコート層34を覆うように形成されている。配向膜36は、例えばポリイミド樹脂からなる。配向膜36の表面には所定の方向に配向処理が施されている。
次に、素子基板1について説明する。素子基板1は、本実施例では、ガラスや石英または樹脂などの透光性を有する基材14に対して、液晶層4側の面に、半導体層20a、ゲート絶縁層15、走査線121(ゲート電極20g)、層間絶縁層16、データ線111(ソース電極20s)およびドレイン電極20d、電源配線131、平坦化層17、画素電極11、層間膜18、共通電極13、配向膜19が順次形成されたものである。
走査線121(ゲート電極20g)、電源配線131、データ線111(ソース電極20s)、およびドレイン電極20dは、金属材料(例えばアルミニウム)によって形成されている。また、ゲート絶縁層15は例えば酸化シリコンが、半導体層20aは、ポリシリコンが、層間絶縁層16は、例えば酸化シリコンや窒化シリコンが、それぞれ用いられて形成されている。
平坦化層17は、透光性を有する樹脂(例えばポジ型あるいはネガ型の感光性を有するアクリル樹脂や、UV硬化型樹脂)が用いられて形成されている。そして、平坦化層17の液晶層4側に位置する平坦面に、各画素領域において透光性を有する導電材料(例えばITO(Indium Tin Oxide))からなる画素電極11が形成されている。画素電極11は、コンタクトホールCH1を介してドレイン電極20dと電気的に接続されている。
画素電極11を覆うように形成された層間膜18は、例えば酸化シリコンや窒化シリコンなどが用いられ、透光性を有する透明層として形成されている。この層間膜18を挟んで、表示領域100d全域に渡って、後述する複数の材料層で構成された共通電極13が形成されている。共通電極13は、コンタクトホールCH2によって電源配線131と電気的に接続されている。
配向膜19は、画素電極11の液晶層4側であって、共通電極13を覆うように形成されている。配向膜19は、例えばポリイミド樹脂からなる。
なお、素子基板1と対向基板3における液晶層4と反対側の各表面には、それぞれ偏光板44と偏光板45が貼付されている。
さて、このような構成を有する液晶表示装置100では、表示領域100dが大きくなると、共通電極13の領域も大きくなる。このため、電源配線131との接続部分に対して近い表示領域部分(図1において図面右側)と、遠い表示領域部分(図1において図面左側)とでは、共通電極13が有する抵抗値に起因して電位差が生ずることになる。そこで、本実施例では、共通電極13を抵抗率が低くなるように形成することによって、表示領域100d全体において共通電極13の電位がほぼ均一になるようにする。
<共通電極の構成>
それでは、表示領域100d全体において電位がほぼ均一になる本実施例の共通電極13の構成について、図3を用いて説明する。図3は、図2において素子基板1に形成された共通電極13を部分的に示した模式図である。なお、図3では、説明を簡略化するため、配向膜19など他の構成要素を省略して図示している。
図示するように、本実施例の共通電極13は、2層構造を有している。すなわち、層間膜18側、およびコンタクトホールCH2において電源配線131と接する側に位置する層は、アルミニウム合金材料層13aである。そして、このアルミニウム合金材料層13aの層間膜18と反対側となる配向膜19(不図示)側には、透明導電材料層13bが積層形成されている。
本実施例では、アルミニウム合金材料層13aは、アルミニウムとニッケルの合金、またはアルミニウムとコバルトの合金を材料とする層である。また、透明導電材料層13bは、ITO(酸化インジウム+酸化スズ)またはIZO(酸化インジウム+酸化亜鉛)を材料とする層である。そして、共通電極13は、アルミニウム合金材料層13aと透明導電材料層13bとが所定の厚さで積層形成されることによって、所定の抵抗率(シート抵抗率)および透過率を有するように形成されている。
本実施例では、このようにアルミニウム合金材料層13aを、アルミニウムとニッケルの合金材料、またはアルミニウムとコバルトの合金材料で形成することによって、共通電極13の抵抗率を低くすることができる。また、電源配線131との電気的な接続も低抵抗で行うことができる。この理由について、共通電極13の形成方法とともに、図4を用いて説明する。図4は、共通電極13の形成処理を示す工程フローチャートであり、素子基板1において、層間膜18の形成に引き続いて行われる処理を示したものである。なお層間膜18の形成までの工程は、既に開示された液晶表示装置に関する周知の製造方法によって形成されるものとし、それらの工程については説明を省略する。
<共通電極の形成方法>
図4において、まずステップS101では、アルミニウム合金材料層の形成処理を行う。ここでは、図3に示したように、アルミニウム合金材料を、層間膜18上に、例えばスパッタリング法によって所定厚さ成膜してアルミニウム合金材料層13aを形成する。ちなみに本実施例では、アルミニウム−ニッケル合金膜又はアルミニウム−コバルト合金膜を5〜10nm成膜する。
つぎに、ステップS102にて、透明導電材料層の形成処理を行う。ここでは図3に示したように、アルミニウム合金材料層13aの形成後、連続して、アルミニウム合金材料層13a上に透明導電材料をスパッタリング法や蒸着法等によって所定厚さ積層形成し、透明導電材料層13bを形成する。ちなみに本実施例では、インジウム−スズ酸化膜又はインジウム−亜鉛酸化膜を20〜40nm成膜する。
ここで、アルミニウム合金材料層13aおよび透明導電材料層13bは、層厚が厚くなれば抵抗率が下がる一方透過率は減少する。一例として、アルミニウム合金材料層13aは、層厚が50nm以上で透過率が著しく下がり、30nm以下であれば透過率の低下は比較的少ない。このことから、共通電極13は、アルミニウム合金材料層13aの層厚が3〜20nmであって、かつアルミニウム合金材料層13aおよび透明導電材料層13bの積層膜の総厚が100nm以下であることが好ましい。この範囲であれば、共通電極13は400〜700nmの波長全域で実質的に実用可能な20%以上の透過率を有する電極になる。
従って、このような層厚と透過率との関係を踏まえ、ステップS101およびステップS102で形成するそれぞれの層厚を、液晶表示装置100に要求される表示の明るさ(つまり透過率)と共通電極13の抵抗率(シート抵抗率)に基づいて定めることが好ましい。
なお、FFS方式の液晶表示装置では、画素領域において、帯状電極部の透過率が他の領域の透過率よりも低いため、画素領域全体の透過率に占める帯状電極部の透過率の割合は一般的に小さいことが多い。このようなことから、帯状電極部に、透明導電材料層13bよりも透過率の小さいアルミニウム合金材料層13aを形成しても、画素領域全体の透過率に与える影響が少ない。従って、帯状電極部が形成された共通電極13にアルミニウム合金材料層13aを形成することができるのである。
つぎに、ステップS103にて、レジスト塗布処理を行う。具体的には、例えばレジスト材料としてポジ型感光性樹脂材料をスピンコート法などにより塗布形成する。そして、ステップS104にて露光・現像処理を行う。表示領域100dを覆う領域であってスリットSL部分にレジスト材料が残らないように、所定のマスクによって露光現像処理して、共通電極13のパターン形状(図1参照)を有するレジストを形成する。もとより、共通電極13のパターン形状は、電源配線131の露出領域であるコンタクトホールCH2を覆う。
つぎに、ステップS105にて、エッチング処理を行う。ここでは、透明導電材料層13bは、ITOを材料とする層であるものとし、シュウ酸系のエッチング液で、アルミニウム合金材料層13aと透明導電材料層13bとを一括エッチングする。なお、透明導電材料層13bがIZOを材料とする層であれば、燐硝酸系のエッチング液で、アルミニウム合金材料層13aと透明導電材料層13bとを一括エッチングする。
つぎに、ステップS106にて、レジスト除去処理を行う。ここでは、レジスト材料の溶解液によってレジストを剥離する。この結果、図3に示すように、コンタクトホールCH2において電源配線131と電気的に接続され、画素電極11と平面的に重なる領域においてスリットSLが形成された共通電極13が形成される。
つぎに、ステップS107にて、加熱処理を行う。具体的には、200〜300℃の温度で加熱処理する。この処理によって、その平面方向の抵抗率(シート抵抗率)が低下した共通電極13を最終的に形成することができる。平面方向の抵抗率が低下する理由について、図5を用いて説明する。図5は、共通電極13の一部断面を拡大した模式断面図で、(a)は加熱処理前の状態、(b)は加熱処理中の状態、(c)は加熱処理後の状態をそれぞれ示している。
図5(a)に示すように、加熱処理前では、アルミニウム合金材料層13aにおいて、アルミニウムはアモルファス状態であり、ニッケルまたはコバルトの粒子MRは、アルミニウム合金材料層13a中にランダムに分散している。また、アルミニウム合金材料層13aの表面には、透明導電材料層13bが形成されるまでの間に、自然酸化などによってアルミニウム酸化膜SMが形成される。従って、アルミニウム合金材料層13aと透明導電材料層13bとの界面では電気的な接続抵抗が高い状態となっている場合がある。この結果、低い抵抗率を有するアルミニウム合金材料層13aを積層形成しても、共通電極13における平面方向の抵抗率(シート抵抗率)を十分に低下させる状態に至らない場合がある。
そこで、ステップS107にて加熱処理を行う。こうすると、まず図5(b)に示したように、アルミニウムが結晶化を開始し、それとともにアルミニウム合金材料層13a中にランダムに分散していたニッケルまたはコバルトの粒子MRは、粒界の界面に析出するようになる。すなわち、アルミニウム合金中のニッケルまたはコバルトが、アルミニウム合金材料層13aと透明導電材料層13bとの界面に析出するのである。
そして、加熱処理の終了時点において、図5(c)に示したように、アルミニウム合金材料層13aと透明導電材料層13bとの界面に析出したニッケルまたはコバルトは、粒(グレイン)を形成し、アルミニウム酸化膜SMを突き破る(ブレイクする)。この結果、析出したニッケルまたはコバルトの粒子によって、アルミニウム合金材料層13aと透明導電材料層13bとの界面での電気的な接続が改善されることから、共通電極13の平面方向の抵抗(シート抵抗)を低下させる効果が生ずるのである。
図4に示したステップS101〜S107の工程によって形成した共通電極13の様子を、図6に示した。図6は、素子基板1を対向基板3との重なり部分のみ示した模式図である。共通電極13は、上述の如く平面方向の抵抗率(シート抵抗率)を低下させる効果を有することから、図示するように、例えば、電源配線131と電気的に接続されるコンタクトホールCH2からの距離が遠い位置にある画素電極11f(図面左端部分)と平面的に重なる帯状電極部13sと、コンタクトホールCH2からの距離が近い位置にある画素電極11n(図面右端部分)と平面的に重なる帯状電極部13sとの間での電位差を少なくすることができる。
また、図3に示したように、アルミニウム合金材料層13aは、コンタクトホールCH2において、電気的な接続をとるべく電源配線131上に積層形成される。このとき、例えば電源配線131の金属表面において酸化膜(例えば酸化アルミニウム膜)が形成されている場合であっても、加熱処理によってアルミニウム合金材料層13aには、図5(c)に示したように、電源配線131との界面(図面下側)においてもニッケルまたはコバルトの粒(グレイン)が形成され、このニッケルまたはコバルトの粒によって、電源配線131の表面酸化膜が突き破られる。この結果、アルミニウム合金材料層13aと電源配線131とは、その界面での電気的な接続が改善されることから、共通電極13の電位を電源配線131の電位と等しくする効果も奏する。
また、本実施例において、透明導電材料層13bをITO材料で形成した場合は、ステップS107の加熱処理において、ITO材料の熱処理結晶化によってITOの透過率も回復する効果も奏する。
以上、本発明の実施の形態について実施例を用いて説明したが、本発明はこうした実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることは勿論である。以下、変形例を挙げて説明する。
(第1変形例)
上記実施例では、共通電極13が、アルミニウム合金材料層13aと透明導電材料層13bとの2層構造を有するものとしたが、必ずしもこれに限らず、さらに多くの層構造を有するものとしてもよい。例えば、本変形例として、共通電極13を、アルミニウム合金材料層13aを透明導電材料層で挟んだ3層構造としてもよい。
本変形例を上記実施例において適用した場合を、図7に示した。図7は、上記実施例における図3に対応した模式図であって、素子基板1に形成された共通電極13を部分的に示した図である。ここでは、図3同様、説明を簡略化するため、配向膜19など他の構成要素を省略して図示している。
図示するように、本変形例の共通電極13は3層構造を有している。すなわち、層間膜18側、およびコンタクトホールCH2において電源配線131と接する側から、順に、透明導電材料層13c、アルミニウム合金材料層13a、透明導電材料層13bが積層形成されている。
本変形例では、上記実施例と同様に、アルミニウム合金材料層13aは、アルミニウムとニッケルの合金、またはアルミニウムとコバルトの合金を材料とする層である。また、透明導電材料層13bおよび透明導電材料層13cは、ITO(酸化インジウム+酸化スズ)またはIZO(酸化インジウム+酸化亜鉛)を材料とする層である。そして、透明導電材料層13c、アルミニウム合金材料層13a、透明導電材料層13bが順に積層形成された3層の状態で、共通電極13は所定のシート抵抗率および透過率を有するように形成されている。
この構成によれば、アルミニウム合金材料層13aを透明導電材料層13bと透明導電材料層13cとの間に介在させているので、アルミニウム合金材料層13aは、その両面が透明導電材料層13bと透明導電材料層13cとによってそれぞれ保護された状態になる。この結果、アルミニウム合金材料層13aは、その物性に経時変化が生じにくくなることから、透過率の減少を抑制するとともに、シート抵抗率が低く、またシート抵抗率の経時変化が生じにくい共通電極13を得ることができる。
なお、本変形例のように、アルミニウム合金材料層13aの両面に透明導電材料層13bと透明導電材料層13cとを積層形成することによって、アルミニウム合金材料層13aとこれらの層との間での光の屈折率差を少なくすることも可能である。この結果、アルミニウム合金材料層13aの表面において屈折率差に応じて生ずる光の反射を抑制することができるので、画素領域における透過率の低下を抑制することができる。
なお、図5の説明から明らかなように、本変形例では、アルミニウム合金材料層13aにおいて、加熱処理によって析出したアルミニウム中のニッケルまたはコバルトの粒が、その両側に形成されたアルミニウム酸化膜を突き破り、透明導電材料層13bおよび透明導電材料層13cとの電気的導通を確保する。従って、このような3層構成の共通電極13においても抵抗率が低くなるのである。
次に、本変形例の共通電極13の形成方法の一例を、図8を用いて説明する。図8は、共通電極13の形成処理を示す工程フローチャートであり、素子基板1において、層間膜18の形成に引き続いて行われる処理を示したものである。なお図8に示した工程フローチャートは、上記実施例の工程フローチャート(図4)に対して、ステップS100の処理を追加したものである。従って、以降の説明ではステップS100からステップS102までの工程を説明し、ステップS103以降の工程については、上記実施例と同様であるので、ここでは説明を省略する。
<共通電極の形成方法>
図8において、まずステップS100にて、透明導電材料層の形成処理を行う。ここでは図7に示したように、透明導電材料(ITO(酸化インジウム+酸化スズ)またはIZO(酸化インジウム+酸化亜鉛))を、層間膜18上にスパッタリング法や蒸着法等によって所定厚さ積層形成して、透明導電材料層13cを形成する。ちなみに本実施例では、インジウム−スズ酸化膜又はインジウム−亜鉛酸化膜を10〜20nm成膜する。
次に、ステップS101では、アルミニウム合金材料層の形成処理を行う。ここでは図7に示したように、透明導電材料層13cの形成後、連続して、透明導電材料層13c上にアルミニウム合金材料(アルミニウム−ニッケル合金材料、あるいはアルミニウム−コバルト合金材料)をスパッタリング法や蒸着法等によって所定厚さ成膜してアルミニウム合金材料層13aを形成する。ちなみに本実施例では、アルミニウム−ニッケル合金膜又はアルミニウム−コバルト合金膜を5〜10nm成膜する。
つぎに、ステップS102にて、透明導電材料層の形成処理を行う。ここでは図7に示したように、アルミニウム合金材料層13aの形成後、連続して、アルミニウム合金材料層13a上に透明導電材料(ITO(酸化インジウム+酸化スズ)またはIZO(酸化インジウム+酸化亜鉛))をスパッタリング法や蒸着法等によって所定厚さ積層形成して透明導電材料層13bを形成する。ちなみに本実施例では、インジウム−スズ酸化膜又はインジウム−亜鉛酸化膜を20〜30nm成膜する。
本変形例においても、アルミニウム合金材料層13a、透明導電材料層13bおよび透明導電材料層13cは、層厚が厚くなれば抵抗率が下がる一方透過率は減少する。従って、上記実施例と同様に、このような層厚と透過率との関係を踏まえ、ステップS100からステップS102の処理において形成するそれぞれの層厚を、液晶表示装置100に要求される表示の明るさ(つまり透過率)と共通電極13の抵抗率(あるいはシート抵抗率)とに基づいて定めることが好ましい。
以降、上記実施例と同様にステップS103からステップS107までの処理が行われて共通電極13が形成される。
ここで、本変形例では、図7に示したように、コンタクトホールCH2において、電源配線131とアルミニウム合金材料層13aとの間に、上記実施例とは異なり、透明導電材料層13cが介在する。このため、上記実施例のようにアルミニウム合金材料層13aと電源配線131とが直に接するように積層される場合に比べて、電気的な接続抵抗が大きくなってしまう虞がある。従って、透明導電材料層13cは、できるだけ層厚が薄くなるように形成することが好ましい。上述するように、本変形例では、透明導電材料を、透明導電材料層13bよりも薄い10〜20nm成膜するようにしている。こうすることによって、電源配線131と共通電極13との間の電気的な接続抵抗の増加を抑制することが期待できる。
(第2変形例)
上記実施例では、画素領域にスリットSLが形成されることによって帯状電極部を有する電極が共通電極13であるものとして説明したが、これに限るものでないことは勿論である。FFS方式の液晶表示装置では、スリットSLが形成されて帯状電極部を有する電極が画素電極11である場合が存在する。従って、本変形例として、画素電極11を、アルミニウム合金材料層と透明導電材料層とを積層して形成することによって、所定のシート抵抗率および透過率を有するように形成することとしてもよい。本変形例について、図9を用いて説明する。
図9は、図1において二点鎖線の円で囲んだ領域を拡大表示した模式図であり、(a)は、対向基板3側から見た素子基板1を、対向基板3を透視状態で示した平面図、(b)は、(a)におけるB−B線に沿った断面図である。本変形例は、上記実施例と素子基板1の構成が異なるものである。具体的には、上記実施例は、素子基板1において、共通電極13が画素電極11よりも液晶層4側に配置された構成であったが、本変形例は、画素電極11が共通電極13よりも液晶層4側に配置された構成である。なお、上記実施例と同じ構成要素については図2における符号と同じ符号を付し、それらの説明を省略する。
図9(a)に示したように、本変形例では、液晶層側(図面手前側)に位置する画素電極11の領域内には、FFS方式の駆動を行うため、図示するようにスリット状の開口部であるスリットSLが複数形成されている。従って画素電極11においてスリットSL間は帯状電極部11sとなって形成されている。なお、本変形例では、スリットSLは、走査線121に沿う方向が凡そ長手方向となるように形成されているが、データ線111に沿う方向が凡そ長手方向となるように形成されていてもよい。
本変形例における素子基板1では、図9(b)に示すように、平坦化層17上に、共通電極13、層間膜18が形成され、その後、層間膜18上に画素電極11が形成される。本変形例では、画素電極11は、上記実施例における共通電極13と同じように、層間膜18上に、アルミニウム合金材料層と透明導電材料層とが連続して積層形成された2層構成を有する電極である。あるいは、上記変形例のように、透明導電材料層、アルミニウム合金材料層、透明導電材料層が連続して積層形成された3層構成を有する電極であってもよい。
画素電極11をこのような電極構成とすれば、上述するように、アルミニウム合金材料層において、加熱処理によって析出したアルミニウム中のニッケルまたはコバルトの粒が、その表面に形成されたアルミニウム酸化膜を突き破り、透明電極材料層との電気的導通を確保する。従って、このような2層構成あるいは3層構成の画素電極11においても帯状電極部における抵抗率(シート抵抗率)が低くなるのである。
アルミニウム合金材料層と透明導電材料層とが連続して積層形成された2層構成を有する本変形例の画素電極11(ハッチング部)を、図10に示した。図10は、素子基板1を対向基板3との重なり部分のみ示した模式図である。画素電極11は、上述の如く平面方向の抵抗率(シート抵抗)を低下させる効果を有することから、例えば、1つの画素電極11において、図示するように、ドレイン電極と電気的に接続されるコンタクトホールCH1からの距離が遠い位置にある帯状電極部11s(図面上側部分)と、コンタクトホールCH1からの距離が近い位置にある帯状電極部11s(図面下側部分)との間での電位差を少なくすることができる。
また、画素電極11を構成するアルミニウム合金材料層は、配線としてのドレイン電極に対して、コンタクトホールCH1によって設けられた露出領域において電気的な接続をとるべく積層形成される。このとき、例えばドレイン電極の表面において酸化膜(例えば酸化アルミニウム膜)が形成されている場合であっても、加熱処理によってアルミニウム合金材料層には、ドレイン電極との界面においてニッケルまたはコバルトの粒(グレイン)が形成され、このニッケルまたはコバルトの粒によって、ドレイン電極の表面酸化膜が突き破られる。この結果、アルミニウム合金材料層とドレイン電極との界面での電気的な接続が改善されることから、画素電極11の電位をデータ線111の電位と等しくする効果も奏する。
(その他の変形例)
上記実施例では、共通電極13の形成方法において、ステップS107の加熱処理(図4参照)によって、アルミニウム合金材料層13a中にニッケルまたはコバルトの粒を析出させることとしたが、必ずしもこれに限るものでないことは勿論である。例えば、加熱処理を行わないこととしてもよい。この場合、アルミニウム合金材料層と透明導電材料層との界面との電気抵抗を下げる効果は少なくなるが、積層形成されたアルミニウム合金材料層のシート抵抗率は透明導電材料層よりも低いことから、透明導電材料層のみで共通電極13を形成する場合に比べて、シート抵抗率を低下させることが可能である。
また、上記実施例では、アルミニウム合金材料層13aは、アルミニウムとニッケルの合金、またはアルミニウムとコバルトの合金を材料とする層であることとしたが、必ずしもこれに限るものでないことは勿論である。上述するように、アルミニウム中において析出可能な金属を含むアルミニウム合金材料であれば、ニッケルまたはコバルトと同様に採用可能である。
また、上記実施例では、液晶表示装置100に形成される薄膜トランジスター20がポリシリコンで形成されることとして説明したが、アモルファスシリコンで形成されることとしてもよい。またゲート電極20gが液晶層4側に位置するトップゲート構造であることとしたが、基材14側に位置するボトムゲート構造であってもよい。
また、上記実施例では、液晶表示装置100において、画素領域は透過表示領域であるものとしたが、画素領域が透過表示領域と反射表示領域との両方を有する場合であってもよいし、反射表示領域のみを有する場合であってもよい。
また、上記実施例では、液晶表示装置100としてFFS方式の横電界方式の液晶装置としたが、これに限らず、絶縁層を介して積層形成される2つの電極間において、少なくとも一方の電極に帯状電極部が形成された構成を有する液晶表示装置であれば、どのような方式の液晶表示装置であってもよい。
1…素子基板、2…駆動用回路、3…対向基板、4…液晶層、11,11f,11n…画素電極、13…共通電極、13a…アルミニウム合金材料層、13b,13c…透明導電材料層、14…基材、15…ゲート絶縁層、16…層間絶縁層、17…平坦化層、18…層間膜、19…配向膜、20…薄膜トランジスター、20a…半導体層、20d…ドレイン電極、20g…ゲート電極、20s…ソース電極、31…基材、32…遮光層、33…フィルター層、34…オーバーコート層、36…配向膜、44,45…偏光板、100…液晶表示装置、100d…表示領域、110…データ線駆動信号、111…データ線、120…走査線駆動信号、121…走査線、130…電源信号、131…電源配線。

Claims (2)

  1. 液晶層を挟持する一対の基板の一方の基板に、前記液晶層側から順に、少なくとも一端で連結され互いに間隔を空けて配列された複数の帯状電極部を有する第1の電極と、当該第1の電極との間での電位差によって前記液晶層に電界を印加する第2の電極と、を備えた液晶表示装置であって、
    前記一方の基板の表示領域の外部には、所定の電位で電源信号が供給されるとともに配線が一部で露出する露出領域を有する電源配線が設けられ、
    前記第1の電極は、前記露出領域において前記電源配線と電気的に接続されて、前記表示領域内でほぼ一定の電位を有する共通電極を構成し、かつ5〜10nmの厚さで形成されたアルミニウム−ニッケル合金膜又はアルミニウム−コバルト合金膜のアルミニウム合金材料層の両面を前記アルミニウム合金材料層の厚さより厚いインジウム−スズ酸化膜又はインジウム−亜鉛酸化膜の透明導電材料層で挟んだ3層構造からなり、前記透明導電材料層は前記電源配線側の厚さが前記液晶層側の厚さよりも薄い10〜20nmに成膜されている液晶表示装置。
  2. 液晶層を挟持する一対の基板の一方の基板に、前記液晶層側から順に、少なくとも一端で連結され互いに間隔を空けて配列された複数の帯状電極部を有する第1の電極と、層間膜と、前記第1の電極との間での電位差によって前記液晶層に電界を印加する第2の電極と、を備えた液晶表示装置の製造方法であって、
    前記層間膜上に10〜20nmの厚さで第1の透明導電材料層を形成する工程と、
    前記第1の透明導電材料層上に5〜10nmの厚さでアルミニウム合金材料層を形成する工程と、
    前記アルミニウム合金材料層上に前記第1の透明導電材料層より厚い第2の透明導電材料層を形成する工程と、
    形成された前記第1の透明導電材料層と前記アルミニウム合金材料層と前記第2の透明導電材料層とを、露光および現像処理によってパターニングする工程と、
    を含む工程によって前記第1の電極を形成し、
    前記一方の基板の表示領域の外部には、所定の電位で電源信号が供給されるとともに、配線が一部で露出する露出領域を有する電源配線が設けられ、
    前記第1の電極を形成する工程において、前記第1の電極によって前記露出領域を覆うようにパターニングし、その後、所定の温度で加熱することにより、前記第1の電極が前記露出領域において前記電源配線と電気的に接続されて、前記表示領域内でほぼ一定の電位を有する共通電極を構成する液晶表示装置の製造方法。
JP2009025649A 2009-02-06 2009-02-06 液晶表示装置および液晶表示装置の製造方法 Expired - Fee Related JP5275836B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009025649A JP5275836B2 (ja) 2009-02-06 2009-02-06 液晶表示装置および液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009025649A JP5275836B2 (ja) 2009-02-06 2009-02-06 液晶表示装置および液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010181668A JP2010181668A (ja) 2010-08-19
JP5275836B2 true JP5275836B2 (ja) 2013-08-28

Family

ID=42763260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009025649A Expired - Fee Related JP5275836B2 (ja) 2009-02-06 2009-02-06 液晶表示装置および液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP5275836B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140244A (zh) * 2015-09-25 2015-12-09 武汉华星光电技术有限公司 阵列基板及其制造方法、显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011036981A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013011910A1 (ja) * 2011-07-19 2013-01-24 シャープ株式会社 液晶表示装置及び液晶表示装置の製造方法
TWI497182B (zh) * 2013-05-03 2015-08-21 Ye Xin Technology Consulting Co Ltd 顯示裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270762B2 (ja) * 1999-06-11 2002-04-02 松下電器産業株式会社 液晶表示装置
JP2003177417A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 液晶表示装置
JP4162890B2 (ja) * 2001-12-27 2008-10-08 株式会社日立製作所 液晶表示装置
KR20050091291A (ko) * 2004-03-11 2005-09-15 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4550551B2 (ja) * 2004-10-29 2010-09-22 株式会社 日立ディスプレイズ 液晶表示装置
JP2008052161A (ja) * 2006-08-28 2008-03-06 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140244A (zh) * 2015-09-25 2015-12-09 武汉华星光电技术有限公司 阵列基板及其制造方法、显示装置
CN105140244B (zh) * 2015-09-25 2018-11-06 武汉华星光电技术有限公司 阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
JP2010181668A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
JP4619997B2 (ja) 液晶表示装置とその製造方法
TWI579624B (zh) 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
JP5153999B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101298613B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
US8754415B2 (en) High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same
JP5285280B2 (ja) 液晶表示装置及び液晶表示装置の製造方法
JP2006133769A (ja) 薄膜トランジスタ表示板及びその製造方法
JP5907697B2 (ja) 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
WO2015027609A1 (zh) 阵列基板及其制备方法和显示装置
JP2009251174A (ja) Tft基板及びそれを用いた液晶表示装置並びにそれらの製造方法
EP2991121B1 (en) Array substrate, method for manufacturing array substrate and display device
US9696602B2 (en) Manufacturing method of liquid crystal display
JP2007156482A (ja) 表示パネル、それを含む液晶表示装置、及び、その表示パネルの製造方法
JP2007013083A (ja) 薄膜トランジスタ基板及びその製造方法
JP5275836B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US20070188682A1 (en) Method for manufacturing a display device
JP5048914B2 (ja) 薄膜トランジスタ表示板の製造方法
KR101795766B1 (ko) 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법
JP3861895B2 (ja) 半透過型液晶表示装置およびその製造方法
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
JP2007102225A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2009151285A (ja) 液晶表示装置及びその製造方法
JP2005018069A (ja) 液晶表示装置
US20170010503A1 (en) Reflective liquid crystal display device and method of manufacturing the same
KR100852806B1 (ko) 액정 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100702

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130516

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees