JP5273921B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5273921B2 JP5273921B2 JP2006346421A JP2006346421A JP5273921B2 JP 5273921 B2 JP5273921 B2 JP 5273921B2 JP 2006346421 A JP2006346421 A JP 2006346421A JP 2006346421 A JP2006346421 A JP 2006346421A JP 5273921 B2 JP5273921 B2 JP 5273921B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- copper
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
そこで、本発明の目的は、銅配線間の短絡を防止することができる、半導体装置およびその半導体装置を製造する方法を提供することである。
この構成によれば、絶縁膜およびこの絶縁膜上に突出する銅配線は、銅(銅イオン)を捕獲する性質を有する材料からなる被覆層によって被覆されている。これにより、銅配線から拡散しようとする銅を被覆層で捕獲することができ、被覆層中における銅の拡散を防止することができる。そのため、絶縁膜上に複数の銅配線が形成される場合に、それらの銅配線間の短絡を防止することができる。
そのため、絶縁膜と被覆層との間に線膨張率差がある場合には、請求項3に記載のように、前記半導体装置は、前記絶縁膜の表面に被着され、前記被覆層と同一材料からなる被着膜をさらに含むことが好ましい。絶縁膜の表面に被覆層と同一材料からなる被着膜を被着させることにより、絶縁膜と被覆層との密着性を向上させることができる。そのため、絶縁膜と被覆層との間に銅の拡散経路が形成されるのを防止することができ、銅配線からの銅の拡散を一層防止することができる。
請求項5記載の発明は、前記バリア膜は、前記ビアホールの内面を被覆している、請求項1〜3のいずれか一項に記載の半導体装置である。
請求項6記載の発明は、前記バリア膜は、前記被覆層の前記開口の直下の位置から離れた位置に形成されている、請求項2に記載の半導体装置である。
請求項7記載の発明は、前記ビアホールは複数形成されている、請求項1〜3、5および6のいずれか一項に記載の半導体装置である。
請求項8記載の発明は、前記被着膜は、前記銅配線の下方に形成されている、請求項3に記載の半導体装置である。
請求項9記載の発明は、前記被着膜は、前記銅配線の前記被覆層の前記開口に臨む部分の直下の位置から離れた位置に形成されている、請求項8に記載の半導体装置である。
図1は、本発明の一実施形態に係る半導体装置の構成を模式的に示す平面図である。また、図2は、図1に示す半導体装置を切断面線A−Aで切断したときの断面図である。なお、図2以降の各図では、図面の煩雑化を回避するために、導電性を有する材料からなる部分以外の各部についてはハッチングを省略している。
半導体基板11は、たとえば、Si(シリコン)基板であり、その表層部にトランジスタなどの機能素子が形成されている。
第4配線層18には、CuからなるCu配線24がパターン形成されている
第1層間膜13および第2層間膜15は、たとえば、SiO2からなる。第3層間膜17は、たとえば、SiNからなる。
また、Cu配線24の開口32に臨む部分上には、Cuの拡散を防止するためのパッドバリア膜35が形成されている。このパッドバリア膜35は、Cuの拡散を防止するバリア性を有する金属材料(たとえば、Ni(ニッケル)など)からなる。
半導体装置1の製造工程では、まず、公知の多層配線技術により、図3(a)に示すように、半導体基板11上に、第1配線層12、第1層間膜13、第2配線層14、第2層間膜15、第3配線層16および第3層間膜17が形成される。
次に、第3層間膜17上の全域に、底面バリア膜28の材料からなる薄膜が形成される。さらに、その薄膜上に、Cuからなるシード膜が形成される。その後、公知のフォトリソグラフィ技術およびエッチング技術により、その薄膜およびシード膜の積層体が底面バリア膜28に対応する形状にパターニングされる。そして、無電解めっき法により、そのパターニングされたシード膜上にCuが堆積される。これにより、図3(b)に示すように、Cu配線24が形成される。
つづいて、公知のフォトリソグラフィ技術およびエッチング技術により、図3(d)に示すように、被覆層31に、開口32が形成される。その後、無電解めっき法により、Cu配線24の開口32から露出する部分をシードとして、その露出する部分を被覆するパッドバリア膜35が形成される。そして、無電解めっき法により、パッドバリア膜35をシードとして、パッドバリア膜35上にワイヤ接着膜33が形成されることにより、図2に示す構造の半導体装置1が得られる。
この図4に示す半導体装置2では、第3層間膜17の表面に、被覆層31と同一材料であるPBOからなる被着膜41が被着されている。
半導体装置2の製造工程では、まず、公知の多層配線技術により、図5(a)に示すように、半導体基板11上に、第1配線層12、第1層間膜13、第2配線層14、第2層間膜15および第3配線層16が形成される。次に、第3配線層16上に、第3層間膜17の材料が堆積されることにより、層間膜材料堆積層51が形成される。さらに、その層間膜材料堆積層51の表面にPBOが塗布されることにより、層間膜材料堆積層51上にPBO塗布層52が形成される。
その後、図5(d)に示すように、第3層間膜17上に、PBOが第3層間膜17およびCu配線24を覆い尽くすように塗布されることにより、被覆層31が形成される。
つづいて、公知のフォトリソグラフィ技術およびエッチング技術により、図5(e)に示すように、被覆層31に、開口32が形成される。その後、無電解めっき法により、Cu配線24の開口32から露出する部分をシードとして、その露出する部分を被覆するパッドバリア膜35が形成される。そして、無電解めっき法により、パッドバリア膜35をシードとして、パッドバリア膜35上にワイヤ接着膜33が形成されることにより、図4に示す構造の半導体装置2が得られる。
2 半導体装置
17 第3層間膜(絶縁膜)
24 Cu配線(銅配線)
31 被覆層
32 開口
33 ワイヤ接着膜
34 ボンディングワイヤ
35 パッドバリア膜
41 被着膜
Claims (9)
- 半導体基板と、
前記半導体基板上に形成されたAl配線層と、
前記Al配線層上に形成された絶縁膜と、
前記絶縁膜上に突出して形成され、ビアホールを介して前記Al配線層と接続され、前記Al配線層よりも厚い外部接続用の銅配線と、
前記絶縁膜および前記銅配線を被覆し、前記銅配線を部分的に露出させる開口が形成された、銅を捕獲する性質を有する材料からなる被覆層と、
前記銅配線と前記絶縁膜との間に介在され、銅の拡散を防止するためのバリア膜とを含む、半導体装置。 - 前記銅配線の前記被覆層の前記開口に臨む部分上に形成され、銅の拡散を防止するバリア性を有する金属材料からなるパッドバリア膜と、
前記パッドバリア膜上に形成され、前記銅配線との電気接続のために用いられるボンディングワイヤと同一材料からなるワイヤ接着膜とをさらに含む、請求項1に記載の半導体装置。 - 前記絶縁膜の表面に被着され、前記被覆層と同一材料からなる被着膜をさらに含む、請求項1または2に記載の半導体装置。
- 半導体基板上にAl配線層を形成するAl配線層形成工程と、
前記Al配線層上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に突出するように、前記Al配線層よりも厚い外部接続用の銅配線を形成する銅配線形成工程と、
前記絶縁膜および前記銅配線を被覆し、銅を捕獲する性質を有する材料からなる被覆層を形成する被覆層形成工程と、
前記銅配線上において前記被覆層をその層厚方向に貫通する開口を形成する開口形成工程と、
前記銅配線の前記開口から露出する部分をシードとして、めっき法により、当該部分上に銅の拡散を防止するバリア性を有する金属材料からなるパッドバリア膜を形成するパッドバリア膜形成工程と、
前記パッドバリア膜をシードとして、めっき法により、前記パッドバリア膜上に前記銅配線との電気接続のために用いられるボンディングワイヤと同一材料からなるワイヤ接着膜を形成するワイヤ接着膜形成工程とを含む、半導体装置の製造方法。 - 前記バリア膜は、前記ビアホールの内面を被覆している、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記バリア膜は、前記被覆層の前記開口の直下の位置から離れた位置に形成されている、請求項2に記載の半導体装置。
- 前記ビアホールは複数形成されている、請求項1〜3、5および6のいずれか一項に記載の半導体装置。
- 前記被着膜は、前記銅配線の下方に形成されている、請求項3に記載の半導体装置。
- 前記被着膜は、前記銅配線の前記被覆層の前記開口に臨む部分の直下の位置から離れた位置に形成されている、請求項8に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006346421A JP5273921B2 (ja) | 2006-12-22 | 2006-12-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006346421A JP5273921B2 (ja) | 2006-12-22 | 2006-12-22 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008159797A JP2008159797A (ja) | 2008-07-10 |
JP5273921B2 true JP5273921B2 (ja) | 2013-08-28 |
Family
ID=39660393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006346421A Active JP5273921B2 (ja) | 2006-12-22 | 2006-12-22 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5273921B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3848080B2 (ja) * | 2000-12-19 | 2006-11-22 | 富士通株式会社 | 半導体装置の製造方法 |
JP2004072043A (ja) * | 2002-08-09 | 2004-03-04 | Hitachi Maxell Ltd | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 |
JP2004146798A (ja) * | 2002-09-30 | 2004-05-20 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2006278930A (ja) * | 2005-03-30 | 2006-10-12 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置 |
JP2006179950A (ja) * | 2006-02-15 | 2006-07-06 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
-
2006
- 2006-12-22 JP JP2006346421A patent/JP5273921B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008159797A (ja) | 2008-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW511200B (en) | Semiconductor device and manufacturing method thereof | |
US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
KR100648122B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4373866B2 (ja) | 半導体装置の製造方法 | |
CN100587931C (zh) | 用于晶圆片级芯片尺寸封装的再分布层及其方法 | |
TWI621220B (zh) | Semiconductor device and method of manufacturing the same | |
JPH02272737A (ja) | 半導体の突起電極構造及び突起電極形成方法 | |
US20020014705A1 (en) | Semiconductor device and manufacturing method of same | |
TWI720233B (zh) | 半導體裝置及其製造方法 | |
US6784557B2 (en) | Semiconductor device including a diffusion layer formed between electrode portions | |
JP5474534B2 (ja) | パッシベーション及びポリイミドにより包囲されたコンタクト及びその製造方法 | |
US9035455B2 (en) | Semiconductor device | |
JP2008091454A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3524441B2 (ja) | 配線形成方法 | |
JP5165190B2 (ja) | 半導体装置及びその製造方法 | |
JP2007208181A (ja) | 金属配線の形成方法 | |
US20090168380A1 (en) | Package substrate embedded with semiconductor component | |
JPH10335337A (ja) | 半導体装置及びその製造方法 | |
JP5273920B2 (ja) | 半導体装置 | |
JP5273921B2 (ja) | 半導体装置およびその製造方法 | |
JP2007194472A (ja) | 薄膜キャパシタの製造方法 | |
JP2013128145A (ja) | 半導体装置 | |
JP6836615B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006210802A (ja) | 半導体装置 | |
US6995082B2 (en) | Bonding pad of a semiconductor device and formation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130514 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5273921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |