JP5263380B2 - Dc−dcコンバータ及びdc−dcコンバータの制御回路 - Google Patents
Dc−dcコンバータ及びdc−dcコンバータの制御回路 Download PDFInfo
- Publication number
- JP5263380B2 JP5263380B2 JP2011283484A JP2011283484A JP5263380B2 JP 5263380 B2 JP5263380 B2 JP 5263380B2 JP 2011283484 A JP2011283484 A JP 2011283484A JP 2011283484 A JP2011283484 A JP 2011283484A JP 5263380 B2 JP5263380 B2 JP 5263380B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- circuit
- converter
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 124
- 238000001514 detection method Methods 0.000 claims description 70
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 5
- 230000035515 penetration Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 19
- 230000002441 reversible effect Effects 0.000 abstract description 16
- 230000001360 synchronised effect Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
近年、パーソナルコンピュータ等の電子機器には、電源としてDC−DCコンバータが用いられている。このDC−DCコンバータでは、電力供給量の多い重負荷から電力供給量の少ない軽負荷までの広範囲の負荷領域において高い変換効率が求められている。
以下、本発明を具体化した一実施形態を図1〜図9に従って説明する。
図1に示すように、DC−DCコンバータ10aは、PWM方式又は擬似PFM方式による駆動により入力電圧Viを降圧変換して、所望の電圧値の出力電圧Voを生成する。
まず、電力供給量の多い重負荷時におけるDC−DCコンバータ10aの動作について説明する。重負荷時には、負荷電流のピーク値が高くなり、誤差増幅器21から出力される誤差信号S1の電圧が常に第2基準電圧Vr2よりも高くなるため、第1コンパレータ24からは常時Lレベルの動作制御信号CTが発振器25に出力される。発振器25は、Lレベルの動作制御信号CTに応答して発振動作を常時行う。これにより、制御回路11aがPWM方式で駆動することとなる。このとき、PWM方式の駆動に応じて外部からLレベルの動作切替信号CSが第1オア回路29及び第2オア回路31に出力される。第1オア回路29は、Lレベルの動作切替信号CSが入力されると、第1ドライバ回路26からの第1駆動信号DHを信号S5として第2ドライバ回路28に出力する。第2オア回路31は、Lレベルの動作切替信号CSに応答してインバータ回路32からHレベルの信号が入力されると、第2コンパレータ30からの検出信号S6に関わらず、常時Hレベルの信号S7を第2ドライバ回路28に出力し、第2コンパレータ30の検出信号S6を無効にする。これらのことから、制御回路11aは、重負荷時には、第1コンパレータ24からのLレベルの動作制御信号CTによりPWM方式で駆動するとともに、該PWM方式の駆動に応じて入力されるLレベルの動作切替信号CSにより図2に示す回路のように擬似的に変化する。以下、重負荷時におけるDC−DCコンバータ10aの動作を図2及び図5に従って説明する。
(1)PWM方式及びPFM方式が切り替わるときに信号レベルが変化する動作切替信号CSによって、PWM方式時及びPFM方式時のそれぞれにおいて、制御回路11aの回路構成を擬似的に図2及び図4の回路のように切り替えるようにした。すなわち、PWM方式で駆動するときには、Lレベルの動作切替信号CSが入力されることにより、制御回路11aの回路構成が擬似的に図2の回路のように切り替わるとともに、PFM方式で駆動するときには、Hレベルの動作切替信号CSが入力されることにより、制御回路11aの回路構成が擬似的に図4の回路のように切り替わる。また、PWM方式時には常に電流連続モードで動作するように設定した。
以下、本発明を具体化した第2実施形態を図10及び図11に従って説明する。この実施形態では、動作切替信号CSが第2コンパレータ40に入力される点が上記第1実施形態と異なっている。以下、第1実施形態との相違点を中心に説明する。なお、この実施形態の制御回路11aは、図1に示す第1実施形態の制御回路11aと略同様の構成を備えている。先の図1〜図5に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
(3)PWM方式で駆動するときに、Lレベルの動作切替信号CSを第2コンパレータ40に出力して、第2コンパレータ40の動作を停止するようにした。これにより、PWM方式で駆動するときに検出信号S6が無効とされる第2コンパレータ40による無駄な消費電力を低減することができる。ひいては、DC−DCコンバータ10b全体の消費電力を低減することができる。
以下、本発明を具体化した第3実施形態を図12に従って説明する。この実施形態は、第2コンパレータ50の回路構成が上記第2実施形態と異なっている。以下、第2実施形態との相違点を中心に説明する。
(4)PWM方式で駆動するときに、Lレベルの動作切替信号CSを第2コンパレータ50に出力して、第2コンパレータ50を低消費電流にて動作させるようにした。これにより、低消費電流にて動作するときには第2コンパレータ50が通常動作時の略1/2の電流にて動作するため、PWM方式で駆動するときに検出信号S6が無効とされる第2コンパレータ50による無駄な消費電力を低減することができる。さらに、第2コンパレータ50は、上記1/2の電流にて動作し、差動増幅器55及び出力トランジスタT28の出力レベルを維持する。これにより、低消費電力モードから通常動作に移行する際のレスポンスを、第2コンパレータ50を停止する場合に比べて向上することができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図13に示されるように、PFM方式にて駆動するときに第2ドライバ回路28から出力される第2駆動信号DLを無効とする駆動信号無効回路60を設けるようにしてもよい。この駆動信号無効回路60は、例えばアンド回路により構成され、上記第2駆動信号DLと動作切替信号CSの反転レベルが入力される。そして、PWM方式のときには、Lレベルの動作切替信号CSに基づいて、第2駆動信号DLを第1ドライバ回路26に出力する。一方、PFM方式のときには、Hレベルの動作切替信号CSに基づいて、第2駆動信号DLの信号レベルに関わらず、常時Lレベルの信号を第1ドライバ回路26に出力して、第2駆動信号DLを無効にする。
・上記第2実施形態における第2オア回路31及びインバータ回路32を省略してもよい。
・上記各実施形態では、入力電圧Viを降圧した出力電圧Voを生成するDC−DCコンバータに具体化したが、入力電圧Viを昇圧した出力電圧Voを生成するDC−DCコンバータに具体化してもよい。
(付記1)
重負荷時にPWM方式で駆動し、軽負荷時にPFM方式で駆動するとともに、入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するDC−DCコンバータであって、
前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成する制御回路と、
前記第2トランジスタの両端子における電位差により該第2トランジスタに流れる電流を検出して該第2トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードと、
前記PWM方式で駆動するときに入力される動作切替信号に基づいて、前記逆流検出回路から出力される前記検出信号を無効とする検出信号無効回路と、を備えたことを特徴とするDC−DCコンバータ。
(付記2)
重負荷時にPWM方式で駆動し、軽負荷時にPFM方式で駆動するとともに、入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するDC−DCコンバータであって、
前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成する制御回路と、
前記第2トランジスタの両端子における電位差により該第2トランジスタに流れる電流を検出して該第2トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードと、を備え、
前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、動作を停止することを特徴とするDC−DCコンバータ。
(付記3)
前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、低消費電力モードにて動作することを特徴とする付記1に記載のDC−DCコンバータ。
(付記4)
前記PWM方式と前記PFM方式との切替点が、前記PWM方式で駆動するときに常に電流連続モードで動作するように設定されることを特徴とする付記1〜3のいずれか1つに記載のDC−DCコンバータ。
(付記5)
前記制御回路は、前記PFM方式で駆動するときに、前記出力電圧を一定に維持するように前記第1トランジスタのオン時間又はオフ時間を制御するとともに、前記PWM方式で駆動するときに、前記動作切替信号に応答して、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成することを特徴とする付記1〜4のいずれか1つに記載のDC−DCコンバータ。
(付記6)
前記制御回路は、
前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第1基準電圧とを比較して誤差信号を生成する誤差増幅回路と、
前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、
前記第1トランジスタに前記第1駆動信号を供給する第1ドライバ回路と、
前記第2トランジスタに前記第2駆動信号を供給する第2ドライバ回路と、
前記PWM方式で駆動するときに入力される信号レベルとは異なる信号レベルの前記動作切替信号がPFM方式で駆動するときに入力されて、該動作切替信号に基づいて、前記第1ドライバ回路から前記第2ドライバ回路に出力される前記第1駆動信号を無効とする駆動信号無効回路と、を含んで構成され、
前記PWM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号及び前記第2駆動信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記第1駆動信号に基づいて前記第2駆動信号を生成するとともに、
前記PFM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第2駆動信号を生成することを特徴とすることを特徴とする付記5に記載のDC−DCコンバータ。
(付記7)
前記制御回路が、前記PFM方式で駆動するときに前記第1トランジスタをオンするタイミングの前後において前記第2トランジスタを所定期間オフするようパルス幅信号を生成する貫通防止パルス発生回路を含むことを特徴とする付記5又は6に記載のDC−DCコンバータ。
(付記8)
前記制御回路は、所定周期のクロック信号を生成する発振器を含み、
前記貫通防止パルス発生回路は、前記クロック信号に同期して前記第2トランジスタをオフするための所定のパルス幅を有するパルス幅信号を生成することを特徴とする付記7に記載のDC−DCコンバータ。
(付記9)
重負荷時にPWM方式で駆動し、軽負荷時にPFM方式で駆動するとともに、入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するDC−DCコンバータに備えられ、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成するDC−DCコンバータの制御回路において、
前記第2トランジスタの両端子における電位差により該第2トランジスタに流れる電流を検出して該第2トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードと、
前記PWM方式で駆動するときに入力される動作切替信号に基づいて、前記逆流検出回路から出力される前記検出信号を無効とする検出信号無効回路と、
を備えたことを特徴とするDC−DCコンバータの制御回路。
(付記10)
重負荷時にPWM方式で駆動し、軽負荷時にPFM方式で駆動するとともに、入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをオンオフ制御することにより、前記入力電圧を電圧変換して、チョークコイルを介して負荷に供給する出力電圧を生成するDC−DCコンバータに備えられ、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成するDC−DCコンバータの制御回路において、
前記第2トランジスタの両端子における電位差により該第2トランジスタに流れる電流を検出して該第2トランジスタをオンオフ制御する検出信号を生成する逆流検出回路を含む理想ダイオードを備え、
前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、動作を停止することを特徴とするDC−DCコンバータの制御回路。
(付記11)
前記逆流検出回路は、前記PWM方式で駆動するときに入力される動作切替信号に基づいて、低消費電力モードにて動作することを特徴とする付記9に記載のDC−DCコンバータの制御回路。
(付記12)
前記PWM方式と前記PFM方式との切替点が、前記PWM方式で駆動するときに常に電流連続モードで動作するように設定されることを特徴とする付記9〜11のいずれか1つに記載のDC−DCコンバータの制御回路。
(付記13)
駆動方式が前記PWM方式から前記PFM方式あるいは前記PFM方式から前記PWM方式に切り替わるときに、前記動作切替信号の信号レベルが切り替わることを特徴とする付記9〜12のいずれか1つに記載のDC−DCコンバータの制御回路。
(付記14)
前記PFM方式で駆動するときに、前記出力電圧を一定に維持するように前記第1トランジスタのオン時間又はオフ時間を制御するとともに、前記PWM方式で駆動するときに、前記動作切替信号に応答して、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとを相補的にオンオフ制御する第1駆動信号及び第2駆動信号を生成することを特徴とする付記9〜13のいずれか1つに記載のDC−DCコンバータの制御回路。
(付記15)
前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第1基準電圧とを比較して誤差信号を生成する誤差増幅回路と、
前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、
前記第1トランジスタに前記第1駆動信号を供給する第1ドライバ回路と、
前記第2トランジスタに前記第2駆動信号を供給する第2ドライバ回路と、
前記PWM方式で駆動するときに入力される信号レベルとは異なる信号レベルの前記動作切替信号がPFM方式で駆動するときに入力されて、該動作切替信号に基づいて、前記第1ドライバ回路から前記第2ドライバ回路に出力される前記第1駆動信号を無効とする駆動信号無効回路と、を備え、
前記PWM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号及び前記第2駆動信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記第1駆動信号に基づいて前記第2駆動信号を生成するとともに、
前記PFM方式で駆動するときには、前記第1ドライバ回路が前記パルス信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第2駆動信号を生成することを特徴とすることを特徴とする付記14に記載のDC−DCコンバータの制御回路。
11a,11b DC−DCコンバータの制御回路
21 誤差増幅回路
22 パルス信号生成回路を構成する電流比較器
23 パルス信号生成回路を構成するFF回路
26 第1ドライバ回路
28 第2ドライバ回路
29 駆動信号無効回路
30,40,50 逆流検出回路
31 検出信号無効回路
T1 第1トランジスタ
T2 第2トランジスタ
Claims (6)
- 入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをスイッチング制御することにより、チョークコイルを介して出力電圧を出力するDC−DCコンバータであって、
動作切替信号に基づいて、前記DC−DCコンバータにおける前記スイッチング制御をPWM方式又はPFM方式に切替えるとともに、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとをスイッチング制御する制御回路と、
前記PFM方式での動作時に、前記第1トランジスタと前記第2トランジスタとの間の接続ノードと低電位電源との間の電位差を検出し、該電位差が前記第2トランジスタを介して前記低電位電源に向かって電流が流れる電位差である場合に前記第2トランジスタをオフに制御するための検出信号を生成する逆流検出回路とを備え、
前記逆流検出回路は、前記PWM方式での動作時に動作を停止することを特徴とするDC−DCコンバータ。 - 前記PWM方式での動作時に前記チョークコイルに流れる電流が連続的に変化する電流連続モードで動作するように設定されることを特徴とする請求項1に記載のDC−DCコンバータ。
- 前記制御回路は、前記PFM方式での動作時に、前記出力電圧を一定に維持するように前記第1トランジスタのオン時間又はオフ時間を制御することを特徴とする請求項1又は2に記載のDC−DCコンバータ。
- 前記制御回路は、
前記出力電圧又は該出力電圧の分圧電圧と、前記出力電圧に応じて設定された第1基準電圧とを比較して誤差信号を生成する誤差増幅回路と、
前記誤差信号に応じたパルス幅を持つパルス信号を生成するパルス信号生成回路と、
前記第1トランジスタに第1駆動信号を出力する第1ドライバ回路と、
前記第2トランジスタに第2駆動信号を出力する第2ドライバ回路と、
前記動作切替信号に基づいて、前記第2ドライバ回路に入力される前記第1駆動信号を有効又は無効とする駆動信号無効回路と、を備え、
前記PWM方式での動作時には、前記第1ドライバ回路が前記パルス信号及び前記第2駆動信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記第1駆動信号に基づいて前記第2駆動信号を生成するとともに、
前記PFM方式での動作時には、前記第1ドライバ回路が前記パルス信号に基づいて前記第1駆動信号を生成し、前記第2ドライバ回路が前記逆流検出回路からの前記検出信号に基づいて前記第2駆動信号を生成することを特徴とする請求項3に記載のDC−DCコンバータ。 - 前記制御回路が、前記PFM方式での動作時に前記第1トランジスタをオンするタイミングの前後において前記第2トランジスタを所定期間オフするようパルス幅信号を生成する貫通防止パルス発生回路を含むことを特徴とする請求項3又は4に記載のDC−DCコンバータ。
- 入力電圧が供給される第1トランジスタと、該第1トランジスタと低電位電源との間に接続された第2トランジスタとをスイッチング制御することにより、チョークコイルを介して出力電圧を出力するDC−DCコンバータに備えられ、動作切替信号に基づいて、前記DC−DCコンバータにおける前記スイッチング制御をPWM方式又はPFM方式に切替えるとともに、前記出力電圧を一定に維持するように前記第1トランジスタと前記第2トランジスタとをスイッチング制御するDC−DCコンバータの制御回路において、
前記PFM方式での動作時に前記第1トランジスタと前記第2トランジスタとの間の接続ノードと低電位電源との間の電位差を検出し、該電位差が前記第2トランジスタを介して前記低電位電源に向かって電流が流れる電位差である場合に前記第2トランジスタをオフに制御するための検出信号を生成する逆流検出回路を備え、
前記逆流検出回路は、前記PWM方式での動作時に動作を停止することを特徴とするDC−DCコンバータの制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011283484A JP5263380B2 (ja) | 2011-12-26 | 2011-12-26 | Dc−dcコンバータ及びdc−dcコンバータの制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011283484A JP5263380B2 (ja) | 2011-12-26 | 2011-12-26 | Dc−dcコンバータ及びdc−dcコンバータの制御回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006305451A Division JP5261919B2 (ja) | 2006-11-10 | 2006-11-10 | Dc−dcコンバータ及びdc−dcコンバータの制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012060883A JP2012060883A (ja) | 2012-03-22 |
JP5263380B2 true JP5263380B2 (ja) | 2013-08-14 |
Family
ID=46057287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011283484A Active JP5263380B2 (ja) | 2011-12-26 | 2011-12-26 | Dc−dcコンバータ及びdc−dcコンバータの制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5263380B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6153732B2 (ja) * | 2013-01-21 | 2017-06-28 | リコー電子デバイス株式会社 | スイッチングレギュレータ |
JP6007804B2 (ja) | 2013-01-28 | 2016-10-12 | 株式会社ソシオネクスト | 電源の制御回路、電源装置、電子機器及び電源の制御方法 |
KR101453003B1 (ko) | 2013-07-01 | 2014-10-22 | (주)태진기술 | Dc-dc 컨버터 |
US10158289B2 (en) | 2016-11-07 | 2018-12-18 | Rohm Co., Ltd. | DC/DC converter |
CN108880517B (zh) * | 2018-06-22 | 2022-07-29 | 中船重工鹏力(南京)大气海洋信息***有限公司 | 一种基于电流检测控制的理想二极管电路 |
CN113162407B (zh) * | 2021-03-26 | 2023-03-24 | 西安电子科技大学 | 一种超低静态功耗的降压型dc-dc转换器 |
WO2023233912A1 (ja) * | 2022-06-02 | 2023-12-07 | 株式会社村田製作所 | 電圧変換器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3511195B2 (ja) * | 1997-09-03 | 2004-03-29 | 株式会社ルネサステクノロジ | 電圧変換回路 |
JP3411516B2 (ja) * | 1999-01-13 | 2003-06-03 | シャープ株式会社 | 直流安定化電源 |
JP3720772B2 (ja) * | 2002-01-31 | 2005-11-30 | キヤノン株式会社 | 電流判定回路、電流判定回路を有する画像記録装置 |
JP4651977B2 (ja) * | 2004-06-25 | 2011-03-16 | 富士通セミコンダクター株式会社 | Dc−dcコンバータの制御回路、およびその制御方法 |
JP4628056B2 (ja) * | 2004-09-30 | 2011-02-09 | 富士通セミコンダクター株式会社 | Dc−dcコンバータの制御回路、およびその制御方法 |
-
2011
- 2011-12-26 JP JP2011283484A patent/JP5263380B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012060883A (ja) | 2012-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5261919B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
JP5263380B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
JP4899624B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
JP4997891B2 (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御方法 | |
JP5211959B2 (ja) | Dc−dcコンバータ | |
JP5039371B2 (ja) | スイッチングレギュレータの制御回路および電源装置、電子機器 | |
JP2007097326A (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
JP2010259257A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
JP2014050308A (ja) | スイッチングレギュレータとその制御方法 | |
JP2008206214A (ja) | スイッチングレギュレータ | |
JP2006304512A (ja) | 昇降圧型dc−dcコンバータ、昇降圧型dc−dcコンバータの制御回路、昇降圧型dc−dcコンバータの制御方法 | |
JP2008072786A (ja) | スイッチングレギュレータ、スイッチングレギュレータの制御回路及びスイッチングレギュレータの動作制御方法 | |
JP2007202376A (ja) | Dc−dcコンバータ及びdc−dcコンバータの制御回路 | |
JP2010220378A (ja) | 電源装置及び電源制御装置 | |
JP2010178555A (ja) | Dc−dcコンバータおよびスイッチング制御回路 | |
JP2010268542A (ja) | 電流検出回路及びこれを用いたスイッチングレギュレータ | |
JP2008245366A (ja) | 降圧dc−dcコンバータの制御回路、降圧dc−dcコンバータおよびその制御方法 | |
US20130335050A1 (en) | Switching regulator control circuit | |
JP4487649B2 (ja) | 昇降圧型dc−dcコンバータの制御装置 | |
JP2004056983A (ja) | 電源回路 | |
JP5304173B2 (ja) | 電源電圧制御回路及びdc−dcコンバータ | |
JP2006149104A (ja) | スイッチング電源装置 | |
JP5376512B2 (ja) | 電源装置 | |
JP2010259188A (ja) | ソフトスタート回路およびスイッチング電源装置 | |
JP5719404B2 (ja) | 電源電圧制御回路及び電源電圧制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5263380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |