JP5258194B2 - 金属電極を備えているトランジスタデバイスおよびそのようなデバイスを形成する際に用いるための方法 - Google Patents
金属電極を備えているトランジスタデバイスおよびそのようなデバイスを形成する際に用いるための方法 Download PDFInfo
- Publication number
- JP5258194B2 JP5258194B2 JP2006519992A JP2006519992A JP5258194B2 JP 5258194 B2 JP5258194 B2 JP 5258194B2 JP 2006519992 A JP2006519992 A JP 2006519992A JP 2006519992 A JP2006519992 A JP 2006519992A JP 5258194 B2 JP5258194 B2 JP 5258194B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- transistor device
- semiconductor material
- conductive support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002184 metal Substances 0.000 title claims description 143
- 229910052751 metal Inorganic materials 0.000 title claims description 143
- 238000000034 method Methods 0.000 title claims description 36
- 239000010410 layer Substances 0.000 claims description 66
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 16
- 238000012546 transfer Methods 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 description 7
- 238000004070 electrodeposition Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 238000005323 electroforming Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000000654 additive Substances 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 229920002457 flexible plastic Polymers 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000001053 micromoulding Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000009489 vacuum treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明の実施形態は、金属電極を備えているトランジスタデバイスおよびそのようなデバイスを形成する方法に関する。いくつかの実施形態は、大面積基板に低コストで集積するのに適した薄膜トランジスタ（ＴＦＴ）デバイスに関する。
特開昭第６３２９９２９６号公報（Ｍｅｉｋｏ）、特開昭第６３２９９２９７Ａ号公報（Ｍｅｉｋｏ）およびNorio Kawachi（Ｍｅｉｋｏ）等による「Manufacturing of Printed Wiring Boards by Ultra-high Speed Electroforming」（Printed Circuit World Convention, June 1990）は、回路基板（プリント配線板）の作製における電鋳技術の使用を記載している。電鋳は、金属支持体の複製物（ネガ）を、支持体を陰極として用いて金属薄膜を電解堆積させることによって得ることを含むアディティブ工程である。材料の電解堆積を、陰極の露出した領域に制限するために、パターニングされたフォトレジストを用いる。上記文献はさらに転写積層工程も教示しており、その工程では、電気堆積させた金属およびフォトレジストを基板に積層し、マスタを除去して、堆積させた金属と、フォトレジストと、基板とを組み合わせたものを残す。特開昭第６３２９９２９６号公報（Ｍｅｉｋｏ）、特開昭第６３２９９２９７Ａ号公報（Ｍｅｉｋｏ）は、金属を堆積させる前に、マスタ上に銅板層を電解堆積させることをさらに開示している。この銅層を、転写積層工程において転写し、エッチングによって除去する。
米国特許第６２８４０７２号明細書は、マイクロ成型によって導電性支持体上にパターンを形成することを開示している。絶縁性材料をエンボス加工して、金属の電気堆積を導電性支持体の露出した領域に制限するパターンを作製する。
電鋳は、半導体産業においてバルク半導体上にプリント配線板および大規模な配線を作製する際に用いられる。電鋳は、ナノメートルのスケールのバルク半導体デバイス処理において用いるためには十分な精度を有していない。
バルク半導体産業では、小規模の金属配線を画定するためには通常、ＵＶフォトリソグラフィと共に金属スパッタリングを用いる。
有機半導体は、バルク半導体に比べて、かなり最近になって開発されたものである。有機半導体から形成されるデバイスは、バルク半導体と同様の速度または効率を得ることができないが、別の目立った利点を有する。有機半導体は大面積で処理するのに適しており、フレキシブル基板上で用いることができる。それゆえ、有機半導体は、ディスプレイデバイス技術での応用、特にアクティブマトリクスディスプレイで用いるための薄膜トランジスタにおける使用での応用ために大きな注目を集めている。
有機トランジスタは通常、金属のソース電極、ゲート電極およびドレイン電極を有している。有機半導体の薄膜は、ソース電極およびドレイン電極を相互接続するチャネルを形成し、そのチャネルは薄い誘電体層によってゲート電極から分離される。
バルク半導体の作製に関する研究は何年にもわたって行われてきたので、その技術の工程はよく理解されているので、現時点では有機トランジスタも、バルク半導体のために開発された技術を利用している。例えば、金属電極は通常、金属スパッタリングによって作製される。
本出願の発明者は、スパッタリングを用いることはバルク半導体の場合には最適であるが、有機薄膜トランジスタを組み込むディスプレイのような、低コストで大面積の集積回路の場合には最適とは言えないことを認識している。
スパッタリングは真空環境を必要とする。これは費用がかかり、大面積の工程の場合に実施するのは困難である。
また、スパッタリングを用いて低インピーダンスの配線を得るためには、その配線を広くするかまたは厚くしなければならない。厚みのある配線は応力を引き起こす可能性があり、その応力は制御する必要があるので、これにはさらにコストがかかる。厚みのある配線は、デバイスの解像度（単位面積当たりの数）を制限する可能性がある。
米国特許第６３４４６６２号明細書は、有機−無機半導体のハイブリッド層を有するＴＦＴの作製を記載している。電子ビーム蒸着を用いて、ゲートメタライゼーションが形成され、金属のソースおよびドレインが蒸着によって別個に形成される。請求項６には、ゲート電極が、蒸発、スパッタリング、化学蒸着、電気堆積、スピンコーティングおよび無電解めっきからなる群から選択される工程によって製造されることを記載している。
よって、大面積の基板内に低コストで集積するのに適した半導体デバイスを作製するための改善された方法を提供することが望ましいであろう。
本発明のいくつかの実施形態は、金属ソース電極と、金属ドレイン電極と、金属ゲート電極と、堆積させた半導体材料内のチャネルとを有するトランジスタデバイスを提供し、そのトランジスタデバイスは、金属ゲート電極、金属ソース電極の第１の金属部分、および金属ドレイン電極の第１の金属部分を含む第１の層と、金属ソース電極の第２の金属部分、金属ドレイン電極の第２の金属部分、堆積させた半導体材料、およびこの半導体材料と金属ゲート電極との間にある誘電体材料を含む第２の層と、基板を含む第３の層とを含み、第１の層、第２の層および第３の層は、第２の層が第１の層と第３の層との間に配置されるような順序で構成されている。
本発明のいくつかの実施形態は、
（ｉ）導電性支持体上に転写層を形成し、
（ｉｉ）転写層を基板に固定し、
（ｉｉｉ）導電性支持体を除去する、トランジスタデバイスの形成において用いるための方法を提供し、転写層は、ステップ（ｉ）で、
ａ）導電性支持体を選択的にマスクし、それによって、導電性支持体の第１の部分、第２の部分および第３の部分を露出させ、
ｂ）導電性支持体の第１の部分、第２の部分および第３の部分に金属を電気堆積させ、それによって、第１の金属部分、第２の金属部分および第３の金属部分を形成し、
ｃ）少なくとも第２の金属部分上に誘電体材料を堆積させ、
ｄ）第１の金属部分および第３の金属部分上に金属を電気堆積させ、
ｅ）誘電体層上に半導体材料を堆積させることによって形成される。
（ｉ）導電性支持体上に転写層を形成し、
（ｉｉ）転写層を基板に固定し、
（ｉｉｉ）導電性支持体を除去する、トランジスタデバイスの形成において用いるための方法を提供し、転写層は、ステップ（ｉ）で、
ａ）導電性支持体を選択的にマスクし、それによって、導電性支持体の第１の部分、第２の部分および第３の部分を露出させ、
ｂ）導電性支持体の第１の部分、第２の部分および第３の部分に金属を電気堆積させ、それによって、第１の金属部分、第２の金属部分および第３の金属部分を形成し、
ｃ）少なくとも第２の金属部分上に誘電体材料を堆積させ、
ｄ）第１の金属部分および第３の金属部分上に金属を電気堆積させ、
ｅ）誘電体層上に半導体材料を堆積させることによって形成される。
本発明のいくつかの実施形態は、金属ソース電極と、金属ドレイン電極と、金属ゲート電極と、堆積させた半導体材料内のチャネルとを有するトランジスタデバイスを形成する際に用いるための方法を提供し、そのトランジスタデバイスは、金属ゲート電極、金属ソース電極の第１の金属部分、および金属ドレイン電極の第１の金属部分を含む第１の上側平坦層と、金属ソース電極の第２の金属部分、金属ドレイン電極の第２の金属部分、堆積させた半導体材料、およびこの半導体材料と金属ゲート電極との間の誘電体材料を含む第２の中間平坦層と、基板を含む第３の下側平坦層とを含み、第１の平坦層、第２の平坦層および第３の平坦層は、第２の中間層が第１の上側層と第３の下側層との間に配置されるような順序で構成されており、金属ソース電極、金属ドレイン電極および金属ゲート電極は電気堆積させた金属を含み、ゲート電極は第１の上側平坦層のみに設けられており、チャネルは第２の中間平坦層のみに設けられており、金属ソース電極は、金属ソース電極の第２の金属部分の上に重なる金属ソース電極の第１の金属部分からなっていて、金属ドレイン電極は、金属ドレイン電極の第２の金属部分の上に重なる金属ドレイン電極の第１の金属部分からなっている。
用語「電気堆積」は電解堆積（電着）と同義語である。
本発明をさらに深く理解し、本発明をいかに実施することができるかを理解するために、ここで、本発明の例示的な実施形態を示す添付の図面を参照されたい。
図１Ａ〜図１Ｈに、電解堆積および転写積層を用いて、層状の薄膜トランジスタ（ＴＦＴ）デバイス３４０を形成するためのアディティブ法を実施する段階を概略的に示す。図面は縮尺通りではない。
図１Ａは、不動態化された実質的に平坦な導電性支持体３０２を示す。この支持体は、ロールツーロール工程における材料のプラテンまたはシートであってよい。不動態化された実質的に平坦な導電性支持体３０２は、パッシベーション層３０４を含み、これは例えば、きわめて薄い酸化物および／または界面活性剤を含むことができる。
図１Ｂおよび図１Ｃに、導電性支持体３０２上へのトランジスタデバイスの第１の層３１６の形成を示す。図１Ｂでは、絶縁性材料３０６が、選択的なアディティブ工程または選択的なサブトラクティブ工程によって、不動態化された導電性支持体３０２上に選択的に形成される。選択的なサブトラクティブ工程では、不動態化された導電性支持体３０２の全体にわたって、実質的に平坦な層として絶縁性材料を堆積させ、その後、不動態化された導電性支持体３０２を、第１の部分３０８ａ、第２の部分３０８ｂおよび第３の部分３０８ｃから選択的に除去する。選択的なアディティブ工程では、絶縁性材料を、不動態化された導電性支持体３０２の、パターニングされた基板３０６を形成するために必要な領域にのみ堆積させる。これは、例えば、エンボス加工、マイクロ成型、フォトリソグラフィまたは任意の適切な別の工程によって達成することができる。フォトリソグラフィを用いる場合には、絶縁性材料３０６が、光によってパターニング可能であることが好ましい。絶縁性材料を、マスクを通してまたはスポットレーザを用いて選択的に露光し、現像して、導電性支持体３０２の部分３０８ａ、３０８ｂおよび３０８ｃを露出させる。適切な光によってパターニング可能な絶縁体の１つは、Micro-Chemical Corporationによって市販されるＳＵ−８である。これは硬質のＵＶ硬化性ポリマーであり、１〜５μｍの厚みで用いられる。
導電性支持体３０２を陰極として接続し、不動態化された導電性支持体３０２の第１の露出した部分３０８ａ、第２の露出した部分３０８ｂおよび第３の露出した部分３０８ｃ上に電解堆積によって金属を堆積させ、それぞれ第１の金属部分３１０ａ、第２の金属部分３１０ｂおよび第３の金属部分３１０ｃが形成される。第１の金属部分３１０ａは最終的に、トランジスタデバイス３４０のドレインの一部を形成するであろう。第２の金属部分３１０ｂは最終的に、トランジスタデバイス３４０のゲートを形成するであろう。第３の金属部分３１０ｃは最終的に、トランジスタデバイス３４０のソースの一部を形成するであろう。
金属には、良好な導電性を有し、電解堆積が可能な任意の金属、例えばＮｉ、Ｃｕ、Ａｇ、Ａｕを用いることができる。その金属を通常、２〜５μｍの厚みで堆積する。
図１Ｄでは、誘電体材料３２２を選択的に形成する。その誘電体材料は、第２の金属部分３１０ｂを覆い、第１の金属部分３１０ａおよび第３の金属部分３１０ｃから第２の金属部分３１０ｂを分離する絶縁層３０６の部分と重なる。誘電体材料３２２は、ＳＵ８のような、光によってパターニング可能な材料から形成することができる。この誘電体材料を、第１の層３１６の全体にわたって堆積させ、残存させたい領域においてレーザスポット硬化させる。レジストを現像することによって誘電体材料を除去し、第２の金属部分３１０ｂを覆う誘電体材料３２２を形成する。誘電体材料３２２が絶縁層３０６の部分と重なることによって、レーザの位置合わせの許容誤差が提供される。
誘電体材料３２２は第２の金属部分３１０ｂを覆う。これにより、さらなる電解堆積に対して第２の金属部分３１０ｂがマスクされる。誘電体材料３２２は、最終的なトランジスタデバイス３４０のゲート誘電体を形成する。誘電体層の厚みは通常、約１００〜６００ｎｍである。誘電体層の幅は、トランジスタデバイス３４０の第２の金属部分３１０ｂの幅よりも広く、通常１〜５μｍである。
その後、金属の異方性の電気堆積が実行される。図１Ｅに示すように、第１の金属部分３１０ａ上に第１のさらなる金属部分３２４ａを堆積させ、第２の金属部分３１０ｃ上に第２のさらなる金属部分３２４ｃを堆積する。金属部分３１０ａおよび３２４ａの組合せによって、最終的なトランジスタデバイス３４０のドレインが形成され、金属部分３１０ｃおよび３２４ｃの組合せによって、最終的なトランジスタデバイス３４０のソースが形成される。誘電体３２２上にかつ第１のさらなる金属部分３２４ａと第２のさらなる金属部分３２４ｃとの間には、ウエルまたはチャネル３２６が形成される。電解液には、光沢剤を加えることができ、金属成長の等方性／異方性が制御される。これを用いて、ウエルまたはチャネル３２６の断面プロファイルを制御することができる。
図１Ｆでは、半導体材料３３０をウエルまたはトレンチ３２６内に堆積させ、それを充填する。半導体には、例えば有機半導体、溶液処理可能な半導体、半導体のナノ微粒子分散系、溶液中の共役ポリマーまたはオリゴマーを用いることができる。半導体は、液体溶媒形態でスピンコーティングして、溶媒を蒸発させることによって堆積させることができる。別法では、ウエルまたはトレンチ３２６を選択的に充填するために、ピエゾインクジェットまたはサーマルインクジェットのような微量分注技術を用いることができる。半導体特性を改善するためにさらに、レーザ、熱または放射線工程を用いることができる。
半導体材料３３０により、トランジスタデバイス３４０の第２の層３１８が完成する。第２の層３１８は、さらなる第１の金属部分３２４ａ、さらなる第３の金属部分３２４ｃ、半導体材料３３０、および誘電体３２２を含む。ウエルまたはチャネル３２６内に半導体材料を配置するために、エッチバックまたはパターニングは不要である。
第１の層３１６および第２の層３１８は、不動態化基板３１４に転写される転写層を形成する。図１Ｇに示すように、不動態化基板３１４を、接着剤層３１２を用いて、第２の層３１８の実質的に平坦な上側表面に接着する。この基板は、最終的なＴＦＴ３４０の基板を形成する。基板３１４はガラスからなっていてよい。別法では、その基板には、例えばＰＥＴからなる可撓性のプラスチック基板を用いることができる。用いられる接着剤は、Norland Products Incより市販されているＮＯＡ８１とすることができる。基板３１４の厚みは通常、５０〜２００μｍである。接着層３１２の厚みは通常、５〜２０μｍである。
接着剤層３１２を、紫外線（ＵＶ）放射を用いてまたは熱を加えることにより硬化させる。その後、基板を急冷し、不動態化された導電性支持体３０２を除去（剥離）し、これにより、図１Ｈに示すようなＴＦＴデバイス３４０が形成される。図１Ｈでは、その構造が反転されている。
最終的なＴＦＴデバイスを図２に示す。このデバイスは、金属ソース電極Ｓと、金属ドレイン電極Ｄと、金属ゲート電極Ｇとを備えており、金属ゲート電極Ｇ、金属ソース電極Ｓの第１の部分３１０ｃ、および金属ドレイン電極Ｄの第１の部分３１０ａを含む第１の仮想層３１６と、金属ソース電極の第２の部分３２４ｃ、金属ドレイン電極の第２の部分３２４ａ、および誘電体材料３２２上に重ねられた堆積させた半導体材料３３０を含む第２の仮想層３１８と、不動態化基板３１４および接着剤３１２を含む第３の層３２０とを含む。ソースＳおよびドレインＤの中の第１の層３１６と第２の層３１８との間の接合部を明確化することもできる。金属部分３１０ａ、３１０ｂ、３１０ｃ、３２４ａおよび３２４ｃは一般に、それらの部分が形成された電解工程のアーチファクトを含む。ＴＦＴデバイス３４０は、第１の金属部分３１０ａ、第２の金属部分３１０ｂおよび第３の金属部分３１０ｃの上側の概ね平坦な表面を含む、上側の概ね平坦な表面３４２を有する。
基板３１４は、大面積（何平方センチメートルまたは何平方メートルもの）の可撓性の基板であってよく、その上に数千または数百万のデバイス３４０を集積することができる。
上記の方法が、多くの利点を有することを理解されたい。この方法は、必要とするマスクの数が少なく、マスクを正確に位置合わせすることに関連する問題が限定される。第１の金属部分および第２の金属部分上に金属を電解堆積して、半導体３３０を収容するためのレリーフを形成することは、自己整合工程である。上記の工程は、低温（室温±１００℃）で、かつ真空処理を用いることなく行うことができる。例えば可撓性のプラスチックであってよい最終的な基板３１４上で、さらなる処理を行う必要もない。半導体材料は、結果として得られるデバイスの表面内に封入され、これによって頑強になり、後続の処理からのあらゆる汚れ／化学的攻撃を受けにくくなる。デバイスの、結果として得られる上側表面を、実質的に平坦にすることができ、このことも、特にディスプレイへの応用における、後続の処理に対して好都合である。
以上、種々の例を参照しながら本発明の実施形態を説明したが、本発明の精神および範囲から逸脱することなく、所与の例に対して変更を行うことができることを理解されたい。例えば、図１Ｅおよび図１Ｆの、さらなる第１の金属部分３２４ａおよび第３の金属部分３２４ｃの形成のための金属を電気堆積は、半導体材料３３０の堆積前または堆積後に行うことができる。
本明細書で、特に重要であると考えられる本発明の特徴に注意を引くように努めたが、本出願人は、強調しているか否かにかかわらず、上記で参照されかつかつ／または図面に示された、特許性のある任意の特徴または特徴の組合せに関する保護を主張するものと理解されたい。
Claims (20)
- 金属ソース電極と、金属ドレイン電極と、金属ゲート電極と、堆積させた半導体材料内のチャネルとを有するトランジスタデバイスであって、
前記金属ゲート電極、前記金属ソース電極の第１の金属部分、および前記金属ドレイン電極の第１の金属部分を含む第１の層と、
前記金属ソース電極の第２の金属部分、前記金属ドレイン電極の第２の金属部分、前記堆積させた半導体材料、および該半導体材料と前記金属ゲート電極との間の誘電体材料を含む第２の層と、
基板及び接着剤層を含む第３の層とを含み、
前記第１の層、前記第２の層および前記第３の層が、前記第２の層が前記第１の層と前記第３の層との間に配置されるような順序で構成されており、
前記接着剤層が、前記金属ソース電極の第２の部分、前記金属ドレイン電極の第２の部分及び前記堆積させた半導体材料のそれぞれと直接的に接触している、トランジスタデバイス。 - 前記金属ソース電極、前記金属ドレイン電極および前記金属ゲート電極が、電気堆積させた金属を含む、請求項１に記載のトランジスタデバイス。
- 前記第１の層、前記第２の層および前記第３の層がそれぞれ、実質的に均一な厚みを有している、請求項１または２に記載のトランジスタデバイス。
- 前記第１の層が、前記ソース電極、前記ドレイン電極および前記ゲート電極の実質的に平坦な部分を含む、実質的に平坦な表面を有している、請求項１から３のいずれか１項に記載のトランジスタデバイス。
- 前記堆積させた半導体材料が有機半導体材料を含む、請求項１から４のいずれか１項に記載のトランジスタデバイス。
- 前記半導体材料が前記デバイス内に埋め込まれており、かつ当該半導体材料に前記ゲート電極が重ねられている、請求項１から５のいずれか１項に記載のトランジスタデバイス。
- 前記第１の層が、前記ゲート電極を前記ソース電極および前記ドレイン電極から分離する絶縁性材料を含む、請求項１から６のいずれか１項に記載のトランジスタデバイス。
- 前記絶縁性材料が光によってパターニング可能である、請求項７に記載のトランジスタデバイス。
- 前記基板が可撓性である、請求項１から８のいずれか１項に記載のトランジスタデバイス。
- 請求項１から９のいずれか１項に記載の複数のトランジスタデバイスを含むディスプレイデバイスのための基板。
- トランジスタデバイスの形成に用いるための方法であって、
（ｉ）導電性支持体上に転写層を形成し、
（ｉｉ）前記転写層を基板に固定し、
（ｉｉｉ）前記導電性支持体を除去する方法であって、前記転写層が、ステップ（ｉ）で、
ａ）前記導電性支持体を選択的にマスクし、これにより、前記導電性支持体の第１の部分、第２の部分および第３の部分を露出させ、
ｂ）前記導電性支持体の前記第１の部分、前記第２の部分および前記第３の部分上に金属を電気堆積し、これにより、第１の金属部分、第２の金属部分および第３の金属部分を形成し、
ｃ）少なくとも前記第２の金属部分上に誘電体材料を堆積し、
ｄ）前記第１の金属部分および前記第３の金属部分上に金属を電気堆積し、
ｅ）前記誘電体層上に半導体材料を堆積することによって形成される、方法。 - 前記導電性支持体を選択的にマスクするステップが、前記導電性支持体の一部上に絶縁性材料を選択的に形成することを含み、前記トランジスタデバイス内に前記絶縁性材料が保持される、請求項１１に記載のトランジスタデバイスを形成する際に用いるための方法。
- 前記転写層の前記第１、第２及び第３の金属部分が、前記デバイスの上側の平坦な表面を構成する、請求項１１または１２に記載の方法。
- 前記転写層を基板に固定するステップによって、半導体材料が前記デバイス内に封入される、請求項１１から１３のいずれか１項に記載の方法。
- 前記ステップｅ）において堆積させる前記半導体材料を、前記ステップｄ）において堆積させた前記金属間に選択的に堆積させる、請求項１１から１４のいずれか１項に記載の方法。
- 前記ステップｅ）が前記ステップｄ）に先行する、請求項１１から１４のいずれか１項に記載の方法。
- 前記ステップａ）の前に前記導電性支持体を不動態化するステップをさらに含む、請求項１１から１６のいずれか１項に記載の方法。
- 前記導電性支持体が実質的に均一な厚みを有する、請求項１１から１７のいずれか１項に記載の方法。
- 前記転写層を前記基板に固定するステップが、前記基板に硬化可能な接着剤を塗布すること、前記接着層および前記転写層を接触させること、および前記接着剤を硬化させることを含む、請求項１１から１８のいずれか１項に記載の方法。
- 前記金属ソース電極、前記金属ゲート電極および前記金属ドレイン電極がもっぱら、電気堆積させた材料からなり、前記金属ゲート電極は前記誘電体材料と接触している、請求項１から９のいずれか１項に記載のトランジスタデバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0316395.3A GB0316395D0 (en) | 2003-07-12 | 2003-07-12 | A transistor device with metallic electrodes and a method for use in forming such a device |
| GB0316395.3 | 2003-07-12 | ||
| PCT/GB2004/003016 WO2005008744A2 (en) | 2003-07-12 | 2004-07-09 | A transistor device with metallic electrodes and a method for use in forming such a device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007516596A JP2007516596A (ja) | 2007-06-21 |
| JP2007516596A5 JP2007516596A5 (ja) | 2007-08-30 |
| JP5258194B2 true JP5258194B2 (ja) | 2013-08-07 |
Family
ID=27742100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006519992A Expired - Fee Related JP5258194B2 (ja) | 2003-07-12 | 2004-07-09 | 金属電極を備えているトランジスタデバイスおよびそのようなデバイスを形成する際に用いるための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8519453B2 (ja) |
| EP (1) | EP1647047A2 (ja) |
| JP (1) | JP5258194B2 (ja) |
| GB (1) | GB0316395D0 (ja) |
| WO (1) | WO2005008744A2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5061449B2 (ja) * | 2005-10-19 | 2012-10-31 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2007115804A (ja) * | 2005-10-19 | 2007-05-10 | Sony Corp | 半導体装置の製造方法 |
| EP1983592A1 (en) * | 2007-04-17 | 2008-10-22 | Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO | Method for manufacturing an electrode |
| FR2931294B1 (fr) | 2008-05-13 | 2010-09-03 | Commissariat Energie Atomique | Procede de realisation d'un transistor a source et drain metalliques |
| US8975626B2 (en) * | 2008-11-18 | 2015-03-10 | Panasonic Intellectual Property Management Co., Ltd. | Flexible semiconductor device |
| FR2947384B1 (fr) | 2009-06-25 | 2012-03-30 | Commissariat Energie Atomique | Procede de realisation d'un transistor a source et drain metalliques |
| TWI686871B (zh) * | 2011-06-17 | 2020-03-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US8575025B2 (en) | 2011-07-28 | 2013-11-05 | Hewlett-Packard Development Company, L.P. | Templated circuitry fabrication |
| US20140138247A1 (en) * | 2012-11-21 | 2014-05-22 | Ove T. Aanensen | Apparatus and method for water treatment mainly by substitution using a dynamic electric field |
| WO2018014248A1 (zh) * | 2016-07-20 | 2018-01-25 | 深圳市柔宇科技有限公司 | 薄膜晶体管制造方法、tft阵列基板及柔性显示屏 |
| WO2020231398A1 (en) * | 2019-05-13 | 2020-11-19 | Hewlett-Packard Development Company, L.P. | Thin-film transistors |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299297A (ja) * | 1987-05-29 | 1988-12-06 | Meiko Denshi Kogyo Kk | 導体回路板の製造方法 |
| JP2798769B2 (ja) * | 1990-02-22 | 1998-09-17 | 三洋電機株式会社 | 薄膜トランジスタの製造方法 |
| JPH10135634A (ja) | 1990-03-19 | 1998-05-22 | Hitachi Ltd | 多層配線基板及びその製造方法 |
| EP0465961B1 (en) * | 1990-07-09 | 1995-08-09 | Sony Corporation | Semiconductor device on a dielectric isolated substrate |
| JP2969832B2 (ja) * | 1990-07-09 | 1999-11-02 | ソニー株式会社 | Ｍｉｓ型半導体装置 |
| JPH04199638A (ja) | 1990-11-29 | 1992-07-20 | Ricoh Co Ltd | 電界効果型薄膜トランジスタ、これを用いた表示装置及びその製造方法 |
| US6326640B1 (en) * | 1996-01-29 | 2001-12-04 | Motorola, Inc. | Organic thin film transistor with enhanced carrier mobility |
| CN1143394C (zh) * | 1996-08-27 | 2004-03-24 | 精工爱普生株式会社 | 剥离方法、溥膜器件的转移方法和薄膜器件 |
| US20020008464A1 (en) * | 1998-12-22 | 2002-01-24 | Christensen Alton O. | Woven or ink jet printed arrays for extreme UV and X-ray source and detector |
| US6114088A (en) * | 1999-01-15 | 2000-09-05 | 3M Innovative Properties Company | Thermal transfer element for forming multilayer devices |
| JP2001168420A (ja) * | 1999-12-10 | 2001-06-22 | Sharp Corp | 半導体装置およびその製造方法 |
| GB0013473D0 (en) * | 2000-06-03 | 2000-07-26 | Univ Liverpool | A method of electronic component fabrication and an electronic component |
| TW461101B (en) | 2000-06-30 | 2001-10-21 | Hannstar Display Corp | Source-drain-gate coplanar polysilicon thin film transistor and the manufacturing method thereof |
| US6566687B2 (en) * | 2001-01-18 | 2003-05-20 | International Business Machines Corporation | Metal induced self-aligned crystallization of Si layer for TFT |
| DE10105914C1 (de) * | 2001-02-09 | 2002-10-10 | Siemens Ag | Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung |
| JP2002275176A (ja) | 2001-03-21 | 2002-09-25 | Kyocera Mita Corp | スチルベンアミン誘導体およびそれを用いた電子写真感光体 |
| JP2004537174A (ja) | 2001-07-26 | 2004-12-09 | テクニシェ ユニヴェルシテイト デルフト | カーボンナノチューブを利用した電子デバイス |
| US6555411B1 (en) | 2001-12-18 | 2003-04-29 | Lucent Technologies Inc. | Thin film transistors |
| US6620657B2 (en) * | 2002-01-15 | 2003-09-16 | International Business Machines Corporation | Method of forming a planar polymer transistor using substrate bonding techniques |
| US6770549B2 (en) | 2002-05-08 | 2004-08-03 | Lucent Technologies Inc. | Forming patterned thin film metal layers |
-
2003
- 2003-07-12 GB GBGB0316395.3A patent/GB0316395D0/en not_active Ceased
-
2004
- 2004-07-09 EP EP04743357A patent/EP1647047A2/en not_active Withdrawn
- 2004-07-09 JP JP2006519992A patent/JP5258194B2/ja not_active Expired - Fee Related
- 2004-07-09 WO PCT/GB2004/003016 patent/WO2005008744A2/en active Application Filing
- 2004-07-09 US US10/563,679 patent/US8519453B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2005008744A2 (en) | 2005-01-27 |
| EP1647047A2 (en) | 2006-04-19 |
| US20070052019A1 (en) | 2007-03-08 |
| WO2005008744A3 (en) | 2005-04-07 |
| US8519453B2 (en) | 2013-08-27 |
| JP2007516596A (ja) | 2007-06-21 |
| GB0316395D0 (en) | 2003-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4358430B2 (ja) | 集積回路デバイスの製造方法 | |
| US8372731B2 (en) | Device fabrication by ink-jet printing materials into bank structures, and embossing tool | |
| JP5258194B2 (ja) | 金属電極を備えているトランジスタデバイスおよびそのようなデバイスを形成する際に用いるための方法 | |
| KR20030071762A (ko) | 중합체 디바이스들의 고체 상태 엠보싱 | |
| US8334202B2 (en) | Device fabricated using an electroplating process | |
| JP2004274015A (ja) | フォトレジスト層のマイクログルーブに従って配列された半導体層を含む有機装置 | |
| CN108738231A (zh) | 电路板结构及其形成方法 | |
| US20060030067A1 (en) | Method for manufacturing organic thin-film transistor with plastic substrate | |
| JP2014123670A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20060240668A1 (en) | Semiconductor device with metallic electrodes and a method for use in forming such a device | |
| CN102646792A (zh) | 有机薄膜晶体管阵列基板及其制备方法 | |
| US7629261B2 (en) | Patterning metal layers | |
| GB2421115A (en) | A self-aligning patterning method for use in the manufacture of a plurality of thin film transistors | |
| US7745735B2 (en) | Cross-over of conductive interconnects and a method of crossing conductive interconnects | |
| CN100495178C (zh) | 薄膜晶体管液晶显示器阵列基板像素结构及其制造方法 | |
| CN112310148A (zh) | 堆叠的图案化 | |
| US8575025B2 (en) | Templated circuitry fabrication | |
| US9780028B2 (en) | Interconnects through dielectric vias | |
| CN112018265B (zh) | 显示面板及制作方法、显示设备 | |
| KR20090076380A (ko) | 미세 회로가 형성된 필름 기판 및 그 제조방법 | |
| JP4843963B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2017208372A (ja) | 導電パターンの形成方法および電子デバイスの製造方法 | |
| WO2013156085A1 (en) | Method of manufacturing a semiconductor device | |
| JP2002103336A (ja) | マイクロ構造体アレイの作製方法 | |
| KR20090090862A (ko) | 미세 회로가 형성된 필름 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110831 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120803 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5258194 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |