CN112310148A - 堆叠的图案化 - Google Patents

堆叠的图案化 Download PDF

Info

Publication number
CN112310148A
CN112310148A CN202010748427.5A CN202010748427A CN112310148A CN 112310148 A CN112310148 A CN 112310148A CN 202010748427 A CN202010748427 A CN 202010748427A CN 112310148 A CN112310148 A CN 112310148A
Authority
CN
China
Prior art keywords
conductor
layer
sub
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010748427.5A
Other languages
English (en)
Inventor
乔瑟芬·索夸托斯
奈尔·穆顿
赫维·凡德克霍夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flex Inca
Plastic Logic Ltd
Original Assignee
Flex Inca
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flex Inca filed Critical Flex Inca
Publication of CN112310148A publication Critical patent/CN112310148A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成层堆叠的方法，所述层堆叠限定电路并包括多个无机导体层级，其中所述方法包括：在图案化下面的有机层的步骤之前和之后，分阶段形成用于至少一个所述导体层级的导体。

Description

堆叠的图案化
技术领域
本发明涉及一种堆叠的图案化。
背景技术
用于例如平坦或弯曲的薄型面板装置的电子电路可以由在支撑基板上原位形成的层堆叠来限定。
将诸如有机聚合物材料之类的有机材料用于一层或多层可以促进相对低成本的生产技术的使用。
交联聚合物材料(具有不溶于任何溶剂的巨大三维网状结构)已被偏爱用于要通过干蚀刻来图案化的有机层，其中使用从溶液沉积到要被图案化的层上的临时有机图案化掩模。
发明内容
本申请的发明人已经发现了使用非交联聚合物材料的优点，并且已经开发出一种技术以促进非交联聚合物材料的使用，同时避免偏爱使用交联材料的问题。
本发明特此提供一种形成层堆叠的方法，所述层堆叠限定电路并包括多个无机导体层级，其中所述方法包括：在图案化下面的有机层的步骤之前和之后，分阶段形成用于至少一个所述导体层级的导体。
根据一实施例，所述方法包括：在形成所述导体的两个阶段之间，使用所述导体作为掩模以图案化下面的有机层。
根据一实施例，形成所述导体的一个阶段包括形成导体图案，所述导体图案提供用于在一个或多个互连区域中创建穿过所述下面的有机层的通孔的掩模，所述导体将在该互连区域与位于较低的导体层级的另一个导体接触；以及形成所述导体的另一阶段包括至少在所述通孔的区域中沉积导体材料。
根据一实施例，图案化所述下面的有机层包括沉积有机光致抗蚀剂材料的溶液；以及在图案化所述下面的有机层之前形成所述导体的一个阶段包括在要沉积所述有机光致抗蚀剂材料的溶液的所有区域中，形成一层无机导体材料层。
根据一实施例，所述导体包括用于晶体管阵列的栅极导体图案，以及所述下面的有机层包括有机聚合物介电层。
根据一实施例，所述下面的有机层包括非交联的聚合物层。
根据一实施例，所述导体图案和所述导体材料具有基本相同的组成。
根据一实施例，所述导体图案和所述导体材料具有不同的组成。
根据一实施例，沉积所述导体材料包括沉积导体子层的子堆叠；和/或所述导体图案包括导体子层的子堆叠。
附图说明
以下仅以示例的方式参照附图详细描述本发明的实施例，其中：
图1示意性地示出了一个示例装置的不同区域；以及
图2至图9示出了根据本发明的一个示例实施例的工件的处理，以生产图1的示例装置。
具体实施方式
在一个示例实施例中，该技术用于生产有机液晶显示器(OLCD)装置，该装置包括用于控制组件的有机晶体管装置(诸如有机薄膜晶体管(OTFT)装置)。OTFT包括用于半导体通道的有机半导体(例如有机聚合物或小分子半导体)。
下面以包括薄膜晶体管(TFT)的顶栅阵列的装置为例来描述根据本发明的一个实施例的技术的一个示例，所述薄膜晶体管是用于例如独立地寻址用于显示器或传感器装置的像素电极阵列的每个像素电极。但是，该技术也适用于其他装置。
参照图1，一个示例装置包括成品装置中的像素电极阵列占据的有源区域100，以及位于像素电极阵列的最外面的像素电极之外并且被路由/寻址(routing/addressing)导体占据的一个外部区域102，每个像素电极经由所述路由/寻址导体是独立可寻址的。例如，所述路由/寻址导体可以终止于细间距导体阵列，以供结合到位于包括一个或多个驱动芯片的柔性芯片(COF)组件上的对应的细间距导体阵列。
在该示例中，在一个支撑基板(例如，包括薄塑料支撑膜的塑料膜组件)上原位形成的层堆叠的最终形式包括在该堆叠的不同导体层级的多个无机金属导体图案。处于较低的导体层级的一个导体图案限定(i)一个源极导体阵列，每个源极导体为各自的TFT行提供源极电极，并延伸到外部区域102，(ii)一个漏极导体阵列，每个漏极导体为各自的TFT提供漏极电极，并通过层间通孔与各自的像素电极物理接触；以及(iii)一个栅极路由导体阵列，每个栅极路由导体通过各自的层间通孔与各自的栅极导体(下面讨论)接触。堆叠中处于较高的导体层级的另一个导体图案提供了一个栅极导体(栅极线)阵列，其各自为各自的TFT列提供了栅极电极，并且延伸到外部区域102。术语“行”和“列”在这里用于表示基本正交方向的相对术语，并且不表示任何绝对方向。每个TFT(以及因此每个像素电极)与各自的源极和栅极导体的唯一组合相联系，从而每个像素电极经由外部区域102中的导体是独立地可寻址的。
术语源极导体用于表示串联连接在它所服务的TFT的半导体通道和外部区域102之间的导体；术语漏极导体用于表示经由各自的TFT的半导体通道与源极导体串联连接的导体。
参照图2，根据本发明的示例实施例的技术的描述开始于一个包括在支撑基板2(例如，包括至少一个塑料支撑膜的塑料膜组件)上原位形成的中间的层堆叠4的工件。中间的层堆叠4包括第一导体图案，该第一导体图案至少限定上述的源极导体6c、漏极导体6b和栅极路由导体6a。在该示例中，第一导体图案6包括金属银或银合金。
图案化的有机聚合物半导体层8限定半导体岛，每个半导体岛为各自的TFT提供半导体通道。图案化的有机聚合物界面介电层10提供TFT的半导体-介电界面。在该示例中，有机聚合物半导体层8的图案化通过有机聚合物界面介电层10而完成，使得有机聚合物半导体和聚合物界面介电层具有相同的图案。
非交联有机聚合物介电材料层12在有源区域100和外部区域102上连续地延伸。在该示例中，通过将有机聚合物介电材料的溶液(该溶液不包含任何交联剂)沉积(例如旋涂)于工件的上表面，形成该有机聚合物介电材料层12；并且在该阶段，有机聚合物介电材料层限定了工件的基本上平坦的上表面。
参照图3，在工件的上表面上原位形成第一栅极导体子层(或栅极导体子层的第一子堆叠)14，其与可溶性聚合物电介质12接触。在该示例中，第一栅极导体子层/子堆叠的厚度为约20-100nm。在该示例中，第一栅极导体子层是通过诸如溅射的气相沉积技术形成的单个无机金属层(金)。在该示例中，该栅极导体子层/子堆叠14在这相对较早阶段(在聚合物介电层12的图案化之前)形成，以便提供用作图案化有机聚合物介电层12的步骤的图案化掩模材料层的附加功能。
参照图4，对第一栅极导体子层/子堆叠14进行图案化，以于上述栅极导体将与处于较低的导体层级的栅极路由导体6a接触的外部区域102中的区域暴露出聚合物介电层12。第一栅极导体子层/子堆叠14的这种图案化例如可以通过以下方式来完成：(a)通过激光烧蚀技术而不使用在工件表面上原位形成的任何掩模，或者(b)通过光刻技术，其包括(i)在工件的上表面上沉积有机光致抗蚀剂材料的溶液，(ii)图案化干燥的光致抗蚀剂材料层，(iii)使用图案化的光致抗蚀剂层作为掩模来湿蚀刻第一栅极导体子层/子堆叠14，及(iv)之后去除剩余的图案化的光致抗蚀剂层。无论使用哪种图案化技术，聚合物介电层12都不会暴露于有机光致抗蚀剂材料的溶液里的有机溶剂。
参照图5，然后将图案化的第一栅极导体子层/子堆叠14用作掩模，以将聚合物介电层12向下干蚀刻至较低的导体图案6，以在所述栅极导体将与处于较低的导体层级处的栅极路由导体6a接触的区域内限定通孔18。
参照图6，在工件的上表面上原位形成第二栅极导体子层(或栅极导体子层的第二子堆叠)20。在该示例中，第二栅极导体子层/子堆叠的厚度大于第一栅极导体子层/子堆叠的厚度，并且大约为50-200nm。在该示例中，第二栅极导体子层具有与第一栅极导体子层相同的组成-它们都是贵金属(金)层。第二栅极导体子层/子堆叠20可以例如通过诸如溅射的气相沉积技术来形成。第二栅极导体子层/子堆叠20通过形成在聚合物介电层12中的层间通孔来与处于较低的层级上的栅极路由导体6a接触。
然后将有机光致抗蚀剂材料的溶液沉积到工件的上表面上，并予以干燥，以形成与第二栅极导体子层/子堆叠20的上表面接触的光致抗蚀剂层22。
参照图7，然后使用引起光致抗蚀剂材料的溶解度变化的辐射，将栅极导体图案所想要的图案的辐射图像(负或正，取决于所使用的有机光致抗蚀剂材料的种类)投影到光致抗蚀剂层22上。显影所得的潜在溶解度图案以在光致抗蚀剂层22中形成物理图案。
参照图8，使用图案化的光致抗蚀剂层22作为蚀刻掩模，使用湿蚀刻来图案化第一栅极导体子层和第二栅极导体子层。在该示例中，该湿蚀刻使用包含硝酸和磷酸的酸性蚀刻剂。该湿蚀刻工艺形成栅极导体图案24，其至少限定上述栅极导体(栅极线)20a阵列，每个栅极导体通过外部区域102内的各自的通孔与处于导体较低层级的各自的栅极路由导体6a接触。
参照图9，然后去除图案化的光致抗蚀剂层22的残留物。
图中未显示工件的进一步加工，包括：在工件的上表面上原位形成有机绝缘层；图案化有机绝缘层和聚合物介电层12以形成向下延伸到每个漏极导体6b的通孔；然后在工件的上表面上原位形成顶部导体图案，该顶部导体图案限定像素电极阵列，每个像素电极通过各自的通孔与各自的漏极导体接触。
如上所述，上述技术促进了非交联聚合物材料用于聚合物介电层12的使用。对于聚合物介电层12不使用交联聚合物材料的一个优点是，观察到较低的源极-漏极导体图案6的劣化降低，该劣化是使用酸性蚀刻剂蚀刻栅极导体层的副作用。不希望受到理论的束缚，本申请的发明人将这种观察到的源极-漏极导体图案的劣化归因于用于聚合物介电层12的聚合物材料的溶液中所包含的交联剂中的交联基团(例如丙烯酸酯基团)。这些交联基团为酸蚀剂的一种或多种组分搭桥从而向下扩散至源极-漏极导体图案6(在没有酸蚀剂蚀刻聚合物介电层12之下)。
在单个处理阶段中从无机金属子层的堆叠形成栅极导体层已经用于获得同时具有良好导电性以及具有对下面和上面的有机材料的良好粘附性的导体图案。上述将栅极导体层的形成分为多个阶段(在图案化下面的栅极电介质的步骤之前和之后)的技术促进将更广范围的有机介电材料用于直接位于栅极导体层下方的介电层12的使用。
在上述示例中，第一栅极导体子层14和第二栅极导体子层20具有基本相同的组成并且各自由单层(金属金层)组成。在另一示例中，第一栅极导体子层14和第二栅极导体子层20具有基本相同的组成但是各自包括子层的子堆叠。例如，14、20两者都可以包括以钼(Mo)、铝(Al)和钼(Mo)子层这个顺序沉积的子堆叠。在又一个示例中，第一栅极导体子层14和第二栅极导体子层20具有不同的组成。根据一个子示例，第一栅极导体子层14的底表面和第二栅极导体子层20的顶表面具有基本相同的组成，但是第一栅极导体子层14和第二栅极导体子层20的总体组成是不同的。例如，第一栅极导体子层14由单层的Mo组成；并且第二栅极导体子层20包括以Al和Mo子层这个顺序沉积的子堆叠。可选地，第一栅极导体子层14包括以Mo、Al和Mo层这个顺序沉积的子堆叠；并且第二栅极导体子层20由单层的Mo构成。
如上文所提到的，虽然依据本发明之技术的示例已参考具体制程细节在上文中详细地予以描述，但本技术可更广泛地适用于本申请的总体教导中。此外，且依据本发明的总体教导，依据本发明的技术可包括上文未描述的附加的制程步骤，和/或省略上文所描述的一些制程步骤。
除了以上明确提及的任何修改，对于所属领域技术人员而言，在本发明的范围内对所述实施例做多种其他修改是显而易见的。
申请人特此独立揭露本文所述的各个个别特征及两个或更多个此等特征的任何组合，其揭露至此等特征或组合能够基于本案说明书整体内容并依据所述领域技术人员的共同一般知识来实施的程度，而不论此等特征或特征组合是否解决本文所揭露的任何问题，且对权利要求的范围不造成限制。申请人指出本发明之态样可由任何此种个别特征或特征组合组成。

Claims (9)

1.一种形成层堆叠的方法，所述层堆叠限定电路并包括多个无机导体层级，其中所述方法包括：
在图案化下面的有机层的步骤之前和之后，分阶段形成用于至少一个所述导体层级的导体。
2.根据权利要求1所述的方法，包括：
在形成所述导体的两个阶段之间，使用所述导体作为掩模以图案化下面的有机层。
3.根据权利要求2所述的方法：
其中形成所述导体的一个阶段包括形成导体图案，所述导体图案提供用于在一个或多个互连区域中创建穿过所述下面的有机层的通孔的掩模，所述导体将在该互连区域与位于较低的导体层级处的另一个导体接触；以及
其中形成所述导体的另一阶段包括至少在所述通孔的区域中沉积导体材料。
4.根据前述任一权利要求所述的方法：
其中图案化所述下面的有机层包括沉积有机光致抗蚀剂材料的溶液；以及
其中在图案化所述下面的有机层之前形成所述导体的一个阶段包括在要沉积所述有机光致抗蚀剂材料的溶液的所有区域中形成一层无机导体材料层。
5.根据前述任一权利要求所述的方法：
其中所述导体包括用于晶体管阵列的栅极导体图案，以及所述下面的有机层包括有机聚合物介电层。
6.根据前述任一权利要求所述的方法，其中所述下面的有机层包括非交联的聚合物层。
7.根据权利要求3所述的方法，其中所述导体图案和所述导体材料具有基本相同的组成。
8.根据权利要求3所述的方法，其中所述导体图案和所述导体材料具有不同的组成。
9.根据权利要求3、权利要求7和权利要求8中任一权利要求所述的方法，其中沉积所述导体材料包括沉积导体子层的子堆叠；和/或所述导体图案包括导体子层的子堆叠。
CN202010748427.5A 2019-07-31 2020-07-30 堆叠的图案化 Pending CN112310148A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1910884.4A GB2586039A (en) 2019-07-31 2019-07-31 Stack Patterning
GB1910884.4 2019-07-31

Publications (1)

Publication Number Publication Date
CN112310148A true CN112310148A (zh) 2021-02-02

Family

ID=67990374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010748427.5A Pending CN112310148A (zh) 2019-07-31 2020-07-30 堆叠的图案化

Country Status (4)

Country Link
US (1) US20210036247A1 (zh)
CN (1) CN112310148A (zh)
GB (1) GB2586039A (zh)
TW (1) TW202121711A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803177B1 (ko) * 2001-05-14 2008-02-14 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
DE102006055067B4 (de) * 2005-12-29 2017-04-20 Lg Display Co., Ltd. Organische Dünnfilmtransistoren und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
US20210036247A1 (en) 2021-02-04
RU2020125095A (ru) 2022-01-28
GB2586039A (en) 2021-02-03
GB201910884D0 (en) 2019-09-11
RU2020125095A3 (zh) 2022-01-28
TW202121711A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
US20050116231A1 (en) Thin film transistor and method of manufacturing the same
US10325985B2 (en) Protecting transistor elements against degrading species
WO2015086621A1 (en) Source/drain conductors for transistor devices
WO2014015585A1 (zh) 有机薄膜晶体管阵列基板制作方法
US7026649B2 (en) Thin film transistor and active matrix flat panel display using the same
CN112310148A (zh) 堆叠的图案化
US6664576B1 (en) Polymer thin-film transistor with contact etch stops
KR20050064648A (ko) 하부 게이트형 유기박막 트랜지스터의 제조방법
US20070052019A1 (en) Transistor device wiwth metallic electrodes and a method for use in forming such a device
CN112201663A (zh) 半导体装置
CN113471223B (zh) 显示基板及显示装置
RU2775057C2 (ru) Формирование рисунка стека
JP4512600B2 (ja) ピクセル構造の製造方法
CN112335048A (zh) 晶体管阵列
US20060240668A1 (en) Semiconductor device with metallic electrodes and a method for use in forming such a device
TW202034402A (zh) 用於生產薄膜電晶體裝置的導體蝕刻
US20090189147A1 (en) Organic transistor comprising a self-aligning gate electrode, and method for the production thereof
CN107078027B (zh) 将用于电子装置的层堆叠图案化
KR100611217B1 (ko) 유기 보호막을 사용한 유기 전계 발광 표시 장치
US20210118912A1 (en) Semiconductor patterning
CN111816767A (zh) 有机半导体晶体管
CN112368852A (zh) 晶体管阵列
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
CN111344877A (zh) 制造有机半导体元件的方法
CN113078166A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210202

WD01 Invention patent application deemed withdrawn after publication