JP5251777B2 - 固体撮像素子およびカメラシステム - Google Patents

Description

本発明は、光学的黒領域の読み出し信号レベルを参照して、その信号レベルを零とするような値で有効画素領域の信号もクランプする機能を有する固体撮像素子およびカメラシステムに関するものである。

暗電流による画質劣化を補正する技術として、たとえば特許文献１に開示されているように、光学的黒領域の読み出し信号レベルを参照して、その信号レベルを零とするような値で有効画素領域の信号をクランプする技術がある。

このような技術を実現する１つの方式として、現フレームの光学的黒領域の読み出し信号レベルからその信号レベルを零とするようなクランプ値を算出して、次フレームの読み出し時のクランプ値とするフィードバック制御方式が知られている。

このとき、クランプ制御量の発振を抑制するために、帰還率を１より小さな値でフィードバックしているため、クランプ値の収束までに数フレーム期間の時間を要することになる。

また、蓄積時間の異なる複数フレームを合成してダイナミックレンジを拡大する駆動方式が知られている。
この駆動方式においては、蓄積時間の異なるフレーム毎にクランプ値を保持し、クランプ量のフィードバック制御を行っている。

特開２００４−８０１６８号公報

しかしながら、上記したフィードバック制御方式において、クランプ収束状態から蓄積時間の設定変更が発生した場合、最初のフレームでは、設定変更前の蓄積時間に応じたクランプ値にて読み出しを行う。
このため、一旦クランプ収束から外れた状態となり、そこから収束に向けたフィードバック制御が開始されるため、再収束まで再び数フレームの期間の時間を要するという不利益がある。

また、ダイナミックレンジを拡大する駆動方式では、単フレーム駆動から複数フレーム駆動にモード遷移する際、新たに起動されたフレームは予め設定されたクランプ初期値からの収束となる。
その結果、この時点から収束に向けたフィードバック制御が開始されるため、クランプ値の収束までに数フレーム期間の時間を要するという不利益がある。

本発明は、クランプの収束速度を向上させることが可能な固体撮像素子およびカメラシステムを提供することにある。

本発明の第１の観点の固体撮像素子は、光電変換を行う画素が、光学的黒領域および有効画素領域に配置された画素部と、上記画素部の読み出し信号に対して、クランプ処理された参照信号に応じた読み出し処理を行う読み出し処理部と、上記光学的黒領域の読み出し信号レベルを参照して、当該信号レベルを零とするような値で有効画素領域の参照信号を取得したクランプ値でクランプするクランプ処理部と、を有し、上記クランプ処理部は、読み出しに関する情報の変更があった場合、それまでのクランプ値と変更前後の比率から予測されるクランプ値を取得し、上記読み出し処理部は、予測されるクランプ値でクランプされた参照信号にて変更後最初の信号読み出し処理を行う。

本発明の第２の観点のカメラシステムは、固体撮像素子と、上記固体撮像素子に被写体像を結像する光学系と、上記固体撮像素子の出力画像信号を処理する信号処理回路と、を有し、上記固体撮像素子は、光電変換素子を含む画素が、光学的黒領域および有効画素領域に配置された画素部と、上記画素部の読み出し信号に対して、クランプ処理された参照信号に応じた読み出し処理を行う読み出し処理部と、上記光学的黒領域の読み出し信号レベルを参照して、当該信号レベルを零とするような値で有効画素領域の参照信号を取得したクランプ値でクランプするクランプ処理部と、を有し、上記クランプ処理部は、読み出しに関する情報の変更があった場合、それまでのクランプ値と変更前後の比率から予測されるクランプ値を取得し、上記読み出し処理部は、予測されるクランプ値でクランプされた参照信号にて変更後最初の信号読み出し処理を行う。

本発明は、クランプの収束速度を向上させることができる。

本発明の実施形態に係る列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。 図１の列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）におけるＡＤＣ群をより具体的に示す第１のブロック図である。 図１の列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）におけるＡＤＣ群をより具体的に示す第２のブロック図である。 本実施形態に係る４つのトランジスタで構成されるＣＭＯＳイメージセンサの画素の一例を示す図である。 行アクセスの固体撮像素子の出力行の一例を示す図である。 本実施形態に係る電流制御型ＤＡＣの基本的な構成例を示す図である。 本実施形態に係るクランプ値取得部の第１の構成例を示す図である。 本実施形態に係るクランプ値取得部の第２の構成例を示す図である。 本実施形態に係るクランプ値取得部の第３の構成例を示す図である。 本発明の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。

以下、本発明の実施の形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．固体撮像素子の全体構成例
２．カラムＡＤＣの構成例
３．クランプ値取得部の第１の構成例
４．クランプ値取得部の第２の構成例
５．クランプ値取得部の第３の構成例
６．カメラシステムの構成例

図１は、本発明の実施形態に係る列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）の構成例を示すブロック図である。
図２は、図１の列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）におけるＡＤＣ群をより具体的に示す第１のブロック図である。
図３は、図１の列並列ＡＤＣ搭載固体撮像素子（ＣＭＯＳイメージセンサ）におけるＡＤＣ群をより具体的に示す第２のブロック図である。

＜１．固体撮像素子の全体構成例＞
この固体撮像素子１００は、図１および図２に示すように、撮像部としての画素部１１０、垂直走査回路１２０、水平転送走査回路１３０、およびタイミング制御回路１４０を有する。
さらに、固体撮像素子１００は、画素信号読み出し回路としてのＡＤＣ群であるカラム処理回路群１５０、並びにＤＡＣ（デジタル−アナログ変換装置）１６１を含むＤＡＣおよびバイアス回路１６０を有する。
固体撮像素子１００は、アンプ回路（Ｓ／Ａ）１７０、信号処理回路１８０、およびラインメモリ１９０を有する。
読み出し処理部は、カラム処理回路群（ＡＤＣ群）１５０とＤＡＣおよびバイアス回路１６０を含んで構成される。
これらの構成要素のうち、画素部１１０、垂直走査回路１２０、水平転送走査回路１３０、カラム処理回路群（ＡＤＣ群）１５０、ＤＡＣおよびバイアス回路１６０、並びにアンプ回路（Ｓ／Ａ）１７０はアナログ回路により構成される。
また、タイミング制御回路１４０、信号処理回路１８０、およびラインメモリ１９０はデジタル回路により構成される。

本実施形態の固体撮像素子１００は、光学的黒領域の読み出し信号レベルを参照して、その信号レベルを零とするような値で有効画素領域の信号もクランプする機能を有している。
この機能に対応して、本実施形態の固体撮像素子１００は、信号処理回路１８０の出力から参照信号ＲＡＭＰのクランプ値を取得するクランプ値取得部２００を有している。
クランプ処理部は、このクランプ値取得部２００およびクランプＤＡＣ１６４を含んで構成される。
クランプ値取得部２００は、電荷の蓄積時間の設定値変更のとき、それまでのクランプ値と蓄積時間の設定変更前後の比率から予測されるクランプ値にて設定変更後最初の信号読出しを行うことで、クランプの収束速度を向上させるように構成される。

また、本実施形態の固体撮像素子１００は、蓄積時間の異なる複数フレームを合成してダイナミックレンジを拡大する駆動方式において、蓄積時間の異なるフレーム毎にクランプ値を保持し、独立して黒レベル調整を行う機能を有する。
この機能に対応して、クランプ値取得部２００は、単フレーム駆動から複数フレーム駆動にモード遷移する際、それまで動作していたフレームのクランプ値を、新たに起動されたフレームの初期クランプ値として用いる。固体撮像素子１００は、これにより、新たに起動されたフレームのクランプ収束速度を向上させるように構成される。
また、クランプ値取得部２００は、それまで動作していたフレームのクランプ値を新たに起動されたフレームの初期クランプ値として用いる際に、それぞれのフレームの蓄積時間比率に応じた係数を考慮して用いることで、さらにクランプ収束速度を向上させる。
なお、読み出しに関する情報には、蓄積時間の設定値やフレームモードに関する情報が含まれる。

このクランプの収束速度の向上させる具体的な構成および機能については、後で詳述する。

画素部１１０は、フォトダイオード（光電変換素子）と画素内アンプとを含む複数の単位画素１１０Ａがｍ行ｎ列の２次元状（マトリクス状）に配列されている。

［単位画素の構成例］
図４は、本実施形態に係る４つのトランジスタで構成されるＣＭＯＳイメージセンサの画素の一例を示す図である。

この単位画素１１０Ａは、光電変換素子としてたとえばフォトダイオード１１１を有している。
単位画素１１０Ａは、１個のフォトダイオード１１１に対して、転送素子としての転送トランジスタ１１２、リセット素子としてのリセットトランジスタ１１３、増幅トランジスタ１１４、および選択トランジスタ１１５の４トランジスタを能動素子として有する。

フォトダイオード１１１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。
転送トランジスタ１１２は、フォトダイオード１１１と出力ノードとしてのフローティングディフュージョンＦＤとの間に接続されている。
転送トランジスタ１１２は、転送制御線ＬＴｘを通じてそのゲート（転送ゲート）に駆動信号ＴＧが与えられることで、光電変換素子１１１で光電変換された電子をフローティングディフュージョンＦＤに転送する。

リセットトランジスタ１１３は、電源ラインＬＶＤＤとフローティングディフュージョンＦＤとの間に接続されている。
リセットトランジスタ１１３は、リセット制御線ＬＲＳＴを通してそのゲートにリセットＲＳＴが与えられることで、フローティングディフュージョンＦＤの電位を電源ラインＬＶＤＤの電位にリセットする。

フローティングディフュージョンＦＤには、増幅トランジスタ１１４のゲートが接続されている。増幅トランジスタ１１４は、選択トランジスタ１１５を介して垂直信号線１１６に接続され、画素部外の定電流源とソースフォロアを構成している。
そして、選択制御線ＬＳＥＬを通して制御信号（アドレス信号またはセレクト信号)ＳＥＬが選択トランジスタ１１５のゲートに与えられ、選択トランジスタ１１５がオンする。
選択トランジスタ１１５がオンすると、増幅トランジスタ１１４はフローティングディフュージョンＦＤの電位を増幅してその電位に応じた電圧を垂直信号線１１６に出力する。垂直信号線１１６を通じて、各画素から出力された電圧は、画素信号読み出し回路としてのカラム処理回路群１５０に出力される。
これらの動作は、たとえば転送トランジスタ１１２、リセットトランジスタ１１３、および選択トランジスタ１１５の各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。

画素部１１０に配線されているリセット制御線ＬＲＳＴ、転送制御線ＬＴｘ、および選択制御線ＬＳＥＬが一組として画素配列の各行単位で配線されている。
これらのリセット制御線ＬＲＳＴ、転送制御線ＬＴｘ、および選択制御線ＬＳＥＬは、画素駆動部としての垂直走査回路１２０により駆動される。

固体撮像素子１００は、画素部１１０の信号を順次読み出すための制御回路として内部クロックを生成するタイミング制御回路１４０、行アドレスや行走査を制御する垂直走査回路１２０、列アドレスや列走査を制御する水平転送走査回路１３０が配置される。

タイミング制御回路１４０は、画素部１１０、垂直走査回路１２０、水平転送走査回路１３０、カラム処理回路群１５０、ＤＡＣおよびバイアス回路１６０、信号処理回路１８０、ラインメモリ１９０の信号処理に必要なタイミング信号を生成する。
タイミング制御回路１４０は、ＤＡＣおよびバイアス回路１６０におけるＤＡＣ１６１の参照信号ＲＡＭＰ（Ｖｓｌｏｐ）の生成を制御するＤＡＣ制御部１４１を含む。
ＤＡＣ制御部１４１は、カラム処理回路群１５０の各カラム処理回路（ＡＤＣ）１５１のＡＤ変換を行う行ごとに、参照信号ＲＡＭＰのオフセットを調整するように制御する。
ＤＡＣ制御部１４１は、カラム処理回路群１５０におけるＣＤＳ（Correlated Double Sampling；ＣＤＳ）時に、１次サンプリング、２次サンプリングそれぞれの参照信号ＲＡＭＰのオフセット調整を行うように制御可能である。

画素部１１０においては、ラインシャッタを使用した光子蓄積、排出により、映像や画面イメージを画素行毎に光電変換し、アナログ信号ＶＳＬをカラム処理回路群１５０の各カラム処理回路１５１に出力する。

なお、本実施形態においては、画素部からの読み出し信号には、光学的黒領域であるオプティカルブラック（ＯＰＢ）領域からの黒レベル信号が含まれる。
行アクセスの固体撮像素子の出力行は、図５に示すように、記録画素、色処理マージン、有効不問、オプティカルブラック、オプティカルブラック不問、ブランキングがある。
有効不問、オプティカルブラック不問、ブランキングはデータとして不要なデータである。
ブランキング出力は、外部と固体撮像素子との通信期間、固体撮像素子のゲイン値などの設定変更後の内部回路安定化待ち時間、外部とのタイミング調整などのためにある。
ブランキング期間は、画素アレイ部への読み出しアクセスまたはリセットアクセスは行わない。または、読み出しデータは影響を与えない特定アドレスへのアクセスを行う。
なお、固体撮像素子では、オプティカルブラックの出力行数は画素アレイ部によって固定である。
また、オプティカルブラックの数は使用用途によって異なる。たとえば、静止画撮影のときには多く必要であるが、動画撮影のときには減らすことができる。

ＡＤＣ群１５０では、ＡＤＣブロック（各カラム部）でそれぞれ、画素部１１０のアナログ出力をＤＡＣ１６１からの参照信号（ランプ信号）ＲＡＭＰを使用したＡＰＧＡ対応積分型ＡＤＣ、およびデジタルＣＤＳを行い、数ビットのデジタル信号を出力する。

＜２．カラムＡＤＣの構成例＞
本実施形態のカラム処理回路群１５０は、ＡＤＣブロックであるカラム処理回路（ＡＤＣ）１５１が複数列配列されている。
すなわち、カラム処理回路群１５０は、ｋビットデジタル信号変換機能を有し、各垂直信号線（列線）１１６−１〜１１６−ｎ毎に配置され、列並列ＡＤＣブロックが構成される。
各ＡＤＣ１５１は、ＤＡＣ１６１により生成される参照信号を階段状に変化させたランプ波形である参照信号ＲＡＭＰ（Ｖｓｌｏｐ）と、行線毎に画素から垂直信号線を経由し得られるアナログ信号Ｖｓｌとを比較する比較器（コンパレータ）１５２を有する。
さらに、各ＡＤＣは、比較時間をカウントし、カウント結果を保持するカウンタラッチ１５３を有する。
各カウンタラッチ１５３の出力は、たとえばｋビット幅の水平転送線ＬＴＲＦに接続されている。
そして、水平転送線ＬＴＲＦに対応したｋ個のアンプ回路１７０、および信号処理回路１８０が配置される。

ＡＤＣ群１５０においては、垂直信号線１１６に読み出されたアナログ信号位Ｖｓｌは列毎（カラム毎）に配置された比較器１５２で参照信号Ｖｓｌｏｐ（ある傾きを持った線形に変化するスロープ波形であるランプ信号ＲＡＭＰ）と比較される。
このとき、比較器１５２と同様に列毎に配置されたカウンタラッチ１５３が動作している。
各ＡＤＣ１５１は、ランプ波形のある参照信号ＲＡＭＰ（電位Ｖｓｌｏｐ）とカウンタ値が一対一の対応を取りながら変化することで垂直信号線１１６の電位（アナログ信号）Ｖｓｌをデジタル信号に変換する。
ＡＤＣ１５１は、参照信号ＲＡＭＰ（電位Ｖｓｌｏｐ）の電圧の変化を時間の変化に変換するものであり、その時間をある周期(クロック)で数えることでデジタル値に変換する。
アナログ信号Ｖｓｌと参照信号ＲＡＭＰ（Ｖｓｌｏｐ）が交わったとき、比較器１５２の出力が反転し、カウンタラッチ１５３の入力クロックを停止し、または、入力を停止していたクロックをカウンタラッチ１５３に入力し、ＡＤ変換を完了させる。

以上のＡＤ変換期間終了後、水平転送走査回路１３０により、カウンタラッチ１５３に保持されたデータが、水平転送線ＬＴＲＦに転送され、アンプ回路１７０を経て信号処理回路１８０に入力され、所定の信号処理により２次元画像が生成される。

水平転送走査回路１３０では、転送速度の確保のために数チャンネル同時並列転送を行う。
タイミング制御回路１４０においては、画素部１１０、カラム処理回路群１５０等の各ブロックでの信号処理に必要なタイミングを作成している。

後段の信号処理回路１８０では、ラインメモリ１９０内に格納された信号より縦線欠陥や点欠陥の補正、信号のクランプ処理を行ったり、パラレル-シリアル変換、圧縮、符号化、加算、平均、間欠動作などデジタル信号処理を行う。
信号処理回路１８０は、このような機能に対応して、図３に示すように、入力処理前処理部１８１、画素欠陥補正部１８２、信号処理部１８３を含んで構成される。
画素欠陥補正部１８２において、画素欠陥補正されたデータは、信号処理部１８３およびクランプ値取得部２００に供給される。

ラインメモリ１９０には、画素行毎に送信されるデジタル信号が格納される。
本実施形態の固体撮像素子１００においては、信号処理回路１８０のデジタル出力がＩＳＰやベースバンド（baseband）ＬＳＩの入力として送信される。

なお、ＣＭＯＳイメージセンサの画素信号読み出しで用いられる手法としてフォトダイオードなどの光電変換素子で生成した光信号となる信号電荷をその近傍に配置したＭＯＳスイッチを介し、その先の容量に一時的にサンプリングしそれを読み出す方法がある。
サンプリング回路においては、通常サンプリング容量値に逆相関を持つノイズがのる。画素においては、信号電荷をサンプリング容量に転送する際はポテンシャル勾配を利用し、信号電荷を完全転送するため、このサンプリング過程においてノイズは発生しないが、その前の容量の電圧レベルをある基準値にリセットするときにノイズがのる。

これを除去する手法として、ＣＤＳ（Correlated Double Sampling；ＣＤＳ）が採用される。
これは一度信号電荷をサンプリングする直前の状態（リセットレベル）読み出して記憶しておき、ついで、サンプリング後の信号レベルを読み出し、それを差し引きすることでノイズを除去する手法である。

ＤＡＣ１６１は、ＤＡＣ制御部１４１の制御の下、ある傾きを持った線形に変化するスロープ波形である参照信号（ランプ信号）を生成し、参照信号ＲＡＭＰをカラム処理回路群１５０に供給する。

参照信号生成部としてのＤＡＣ１６１は、図２および図３に示すように、ＰＧＡ ＤＡＣ１６２、ランプＤＡＣ（スロープ（ＳＬＯＰＥ）ＤＡＣ）１６３、クランプ（ＣＬＡＭＰ）ＤＡＣ１６４、および加算部１６５を含んで構成される。

図６は、本実施形態に係る電流制御型ＤＡＣの基本的な構成例を示す図である。

この電流制御型ＤＡＣ１６１は、電源ＶＤＤを基準とした電源基準型のＤＡＣとして構成されている。なお、グランドＧＮＤを基準としたグランド基準型ＤＡＣとしても構成することが可能である。
すなわち、電源ＶＤＤに基準抵抗Ｒ１の一端が接続され、基準抵抗Ｒ１の他端にランプＤＡＣ１６３の出力およびクランプＤＡＣ１６４の出力が接続され、その接続点によりランプ出力ノードＮＤ１６１が形成されている。
基準抵抗Ｒ１および出力ノードＮＤ１６１により加算部１６５が形成される。
なお、電流制御型ＤＡＣ１６１は、電源ＶＤＤを基準とした電源基準型ＤＡＣとして構成する代わりに、グランドＧＮＤを基準としたグランド基準型ＤＡＣとして構成することが可能である。

ランプＤＡＣ１６３は、ｘ個の電流源Ｉ１−１〜Ｉ１−ｘ、およびスイッチＳＷ１−１〜ＳＷ１−ｘを有する。
各スイッチＳＷ１−１〜ＳＷ１−ｘの端子ａにそれぞれグランドＧＮＤに接続された電流源Ｉ１−１〜Ｉ１−ｘが接続されている。
スイッチＳＷ１−１〜ＳＷ１−ｘの端子ｂは、出力ノードＮＤ１６１に共通に接続されている。
スイッチＳＷ１−１〜ＳＷ１−ｘは、ＤＡＣ制御部１４１による制御信号ＣＬＴ１に応じて選択的にオン、オフされる。

クランプＤＡＣ１６４は、ｙ個の電流源Ｉ２−１〜Ｉ２−ｙ、およびスイッチＳＷ２−１〜ＳＷ２−ｙを有する。
各スイッチＳＷ２−１〜ＳＷ２−ｙの端子ａにそれぞれグランドＧＮＤに接続された電流源Ｉ２−１〜Ｉ２−ｙが接続されている。
スイッチＳＷ２−１〜ＳＷ２−ｙの端子ｂは、出力ノードＮＤ１６１に共通に接続されている。
スイッチＳＷ２−１〜ＳＷ２−ｙは、クランプ値取得部２００による制御信号Ｓ２００に応じて選択的にオン、オフされる。

ＤＡＣ１６１において、積分型ＡＤＣにおける参照信号ＲＡＭＰ（ランプ波）は、図５に示すように、ＤＣレベル制御用のクランプＤＡＣ１６４の出力信号Ｓ１６４とランプＤＡＣ１６３の出力信号Ｓ１６３を加算することで生成される。

［クランプ値取得部２００の構成および機能］
クランプ値取得部２００は、画素欠陥補正後のデータを入力とし、ＯＰＢ（オプティカルブラックのレベルからＶＯＰＢ内検波領域の平均値を算出して、アナログクランプ量を決定する。決定されたアナログクランプ量は、次フレームの読み出しに反映する。
入力されるデータはアナログゲインがかかったデータであることに対して、アナログクランプ値はアナログゲイン前にフィードバックされる。
このため、クランプ値取得部２００は、算出した平均値からアナログクランプ量を決めるためには、平均値算出データにかかっているアナログゲイン分を逆換算して行う。
また、クランプ値取得部２００は、ワイドダイナミックレンジ時の複数フレーム動作時には、各フレームでアナログクランプ量を保持しフィードバックを行う。
複数フレーム動作をしていない場合に、動作しているフレームのアナログクランプ値を動作していないフレームのクランプ値に複写（コピー）する機能を持つ。なお、コピーしない設定も可能である。
また、クランプ値取得部２００は、通常時使用するフレームのクランプ量を全てのフレームのクランプ量としてフィードバックする機能を有する。

これらの機能に対応して、図３のクランプ値取得部２００は、基本的に、平均値算出部２０１、スタートアップ制御部２０２、ゲイン変換テーブル２０３、およびクランプ量加算・保持部２０４を有する。
クランプ値取得部２００は、クランプ量加算保持部２０４から制御信号Ｓ２００をクランプＤＡＣ１６４に出力する。

特徴的には、第１に、クランプ値取得部２００は、電荷の蓄積時間の設定値変更のとき、それまでのクランプ値と蓄積時間の設定変更前後の比率から予測されるクランプ値にて設定変更後最初の信号読出しを行うことで、クランプの収束速度を向上させる。
第２に、クランプ値取得部２００は、単フレーム駆動から複数フレーム駆動にモード遷移する際、それまで動作していたフレームのクランプ値を、新たに起動されたフレームの初期クランプ値として用いる。クランプ値取得部２００は、これにより、新たに起動されたフレームのクランプ収束速度を向上させる。
第３に、クランプ値取得部２００は、それまで動作していたフレームのクランプ値を新たに起動されたフレームの初期クランプ値として用いる際に、それぞれのフレームの蓄積時間比率に応じた係数を考慮して用いることで、さらにクランプ収束速度を向上させる。

以下に、本実施形態に係るクランプ値取得部２００の特徴部分の具体的な構成例について説明する。

＜３．クランプ値取得部の第１の構成例＞
図７は、本実施形態に係るクランプ値取得部の第１の構成例を示す図である。

図７のクランプ値取得部２００Ａは、加算器２１１、ＶＯＰＢ検波結果レジスタ２１２、クランプ値算出処理部２１３、第１蓄積時間レジスタ２１４、第２蓄積時間レジスタ２１５、およびクランプ予測値算出処理部２１６を有する。
クランプ値取得部２００Ａは、セレクタ２１７、およびクランプ値レジスタ２１８を有する。

加算器２１１は、入力される光学的黒領域読み出しデータ（ＶＯＰＢ検波データ）ＶＤＴとＶＯＰＢ検波結果レジスタ２１２に保持されたＶＯＰＢ検波データを加算して、ＶＯＰＢ検波結果レジスタ２１２に出力する。

ＶＯＰＢ検波結果レジスタ２１２は、積算されたＶＯＰＢ検波データＶＤＴを保持し、保持データをクランプ値算出処理部２１３に供給する。

クランプ値算出処理部２１３は、ＶＯＰＢ検波結果レジスタ２１２の保持データおよびフィードバックされるクランプ値レジスタ２１８の保持データに基づいてクランプ値算出処理を行う。
クランプ値算出処理部２１３は、ＶＯＰＢ検波データが零となるような新しいクランプ値を算出する。
クランプ値算出処理部２１３は、ＯＰＢのレベルからＶＯＰＢ内検波領域の平均値を算出して、アナログクランプ量を決定する。
クランプ値算出処理部２１３は、算出した平均値からアナログクランプ量を決めるためには、平均値算出データにかかっているアナログゲイン分を逆換算して行う。

第１蓄積時間レジスタ２１４は、現在の蓄積時間設定を保持するレジスタである。
第２蓄積時間レジスタ２１５は、一つ前の蓄積時間設定を保持するレジスタである。

クランプ予測値算出処理部２１６は、第１蓄積時間レジスタ２１４と第２蓄積時間レジスタ２１５の蓄積時間とクランプ値レジスタ２１８の保持データからクランプ予測値を算出する。
クランプ予測値算出処理部２１６は、たとえば以下に示すクランプ量予測式に従ってクランプ予測値を算出する。

ここで、クランプ量ＣＬＰは次式で与えられる。

（数１）
ＣＬＰ（クランプ量）＝ａＸ＋ｂ
(X : 蓄積時間、a : 蓄積時間係数、b : オフセット成分)

第１蓄積時間Ｘ１の収束クランプ量Ｙ１は次式で与えられる。

（数２）
Ｙ１＝ａＸ１＋ｂ

第２蓄積時間Ｘ２の収束クランプ量Ｙ２は次式で与えられる。

（数３）
Ｙ２＝ａＸ２＋ｂ

第１蓄積時間Ｘ１で収束している状態(クランプ量Ｙ１)で、蓄積時間がＸ２に変更されたときに、Ｘ１、Ｘ２、Ｙ１からＹ２を求めるクランプ量予測式は次のようになる。

（数４）
Ｙ２＝Ｙ１＋ａ（Ｘ２−Ｘ１）

セレクタ２１７は、蓄積時間変更イネーブル信号ＴＣＥＮに応じて、クランプ値算出処理部２１３で算出されたクランプ値Ｓ２１３またはクランプ予測値算出処理部２１６で算出されたクランプ予測値Ｓ２１６のいずれかをクランプ値レジスタ２１８に入力させる。
セレクタ２１７は、蓄積時間変更イネーブル信号ＴＣＥＮが非アクティブのたとえば「０（ローレベル）」の場合、クランプ値算出処理部２１３で算出されたクランプ値Ｓ２１３を選択してクランプ値レジスタ２１８に入力させる。
セレクタ２１７は、蓄積時間変更イネーブル信号ＴＣＥＮがアクティブのたとえば「１（ハイレベル）」の場合、クランプ値算出処理部２１３で算出されたクランプ値Ｓ２１３を選択してクランプ値レジスタ２１８に入力させる。
なお、蓄積時間変更イネーブル信号ＴＣＥＮは、蓄積時間設定変更後、最初のフレームの読み出し開始時に、アクティブ（有効）となる。

ここで、図７の回路の動作を説明する。

第１蓄積時間レジスタ２１４が現在の蓄積時間設定を保持するレジスタであり、第２蓄積時間レジスタ２１５が一つ前の蓄積時間設定を保持するレジスタである。
ここで、蓄積時間設定の変更があった場合、第１蓄積時間レジスタ２１４の値が第２蓄積時間レジスタ２１５に移され、新しい蓄積時間設定が第１蓄積時間レジスタ２１４に更新される。
クランプ収束動作においては、クランプ値算出処理部２１３で、新しいクランプ値の算出が行われる。
すなわち、第１蓄積時間レジスタ２１４に対応したＶＯＰＢ検波データの検波結果を保持するＶＯＰＢ検波結果レジスタ２１２のデータとそのときのクランプ値からＶＯＰＢ検波データが零となるような新しいクランプ値が算出される。
次フレームにて算出したクランプ値にて読み出しを行うことを繰り返し行う。
したがって、クランプ値が収束した状態では、第１蓄積時間レジスタ２１４に対応したクランプ値となっている。

ここで、蓄積時間設定の変更があった場合、第１蓄積時間レジスタ２１４の値が第２蓄積時間レジスタ２１５に移され、新しい蓄積時間設定が第１蓄積時間レジスタ２１４に更新される。
この時点で、クランプ値は第２蓄積時間レジスタ２１５に対応した値となる。
クランプ予測値算出処理部２１６では、第１蓄積時間レジスタ２１４と第２蓄積時間レジスタ２１５の蓄積時間とクランプ値レジスタ２１８からクランプ予測値が算出される。
蓄積時間設定変更後、最初のフレームの読み出し開始時に、蓄積時間変更イネーブル信号ＴＣＥＮが有効となり、セレクタ２１７を介して算出したクランプ予測値Ｓ２１６がクランプ値として出力される。
次フレーム以降は上述のクランプ収束動作に戻るが、すでに変更後の蓄積時間を考慮したクランプ値となっているため、クランプ再収束までの期間をなくす、もしくは短くすることができる。

＜４．クランプ値取得部の第２の構成例＞
図８は、本実施形態に係るクランプ値取得部の第２の構成例を示す図である。
なお、理解を容易にするため図８において図７と同一機能部分は同一符号をもって表している。

図８のクランプ値取得部２００Ｂは、蓄積時間の異なる複数フレームを合成してダイナミックレンジを拡大する駆動方式に対応した構成を有する。
ここでは、２フレーム合成を例として説明する。また、蓄積時間の違う２フレームをそれぞれFno.0、Fno.1とする。
クランプ値取得部２００Ｂは、加算器２１１−０，２１１−１、ＶＯＰＢ検波結果レジスタ２１２−０，２１２−１、クランプ値算出処理部２１３−０，２１３−１、クランプ値レジスタ２１８−０，２１８−１、およびセレクタ２１９，２２０を有する。

セレクタ２１９は、コピーイネーブル信号ＣＰＥＮに応じてクランプ値算出処理部２１３−１で算出されたクランプ値またはクランプ値レジスタ２１８−０のクランプ値のいずれかをクランプ値レジスタ２１８−１に入力させる。
セレクタ２１９は、コピーイネーブル信号ＣＰＥＮが非アクティブのたとえば「０（ローレベル）」の場合、クランプ値算出処理部２１３−１で算出されたクランプ値を選択してクランプ値レジスタ２１８−１に入力させる。
セレクタ２１９は、コピーイネーブル信号ＣＰＥＮがアクティブのたとえば「１（ハイレベル）」の場合、クランプ値レジスタ２１８−０のクランプ値を選択してクランプ値レジスタ２１８−１に入力させる。
なお、コピーイネーブル信号ＣＰＥＮは、複数フレーム(Fno.0, Fno.1)駆動モードに遷移した場合に、アクティブ（有効）となる。

セレクタ２２０は、フレーム番号に応じてクランプ値レジスタ２１８−０または２１８−１のクランプ値のいずれかを出力する。

図８のクランプ値取得部２００Ｂにおいては、単フレーム(Fno.0)駆動でクランプ収束状態において、クランプ値レジスタ(Fno.0)２１８−０は収束値となっている。
ここで、複数フレーム(Fno.0, Fno.1)駆動モードに遷移した場合、コピーイネーブル信号ＣＰＥＮが有効となり、クランプ値レジスタ(Fno.1)２１８−１には、セレクタ２１９を介してクランプ値レジスタ(Fno.0)２１８−０の値がコピーされる。
そして、Fno.1の最初のフレームの読み出し時に、このコピーされた値をクランプ値として出力する。
これにより、その時点で収束状態にあるクランプ値にて最初のＶＯＰＢ検波データを読み出すため、クランプ収束までの期間を短くすることができる。

なお、クランプ値算出処理をFno.0とFno.1で別々に記載しているが、これはどちらのFno用の処理かを明示するためであり、実際には、異なる期間に処理を行うためリソース共有で実現可能である。

＜５．クランプ値取得部の第３の構成例＞
図９は、本実施形態に係るクランプ値取得部の第３の構成例を示す図である。

図９のクランプ値取得部２００Ｃは、図７の第１の構成と図８の第２の構成を組み合わせて構成されている。
第２の構成例にて、単純にFno.0のクランプ値をコピーしていたが、第３の構成例においては、コピーの際に、第１の構成例のクランプ予測値算出処理を行う構成となっている。

セレクタ２１９は、蓄積時間変更イネーブル信号ＴＣＥＮまたはコピーイネーブル信号ＣＰＥＮに応じ選択処理を行う。
すなわち、セレクタ２１９は、クランプ値算出処理部２１３−１によるクランプ値またはクランプ予測値算出処理部２１６−１によるクランプ予測値のいずれかをクランプ値レジスタ２１８−１に選択的に入力させる。

セレクタ２２１は、コピーイネーブル信号ＣＰＥＮに応じて、クランプ値レジスタ２１８−０のクランプ値またはクランプ値レジスタ２１８−１のクランプ値のいずれかをクランプ予測値算出処理部２１６−１に入力させる。

セレクタ２２２は、コピーイネーブル信号ＣＰＥＮに応じて、第１蓄積時間レジスタ２１４−０の第１蓄積時間または第２蓄積時間レジスタ２１５−１の蓄積時間のいずれかをクランプ予測値算出処理部２１６−１に入力させる。

コピー時のクランプ予測値算出処理では、第１蓄積時間レジスタ(Fno.0)２１４−０と第１蓄積時間レジスタ(Fno.1)２１４−１の蓄積時間とクランプ値レジスタ(Fno.0)２１８−０からクランプ予測値を算出する。
これにより、第２の構成例では考慮されていなかった、蓄積時間についても考慮したクランプ値となっているため、新たに起動されたフレームFno.1のクランプ収束が不要もしくは、クランプ収束までの期間を短くすることができる。

なお、クランプ予測値算出処理をフレームFno.0とフレームFno.1で別々に記載しているが、これはどちらのFno用の処理かを明示するためであり、実際には、異なる期間に処理を行うためリソース共有で実現可能である。

本実施形態によれば、以上説明したようなクランプ値取得部２００〜２００Ｃを有することから、蓄積時間の設定変更が発生したときのクランプ再収束までの期間をなくす、もしくは短くすることができる。
単フレーム駆動から複数フレーム駆動に遷移した際の新たに起動されたフレームのクランプ収束期間をなくす、もしくは短くすることができる。

このような効果を有する固体撮像素子は、デジタルカメラやビデオカメラの撮像デバイスとして適用することができる。

＜６．カメラシステムの構成例＞
図１０は、本発明の第４の実施形態に係る固体撮像素子が適用されるカメラシステムの構成の一例を示す図である。

本カメラシステム３００は、図１０に示すように、本実施形態に係るＣＭＯＳイメージセンサ（固体撮像素子）１００が適用可能な撮像デバイス３１０を有する。
カメラシステム３００は、撮像デバイス３１０の画素領域に入射光を導く（被写体像を結像する）光学系、たとえば入射光（像光）を撮像面上に結像させるレンズ３２０を有する。
カメラシステム３００は、撮像デバイス３１０を駆動する駆動回路(ＤＲＶ)３３０と、撮像デバイス３１０の出力信号を処理する信号処理回路(ＰＲＣ)３４０と、を有する。

駆動回路３３０は、撮像デバイス３１０内の回路を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータ(図示せず)を有し、所定のタイミング信号で撮像デバイス３１０を駆動する。

また、信号処理回路３４０は、撮像デバイス３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３４０で処理された画像信号は、たとえばメモリなどの記録媒体に記録される。記録媒体に記録された画像情報は、プリンタなどによってハードコピーされる。また、信号処理回路３４０で処理された画像信号を液晶ディスプレイ等からなるモニターに動画として映し出される。

上述したように、デジタルスチルカメラ等の撮像装置において、撮像デバイス３１０として、先述した固体撮像素子１００を搭載することで、低消費電力で、高精度なカメラが実現できる。

１００・・・固体撮像素子、１１０・・・画素部、１２０・・・垂直走査回路、１３０・・・水平転送走査回路、１４０・・・タイミング制御回路、１４１・・・パルス生成部、１５０・・・カラム処理回路群（ＡＤＣ群）、１５１・・・カラム処理回路（ＡＤＣ）、１５１−１・・・比較器、１５１−２・・・カウンタラッチ（メモリ）、１６１・・・ＤＡＣ、１６３・・・スロープＤＡＣ（ランプＤＡＣ）、１６４・・・クランプＤＡＣ、１７０・・・アンプ回路、１８０・・・信号処理回路、１９０・・・ラインメモリ、ＬＴＲＦ・・・水平転送線、２００，２００Ａ〜２００Ｃ・・・クランプ値取得部、２１１，２１１−０，２１１−１・・・加算器、２１２，２１２−０，２１２−１・・・ＶＯＰＢ検波結果レジスタ、２１３，２１３−０，２１３−１・・・クランプ値算出処理部、２１４，２１４−０，２１４−１・・・第１蓄積時間レジスタ、２１５，２１５−０，２１５−１・・・第２蓄積時間レジスタ、２１６，２１６−０，２１６−１・・・クランプ予測値算出処理部、２１７，２１９〜２２２・・・セレクタ、２１８，２１８−０，２１８−１・・・クランプ値レジスタ、３００・・・カメラシステム、３１０・・・撮像デバイス、３２０・・・レンズ、３３０・・・駆動回路、３４０・・・信号処理回路。

Claims (8)

1. 光電変換を行う画素が、光学的黒領域および有効画素領域に配置された画素部と、
   上記画素部の読み出し信号に対して、クランプ処理された参照信号に応じた読み出し処理を行う読み出し処理部と、
   上記光学的黒領域の読み出し信号レベルを参照して、当該信号レベルを零とするような値で有効画素領域の参照信号を取得したクランプ値でクランプするクランプ処理部と、を有し、
   上記クランプ処理部は、
   読み出しに関する情報の変更があった場合、それまでのクランプ値と変更前後の比率から予測されるクランプ値を取得し、
   上記読み出し処理部は、
   予測されるクランプ値でクランプされた参照信号にて変更後最初の信号読み出し処理を行う
   固体撮像素子。
2. 上記クランプ処理部は、
   蓄積時間の設定値変更のとき、それまでのクランプ値と蓄積時間の設定変更前後の比率から予測されるクランプ値を取得し、
   上記読み出し処理部は、
   予測されるクランプ値でクランプされた参照信号にて設定変更後最初の信号読み出し処理を行う
   請求項１記載の固体撮像素子。
3. 単フレームモードと、蓄積時間の異なる複数フレームを合成してダイナミックレンジを拡大する駆動を行う複数フレーム駆動モードと、を有し、
   上記クランプ処理部は、
   単フレーム駆動から複数フレーム駆動にモード遷移する際、それまで動作していたフレームのクランプ値を、新たに起動されたフレームの初期クランプ値として取得する
   請求項１または２記載の固体撮像素子。
4. 上記クランプ処理部は、
   上記それまで動作していたフレームのクランプ値を新たに起動されたフレームの初期クランプ値として取得する際に、それぞれのフレームの蓄積時間比率に応じた係数を関連付けて取得する
   請求項３記載の固体撮像素子。
5. 上記画素部は、
   上記画素が複数行列状に配列され、
   上記読み出し処理部は、
   上記参照信号を生成する参照信号生成部と、
   画素の列配列に対応して配置され、読み出し信号電位と上記参照信号とを比較し、上記読み出し信号電位と上記参照信号のレベルが一致すると出力レベルが反転する複数の比較器と、
   上記比較器の出力により動作が制御され、対応する比較器の比較時間をカウントする複数のカウンタと、を含み、
   上記クランプ処理部は、
   取得したクランプ値をもって上記参照信号をクランプする
   請求項１から４のいずれか一に記載の固体撮像素子。
6. 固体撮像素子と、
   上記固体撮像素子に被写体像を結像する光学系と、
   上記固体撮像素子の出力画像信号を処理する信号処理回路と、を有し、
   上記固体撮像素子は、
   光電変換素子を含む画素が、光学的黒領域および有効画素領域に配置された画素部と、
   上記画素部の読み出し信号に対して、クランプ処理された参照信号に応じた読み出し処理を行う読み出し処理部と、
   上記光学的黒領域の読み出し信号レベルを参照して、当該信号レベルを零とするような値で有効画素領域の参照信号を取得したクランプ値でクランプするクランプ処理部と、を有し、
   上記クランプ処理部は、
   読み出しに関する情報の変更があった場合、それまでのクランプ値と変更前後の比率から予測されるクランプ値を取得し、
   上記読み出し処理部は、
   予測されるクランプ値でクランプされた参照信号にて変更後最初の信号読み出し処理を行う
   カメラシステム。
7. 上記クランプ処理部は、
   蓄積時間の設定値変更のとき、それまでのクランプ値と蓄積時間の設定変更前後の比率から予測されるクランプ値を取得し、
   上記読み出し処理部は、
   予測されるクランプ値でクランプされた参照信号にて設定変更後最初の信号読み出し処理を行う
   請求項６記載のカメラシステム。
8. 単フレームモードと、蓄積時間の異なる複数フレームを合成してダイナミックレンジを拡大する駆動を行う複数フレーム駆動モードと、を有し、
   上記クランプ処理部は、
   単フレーム駆動から複数フレーム駆動にモード遷移する際、それまで動作していたフレームのクランプ値を、新たに起動されたフレームの初期クランプ値として取得する
   請求項６または７記載のカメラシステム。

Images