JP5233965B2 - 光モジュール - Google Patents

Description

本発明は、高速電気信号の信号品質の劣化を低減することが可能な光モジュールに関するものである。

近年、通信の高速化に伴い、インフィニバンド（InfiniBand）やＰＣＩエクスプレス（PCI Express）といった次世代のＩ／Ｏインターフェイス（Ｉ／Ｏアーキテクチャ）が実用化されている。これらインフィニバンドやＰＣＩエクスプレスでは、複数のチャンネルを束ねて利用することで、高速な帯域を実現している。このようなＩ／Ｏインターフェイスに用いる従来の光モジュールを図８に示す。

図８に示す光モジュール８１は、送信側回路基板８２と受信側回路基板８３の２枚の回路基板８２，８３を用い、それぞれの回路基板８２，８３の一端部に図示しない接続端子を形成して、２段のカードエッジコネクタ８４，８４を形成したものである。

送信側回路基板８２には、発光素子と発光素子を駆動するドライバＩＣとを有する送信側光電変換部８５が搭載され、受信側回路基板８３には、受光素子と受光素子からの電気信号を増幅する増幅用ＩＣとを有する受信側光電変換部８６が搭載される。送信側光電変換部８５には、ＭＴフェルール８７を介して送信側光ファイバ８８が接続され、受信側光電変換部８６には、ＭＴフェルール８９を介して受信側光ファイバ９０が接続される。

また、両回路基板８２，８３のいずれか一方には、ドライバＩＣと増幅用ＩＣを制御するマイコン（マイクロコンピュータ）などの制御用素子（図示せず）が搭載され、両回路基板８２，８３間には、制御用素子からの制御用信号を両回路基板間で通信するための基板間配線９１が形成される。以下、制御用素子からの制御用信号を伝送する回路（基板間配線９１や両回路基板８２，８３に形成された配線パターンなどを含む）を制御用回路９２と呼称し、両回路基板８２，８３の制御用回路を配置する領域を制御用回路領域と呼称する。

従来の光モジュール８１では、両光電変換部８５，８６を両回路基板８２，８３の他端部（カードエッジコネクタ８４を形成した端部と反対側の端部）に配置し、両光電変換部８５，８６よりもカードエッジコネクタ８４側に、制御用回路９２を配置する構成が一般的であった。

なお、この出願の発明に関連する先行技術文献情報としては、特許文献１，２がある。

特開２００８−９０２３２号公報 米国特許第６，２１３，６５１号明細書

しかしながら、従来の光モジュール８１では、両光電変換部８５，８６とカードエッジコネクタ８４間の回路基板８２，８３に形成された配線パターン（高速電気信号伝送ライン）を高速電気信号が伝送されることになるが、この高速電気信号が伝送される領域（以下、高速電気信号伝送領域という）と制御用回路領域とが混在しているため、制御用回路９２で発生したノイズ（電磁波ノイズ）が高速電気信号に干渉し、高速電気信号の信号品質を劣化させてしまうという問題がある。

制御用回路９２では、制御用信号として数Ｍｂ／ｓのディジタル信号（ディジタル通信に用いられるクロックを含む）を伝送しており、制御用素子自身で発生するノイズのみならず、基板間配線９１や制御用回路９２を構成する配線パターンでもノイズが発生する。特に、送信側回路基板８２と受信側回路基板８３の２枚の回路基板８２，８３を用いた光モジュール８１においては、高速電気信号に対する基板間配線９１で発生するノイズの影響が大きいため、基板間配線９１で発生するノイズの干渉を低減し、高速電気信号の信号品質の劣化を低減することが求められる。

そこで、本発明の目的は、上記課題を解決し、高速電気信号の信号品質の劣化を低減することが可能な光モジュールを提供することにある。

本発明は上記目的を達成するために創案されたものであり、発光素子と該発光素子を駆動するドライバＩＣとを有し、電気信号を光信号に変換する送信側光電変換部と、該送信側光電変換部が表面に配置され取り付けられる送信側回路基板と、受光素子と該受光素子からの電気信号を増幅する増幅用ＩＣとを有し、光信号を電気信号に変換する受信側光電変換部と、該受信側光電変換部が表面に配置されて取り付けられる受信側回路基板と、前記両回路基板の一端部に接続端子が形成されてなるカードエッジコネクタと、前記ドライバＩＣと前記増幅用ＩＣとを制御する制御用素子を有すると共に、該制御用素子からの制御用信号を前記両回路基板間で通信するための基板間配線を有する制御用回路とを備えた光モジュールにおいて、前記基板間配線を含む前記制御用回路を、前記両回路基板の他端部にまとめて配置すると共に、該制御用回路を配置した領域である制御用回路領域よりも前記カードエッジコネクタ側に、前記両光電変換部を配置した光モジュールである。

前記送信側光電変換部を前記送信側回路基板の一の側辺側に偏らせて配置すると共に、前記受信側光電変換部を前記受信側回路基板の一の側辺側に偏らせて配置し、前記両回路基板を、その表面同士を向かい合わせて配置してもよい。

前記基板間配線は、前記両回路基板の裏面に形成されたコネクタを介して、前記両回路基板に電気的に接続され、前記両回路基板の側方を迂回するように配置されてもよい。

前記制御用素子を前記送信側回路基板の裏面に搭載してもよい。

前記送信側回路基板の一の側辺側に切欠きを形成すると共に、該切欠きを前記送信側回路基板の裏面側から塞ぐように金属からなるベースを設け、該ベース上に前記発光素子と前記ドライバＩＣとを搭載すると共に、前記受信側回路基板の一の側辺側に切欠きを形成すると共に、該切欠きを前記受信側回路基板の裏面側から塞ぐように金属からなるベースを設け、該ベース上に前記受光素子と前記増幅用ＩＣとを搭載するようにしてもよい。

前記両回路基板を覆うように金属からなる筐体を設け、前記両ベースを、放熱シートを介して筐体に接触させるようにしてもよい。

本発明によれば、高速電気信号の信号品質の劣化を低減できる。

本発明の一実施の形態に係る光モジュールの分解斜視図である。 図１の光モジュールの外観を示す斜視図である。 図１の光モジュールにおいて、送信側回路基板と受信側回路基板を重ね合わせた状態を示す図であり、（ａ）は斜視図、（ｂ）は側面図である。 （ａ），（ｂ）は、図１の光モジュールに用いる送信側回路基板の斜視図である。 （ａ），（ｂ）は、図４の送信側回路基板の平面図、（ｃ）はその側面図である。 （ａ），（ｂ）は、図１の光モジュールに用いる受信側回路基板の斜視図である。 （ａ），（ｂ）は、図６の受信側回路基板の平面図、（ｃ）はその側面図である。 従来の光モジュールの側面図である。

以下、本発明の好適な実施の形態を添付図面にしたがって説明する。

本実施の形態では、一例として、１２チャンネル双方向（送信１２チャンネル、受信１２チャンネル）の光モジュールについて説明する。なお、チャンネル数はこれに限定されず、例えば、８チャンネル双方向（送信８チャンネル、受信８チャンネル）、あるいは４チャンネル双方向（送信４チャンネル、受信４チャンネル）などであってもよい。

図１は、本実施の形態に係る光モジュールの分解斜視図であり、図２はその外観を示す斜視図である。図３は、図１の光モジュールにおいて筐体と光ファイバケーブルを省略した状態、つまり送信側回路基板と受信側回路基板を重ね合わせた状態を示す図であり、（ａ）は斜視図、（ｂ）は側面図である。

図１〜３に示すように、光モジュール１は、発光素子と発光素子を駆動するドライバＩＣとを有し、電気信号を光信号に変換する送信側光電変換部２と、送信側光電変換部２が表面に配置され取り付けられる送信側回路基板３と、受光素子と受光素子からの電気信号を増幅する増幅用ＩＣとを有し、光信号を電気信号に変換する受信側光電変換部４と、受信側光電変換部４が表面に配置されて取り付けられる受信側回路基板５と、両回路基板３，５を収容する上側筐体６と下側筐体７とからなる筐体８とを備えている。

送信側回路基板３と受信側回路基板５は、送信側回路基板３の送信側光電変換部２を搭載した表面と受信側回路基板５の受信側光電変換部４を搭載した表面とを向かい合わせとした状態で上下に配置される。なお、送信側回路基板３と受信側回路基板５の上下の配置は、光モジュール１を使用するＩ／Ｏインターフェイスの規格に従う。

送信側回路基板３の一端部には、接続端子１０が形成され、送信側カードエッジコネクタ１１が形成される。また、受信側回路基板５の一端部には、接続端子１２が形成され、受信側カードエッジコネクタ１３が形成される。両光電変換部２，４と接続端子１０，１２間の回路基板３，５には、図示していないが、高速電気信号が伝送される配線パターン（高速電気信号伝送ライン）が形成される。つまり、光モジュール１では、両光電変換部２，４とカードエッジコネクタ１１，１３間の領域が、高速電気信号が伝送される領域、すなわち高速電気信号伝送領域Ｒ_Aとなる。

また、光モジュール１は、ドライバＩＣと増幅用ＩＣとを制御する制御用素子としてのマイコン（図示せず）を有すると共に、マイコンからの制御用信号を両回路基板３，５間で通信するための基板間配線２２を有する制御用回路２０を備えている。制御用回路２０とは、制御用素子であるマイコンからの制御用信号を伝送する回路であり、基板間配線２２や両回路基板３，５に形成された配線パターンを含む。以下、両回路基板３，５の制御用回路２０を配置する領域を制御用回路領域Ｒ_Bと呼称する。

本実施の形態に係る光モジュール１では、基板間配線２２を含む制御用回路２０を、両回路基板３，５の他端部にまとめて配置すると共に、制御用回路２０を配置した領域である制御用回路領域Ｒ_Bよりもカードエッジコネクタ１１，１３側に、両光電変換部２，４を配置している。

つまり、光モジュール１では、両回路基板３，５の両光電変換部２，４を配置した位置よりも他端部側が制御用回路領域Ｒ_Bとなり、両回路基板３，５の両光電変換部２，４を配置した位置よりも一端部側（カードエッジコネクタ１１，１３側）が高速電気信号が伝送される高速電気信号伝送領域Ｒ_Aとなる。

以下、光モジュール１の各部材についてより詳細に説明する。

［送信側回路基板、送信側光電変換部］
図４（ａ），（ｂ）に送信側回路基板３の斜視図、図５（ａ），（ｂ）にその平面図、図５（ｃ）にその側面図を示す。なお、図４，５では、図の簡略化のため、送信側光ファイバ１５を省略している。

送信側回路基板３は、例えば積層基板からなる。送信側回路基板３の表面の一端には、６対（１２個）の接続端子１０が形成されている。接続端子１０の各対間、および６対の接続端子１０の両側には、合計７個のグランド端子３１が設けられる。グランド端子３１は、特性インピーダンスを調整するためのものであるが、接続端子１０の各対間に形成されたグランド端子３１では、対間のクロストークを防止する役割も果たす。また、６対の接続端子１０の一側（図５（ａ）では右側）に形成されたグランド端子３１のさらに側方には、２個の制御用端子３２が形成される。

同様に、送信側回路基板３の裏面の一端には、６対（１２個）の接続端子１０が形成され、接続端子１０の各対間、および６対の接続端子１０の両側には、合計７個のグランド端子３１が設けられる。また、６対の接続端子１０の一側（図５（ｂ）では左側）に形成されたグランド端子３１のさらに側方には、２個の制御用端子３２が形成される。なお、接続端子１０は１対（２個）で差動信号の１チャンネルに対応するため、送信側回路基板３では、表面、裏面の合計１２対（２４個）の接続端子１０により１２チャンネルに対応している。光モジュール１では、例えば、１チャンネルあたり１０Ｇｂ／ｓの信号が伝送されるので、本実施の形態では、１２０Ｇｂ／ｓの信号が送信される。

送信側回路基板３の長手方向中央部における一の側辺側（図５（ａ）では右側）には、送信側光電変換部２を収容するための切欠き３３が形成され、その切欠き３３を送信側回路基板３の裏面側から塞ぐようにベース３４が設けられる。ベース３４は、導電性の部材、例えば、銅タングステン（Ｃｕ−Ｗ）やコバールなどの金属からなり、送信側回路基板３の内層に形成された図示しないグランドパターンと電気的に接続される。また、ベース３４は、送信側回路基板３を筐体８内に収容した際に、図示しない放熱シートを介して下側筐体７に接触するようにされ、下側筐体７と熱的に密接するようにされる。

ベース３４上には、送信側光電変換部２が搭載される。送信側光電変換部２は、発光素子アレイ（例えば、ＶＣＳＥＬアレイ）３６と、発光素子アレイ３６を駆動するドライバＩＣ３７と、発光素子アレイ３６の上方に配置されたレンズブロック２１とを備える。発光素子アレイ３６は１２個の発光素子からなる。

発光素子アレイ３６とドライバＩＣ３７は、導電性の接着剤によりベース３４に接着固定される。ここでは、発光素子アレイ３６とドライバＩＣ３７を、サブマウント３５を介して、ベース３４上に搭載している。ベース３４上には、さらに、配線ピッチを変換するための配線ピッチ変換用基板４０が搭載される。

発光素子アレイ３６とドライバＩＣ３７、ドライバＩＣ３７と配線ピッチ変換用基板４０、配線ピッチ変換用基板４０と送信側回路基板３の配線パターン（高速電気信号伝送ライン）は、それぞれ図示しないワイヤにより接続されている。送信側回路基板３の表面側に形成された配線パターン（高速電気信号伝送ライン）は、図示しないスルーホールを介して裏面側の配線パターン（高速電気信号伝送ライン）に接続されており、送信側光電変換部２と裏面側の接続端子１０とは、スルーホールを介して電気的に接続される。

発光素子アレイ３６の上方には、レンズブロック２１が配置される。レンズブロック２１は、ベース３４に固定されたレンズ枠３８に支持されており、発光素子アレイ３６と光軸を一致させた状態でレンズ枠３８に接着固定される。レンズブロック２１には、送信側光ファイバ１５のＭＴフェルール１７が接続され、発光素子アレイ３６と送信側光ファイバ１５とがレンズブロック２１を介して光学的に接続される。

ＭＴフェルール１７は、図示しないＭＴフェルールホルダを用いて送信側光電変換部２に固定される。ＭＴフェルールホルダは、レンズ枠３８に係合することで、ＭＴフェルール１７を送信側光電変換部２に固定する。ＭＴフェルール１７の下方の送信側回路基板３には、ＭＴフェルール１７との干渉を避けるために、孔３９が形成される。

送信側光電変換部２を搭載した位置よりもカードエッジコネクタ１１側の送信側回路基板３の両側部には、スペーサ９を固定するためのスペーサ固定用切欠き４２が形成される。

送信側回路基板３の裏面側には、制御用素子としてのマイコン４１、および基板間配線２２を接続するためのコネクタ２３が搭載される。マイコン４１は、主にドライバＩＣ３７の制御（ドライバＩＣ３７の設定等）を行うため、送信側回路基板３に搭載されることが望ましい。

マイコン４１とコネクタ２３は、送信側回路基板３の送信側光電変換部２を搭載した位置よりも他端部側（図５（ｂ）では下側）に搭載される。マイコン４１とドライバＩＣ３７、マイコン４１とコネクタ２３は、図示しない配線パターンにより接続されており、送信側回路基板３の他端部側に制御用回路２０がまとめて配置される。

本実施の形態において、送信側光電変換部２は、送信側回路基板３の幅方向（図５（ａ）では左右方向）の一の側辺側（図５（ａ）では右側）に偏らせて実装される。つまり、送信側光電変換部２の全体が、送信側回路基板３の幅方向の中心より一の側辺側に配置されるように、ベース３４に搭載される。なお、送信側光電変換部２は、送信側回路基板３の幅方向の他の側辺側（図５（ａ）では左側）に偏らせて実装してもよい。

［受信側回路基板、受信側光電変換部］
図６（ａ），（ｂ）に受信側回路基板５の斜視図、図７（ａ），（ｂ）にその平面図、図７（ｃ）にその側面図を示す。なお、図６，７では、図の簡略化のため、受信側光ファイバ１６を省略している。

受信側回路基板５は、例えば積層基板からなる。受信側回路基板５の表面の一端には、６対（１２個）の接続端子１２が形成されている。接続端子１２の各対間、および６対の接続端子１２の両側には、合計７個のグランド端子５１が設けられる。また、６対の接続端子１２の一側（図７（ａ）では右側）に形成されたグランド端子５１のさらに側方には、２個の制御用端子５２が形成される。

同様に、受信側回路基板５の裏面の一端には、６対（１２個）の接続端子１２が形成され、接続端子１２の各対間、および６対の接続端子１２の両側には、合計７個のグランド端子５１が設けられる。また、６対の接続端子１２の一側（図７（ｂ）では左側）に形成されたグランド端子５１のさらに側方には、２個の制御用端子５２が形成される。受信側回路基板５では、表面、裏面の合計１２対（２４個）の接続端子１２により１２チャンネルに対応している。光モジュール１では、例えば、１チャンネルあたり１０Ｇｂ／ｓの信号が伝送されるので、本実施の形態では、１２０Ｇｂ／ｓの信号が受信される。

受信側回路基板５の長手方向中央部における一の側辺側（図７（ａ）では右側）には、受信側光電変換部４を収容するための切欠き５３が形成され、その切欠き５３を受信側回路基板５の裏面側から塞ぐようにベース５４が設けられる。ベース５４は、導電性の部材、例えば、銅タングステン（Ｃｕ−Ｗ）やコバールなどの金属からなり、受信側回路基板５の内層に形成された図示しないグランドパターンと電気的に接続される。また、ベース５４は、受信側回路基板５を筐体８内に収容した際に、図示しない放熱シートを介して上側筐体６に接触するようにされ、上側筐体６と熱的に密接するようにされる。

ベース５４上には、受信側光電変換部４が搭載される。受信側光電変換部４は、受光素子アレイ（例えば、ＰＤアレイ）５６と、受光素子アレイ５６からの電気信号を増幅する増幅用ＩＣ５７と、受光素子アレイ５６の上方に配置されたレンズブロック６３とを備える。受光素子アレイ５６は１２個の受光素子からなる。

受光素子アレイ５６と増幅用ＩＣ５７は、導電性の接着剤によりベース５４に接着固定される。ここでは、受光素子アレイ５６と増幅用ＩＣ５７を、サブマウント５５を介して、ベース５４上に搭載している。ベース５４上には、さらに、配線ピッチを変換するための配線ピッチ変換用基板６０が搭載される。

受光素子アレイ５６と増幅用ＩＣ５７、増幅用ＩＣ５７と配線ピッチ変換用基板６０、配線ピッチ変換用基板６０と受信側回路基板５の配線パターン（高速電気信号伝送ライン）は、それぞれ図示しないワイヤにより接続されている。受信側回路基板５の表面側に形成された配線パターン（高速電気信号伝送ライン）は、図示しないスルーホールを介して裏面側の配線パターン（高速電気信号伝送ライン）に接続されており、受信側光電変換部４と裏面側の接続端子１２とは、スルーホールを介して電気的に接続される。

受光素子アレイ５６の上方には、レンズブロック６３が配置される。レンズブロック６３は、ベース５４に固定されたレンズ枠５８に支持されており、受光素子アレイ５６と光軸を一致させた状態でレンズ枠５８に接着固定される。レンズブロック６３には、受信側光ファイバ１６のＭＴフェルール１８が接続され、受光素子アレイ５６と受信側光ファイバ１６とがレンズブロック６３を介して光学的に接続される。

ＭＴフェルール１８は、図示しないＭＴフェルールホルダを用いて受信側光電変換部４に固定される。ＭＴフェルールホルダは、レンズ枠５８に係合することで、ＭＴフェルール１８を受信側光電変換部４に固定する。ＭＴフェルール１８の下方の受信側回路基板５には、ＭＴフェルール１８との干渉を避けるために、孔５９が形成される。

受信側光電変換部４を搭載した位置よりもカードエッジコネクタ１３側の受信側回路基板５の両側部には、スペーサ９を固定するためのスペーサ固定用切欠き６２が形成される。

受信側回路基板５の裏面側には、基板間配線２２を接続するためのコネクタ２４が搭載される。コネクタ２４は、受信側回路基板５の受信側光電変換部４を搭載した位置よりも他端部側（図７（ｂ）では下側）に搭載される。コネクタ２４と増幅用ＩＣ５７は、図示しない配線パターンにより接続されており、受信側回路基板５の他端部側に制御用回路２０がまとめて配置される。

本実施の形態において、受信側光電変換部４は、送信側回路基板３の送信側光電変換部２の配置と同様に、受信側回路基板５の幅方向（図７（ａ）では左右方向）の一の側辺側（図７（ａ）では右側）に偏らせて実装される。つまり、受信側光電変換部４の全体が、受信側回路基板５の幅方向の中心より一の側辺側に配置されるように、ベース５４に搭載される。なお、送信側光電変換部２を送信側回路基板３の幅方向の他の側辺側に偏らせて配置している場合は、同様に、受信側光電変換部４を受信側回路基板５の幅方向の他の側辺側（図７（ａ）では左側）に偏らせて実装する。

［基板間配線］
基板間配線２２は、マイコン４１からの制御用信号を両回路基板３，５間で通信するためのものであり、この基板間配線２２を介して、マイコン４１と増幅用ＩＣ５７とが電気的に接続される。

本実施の形態では、基板間配線２２としてＦＰＣ（フレキシブルプリント基板）を用い、ＦＰＣを両回路基板３，５の裏面に搭載されたコネクタ（ＦＰＣコネクタ）２３，２４を介して両回路基板３，５に電気的に接続するようにした。ＦＰＣは、両回路基板３，５の側方（図１では右手前側）を迂回して両回路基板３，５の裏面側に回り込むように配置される。

［スペーサ］
図１に示すように、スペーサ９は、送信側回路基板３と受信側回路基板５を所定の間隔に保つための部材であり、板状のプレート部９ａと、その両端部から所定の高さ上下に突出するように形成された角柱状の支持台９ｂと、両支持台９ｂの上下からさらに突出するように形成されたピン９ｃとからなる。プレート部９ａ、支持台９ｂ、ピン９ｃは一体に形成される。

スペーサ９は、下に突出するピン９ｃを送信側回路基板３のスペーサ固定用切欠き４２に、上に突出するピン９ｃを受信側回路基板５のスペーサ固定用切欠き６２に挿入して、送信側回路基板３と受信側回路基板５の間に取り付けられる。このとき、支持台９ｂの下面が送信側回路基板３の表面に接し、支持台９ｂの上面が受信側回路基板５の表面に接することとなり、支持台９ｂの上面と下面の間の長さにより、送信側回路基板３と受信側回路基板５は所定の間隔に保たれる。支持台９ｂの上面と下面の間の長さは、Ｉ／Ｏインターフェイスの規格に規定される送信側回路基板３と受信側回路基板５の間に保つべき間隔と同じ長さとすればよい。

［光ファイバケーブル］
光ファイバケーブル１４は、１２本の送信側光ファイバ１５と、１２本の受信側光ファイバ１６とを有し、これら２４本の光ファイバ１５，１６を束ねてケーブル化したものである。

光ファイバケーブル１４の端部には、光ファイバケーブル１４の端部を保護するための樹脂からなる保護カバー１９が設けられている。保護カバー１９は、例えばゴムブーツからなり、光ファイバ１５，１６が許容できる曲げ半径以上で曲がらないように光ファイバケーブル１４を保護する。

光ファイバケーブル１４は、その端部において、１２本の送信側光ファイバ１５と１２本の受信側光ファイバ１６に分岐する。１２本の送信側光ファイバ１５の端部には１２芯のＭＴフェルール１７が設けられ、１２本の受信側光ファイバ１６の端部には１２芯のＭＴフェルール１８が設けられる。

送信側光ファイバ１５のＭＴフェルール１７は、ＭＴフェルール１７に形成された嵌合孔（図示せず）とレンズブロック２１に形成された嵌合ピン（図示せず）を嵌合することで、レンズブロック２１に接続される。同様に、受信側光ファイバ１６のＭＴフェルール１８は、ＭＴフェルール１８に形成された嵌合孔（図示せず）とレンズブロック６３に形成された嵌合ピン（図示せず）を嵌合することで、レンズブロック６３に接続される。

［筐体、上側筐体、下側筐体］
光モジュール１は、両回路基板３，５、および両光電変換部２，４を収容する筐体８を有する。

筐体８は、上下に分割して形成されており、上側筐体６と下側筐体７とからなる。上側筐体６、下側筐体７は金属からなる。上側筐体６と下側筐体７は、図示しないネジにより固定される。

上側筐体６と下側筐体７の後面（図１では左手前側の面）には、光ファイバケーブル１４の端部に設けられたゴムブーツからなる保護カバー１９を係合するためのフランジ状の係合部６ａ，７ａが形成される。この係合部６ａ，７ａにゴムブーツからなる保護カバー１９を被せて係合することで、光ファイバケーブル１４が筐体８に固定される。

［本実施の形態の作用］
本実施の形態の作用を説明する。

本実施の形態に係る光モジュール１では、基板間配線２２を含む制御用回路２０を、両回路基板３，５の他端部にまとめて配置すると共に、制御用回路２０を配置した領域である制御用回路領域Ｒ_Bよりもカードエッジコネクタ１１，１３側に、両光電変換部２，４を配置している。

これにより、ノイズの発生源となる制御用回路２０を配置する制御用回路領域Ｒ_Bが、高速電気信号が伝送される高速電気信号伝送領域Ｒ_Aから隔離されることとなり、その結果、制御用回路２０にて発生したノイズが高速電気信号に及ぼす影響を小さくし、高速電気信号の信号品質の劣化を低減することが可能となる。なお、光モジュール１では、光ファイバ１５，１６が制御用回路領域Ｒ_Bを横切ることになるが、光ファイバ１５，１６にて伝送する光信号は電磁波ノイズ耐性が強いため、制御用回路２０からのノイズの影響により信号品質が劣化することはない。

さらに、両光電変換部２，４をカードエッジコネクタ１１，１３側に配置することで、両光電変換部２，４を両回路基板３，５の他端部に配置した場合と比較して、高速電気信号を伝送する配線パターン（高速電気信号伝送ライン）の配線長を短くできる。そのため、光モジュール１によれば、ノイズの干渉をより抑制し、高速電気信号の信号品質の劣化をより低減することが可能となる。

また、一般に、送信側光ファイバ１５と受信側光ファイバ１６は、光ファイバケーブル１４が引っ張られることによる損傷を防止するため、余長をもって形成されており、その余長部は筐体８内に収容されることとなるが、光モジュール１では、両光電変換部２，４をカードエッジコネクタ１１，１３側に配置しているため、両光電変換部２，４の後方の両回路基板３，５間に空間ができ、その両回路基板３，５間の空間に光ファイバ１５，１６の余長部を収納しやすくなる。

また、光モジュール１では、送信側光電変換部２を送信側回路基板３の一の側辺側に偏らせて配置すると共に、受信側光電変換部４を受信側回路基板５の一の側辺側に偏らせて配置し、両回路基板３，５を、その表面同士を向かい合わせて配置しているため、両光電変換部２，４を、互いに干渉することなく両回路基板３，５間に幅方向に並列に配置することができ、小型な光モジュール１を実現できる。

さらに、光モジュール１では、基板間配線２２を両回路基板３，５の側方を迂回するように配置しているため、基板間配線２２がＭＴフェルール１７，１８から延びる光ファイバ１５，１６と干渉してしまうことがなく、両回路基板３，５間に光ファイバ１５，１６の余長部を容易に収容できる。

また、光モジュール１では、両光電変換部２，４を金属からなるベース３４，５４に搭載し、そのベース３４，５４を放熱シートを介して筐体８に接触させているため、両光電変換部２，４で発生した熱をベース３４，５４、筐体８を介して外部に効率よく放熱することができる。

なお、上記実施の形態では、制御用回路領域Ｒ_Bよりもカードエッジコネクタ１１，１３側に両光電変換部２，４を配置するとしたが、高速電気信号伝送ラインの配線長を短くするという観点からは、両光電変換部２，４は、できるだけカードエッジコネクタ１１，１３側に配置されることが好ましい。ただし、両光電変換部２，４をカードエッジコネクタ１１，１３に近づけ過ぎると、送信側光電変換部２と接続端子１０間、あるいは受信側光電変換部４と接続端子１２間での配線ピッチの変換が困難となるため、配線ピッチの変換が可能な程度に、両光電変換部２，４をカードエッジコネクタ１１，１３に近づけて配置するとよい。

また、制御用回路領域Ｒ_Bを高速電気信号伝送領域Ｒ_Aから隔離するという観点からは、制御用回路領域Ｒ_Bと高速電気信号伝送領域Ｒ_Aをできるだけ離すことが好ましい。ただし、筐体８の長さは規格により決まっているので、筐体８に収容される両回路基板３，５の長さは、筐体８の長さ以下に制限される。よって、なるべく両回路基板３，５の他端側にまとめて制御用回路２０を配置することが望ましい。

上記実施の形態では、基板間配線２２としてＦＰＣを用いる場合を説明したが、これに限らず、例えばケーブルアレイなどを用いるようにしてもよい。なお、基板間配線２２として、両回路基板３，５を直接電気的に接続するコネクタを用いることも考えられるが、ＭＴフェルール１７，１８から延びる光ファイバ１５，１６を避けてコネクタを配置することは困難であるため、基板間配線２２としては、両回路基板３，５の側方を迂回できるＦＰＣやケーブルアレイなどを用いることが望ましい。

光モジュール１は、例えば、光ファイバケーブル１４の両端に光モジュール１を設けた光アクティブケーブルとして用いられる。この光アクティブケーブルは、一端の光モジュール１を一の機器に、他端の光モジュール１を他の機器に接続することで、機器間を接続するために用いられる。

本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。

１ 光モジュール
２ 送信側光電変換部
３ 送信側回路基板
４ 受信側光電変換部
５ 受信側回路基板
６ 上側筐体
７ 下側筐体
８ 筐体
９ スペーサ
１０，１２ 接続端子
１１，１３ カードエッジコネクタ
１４ 光ファイバケーブル
１５ 送信側光ファイバ
１６ 受信側光ファイバ
１７，１８ ＭＴフェルール
２０ 制御用回路
２２ 基板間配線
Ｒ_A 高速電気信号伝送領域
Ｒ_B 制御用回路領域

Claims (6)

1. 発光素子と該発光素子を駆動するドライバＩＣとを有し、電気信号を光信号に変換する送信側光電変換部と、
   該送信側光電変換部が表面に配置され取り付けられる送信側回路基板と、
   受光素子と該受光素子からの電気信号を増幅する増幅用ＩＣとを有し、光信号を電気信号に変換する受信側光電変換部と、
   該受信側光電変換部が表面に配置されて取り付けられる受信側回路基板と、
   前記両回路基板の一端部に接続端子が形成されてなるカードエッジコネクタと、
   前記ドライバＩＣと前記増幅用ＩＣとを制御する制御用素子を有すると共に、該制御用素子からの制御用信号を前記両回路基板間で通信するための基板間配線を有する制御用回路とを備えた光モジュールにおいて、
   前記基板間配線を含む前記制御用回路を、前記両回路基板の他端部にまとめて配置すると共に、該制御用回路を配置した領域である制御用回路領域よりも前記カードエッジコネクタ側に、前記両光電変換部を配置し、
   前記送信側光電変換部には、前記送信側回路基板の他端部側から導入された送信側光ファイバが接続され、
   前記受信側光電変換部には、前記受信側回路基板の他端部側から導入された受信側光ファイバが接続され、
   前記送信側回路基板と前記受信側回路基板は、前記送信側回路基板の前記送信側光電変換部を搭載した表面と、前記受信側回路基板の前記受信側光電変換部を搭載した表面とを向かい合わせとした状態で上下に配置される
   ことを特徴とする光モジュール。
2. 前記送信側光電変換部を前記送信側回路基板の一の側辺側に偏らせて配置すると共に、前記受信側光電変換部を前記受信側回路基板の一の側辺側に偏らせて配置し、
   前記両回路基板を、その表面同士を向かい合わせて配置した請求項１記載の光モジュール。
3. 前記基板間配線は、前記両回路基板の裏面に形成されたコネクタを介して、前記両回路基板に電気的に接続され、前記両回路基板の側方を迂回するように配置される請求項２記載の光モジュール。
4. 前記制御用素子を前記送信側回路基板の裏面に搭載した請求項３記載の光モジュール。
5. 前記送信側回路基板の一の側辺側に切欠きを形成すると共に、該切欠きを前記送信側回路基板の裏面側から塞ぐように金属からなるベースを設け、該ベース上に前記発光素子と前記ドライバＩＣとを搭載すると共に、
   前記受信側回路基板の一の側辺側に切欠きを形成すると共に、該切欠きを前記受信側回路基板の裏面側から塞ぐように金属からなるベースを設け、該ベース上に前記受光素子と前記増幅用ＩＣとを搭載するようにした請求項２〜４いずれかに記載の光モジュール。
6. 前記両回路基板を覆うように金属からなる筐体を設け、
   前記両ベースを、放熱シートを介して筐体に接触させるようにした請求項５記載の光モジュール。

Images