JP5226111B2 - Icモジュール及びその製造方法、並びにicモジュールを用いる埋め込み印刷回路基板及びその製造方法 - Google Patents
Icモジュール及びその製造方法、並びにicモジュールを用いる埋め込み印刷回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP5226111B2 JP5226111B2 JP2011146090A JP2011146090A JP5226111B2 JP 5226111 B2 JP5226111 B2 JP 5226111B2 JP 2011146090 A JP2011146090 A JP 2011146090A JP 2011146090 A JP2011146090 A JP 2011146090A JP 5226111 B2 JP5226111 B2 JP 5226111B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- module
- copper
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
11 チップ
13 保護層
15 ホール
17 銅シード層
19 再配線層
21 メッキ層
100 埋め込み印刷回路基板
110 コア
112 キャビティ
116 絶縁層
119 回路層
Claims (13)
- 上面に電極パッドが形成されたチップと、
パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、
前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、
前記銅シード層の上面の一部に形成された再配線層と、
前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層と、
を含むICモジュール。 - 前記メッキ層は、銅からなる請求項1に記載のICモジュール。
- キャビティが形成されたコア層と、
前記キャビティに実装されたICモジュールと、
前記コア層の上下面に形成された回路層と、
を含み、
前記ICモジュールは、
上面に電極パッドが形成されたチップと、
パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、
前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、
前記銅シード層の上面の一部に形成された再配線層と、
前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層と、
を含む埋め込み印刷回路基板。 - 前記回路層は、銅からなる請求項3に記載の埋め込み印刷回路基板。
- 前記メッキ層は、銅からなる請求項3に記載の埋め込み印刷回路基板。
- 前記回路層は、前記ICモジュールの銅メッキ層と該ICモジュールの下面に積層された銅メッキ層とに同時に形成される請求項5に記載の埋め込み印刷回路基板。
- 前記埋め込み印刷回路基板は、前記回路層の上面に形成された絶縁層をさらに含む請求項3に記載の埋め込み印刷回路基板。
- 電極パターンが形成されたチップを提供するステップと、
該チップの上面に保護層を形成するステップと、
前記保護層上にパターニングによってホールを形成して、前記電極パターンの一部を露出させるステップと、
前記ホールが設けられた前記保護層の上面に銅シード層を形成するステップと、
前記銅シード層の上面の一部に再配線層を形成するステップと、
前記再配線層及び該再配線層が形成されていない銅シード層の上の全面にメッキを行うステップと、
を含むICモジュール製造方法。 - 前記メッキは、銅からなる請求項8に記載のICモジュール製造方法。
- キャビティが形成されたコア層を配置するステップと、
前記キャビティにICモジュールを実装するステップと、
銅箔を積層するステップと、
前記コア層の上下面に銅メッキを行うステップと、
回路層を形成するステップと、
を含み、
前記ICモジュールは、
上面に電極パッドが形成されたチップと、
パターニングによって形成されたホールを有し、前記チップ上の全面に形成された保護層と、
前記ホールが設けられた前記保護層上の全面に形成された銅シード層と、
前記銅シード層の上面の一部に形成された再配線層と、
前記再配線層の上面及び該再配線層が形成されていない銅シード層上の全面に形成されたメッキ層と、
を含む埋め込み印刷回路基板製造方法。 - 前記ICモジュールは、下部の全面に形成された銅メッキ層を含む請求項10に記載の埋め込み印刷回路基板製造方法。
- 前記回路層を形成するステップは、前記ICモジュールの銅メッキ層と該ICモジュールの下面に積層された銅メッキ層とに同時に回路を形成する請求項11に記載の埋め込み印刷回路基板製造方法。
- 前記銅箔を積層するステップの前に、
前記コア層の上面に絶縁層を形成するステップを、さらに含む請求項10に記載の埋め込み印刷回路基板製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100064385A KR101148601B1 (ko) | 2010-07-05 | 2010-07-05 | 아이씨 모듈 및 이의 제조 방법과 아이씨 모듈을 이용한 임베디드 인쇄회로기판 및 이의 제조 방법 |
KR10-2010-0064385 | 2010-07-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012015521A JP2012015521A (ja) | 2012-01-19 |
JP5226111B2 true JP5226111B2 (ja) | 2013-07-03 |
Family
ID=45601521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011146090A Expired - Fee Related JP5226111B2 (ja) | 2010-07-05 | 2011-06-30 | Icモジュール及びその製造方法、並びにicモジュールを用いる埋め込み印刷回路基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5226111B2 (ja) |
KR (1) | KR101148601B1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3563635B2 (ja) | 1999-04-21 | 2004-09-08 | 株式会社東芝 | 半導体集積回路装置およびその製造方法 |
KR100313706B1 (ko) * | 1999-09-29 | 2001-11-26 | 윤종용 | 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
JP2005243850A (ja) * | 2004-02-25 | 2005-09-08 | Victor Co Of Japan Ltd | 多層プリント配線基板及びその製造方法 |
JP2008243925A (ja) * | 2007-03-26 | 2008-10-09 | Cmk Corp | 半導体装置及びその製造方法 |
JP2009239247A (ja) * | 2008-03-27 | 2009-10-15 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
TWI363585B (en) | 2008-04-02 | 2012-05-01 | Advanced Semiconductor Eng | Method for manufacturing a substrate having embedded component therein |
JP5851079B2 (ja) * | 2008-08-21 | 2016-02-03 | 大日本印刷株式会社 | 部品内蔵配線板 |
KR101095130B1 (ko) * | 2009-12-01 | 2011-12-16 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
-
2010
- 2010-07-05 KR KR1020100064385A patent/KR101148601B1/ko not_active IP Right Cessation
-
2011
- 2011-06-30 JP JP2011146090A patent/JP5226111B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20120003658A (ko) | 2012-01-11 |
KR101148601B1 (ko) | 2012-05-25 |
JP2012015521A (ja) | 2012-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3813402B2 (ja) | 半導体装置の製造方法 | |
TWI360204B (en) | Semiconductor device | |
JP5101451B2 (ja) | 配線基板及びその製造方法 | |
TWI447864B (zh) | 封裝基板及其製法 | |
JP2005217225A (ja) | 半導体装置及びその製造方法 | |
JP2010141204A (ja) | 配線基板及びその製造方法 | |
TW201312713A (zh) | 半導體裝置、垂直堆疊有該半導體裝置之半導體模組構造及其製造方法 | |
KR20100065635A (ko) | 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법 | |
JP2009076833A (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
JP5355380B2 (ja) | 多層配線基板 | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
US9324580B2 (en) | Process for fabricating a circuit substrate | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP2015149325A (ja) | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 | |
TWI451548B (zh) | 佈線基板及其製造方法,暨半導體裝置 | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
TWI392073B (zh) | 嵌埋有半導體元件之封裝基板之製法 | |
US7859121B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP2006134914A (ja) | 電子部品内蔵モジュール | |
US8258009B2 (en) | Circuit substrate and manufacturing method thereof and package structure and manufacturing method thereof | |
JP5226111B2 (ja) | Icモジュール及びその製造方法、並びにicモジュールを用いる埋め込み印刷回路基板及びその製造方法 | |
KR101158213B1 (ko) | 전자부품 내장형 인쇄회로기판 및 이의 제조 방법 | |
JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
JP4528018B2 (ja) | 半導体装置及びその製造方法 | |
TWI321595B (en) | Circuit substrate and method for fabricating plating through hole |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5226111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |