JP5224741B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5224741B2 JP5224741B2 JP2007186474A JP2007186474A JP5224741B2 JP 5224741 B2 JP5224741 B2 JP 5224741B2 JP 2007186474 A JP2007186474 A JP 2007186474A JP 2007186474 A JP2007186474 A JP 2007186474A JP 5224741 B2 JP5224741 B2 JP 5224741B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- electrode
- electron supply
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
図1は、本実施の形態に係る窒化物半導体装置の一構成例を示す縦断面図である。図1の窒化物半導体装置は、III族窒化物半導体を用いたヘテロ接合電界効果型トランジスタ(HEMT)である。図1に示される通り、同装置は、基板1と、基板1の上面上に形成された第1のIII族窒化物半導体から構成されるチャネル層2と、チャネル層2の上面上に形成され、上記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成されており、且つチャネル層2との間でヘテロ接合を成す電子供給層3とを、備えている。更に、同装置は、電子供給層3の表面上に形成されたゲート電極としてのショットキー電極5と、ゲート電極5を挟んで対向する様に電子供給層3の表面上に形成されたソース電極及びドレイン電極としてのオーミック電極4a ,4b とを備えている。ここで、ショットキー電極5と電子供給層3とは、ショットキー接合を成している。又、オーミック電極4a ,4bと電子供給層3とは、オーミック接触している。
図28は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。図28に示す通り、ゲート電極5は、図26の構造例の場合と同様に、絶縁膜7aでその側面が全面的に取り囲まれた下部部分5Bと、下部部分5Bに繋がり、ソース電極4a側及びドレイン電極4b側の双方にゲート長方向に沿って突出した部分5TPを有する上部部分5Tとから成る。そして、ソース電極4a−ゲート電極5間では、ゲート電極5の下部部分5Bのソース電極4a側に対向した側面(ソース電極側ゲート端)から、ソース電極4a側に向かって、誘電率がε1,ε2(ε1>ε2)を有する2個の絶縁膜7a,7bが、この順序で、電子供給層3の表面上に形成されており、絶縁膜7a,7bの上面は共にゲート電極5の上部部分5Tの突出部分5TPで被覆されている。従って、最外側の絶縁膜7bとソース電極4a間には、空隙が生じている。他方、ゲート電極5−ドレイン電極4b間では、ゲート電極5の下部部分5Bのドレイン電極4b側に対向した側面(ドレイン電極側ゲート端)から、ドレイン電極4b側に向かって、誘電率がε1,ε2,…,εn(ε1>ε2>…>εn)(n≧2)を有するn個の絶縁膜7a,7b,7c,…,7nが、この順序で、電子供給層3の表面上に形成されており、しかも、n個の絶縁膜7a,7b,7c,…,7n中、第1番目の絶縁膜7aから第m番目(m<n)の絶縁膜7mまでのm個の絶縁膜の各々の上面が、共にゲート電極5の上部部分5Tの突出部分5TPで被覆されている。
図32は、本実施の形態に係る窒化物半導体装置の構成例を示す縦断面図である。図32に示す様に、ゲート電極5−ドレイン電極4b間に形成されている複数の絶縁膜7a,7b,7c,…,7n(ε1>ε2>…>εn(n≧2))の構造は、既述した図30の構造の場合と同一である。即ち、図32の例では、誘電率がε1>ε2>ε3の大小関係を満たす第1番目の絶縁膜7a、第2番目の絶縁膜7b、及び第3番目の絶縁膜7cが、この順序で、その上面がゲート電極5の突出部分5TPで全て被覆される態様で、ゲート電極5−ドレイン電極4b間の電子供給層3の表面上に形成されている。他方、ソース電極4a−ゲート電極5間のゲート端からソース電極4a側に向かって形成されている、誘電率がε1>ε2>…>εn(n≧2)の大小関係を満たす複数の絶縁膜7a,7b,7c,…,7nの構造は、図30の対応する構造とは顕著に相違する。即ち、ソース電極4a−ゲート電極5間に於いて、その上面がゲート電極5の突出部分5TPで全て被覆される絶縁膜から成る絶縁膜群のゲート長方向に於ける幅寸法が、ゲート電極5−ドレイン電極4b間に於いて、その上面がゲート電極5の突出部分5TPで全て被覆される絶縁膜から成る絶縁膜群のゲート長方向に於ける幅寸法よりも狭くなる様に、ソース電極4a−ゲート電極5間に絶縁膜7aのみが形成され且つソース電極4a側の絶縁膜7aの幅寸法がドレイン電極4b側の絶縁膜7aの幅寸法よりも小さく設定されている。ソース電極4a−ゲート電極5間の絶縁膜は、電流コラプスの低減化には殆ど寄与しないため、ソース電極4a側の絶縁膜7aの幅寸法はより小さい方が好ましいと、言える。
上記製造方法では、ゲート電極5の突出部分5TPの直下にのみ絶縁膜がある構造の場合の一例である図30の構造を形成した後からの図33に示す構造の形成方法を説明した。しかし、本変形例では、図33に示す、ゲート電極5のドレイン電極4b側の突出部分5TPの直下にのみ絶縁膜7a,7b,7cを有する構造を、ウェットエッチングを用いることなく且つゲート電極5の形成工程よりも前の工程に於いて形成する場合について、説明する。尚、説明の便宜上、図8に示す、高濃度n型不純物領域6の形成後にソース電極4a及びドレイン電極4bの形成を行った後の工程から、説明を始める。
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
Claims (3)
- 第1のIII族窒化物半導体から構成されるチャネル層と、
前記チャネル層上に形成されており、前記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成され、且つ前記チャネル層との間でヘテロ接合を成す電子供給層と、
前記電子供給層の表面上に形成されたゲート電極と、
前記ゲート電極を挟んで対向する様に、前記電子供給層の前記表面上に形成されたソース電極及びドレイン電極と、
前記ドレイン電極に対向した前記ゲート電極の側面の一部から、前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、…、εn(n≧2)(ε1>ε2>…>εn)を有するn個の絶縁膜が当該順序で前記ゲート電極と前記ドレイン電極間に位置する前記電子供給層の前記表面の領域上に形成されて成る絶縁膜群とを備え、
前記ゲート電極の前記側面の前記一部は前記ゲート電極の下部部分の側面に該当しており、
前記ゲート電極の前記下部部分に繋がる上部部分は、前記ゲート電極の前記下部部分よりも前記ドレイン電極側に向かって突出しており、
前記ゲート電極の前記上部部分の内で突出部分は、誘電率がε 1 の第1番目の絶縁膜から誘電率がε n の第n番目の絶縁膜までのn個の絶縁膜の上面を被覆し、
前記第n番目の絶縁膜と前記ドレイン電極との間には、空隙が存在することを特徴とする、
半導体装置。 - 請求項1記載の半導体装置であって、
前記ゲート電極と前記ソース電極間に位置する前記電子供給層の前記表面の領域上には、各誘電率がε 1 >ε 2 >…>ε n (n≧2)の大小関係を満足する前記n個の絶縁膜が一切形成されてはいないことを特徴とする、
半導体装置。 - 第1のIII族窒化物半導体から構成されるチャネル層と、前記チャネル層上に形成されており、前記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成され且つ前記チャネル層との間でヘテロ接合を成す電子供給層とが順次に積層された基板を有する半導体装置の製造方法であって、
前記電子供給層の表面上に対向し合うソース電極及びドレイン電極を形成する工程と、 前記ソース電極と前記ドレイン電極間の前記電子供給層の表面上に、少なくとも、前記ドレイン電極側に向かってそれぞれ誘電率がε 1 、ε 2 、…、ε n 、…、ε l (n≧2、l>n)(ε 1 >ε 2 >…>ε n )を有するl個の絶縁膜を当該順序で形成する工程と、
少なくとも、誘電率ε 1 を有する第1番目の絶縁膜の側面と接触する下部部分と、前記下部部分に繋がっており、前記ドレイン電極側の前記第1番目の絶縁膜から誘電率ε n を有する第n番目の絶縁膜までのn個の絶縁膜の各上面を被覆する前記ドレイン電極側に突出した上部部分とから成るゲート電極を形成する工程と、
前記ゲート電極の形成後に、ドライエッチングにより、前記ドレイン電極側の誘電率ε n+1 を有する第(n+1)番目の絶縁膜から誘電率ε l を有する第l番目の絶縁膜まで除去する工程とを備えることを特徴とする、
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007186474A JP5224741B2 (ja) | 2007-07-18 | 2007-07-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007186474A JP5224741B2 (ja) | 2007-07-18 | 2007-07-18 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009026838A JP2009026838A (ja) | 2009-02-05 |
JP5224741B2 true JP5224741B2 (ja) | 2013-07-03 |
Family
ID=40398400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007186474A Expired - Fee Related JP5224741B2 (ja) | 2007-07-18 | 2007-07-18 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5224741B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5531434B2 (ja) | 2009-03-31 | 2014-06-25 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP5534701B2 (ja) * | 2009-04-14 | 2014-07-02 | 三菱電機株式会社 | 半導体装置 |
JP5472293B2 (ja) * | 2009-04-20 | 2014-04-16 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP5789959B2 (ja) * | 2010-11-12 | 2015-10-07 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
KR102298440B1 (ko) * | 2016-02-18 | 2021-09-08 | 한국전자통신연구원 | 반도체 소자 및 이의 제조 방법 |
JP6649586B2 (ja) | 2016-07-12 | 2020-02-19 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
JP6703269B2 (ja) | 2016-07-12 | 2020-06-03 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
CN106981507B (zh) * | 2017-03-29 | 2020-02-14 | 苏州捷芯威半导体有限公司 | 半导体器件及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3348673B2 (ja) * | 1999-03-03 | 2002-11-20 | 日本電気株式会社 | 電界効果トランジスタ |
JP2003218129A (ja) * | 2002-01-28 | 2003-07-31 | Sony Corp | 半導体装置およびその製造方法 |
JP4473201B2 (ja) * | 2004-09-28 | 2010-06-02 | シャープ株式会社 | 電子デバイス |
-
2007
- 2007-07-18 JP JP2007186474A patent/JP5224741B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009026838A (ja) | 2009-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5224741B2 (ja) | 半導体装置及びその製造方法 | |
JP5534701B2 (ja) | 半導体装置 | |
TW201618276A (zh) | 改良之氮化鎵結構 | |
JP2004273486A (ja) | 半導体装置およびその製造方法 | |
JP2007317794A (ja) | 半導体装置およびその製造方法 | |
JP7065370B2 (ja) | 半導体デバイス及びその製造方法 | |
JP2010147347A (ja) | 化合物半導体装置及びその製造方法 | |
TWI661555B (zh) | 增強型高電子遷移率電晶體元件 | |
TW202103268A (zh) | 高電子遷移率電晶體及其製作方法 | |
JP2009177110A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
TWI676293B (zh) | 半導體裝置及其製造方法 | |
US20200335616A1 (en) | Semiconductor devices and methods for fabricating the same | |
JPH11354541A (ja) | 半導体装置およびその製造方法 | |
US20060273396A1 (en) | Semiconductor device and manufacturing method thereof | |
TWI725433B (zh) | 半導體裝置的製作方法 | |
CN111312808B (zh) | 半导体装置及其制造方法 | |
KR101736914B1 (ko) | 고주파 소자 구조물의 제조방법 | |
US20150325698A1 (en) | Semiconductor device and manufacturing method | |
US20150340464A1 (en) | Semiconductor device and manufacturing method thereof | |
US11127846B2 (en) | High electron mobility transistor devices and methods for forming the same | |
CN110875383B (zh) | 半导体装置及其制造方法 | |
CN105308721B (zh) | 在氮化镓器件和集成电路中制备自对准隔离的方法 | |
CN109309090B (zh) | 半导体元件及其制造方法 | |
TW202042308A (zh) | 半導體裝置及其製造方法 | |
TW202329461A (zh) | 高電子遷移率電晶體及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5224741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |